TWI767605B - 三相交流電源之欠相偵測裝置與欠相偵測方法 - Google Patents
三相交流電源之欠相偵測裝置與欠相偵測方法 Download PDFInfo
- Publication number
- TWI767605B TWI767605B TW110108664A TW110108664A TWI767605B TW I767605 B TWI767605 B TW I767605B TW 110108664 A TW110108664 A TW 110108664A TW 110108664 A TW110108664 A TW 110108664A TW I767605 B TWI767605 B TW I767605B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- level
- count value
- signal
- low
- Prior art date
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Measuring Phase Differences (AREA)
Abstract
一種三相交流電源之欠相偵測方法，其包含步驟：取得具有第一週期的三相交流電源的任兩組線電壓；獲得第一數位訊號與第二數位訊號；對第一數位訊號與第二數位訊號進行互斥或運算，以產生準位訊號；當準位訊號維持高準位的時間長度，累加高準位時間計數值，當準位訊號維持低準位的時間長度，累加低準位時間計數值；當累加高準位時間計數值時，低準位時間計數值重置歸零；當累加低準位時間計數值時，高準位時間計數值重置歸零；以及若高準位時間計數值大於或等於第一週期的1/3時間長度或者低準位時間計數值大於或等於第一週期的1/6時間長度，則判斷三相交流電源發生欠相異常。
Description
本發明係有關一種電源異常偵測裝置與偵測方法，尤指一種三相交流電源之欠相偵測裝置與欠相偵測方法。
變頻器通常以輸入三相交流電壓做為入力電源，當此三相電壓電路的其中一相出現斷線等異常現象時，會造成入力欠相之狀況如圖1所示。由於入力欠相時經全波整流所得之直流入力電壓(source voltage)會大幅震盪，進一步造成直流母線電壓(DC bus voltage)震盪，不利於電機驅動控制。
現行的準位型欠相偵測架構如圖2所示，利用加裝三相交流入力電壓感測器分別讀取三相(例如ABC三相或RST三相)入力電壓的電壓值，並以此三相電壓物理量判斷入力電壓源是否異常。其運作原理及波型如圖3所示，設定高(high)、低(low)電壓準位與電壓感測器所讀取之電壓數位資訊進行比較。若電壓資訊低於low電壓準位(V
L)或高於high電壓準位(V
H)則重置將計時器歸零(phase counter=0)。反之，若在一定時間內電壓資訊皆無變化，則計時器將會累加至上限值，並判斷此相入力電壓為異常(AC stable=0)。然而，此偵測方法必須等待一段觀察時間才能確定判斷為欠相狀態，如此，不僅硬體成本高且判斷時間過長，已不符目前業界日益增加的響應訴求。
為此，如何設計出一種三相交流電源之欠相偵測裝置及其操作方法，在三相交流電源端設置類比數位轉換器以取得任兩組線電壓之數位訊號，並以此兩數位訊號為基礎進行演算法設計，以完成辨別三相交流電源的相位差等狀態，相較於現行方法更加快速、精確，並且不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
本發明之一目的在於提供一種三相交流電源之欠相偵測裝置，解決現有技術之問題。
為達成前揭目的，本發明所提出的三相交流電源之欠相偵測裝置包含類比數位轉換器、互斥或運算器以及訊號運算器。類比數位轉換器接收具有第一週期的三相交流電源的任兩組線電壓，以輸出分別對應任兩組線電壓的第一數位訊號與第二數位訊號。互斥或運算器接收第一數位訊號與第二數位訊號，並對第一數位訊號與第二數位訊號進行互斥或運算，以產生準位訊號。訊號運算器接收準位訊號，根據準位訊號維持高準位的時間長度，累加高準位時間計數值，且根據準位訊號維持低準位的時間長度，累加低準位時間計數值。當訊號運算器累加高準位時間計數值時，訊號運算器將低準位時間計數值重置歸零；當訊號運算器累加低準位時間計數值時，訊號運算器將高準位時間計數值重置歸零。若高準位時間計數值大於或等於第一週期的1/3時間長度或者低準位時間計數值大於或等於第一週期的1/6時間長度，訊號運算器判斷三相交流電源發生欠相異常。
在一實施例中，當低準位時間計數值大於或等於第一週期的1/6時間長度時，訊號運算器判斷任兩組線電壓的共相電壓發生欠相異常。
在一實施例中，當高準位時間計數值大於或等於第一週期的1/3時間長度時，訊號運算器判斷任兩組線電壓的非共相電壓發生欠相異常。
在一實施例中，三相交流電源之欠相偵測裝置更包含電壓感測電路。電壓感測電路包含三個電壓感測器以量測三相交流電源的每一相電壓，並輸出三相交流電源的任兩組線電壓。
在一實施例中，類比數位轉換器透過電壓感測電路接收三相交流電源的任兩組線電壓。
在一實施例中，類比數位轉換器係為史密特觸發器，且史密特觸發器分別將任兩組線電壓轉換為第一數位訊號與第二數位訊號。
藉由所提出的三相交流電源之欠相偵測裝置，在三相交流電源端設置類比數位轉換器以取得任兩組線電壓之數位訊號，並以此兩數位訊號為基礎進行演算法設計，以完成辨別三相交流電源的相位差等狀態，相較於現行方法更加快速、精確，並且不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
本發明之另一目的在於提供一種三相交流電源之欠相偵測方法，解決現有技術之問題。
為達成前揭目的，本發明所提出的三相交流電源之欠相偵測方法包含步驟：取得具有第一週期的三相交流電源的任兩組線電壓；獲得第一數位訊號與第二數位訊號；對第一數位訊號與第二數位訊號進行互斥或運算，以產生準位訊號；當準位訊號維持高準位的時間長度，累加高準位時間計數值，當準位訊號維持低準位的時間長度，累加低準位時間計數值；當累加高準位時間計數值時，低準位時間計數值重置歸零；當累加低準位時間計數值時，高準位時間計數值重置歸零；以及若高準位時間計數值大於或等於第一週期的1/3時間長度或者低準位時間計數值大於或等於第一週期的1/6時間長度，判斷三相交流電源發生欠相異常。
在一實施例中，當低準位時間計數值大於或等於第一週期的1/6時間長度時，判斷任兩組線電壓的共相電壓發生欠相異常。
在一實施例中，當高準位時間計數值大於或等於第一週期的1/3時間長度時，判斷任兩組線電壓的非共相電壓發生欠相異常。
在一實施例中，準位訊號具有第二週期，第二週期的時間長度為第一週期的1/2時間長度。
在一實施例中，在第一週期中，偵測兩次高準位時間計數值是否大於或等於第一週期的1/3時間長度，以及偵測兩次低準位時間計數值是否大於或等於第一週期的1/6時間長度。
藉由所提出的三相交流電源之欠相偵測方法，在三相交流電源端設置類比數位轉換器以取得任兩組線電壓之數位訊號，並以此兩數位訊號為基礎進行演算法設計，以完成辨別三相交流電源的相位差等狀態，相較於現行方法更加快速、精確，並且不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
為了能更進一步瞭解本發明為達成預定目的所採取之技術、手段及功效，請參閱以下有關本發明之詳細說明與附圖，相信本發明之目的、特徵與特點，當可由此得一深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
茲有關本發明之技術內容及詳細說明，配合圖式說明如下。
茲有關本發明之技術內容及詳細說明，配合圖式說明如下。
如圖4A所示，其係為本發明三相交流電源之欠相偵測裝置一實施例的方塊圖。所述三相交流電源之欠相偵測裝置10(之後簡稱”欠相偵測裝置10”)包含類比數位轉換器11、互斥或運算器12以及訊號運算器13。
在一些實施例中，類比數位轉換器11接收三相交流電源的任兩組線電壓，舉例來說，類比數位轉換器11可接收三相(RST三相)交流電源的RS線電壓(R相與S相之間的線電壓)、ST線電壓(S相與T相之間的線電壓)以及TR線電壓(T相與R相之間的線電壓)三者中的任兩者。其中，圖4A所示意為類比數位轉換器11接收各別的相電壓(例如R相、S相與T相電壓)，再透過類比數位轉換器11將接收的相電壓合成獲得RS線電壓、ST線電壓以及TR線電壓，或者，在類比數位轉換器11接收前，各別的相電壓(例如R相、S相與T相電壓)可先經預先電壓合成獲得的RS線電壓、ST線電壓以及TR線電壓(例如：三相三線制的線路配置或三相四線制的線路配置)，再經由類比數位轉換器11所接收，所使用的方式不以此為限制本發明。其中，類比數位轉換器11是用以將類比訊號(例如：三相交流電的訊號)轉換成數位控制器(或是其他數位信號處理器或數位晶片)可以運算的數位訊號。
如圖4B所示，其係為本發明三相交流電源之欠相偵測裝置另一實施例的方塊圖。在其他一些實施例中，欠相偵測裝置10還包含電壓感測電路14，如圖4B所示。其中電壓感測電路14包含三個電壓感測器141、142、143及合成電路144，並且三個電壓感測器141、142、143分別用來量測三相(RST三相)交流電源的R相電壓、S相電壓、T相電壓。接者，合成電路144依據三個電壓感測器141、142、143所量測三相(RST三相)交流電源，輸出三相(RST三相)交流電源的RS線電壓(R相與S相之間的線電壓)、ST線電壓(S相與T相之間的線電壓)以及TR線電壓(T相與R相之間的線電壓)三者中的任兩者給類比數位轉換器11。以圖4B作為範例說明，類比數位轉換器11透過電壓感測電路14接收RS線電壓V
RS和ST線電壓V
ST。其中，合成電路144可以是三相三線制的線路配置或三相四線制的線路配置，但本發明不限於此。
為方便說明本發明欠相偵測裝置10的操作與原理，以下內文將採用選擇RS線電壓與ST線電壓這兩組線電壓的方式進行說明，因此，圖4A的類比數位轉換器11則接收RS線電壓V
RS與ST線電壓V
ST，另TR線電壓V
TR則不以標示。同理，採用選擇ST線電壓與TR線電壓這兩組或者採用選擇TR線電壓與RS線電壓這兩組操作，亦為相同技術概念之延伸，故在此不加贅述並且不另外增加圖式表示。
配合圖5所示，其係為本發明線電壓與數位訊號關係之波形示意圖。RS線電壓V
RS與ST線電壓V
ST相差120度(電氣角度)，即為一週期的1/3時間長度。類比數位轉換器11接收RS線電壓V
RS與ST線電壓V
ST，並且對RS線電壓V
RS與ST線電壓V
ST進行類比(訊號)轉換為數位(訊號)的處理。如圖5所示，在時間點t1至時間點t3之間，RS線電壓V
RS為正值，經過一個週期後，在時間點t5至時間點t7之間，亦為正值。並且，上述時間點t1、t3、t5、t7即為RS線電壓V
RS零電壓值的交越點。同樣地，在時間點t4至時間點t6之間，ST線電壓V
ST為正值，並且，上述時間點t4、t6即為ST線電壓V
ST零電壓值的交越點。附帶一提，類比數位轉換器11可透過史密特觸發器(Schmitt trigger)實現，然不以此為限制本發明，舉凡能夠將類比訊號轉換成數位訊號之功能的電路都能夠用於本發明作為類比數位轉換器11之用。其中，史密特觸發器的操作原理與技術資訊可參見維基百科，例如網頁https://en.wikipedia.org/wiki/Schmitt_trigger的揭示，因此，在此不再多加贅述。
以時間點t4至時間點t6之間的正值ST線電壓V
ST與時間點t5至時間點t7之間的正值RS線電壓V
RS為例，ST線電壓V
ST在時間點t4時由負值轉為正值，以及RS線電壓V
RS在時間點t5時由負值轉為正值，並且時間點t4與時間點t5相差120度電氣角，即為一週期的1/3時間長度。
經類比數位轉換器11進行類比數位轉換處理(即：將類比訊號轉換成數位訊號)後，可獲得對應RS線電壓V
RS的RS數位訊號S
RS(或稱第一數位訊號)以及對應ST線電壓V
ST的ST數位訊號S
ST(或稱第二數位訊號)。亦即，時間點t4至時間點t6，ST數位訊號S
ST為高準位訊號(而時間點t2至時間點t4以及時間點t6至時間點t8為低準位訊號)；並且，時間點t5至時間點t7，RS數位訊號S
RS為高準位訊號(而時間點t3至時間點t5以及時間點t7至時間點t9為低準位訊號)。
復見圖4A，互斥或運算器12接收第一數位訊號(即RS數位訊號S
RS)與第二數位訊號(即ST數位訊號S
ST)，對第一數位訊號與第二數位訊號進行一互斥或運算(exclusive OR operation)，以產生準位訊號S
XOR。根據互斥或運算的原則：若兩個輸入的訊號準位相異(即一者為高準位，另一者為低準位)，則互斥或運算器12運算輸出的準位訊號S
XOR為高準位訊號；若兩個輸入的訊號準位相同，(即兩者為皆高準位，或兩者皆為低準位)，則互斥或運算器12運算輸出的準位訊號S
XOR為低準位訊號。
因此，根據上述RS數位訊號S
RS與ST數位訊號S
ST在不同時間段的準位高低，經互斥或運算器12對RS數位訊號S
RS與ST數位訊號S
ST的互斥或運算後，可得到在不同的時間段，所對應到的準位訊號S
XOR的準位如下表1所示：
表1
| 時間段 | RS數位訊號S RS | ST數位訊號S ST | 準位訊號S XOR |
| 時間點t1~t2 | high | high | low |
| 時間點t2~t3 | high | low | high |
| 時間點t3~t4 | low | low | low |
| 時間點t4~t5 | low | high | high |
| 時間點t5~t6 | high | high | low |
| 時間點t6~t7 | high | low | high |
| 時間點t7~t8 | low | low | low |
| 時間點t8~t9 | low | high | high |
因此，配合圖6，其係為本發明準位訊號與數位訊號關係之波形示意圖，可清楚地看出，經互斥或運算器12對RS數位訊號S
RS與ST數位訊號S
ST的互斥或運算後所得到的準位訊號S
XOR的準位變化。換言之，本發明所提出的相位型三相交流電源之欠相偵測硬體電路邏輯，若偵測RS線電壓V
RS與ST線電壓V
ST之線電壓為正，則相對應之RS數位訊號S
RS與ST數位訊號S
ST為high準位，反之若RS線電壓V
RS與ST線電壓V
ST之線電壓為負，則相對應之RS數位訊號S
RS與ST數位訊號S
ST為low準位，故正常三相入力時控制器/控制單元可接收相位差為120度之RS數位訊號S
RS與ST數位訊號S
ST。
復見圖4A，訊號運算器13接收準位訊號S
XOR，根據該準位訊號S
XOR的準位情況進行累加計數。舉例來說，根據準位訊號S
XOR維持(持續)為高準位，累加高準位時間計數值C
NTH，而根據準位訊號S
XOR維持為低準位，累加低準位時間計數值C
NTL。配合參見圖7所示，其係為本發明高、低準位時間計數值與準位訊號關係之波形示意圖。當三相交流電源為正常(無缺相異常)時，承前所述之表1，在時間點t1~t2時，由於RS數位訊號S
RS為high準位、ST數位訊號S
ST為high準位，因此準位訊號S
XOR為low準位，故此，低準位時間計數值C
NTL持續地累加，而將高準位時間計數值C
NTH重置歸零。
同樣地，在時間點t4~t5時，由於RS數位訊號S
RS為low準位、ST數位訊號S
ST為high準位，因此準位訊號S
XOR為high準位，故此，高準位時間計數值C
NTH持續地累加，而將低準位時間計數值C
NTL重置歸零。而再下一個時間點t5~t6時，由於RS數位訊號S
RS為high準位、ST數位訊號S
ST為high準位，因此準位訊號S
XOR為low準位，故此，低準位時間計數值C
NTL持續地累加，而將高準位時間計數值C
NTH重置歸零。而再下一個時間點t6~t7時，由於RS數位訊號S
RS為high準位、ST數位訊號S
ST為low準位，因此準位訊號S
XOR為high準位，故此，高準位時間計數值C
NTH持續地累加，而將低準位時間計數值C
NTL重置歸零。
因此，在上述三相交流電源為正常操作下，高準位時間計數值C
NTH的累加與低準位時間計數值C
NTL的累加是交錯進行的。亦即，在時間點t4~t5時為高準位時間計數值C
NTH的累加操作(低準位時間計數值C
NTL重置歸零)，而在時間點t5~t6時則為低準位時間計數值C
NTL的累加操作(高準位時間計數值C
NTH重置歸零)。再者，由於RS數位訊號S
RS與ST數位訊號S
ST高、低準位交疊的特性，因此，在一週期中，高準位時間計數值C
NTH累加的時間長度不會大於或等於該週期的1/3時間長度(即1/3T，例如時間點t4~t5)，則進入下一個低準位時間計數值C
NTL的累加操作。同樣地，低準位時間計數值C
NTL累加的時間長度不會大於或等於該週期的1/6時間長度(即1/6T，例如時間點t5~t6)，則進入下一個高準位時間計數值C
NTH的累加操作。其中，準位訊號S
XOR的週期(例如第二週期)的時間長度為該週期(例如第一週期)的1/2時間長度。因此，在第一週期中，可偵測兩次高準位時間計數值C
NTH是否大於或等於該第一週期的1/3時間長度，以及可偵測兩次低準位時間計數值C
NTL是否大於或等於第一週期的1/6時間長度。
故此，在此規律的特性下，訊號運算器13可判斷高準位時間計數值C
NTH與低準位時間計數值C
NTL的大小，判斷三相交流電源是否發生欠相異常。換言之，當訊號運算器13判斷若高準位時間計數值C
NTH大於或等於週期的1/3時間長度，或者判斷低準位時間計數值C
NTL大於或等於週期的1/6時間長度，該三相交流電源發生欠相異常。此時，訊號運算器13可提供輸出訊號S
OUT作為通知發生欠相異常，或者提供輸出訊號S
OUT不同的準位作為是否發生欠相異常的通知，例如當高準位時間計數值C
NTH大於或等於週期的1/3時間長度，或者低準位時間計數值C
NTL大於或等於週期的1/6時間長度，訊號運算器13可提供高準位的輸出訊號S
OUT，以作為通知發生欠相異常；反之，若高準位時間計數值C
NTH並非大於或等於週期的1/3時間長度，或者低準位時間計數值C
NTL並非大於或等於週期的1/6時間長度，訊號運算器13可提供低準位的輸出訊號S
OUT，以作為通知並未發生欠相異常。
換言之，若準位訊號S
XOR為high準位，則持續累加高準位時間計數值C
NTH並將低準位時間計數值C
NTL歸零；反之，若準位訊號S
XOR為low準位，則持續累加低準位時間計數值C
NTL並將高準位時間計數值C
NTH歸零，如此一來，即可以判斷RS數位訊號S
RS與ST數位訊號S
ST的相位差。在三相正常入電情況下，高準位時間計數值C
NTH累加值為小於週期的1/3時間長度，且低準位時間計數值C
NTL累加值小於週期的1/6時間長度。故此，若高準位時間計數值C
NTH或低準位時間計數值C
NTL累加超過正常值，即判斷交流電源發生欠相異常。
附帶一提，在不同的實施例中，互斥或運算器12與訊號運算器13可為分開的兩個電路或元件，又或者互斥或運算器12與訊號運算器13係可係整合於一個邏輯電路中，然不以此為限制本發明。
以下，在RS線電壓V
RS與ST線電壓V
ST這兩組線電壓進行處理(對應RS數位訊號S
RS與ST數位訊號S
ST)的基礎上，針對RST三相，各別地斷線缺相予以說明。請參見圖8，其係為本發明S相斷線之欠相偵測波形示意圖。S相斷線時之波形如圖8所示，由於S相斷線，因此，RS線電壓V
RS相當於電壓V
R(V
R-V
S=V
R-0=V
R)，而ST線電壓V
ST相當於電壓-V
T(V
S-V
T=0-V
T=-V
T)。因此，RS線電壓V
RS(相當於電壓V
R)與ST線電壓V
ST(相當於電壓-V
T)會變為同相(無電氣角度差)，故經互斥或運算後所得到的準位訊號S
XOR會維持在low準位。因此，當低準位時間計數值C
NTL計數至最大低準位時間計數值(即1/6T)時，訊號運算器13所提供的輸出訊號S
OUT則作為S相欠相錯誤之通知。再者，在單位入力電壓週期內相位型欠相偵測裝置(即本發明之實施例方式)可偵測的次數為四次，如圖8之第4列所示的波形圖，其偵測的次數係為準位型欠相偵測裝置(即現有傳統的偵測方式)的兩倍，故判斷響應更加快速。在硬體方面，準位型必須加裝三組電壓感測器(如圖2所示)，而且也必須使用三個類比數位轉換器之腳位(ADC pin)以讀取三相電壓值。但相較於現有傳統的準位型欠相偵測裝置，本發明的相位型欠相偵測裝置僅需讀取任兩組線電壓(例如RS線電壓與ST線電壓)的數位訊號，並且僅需要使用兩個輸入輸出腳位(IO pin)以讀取RS數位訊號S
RS與ST數位訊號S
ST兩數位訊號，或甚至僅需一個輸入輸出腳位以讀取經互斥或運算後所得到的準位訊號S
XOR(數位訊號)。整體而言，不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
請參見圖9，其係為本發明R相斷線之欠相偵測波形示意圖。R相斷線時之波形如圖9所示，由於R相斷線，因此，RS線電壓V
RS相當於電壓-V
S(V
R-V
S=0-V
S=-V
S)，而ST線電壓V
ST維持為電壓V
ST(V
S-V
T=V
ST)。因此，RS線電壓V
RS(相當於電壓-V
S)與ST線電壓V
ST(維持為電壓V
ST)會變為反相，故經互斥或運算後所得到的準位訊號S
XOR會維持在high準位。因此，當高準位時間計數值C
NTH計數至最大低準位時間計數值(即1/3T)時，訊號運算器13所提供的輸出訊號S
OUT則作為R相欠相錯誤之通知。再者，在單位入力電壓週期內相位型欠相偵測裝置(即本發明之實施例方式)可偵測的次數為四次，如圖9之第4列所示的波形圖，其偵測的次數係為準位型欠相偵測裝置(即現有傳統的偵測方式)的兩倍，故判斷響應更加快速。在硬體方面，準位型必須加裝三組電壓感測器(如圖2所示)，而且也必須使用三個類比數位轉換器之腳位(ADC pin)以讀取三相電壓值。但相較於現有傳統的準位型欠相偵測裝置，本發明的相位型欠相偵測裝置僅需讀取任兩組線電壓(例如RS線電壓與ST線電壓)的數位訊號，並且僅需要使用兩個輸入輸出腳位(IO pin)以讀取RS數位訊號S
RS與ST數位訊號S
ST兩數位訊號，或甚至僅需一個輸入輸出腳位以讀取經互斥或運算後所得到的準位訊號S
XOR(數位訊號)。整體而言，不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
請參見圖10，其係為本發明T相斷線之欠相偵測波形示意圖。T相斷線時之波形如圖10所示，由於T相斷線，因此，RS線電壓V
RS維持為電壓V
RS(V
R-V
S=V
RS)，而ST線電壓V
ST相當於電壓V
S(V
S-V
T= V
S-0=V
S)。因此，RS線電壓V
RS與ST線電壓V
ST會變為反相，故經互斥或運算後所得到的準位訊號S
XOR會維持在high準位。因此，當高準位時間計數值C
NTH計數至最大低準位時間計數值(即1/3T)時，訊號運算器13所提供的輸出訊號S
OUT則作為R相欠相錯誤之通知。再者，在單位入力電壓週期內相位型欠相偵測裝置(即本發明之實施例方式)可偵測的次數為四次，如圖10之第4列所示的波形圖，其偵測的次數係為準位型欠相偵測裝置(即現有傳統的偵測方式)的兩倍，故判斷響應更加快速。在硬體方面，準位型必須加裝三組電壓感測器(如圖2所示)，而且也必須使用三個類比數位轉換器之腳位(ADC pin)以讀取三相電壓值。但相較於現有傳統的準位型欠相偵測裝置，本發明的相位型欠相偵測裝置僅需讀取任兩組線電壓(例如RS線電壓與ST線電壓)的數位訊號，並且僅需要使用兩個輸入輸出腳位(IO pin)以讀取RS數位訊號S
RS與ST數位訊號S
ST兩數位訊號，或甚至僅需一個輸入輸出腳位以讀取經互斥或運算後所得到的準位訊號S
XOR(數位訊號)。整體而言，不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
再者，根據前述對圖8、圖9、圖10的三相分別斷線之說明可得知，當低準位時間計數值大於或等於週期的1/6時間長度時，可判斷任兩組線電壓的共相電壓發生欠相異常，如圖8所示，當共相(S相)斷線時，低準位時間計數值持續地累加，而大於或等於週期的1/6時間長度。當高準位時間計數值大於或等於週期的1/3時間長度時，判斷任兩組線電壓的非共相電壓發生欠相異常，如圖9所示，當非共相(R相)斷線，或如圖10所示，當非共相(T相)斷線時，高準位時間計數值持續地累加，而大於或等於週期的1/3時間長度。
請參見圖11，係為本發明三相交流電源之欠相偵測方法之流程圖。欠相偵測方法步驟包含：首先，取得具有第一週期的三相交流電源的任兩組線電壓(S10)。例如，取得三相(RST三相)交流電源的RS線電壓(R相與S相之間的線電壓)、ST線電壓(S相與T相之間的線電壓)以及TR線電壓(T相與R相之間的線電壓)三者中的任兩者。然後，對兩組線電壓進行類比(訊號)轉換為數位(訊號)的處理，以獲得第一數位訊號與第二數位訊號(S20)。
然後，對第一數位訊號與第二數位訊號進行互斥或運算，以產生準位訊號(S30)。若兩個輸入的訊號準位相異(即一者為高準位，另一者為低準位)，則運算輸出的結果，即準位訊號為高準位訊號；若兩個輸入的訊號準位相同，(即兩者為皆高準位，或兩者皆為低準位)，則運算輸出的結果，即準位訊號為低準位訊號。
然後，若準位訊號(即互斥或運算的結果)維持為高準位(S41)，則累加高準位時間計數值(S51)；反之，若準位訊號(即互斥或運算的結果)維持為低準位(S42)，則累加低準位時間計數值(S52)。當累加高準位時間計數值時，低準位時間計數值重置歸零(S61)；當累加低準位時間計數值時，高準位時間計數值重置歸零(S62)。在三相交流電源為正常操作下，高準位時間計數值的累加與低準位時間計數值的累加是交錯進行的。再者，由於第一數位訊號與第二數位訊號高、低準位交疊的特性，因此，在一週期中，高準位時間計數值累加的時間長度不會大於或等於該週期的1/3時間長度(即1/3T)，則進入下一個低準位時間計數值的累加操作。同樣地，低準位時間計數值累加的時間長度不會大於或等於該週期的1/6時間長度(即1/6T)，則進入下一個高準位時間計數值的累加操作。
故此，當判斷高準位時間計數值大於或等於週期的1/3時間長度時，即步驟(S71)判斷為「是」時，則判斷三相交流電源發生欠相異常(S80)。或者，當判斷低準位時間計數值大於或等於週期的1/6時間長度時，即步驟(S72)判斷為「是」時，則同樣判斷三相交流電源發生欠相異常(S80)。反之，若步驟(S71)判斷為「否」或者步驟(S72)判斷為「否」時，則無欠相異常發生，因此，再返回執行步驟(S30)。
綜上說明，本發明所提出的三相交流電源之欠相偵測裝置與欠相偵測方法，透過在三相交流電源端設置類比數位轉換器11以取得RS線電壓V
RS與ST線電壓V
ST之數位訊號(即RS數位訊號S
RS與ST數位訊號S
ST)，並以此兩訊號為基礎進行演算法設計，以完成辨別三相電源的相位差等狀態，相較於現有傳統的欠相判斷機制更加快速、精確，提升變頻器對於交流電源的識別度、嚴謹度。
綜上所述，本發明係具有以下之特徵與優點：
1、在三相交流電源端設置類比數位轉換器以取得任兩組線電壓之數位訊號，並以此兩訊號為基礎進行演算法設計，以完成辨別三相電源的相位差等狀態，相較於現行方法更加快速、精確。
2、本發明所提出的可即時判斷入力欠相之相位型欠相偵測架構及演算法，用以解決現行方法之缺陷，且可更加嚴謹地驗證交流電源是否異常。
3、整體而言不僅提高交流電源異常偵測響應時間，電路使用需求也相對降低，達到系統性能提升、成本降低之目的。
以上所述，僅為本發明較佳具體實施例之詳細說明與圖式，惟本發明之特徵並不侷限於此，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，凡合於本發明申請專利範圍之精神與其類似變化之實施例，皆應包含於本發明之範疇中，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案之專利範圍。
10:三相交流電源之欠相偵測裝置
11:類比數位轉換器
12:互斥或運算器
13:訊號運算器
14:電壓感測電路
141,142,143:電壓感測器
144:合成電路
V
RS:RS線電壓
V
ST:ST線電壓
V
TR:TR線電壓
S
RS:RS數位訊號
S
ST:ST數位訊號
S
TR:TR數位訊號
S
XOR:準位訊號
S
OUT:輸出訊號
t1~t9:時間點
V
H:高電壓準位
V
L:低電壓準位
S10~S80:步驟
圖1：係為發生欠相異常時之直流入力電壓與直流母線電壓之變化示意波形圖。
圖2：係為現有傳統之準位型欠相偵測架構圖。
圖3：係為現有傳統之準位型欠相偵測之運作示意圖。
圖4A：係為本發明三相交流電源之欠相偵測裝置一實施例的方塊圖。
圖4B：係為本發明三相交流電源之欠相偵測裝置另一實施例的方塊圖。
圖5：係為本發明線電壓與數位訊號關係之波形示意圖。
圖6：係為本發明準位訊號與數位訊號關係之波形示意圖。
圖7：係為本發明高、低準位時間計數值與準位訊號關係之波形示意圖。
圖8：係為本發明S相斷線之欠相偵測波形示意圖。
圖9：係為本發明R相斷線之欠相偵測波形示意圖。
圖10：係為本發明T相斷線之欠相偵測波形示意圖。
圖11：係為本發明三相交流電源之欠相偵測方法之流程圖。
11:類比數位轉換器
12:互斥或運算器
13:訊號運算器
VRS:RS線電壓
VST:ST線電壓
VTR:TR線電壓
SRS:RS數位訊號
SST:ST數位訊號
SXOR:準位訊號
SOUT:輸出訊號
Claims (11)
- 一種三相交流電源之欠相偵測裝置，包含： 一類比數位轉換器，接收具有一第一週期的三相交流電源的任兩組線電壓，以輸出分別對應該任兩組線電壓的一第一數位訊號與一第二數位訊號； 一互斥或運算器，接收該第一數位訊號與該第二數位訊號，並對該第一數位訊號與該第二數位訊號進行一互斥或運算，以產生一準位訊號；及 一訊號運算器，接收該準位訊號，根據該準位訊號維持高準位的時間長度，累加一高準位時間計數值，且根據該準位訊號維持低準位的時間長度，累加一低準位時間計數值； 其中，當該訊號運算器累加該高準位時間計數值時，該訊號運算器將該低準位時間計數值重置歸零；當該訊號運算器累加該低準位時間計數值時，該訊號運算器將該高準位時間計數值重置歸零； 其中，若該高準位時間計數值大於或等於該第一週期的1/3時間長度或者該低準位時間計數值大於或等於該第一週期的1/6時間長度，該訊號運算器判斷該三相交流電源發生欠相異常。
- 如請求項1所述三相交流電源之欠相偵測裝置，其中，當該低準位時間計數值大於或等於該第一週期的1/6時間長度時，該訊號運算器判斷該任兩組線電壓的共相電壓發生欠相異常。
- 如請求項1所述三相交流電源之欠相偵測裝置，其中，當該高準位時間計數值大於或等於該第一週期的1/3時間長度時，該訊號運算器判斷該任兩組線電壓的非共相電壓發生欠相異常。
- 如請求項1所述三相交流電源之欠相偵測裝置，更包含： 一電壓感測電路，包含三個電壓感測器以量測該三相交流電源的每一相電壓，並輸出該三相交流電源的該任兩組線電壓。
- 如請求項4所述三相交流電源之欠相偵測裝置，其中，該類比數位轉換器透過該電壓感測電路接收該三相交流電源的該任兩組線電壓。
- 如請求項1所述三相交流電源之欠相偵測裝置，其中，該類比數位轉換器為一史密特觸發器，且該史密特觸發器分別將該任兩組線電壓轉換為該第一數位訊號與該第二數位訊號。
- 一種三相交流電源之欠相偵測方法，包含： 取得具有一第一週期的三相交流電源的任兩組線電壓； 獲得分別對應該任兩組線電壓的一第一數位訊號與一第二數位訊號； 對該第一數位訊號與該第二數位訊號進行一互斥或運算，以產生一準位訊號； 當該準位訊號維持高準位的時間長度，累加一高準位時間計數值，當該準位訊號維持低準位的時間長度，累加一低準位時間計數值； 當累加該高準位時間計數值時，該低準位時間計數值重置歸零；當累加該低準位時間計數值時，該高準位時間計數值重置歸零；及 若該高準位時間計數值大於或等於該第一週期的1/3時間長度或者該低準位時間計數值大於或等於該第一週期的1/6時間長度，判斷該三相交流電源發生欠相異常。
- 如請求項7所述三相交流電源之欠相偵測方法，其中，當該低準位時間計數值大於或等於該第一週期的1/6時間長度時，判斷該任兩組線電壓的共相電壓發生欠相異常。
- 如請求項7所述三相交流電源之欠相偵測方法，其中，當該高準位時間計數值大於或等於該第一週期的1/3時間長度時，判斷該任兩組線電壓的非共相電壓發生欠相異常。
- 如請求項7所述三相交流電源之欠相偵測方法，其中，該準位訊號具有一第二週期，該第二週期的時間長度為該第一週期的1/2時間長度。
- 如請求項10所述三相交流電源之欠相偵測方法，其中，在該第一週期中，偵測兩次該高準位時間計數值是否大於或等於該第一週期的1/3時間長度，以及偵測兩次該低準位時間計數值是否大於或等於該第一週期的1/6時間長度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110108664A TWI767605B (zh) | 2021-03-11 | 2021-03-11 | 三相交流電源之欠相偵測裝置與欠相偵測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110108664A TWI767605B (zh) | 2021-03-11 | 2021-03-11 | 三相交流電源之欠相偵測裝置與欠相偵測方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI767605B true TWI767605B (zh) | 2022-06-11 |
| TW202236783A TW202236783A (zh) | 2022-09-16 |
Family
ID=83103747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110108664A TWI767605B (zh) | 2021-03-11 | 2021-03-11 | 三相交流電源之欠相偵測裝置與欠相偵測方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI767605B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1823276A (zh) * | 2003-07-30 | 2006-08-23 | 株式会社安川电机 | 三相变换器的电源缺相检测方法 |
| US20060187683A1 (en) * | 2005-02-23 | 2006-08-24 | Ting-Chung Hsieh | Method of detecting phase-loss state of three-phase power supply |
| CN105929257A (zh) * | 2016-05-30 | 2016-09-07 | 重庆大学 | 一种快速三相整流缺相检测及正常相位跟踪方法 |
| CN106771681A (zh) * | 2017-03-28 | 2017-05-31 | 核工业理化工程研究院 | 一种中频加热设备的三相交流相序检测装置及其检测方法 |
| US20200287539A1 (en) * | 2019-03-07 | 2020-09-10 | Danfoss (Tianjin) Ltd. | Phase loss detection device, compressor including the same, and phase loss detection method |
-
2021
- 2021-03-11 TW TW110108664A patent/TWI767605B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1823276A (zh) * | 2003-07-30 | 2006-08-23 | 株式会社安川电机 | 三相变换器的电源缺相检测方法 |
| US20060187683A1 (en) * | 2005-02-23 | 2006-08-24 | Ting-Chung Hsieh | Method of detecting phase-loss state of three-phase power supply |
| TW200630617A (en) * | 2005-02-23 | 2006-09-01 | Delta Electronics Inc | Method of checking a missing-phase state occurred in a three-phase power source |
| CN105929257A (zh) * | 2016-05-30 | 2016-09-07 | 重庆大学 | 一种快速三相整流缺相检测及正常相位跟踪方法 |
| CN106771681A (zh) * | 2017-03-28 | 2017-05-31 | 核工业理化工程研究院 | 一种中频加热设备的三相交流相序检测装置及其检测方法 |
| US20200287539A1 (en) * | 2019-03-07 | 2020-09-10 | Danfoss (Tianjin) Ltd. | Phase loss detection device, compressor including the same, and phase loss detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202236783A (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110074398A1 (en) | Methods and sytems to detect voltage changes within integrated circuits | |
| JP2012516629A5 (zh) | ||
| US10142116B2 (en) | Inspection device and method for powered devices in a power over Ethernet system | |
| CN105305917B (zh) | 相电流采样值失效处理方法和三相交流电机控制器 | |
| TW201717548A (zh) | 連續逼近式類比數位轉換器之測試方法及測試電路 | |
| TWI427298B (zh) | 信號生成裝置、測量裝置、漏電檢測裝置及信號生成方法 | |
| TWI767605B (zh) | 三相交流電源之欠相偵測裝置與欠相偵測方法 | |
| JP4470614B2 (ja) | 電源異常検出装置 | |
| KR101728690B1 (ko) | 태양광 발전에서의 실시간 고장 알림 시스템 및 방법 | |
| KR20060089948A (ko) | 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치 | |
| CN109085414B (zh) | 电压检测方法及装置 | |
| JP7141499B1 (ja) | 三相交流電源の欠相検出装置及び欠相検出方法 | |
| TW201823745A (zh) | 接線檢查方法 | |
| JP2014066566A (ja) | 欠相検出装置 | |
| CN114006373A (zh) | 一种供电冗余的识别方法及装置 | |
| CN114019404A (zh) | 一种三相交流电源相序检测方法以及系统 | |
| JP2021052122A5 (zh) | ||
| JP2012150110A (ja) | 回路接続性を監視することを含む方法及びシステム | |
| CN109901001B (zh) | 中央处理单元插槽的多个电源与接地脚位导通检测系统及其方法 | |
| JP2006121615A (ja) | Ｄ／ａ変換器及びｄ／ａ変換部を備える電子装置並びにｄ／ａ変換器の検査方法 | |
| CN106918738B (zh) | 电能表中分流器的计量控制系统 | |
| TWI550295B (zh) | 適用於快捷外設互聯標準插槽的測試電路板 | |
| CN108549006B (zh) | 自检错时间数字转化电路 | |
| JP4344286B2 (ja) | 電圧異常検出装置 | |
| CN220913230U (zh) | 一种交流相位检测装置 |