TWI765479B - 亂數產生器 - Google Patents

亂數產生器 Download PDF

Info

Publication number
TWI765479B
TWI765479B TW109144791A TW109144791A TWI765479B TW I765479 B TWI765479 B TW I765479B TW 109144791 A TW109144791 A TW 109144791A TW 109144791 A TW109144791 A TW 109144791A TW I765479 B TWI765479 B TW I765479B
Authority
TW
Taiwan
Prior art keywords
random number
nand
transient effect
effect ring
signal
Prior art date
Application number
TW109144791A
Other languages
English (en)
Other versions
TW202225952A (zh
Inventor
王朝欽
呂紹瑋
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW109144791A priority Critical patent/TWI765479B/zh
Application granted granted Critical
Publication of TWI765479B publication Critical patent/TWI765479B/zh
Publication of TW202225952A publication Critical patent/TW202225952A/zh

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

一種亂數產生器具有一亂數輸出單元及一亂數選擇單元，該亂數輸出單元及該亂數選擇單元混和了NAND瞬態效應環形振盪器及NOR瞬態效應環形振盪器的特性，使其輸出之亂數為0及1的機率相當，而可減少瞬態效應環形振盪器的數量，進而降低該亂數產生器的佈局面積。

Description

亂數產生器
本發明是關於一種亂數產生器，特別是一種基於NAND瞬態效應環形振盪器及NOR瞬態效應環形振盪器之亂數產生器。
隨著電子通訊裝置的蓬勃發展，能夠提供亂數以確保通訊安全的亂數產生器也越來越重要，一般亂數產生器是以NAND閘為主之瞬態效應環形振盪器(Transient Effect Ring Oscillator, TERO)構成，但因為NAND閘為主之瞬態效應環形振盪器在輸入為0時的輸出為1，而在輸入為1時的輸出則可能為1或0，導致以NAND閘為主之瞬態效應環形振盪器所構成之亂數產生器輸出為1的機率較高，使其要達成真亂數輸出時所使用的NAND閘數量會增加，令一般亂數產生器的面積較大而難以整合至通訊裝置中。
本發明的主要目的在於提供一種亂數產生器，其具有NAND瞬態效應環形振盪器及NOR瞬態效應環形振盪器，而能夠同時具有兩種瞬態效應環形振盪器的特性而能夠以數量較少之瞬態效應環形振盪器達成真亂數輸出之亂數產生器。
本發明之一種亂數產生器包含一第一亂數輸出單元及一第一亂數選擇單元，該第一亂數輸出單元具有複數個第一NAND瞬態效應環形振盪器及複數個第一NOR瞬態效應環形振盪器，各該第一NAND瞬態效應環形振盪器接收一時脈訊號並輸出一第一亂數訊號，各該第一NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第二亂數訊號，該第一亂數選擇單元具有一第一多工器、至少一第二NAND瞬態效應環形振盪器及至少一第二NOR瞬態效應環形振盪器，該第一多工器之複數個輸入端電性連接各該第一NAND瞬態效應環形振盪器及各該第一NOR瞬態效應環形振盪器以接收該些第一亂數訊號及該些第二亂數訊號，該第二NAND瞬態效應環形振盪器接收該時脈訊號並輸出一第三亂數訊號，該第二NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第四亂數訊號，該第一多工器之複數個選擇端電性連接該第二NAND瞬態效應環形振盪器及該第二NOR瞬態效應環形振盪器以接收該第三亂數訊號及該第四亂數訊號，且該第一多工器之一輸出端輸出一第一亂數。
本發明之該亂數產生器具有NAND為主及NOR為主的兩種瞬態效應環形振盪器，而能夠以兩種瞬態效應環形振盪器的特性產生真亂數，可大幅地降低整體之該亂數產生器所需的佈局面積。
請參閱第1圖，其為本發明之一第一實施例，一亂數產生器100的方塊圖，該亂數產生器100包含一第一亂數輸出單元110及一第一亂數選擇單元120，該第一亂數輸出單元110具有複數個第一NAND瞬態效應環形振盪器111及複數個第一NOR瞬態效應環形振盪器112，各該第一NAND瞬態效應環形振盪器111接收一時脈訊號clk並輸出一第一亂數訊號S RN1，各該第一NOR瞬態效應環形振盪器112接收該時脈訊號clk並輸出一第二亂數訊號S RN2，較佳的，該些第一NAND瞬態效應環形振盪器111的數量及該些第一NOR瞬態效應環形振盪器112的數量相同。在本實施例中，該第一亂數輸出單元110分別具有2個該第一NAND瞬態效應環形振盪器111及2個該第一NOR瞬態效應環形振盪器112，而輸出兩個該第一亂數訊號S RN1及兩個該第二亂數訊號S RN2，且該些第一NAND瞬態效應環形振盪器111的數量加上該些第一NOR瞬態效應環形振盪器112的數量的一總和數為2的冪數，本實施例之該總和數為4。
請再參閱第1圖，該第一亂數選擇單元120具有一第一多工器121、至少一第二NAND瞬態效應環形振盪器122及至少一第二NOR瞬態效應環形振盪器123，該第一多工器121之複數個輸入端121a電性連接各該第一NAND瞬態效應環形振盪器111及各該第一NOR瞬態效應環形振盪器112以接收該些第一亂數訊號S RN1及該些第二亂數訊號S RN2。該第二NAND瞬態效應環形振盪器122接收該時脈訊號clk並輸出一第三亂數訊號S RN3，該第二NOR瞬態效應環形振盪器123接收該時脈訊號clk並輸出一第四亂數訊號S RN4，該第一多工器121之複數個選擇端121b電性連接該第二NAND瞬態效應環形振盪器122及該第二NOR瞬態效應環形振盪器123以接收該第三亂數訊號S RN3及該第四亂數訊號S RN4，且該第一多工器121之一輸出端121c輸出一第一亂數RN1。在本實施例中，由於該第二NAND瞬態效應環形振盪器122及該第二NOR瞬態效應環形振盪器123輸出之該第三亂數訊號S RN3及該第二亂數選擇訊號S RN4是用以決定該第一多工器121接收的兩個該第一亂數訊號S RN1及兩個該第二亂數訊號S RN2的其中之一輸出為該第一亂數RN1。因此，較佳的，該第一亂數選擇單元120具有一個該第二NAND瞬態效應環形振盪器122及一個該第二NOR瞬態效應環形振盪器123，使得該第二NAND瞬態效應環形振盪器122及該第二NOR瞬態效應環形振盪器123的數量總和為該總和數之底數為2的指數，在本實施例中，該指數為2，而能夠決定該第一多工器121的4選1輸出訊號。
請參閱第2圖，其為該第一NAND瞬態效應環形振盪器111的電路圖，該第一NAND瞬態效應環形振盪器111具有一第一NAND閘111a、一第二NAND閘111b、一第一緩衝器串111c及一第二緩衝器串111d。該第一NAND閘111a接收該時脈訊號clk及該第二NAND閘111b輸出之一第二NAND訊號N2，且該第一NAND閘111a輸出一第一NAND訊號N1。該第二NAND閘111b接收該時脈訊號clk及該第一NAND閘111a輸出之該第一NAND訊號N1，且該第二NAND閘111b輸出該第二NAND訊號N2。該第一緩衝器串111c電性連接該第一NAND閘111a以接收該第一NAND訊號N1，且該第一緩衝器串111c輸出該第一亂數訊號S RN1，該第二緩衝器串111d電性連接第二NAND閘111b以接收該第二NAND訊號N2，且該第二緩衝器串111d輸出反向之該第一亂數訊號
Figure 02_image001
。由於該第一NAND閘111a及該第二NAND閘111b都接收該時脈訊號clk，該第一NAND瞬態效應環形振盪器111的真值表如下表所示：
S R Q
0 0 1
1 1 undefined
其中，S為該第一NAND閘111a接收之該時脈訊號clk的電位，R為該第二NAND閘111b接收之該時脈訊號clk的電位，Q為該第一亂數訊號S RN1的電位，可以看到當該時脈訊號clk為低電位時，該第一亂數訊號S RN1的電位為1，而當該時脈訊號clk為高電位時，該第一亂數訊號S RN1的電位為undefined而可能為0或1，因此，該第一亂數訊號S RN1的電位為1的機率較高。
請參閱第3圖，其為該第一NOR瞬態效應環形振盪器112的電路圖，各該第一NOR瞬態效應環形振盪器112具有一第一NOR閘112a、一第二NOR閘112b、一第三緩衝器串112c及一第四緩衝器串112d。該第一NOR閘112a接收該時脈訊號clk及該第二NOR閘112b輸出之一第二NOR訊號R2，且該第一NOR閘112a輸出一第一NOR訊號R1。該第二NOR閘112b接收該時脈訊號clk及該第一NOR閘112a輸出之該第一NOR訊號R1，且該第二NOR閘112b輸出該第二NOR訊號R2。該第三緩衝器串112c電性連接該第一NOR閘112a以接收該第一NOR訊號R1，且該第三緩衝器串112c輸出該第二亂數訊號S RN2，該第四緩衝器串112d電性連接第二NOR閘112b以接收該第二NOR訊號R2，且該第四緩衝器串112d輸出反向之該第二亂數訊號
Figure 02_image003
。由於該第一NOR閘112a及該第二NOR閘112b都接收該時脈訊號clk，該第一NOR瞬態效應環形振盪器112的真值表如下表所示：
S R Q
0 0 undefined
1 1 0
其中，S為該第一NOR閘112a接收之該時脈訊號clk的電位，R為該第二NOR閘112b接收之該時脈訊號clk的電位，Q為該第二亂數訊號S RN2的電位，可以看到當該時脈訊號clk為高電位時，該第二亂數訊號S RN2的電位為0，而當該時脈訊號clk為低電位時，該第二亂數訊號S RN2的電位為undefined而可能為0或1，因此，該第二亂數訊號S RN2的電位為0的機率較高。
請再參閱第1圖，該第二NAND瞬態效應環形振盪器122的結構及真值表與該第一NAND瞬態效應環形振盪器111相同，而該第二NOR瞬態效應環形振盪器123的結構及真值表與該第一NOR瞬態效應環形振盪器112相同，因此不再贅述。由於該第一NAND瞬態效應環形振盪器111輸出之該第一亂數訊號S RN1及該第二NAND瞬態效應環形振盪器122輸出之該第三亂數訊號S RN3為1的機率較高，該第一NOR瞬態效應環形振盪器112輸出之該第二亂數訊號S RN2及該第二NOR瞬態效應環形振盪器123輸出之該第四亂數訊號S RN4為0的機率較高。因此，本實施例之該亂數產生器100混和了NAND瞬態效應環形振盪器及NOR瞬態效應環形振盪器的特性而能夠讓輸出之該第一亂數RN1為0或1的機率幾乎相同。
請參閱第4圖，其為本發明之一第二實施例，其與第一實施例的差異在於該亂數產生器100包含一第二亂數輸出單元130、一第二亂數選擇單元140及一XOR閘150，該第二亂數輸出單元130具有複數個第三NAND瞬態效應環形振盪器131及複數個第三NOR瞬態效應環形振盪器132。各該第三NAND瞬態效應環形振盪器131接收該時脈訊號clk並輸出一第五亂數訊號S RN5，各該第三NOR瞬態效應環形振盪器132接收該時脈訊號clk並輸出一第六亂數訊號S RN6。該第二亂數選擇單元140具有一第二多工器141、至少一第四NAND瞬態效應環形振盪器142及至少一第四NOR瞬態效應環形振盪器143，該第二多工器141之複數個輸入端141a電性連接各該第三NAND瞬態效應環形振盪器131及各該第三NOR瞬態效應環形振盪器132以接收該些第五亂數訊號S RN5及該些第六亂數訊號S RN6。該第四NAND瞬態效應環形振盪器142接收該時脈訊號clk並輸出一第七亂數訊號S RN7，該第四NOR瞬態效應環形振盪器143接收該時脈訊號clk並輸出一第八亂數訊號S RN8，該第二多工器141之複數個選擇端141b電性連接該第四NAND瞬態效應環形振盪器142及該第四NOR瞬態效應環形振盪器143以接收該第七亂數訊號S RN7及該第八亂數訊號S RN8，且該第二多工器141之一輸出端141c輸出一第二亂數RN2，該XOR閘150電性連接該第一亂數選擇單元120及該第二亂數選擇單元140以接收該第一亂數RN1及該第二亂數RN2，且該XOR閘150輸出一第三亂數RN3。
在本實施例中，該第一亂數輸出單元110之該些第一NAND瞬態效應環形振盪器111及該些第一NOR瞬態效應環形振盪器112的該總和數為8個，該第一亂數選擇單元120之該第二NAND瞬態效應環形振盪器122的數量及該第二NOR瞬態效應環形振盪器123的數量總和為3個，而可達成該第一多工器121的8選1輸出。該第二亂數輸出單元130之該些第三NAND瞬態效應環形振盪器131及該些第三NOR瞬態效應環形振盪器132的該總和數為8個，該第二亂數選擇單元140之該第四NAND瞬態效應環形振盪器142的數量及該第四NOR瞬態效應環形振盪器143的數量總和為3個，而可達成該第二多工器141的8選1輸出。較佳的，該第一亂數選擇單元120具有兩個該第二NAND瞬態效應環形振盪器122及一個該第二NOR瞬態效應環形振盪器123而產生較多的1，相對地，該第二亂數選擇單元140具有一個該第四NAND瞬態效應環形振盪器142及兩個該第四NOR瞬態效應環形振盪器143而產生較多的0，藉此達成平衡，最後經由該XOR閘150接收該第一亂數RN1及該第二亂數RN2後輸出該第三亂數RN3而達成真亂數輸出。
本案第二實施例之該亂數產生器100通過隨機碼測試之Monobit Test及Long Runs Test，證明本案確實能夠以混和兩種穩態效應環形振盪器之特性產生亂數，而減少所需之穩態效應環形振盪器的數量，進而降低該亂數產生器100整體之佈局面積。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:亂數產生器 110:第一亂數輸出單元 111:第一NAND瞬態效應環形振盪器 111a:第一NAND閘 111b:第二NAND閘 111c:第一緩衝器串 111d:第二緩衝器串 112:第一NOR瞬態效應環形振盪器 112a:第一NOR閘 112b:第二NOR閘 112c:第三緩衝器串 112d:第四緩衝器串 120:第一亂數選擇單元 121:第一多工器 121a:輸入端 121b:選擇端 121c:輸出端 122:第二NAND瞬態效應環形振盪器 123:第二NOR瞬態效應環形振盪器 130:第二亂數輸出單元 131:第三NAND瞬態效應環形振盪器 132:第三NOR瞬態效應環形振盪器 140:第二亂數選擇單元 141:第二多工器 142:第四NAND瞬態效應環形振盪器 143:第四NOR瞬態效應環形振盪器 150:XOR閘 clk:時脈訊號 S RN1:第一亂數訊號 S RN2:第二亂數訊號 S RN3:第三亂數訊號 S RN4:第四亂數訊號 S RN5:第五亂數訊號 S RN6:第六亂數訊號 S RN7:第七亂數訊號 S RN8:第八亂數訊號 N1:第一NAND訊號 N2:第二NAND訊號 R1:第一NOR訊號 R2:第二NOR訊號 RN1:第一亂數 RN2:第二亂數 RN3:第三亂數
第1圖：依據本發明之第一實施例，一亂數產生器的方塊圖。 第2圖：依據本發明之第一實施例，一NAND瞬態效應環形振盪器的電路圖。 第3圖：依據本發明之第一實施例，一NOR瞬態效應環形振盪器的電路圖。 第4圖：依據本發明之第二實施例，一亂數產生器的方塊圖。
100:亂數產生器
110:第一亂數輸出單元
111:第一NAND瞬態效應環形振盪器
112:第一NOR瞬態效應環形振盪器
120:第一亂數選擇單元
121:多工器
121a:第一NOR閘
121b:選擇端
121c:輸出端
122:第二NAND瞬態效應環形振盪器
123:第二NOR瞬態效應環形振盪器
clk:時脈訊號
SRN1:第一亂數訊號
SRN2:第二亂數訊號
SRN3:第三亂數訊號
SRN4:第四亂數訊號
RN1:第一亂數

Claims (10)

  1. 一種亂數產生器，其包含： 一第一亂數輸出單元，具有複數個第一NAND瞬態效應環形振盪器(Transient effect ring oscillator)及複數個第一NOR瞬態效應環形振盪器，各該第一NAND瞬態效應環形振盪器接收一時脈訊號並輸出一第一亂數訊號，各該第一NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第二亂數訊號；以及 一第一亂數選擇單元，具有一第一多工器、至少一第二NAND瞬態效應環形振盪器及至少一第二NOR瞬態效應環形振盪器，該第一多工器之複數個輸入端電性連接各該第一NAND瞬態效應環形振盪器及各該第一NOR瞬態效應環形振盪器以接收該些第一亂數訊號及該些第二亂數訊號，該第二NAND瞬態效應環形振盪器接收該時脈訊號並輸出一第三亂數訊號，該第二NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第四亂數訊號，該第一多工器之複數個選擇端電性連接該第二NAND瞬態效應環形振盪器及該第二NOR瞬態效應環形振盪器以接收該第三亂數訊號及該第四亂數訊號，且該第一多工器之一輸出端輸出一第一亂數。
  2. 如請求項1之亂數產生器，其中該些第一NAND瞬態效應環形振盪器的數量及該些第一NOR瞬態效應環形振盪器的數量相同。
  3. 如請求項2之亂數產生器，其中該些第一NAND瞬態效應環形振盪器的數量加上該些第一NOR瞬態效應環形振盪器的數量的一總和數為2的冪數。
  4. 如請求項3之亂數產生器，其中該第二NAND瞬態效應環形振盪器及該第二NOR瞬態效應環形振盪器的數量總和為該總和數之底數為2的指數。
  5. 如請求項1之亂數產生器，其中各該第一NAND瞬態效應環形振盪器具有一第一NAND閘、一第二NAND閘、一第一緩衝器串及一第二緩衝器串，該第一NAND閘接收該時脈訊號及該第二NAND閘輸出之一第二NAND訊號，且該第一NAND閘輸出一第一NAND訊號，該第二NAND閘接收該時脈訊號及該第一NAND閘輸出之該第一NAND訊號，且該第二NAND閘輸出該第二NAND訊號，該第一緩衝器串電性連接該第一NAND閘以接收該第一NAND訊號，且該第一緩衝器串輸出該第一亂數訊號，該第二緩衝器串電性連接第二NAND閘以接收該第二NAND訊號，且該第二緩衝器串輸出反向之該第一亂數訊號。
  6. 如請求項1之亂數產生器，各該第一NOR瞬態效應環形振盪器具有一第一NOR閘、一第二NOR閘、一第三緩衝器串及一第四緩衝器串，該第一NOR閘接收該時脈訊號及該第二NOR閘輸出之一第二NOR訊號，且該第一NOR閘輸出一第一NOR訊號，該第二NOR閘接收該時脈訊號及該第一NOR閘輸出之該第一NOR訊號，且該第二NOR閘輸出該第二NOR訊號，該第三緩衝器串電性連接該第一NOR閘以接收該第一NOR訊號，且該第三緩衝器串輸出該第二亂數訊號，該第四緩衝器串電性連接第二NOR閘以接收該第二NOR訊號，且該第四緩衝器串輸出反向之該第二亂數訊號。
  7. 如請求項1之亂數產生器，其包含一第二亂數輸出單元、一第二亂數選擇單元及一XOR閘，該第二亂數輸出單元具有複數個第三NAND瞬態效應環形振盪器(Transient effect ring oscillator)及複數個第三NOR瞬態效應環形振盪器，各該第三NAND瞬態效應環形振盪器接收該時脈訊號並輸出一第五亂數訊號，各該第三NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第六亂數訊號，該第二亂數選擇單元具有一第二多工器、至少一第四NAND瞬態效應環形振盪器及至少一第四NOR瞬態效應環形振盪器，該第二多工器之複數個輸入端電性連接各該第三NAND瞬態效應環形振盪器及各該第三NOR瞬態效應環形振盪器以接收該些第五亂數訊號及該些第六亂數訊號，該第四NAND瞬態效應環形振盪器接收該時脈訊號並輸出一第七亂數訊號，該第四NOR瞬態效應環形振盪器接收該時脈訊號並輸出一第八亂數訊號，該第二多工器之複數個選擇端電性連接該第四NAND瞬態效應環形振盪器及該第四NOR瞬態效應環形振盪器以接收該第七亂數訊號及該第八亂數訊號，且該第二多工器之一輸出端輸出一第二亂數，該XOR閘電性連接該第一亂數選擇單元及該第二亂數選擇單元以接收該第一亂數及該第二亂數，且該XOR閘輸出一第三亂數。
  8. 如請求項7之亂數產生器，該些第三NAND瞬態效應環形振盪器的數量及該些第三NOR瞬態效應環形振盪器的數量相同。
  9. 如請求項8之亂數產生器，其中該些第三NAND瞬態效應環形振盪器的數量加上該些第三NOR瞬態效應環形振盪器的數量的一總和數為2的冪數。
  10. 如請求項9之亂數產生器，其中該第四NAND瞬態效應環形振盪器的數量及該第四NOR瞬態效應環形振盪器的數量總和為該總和數之底數為2的指數。
TW109144791A 2020-12-17 2020-12-17 亂數產生器 TWI765479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109144791A TWI765479B (zh) 2020-12-17 2020-12-17 亂數產生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109144791A TWI765479B (zh) 2020-12-17 2020-12-17 亂數產生器

Publications (2)

Publication Number Publication Date
TWI765479B true TWI765479B (zh) 2022-05-21
TW202225952A TW202225952A (zh) 2022-07-01

Family

ID=82594269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144791A TWI765479B (zh) 2020-12-17 2020-12-17 亂數產生器

Country Status (1)

Country Link
TW (1) TWI765479B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513955A (zh) * 2012-06-20 2014-01-15 罗伯特·博世有限公司 用于产生随机数的方法
TW201430699A (zh) * 2013-01-16 2014-08-01 Skymedi Corp 用於亂數產生器之延遲裝置及方法及其亂數產生器
CN106484364A (zh) * 2016-10-12 2017-03-08 上海华虹集成电路有限责任公司 基于过渡效应环形振荡器的随机数发生器
CN106569776A (zh) * 2016-11-09 2017-04-19 上海华虹集成电路有限责任公司 Tero随机数发生器
US20200241843A1 (en) * 2019-01-28 2020-07-30 Nuvoton Technology Corporation Random Number Generator Based on Meta-Stability of Shorted Back-To-Back Inverters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513955A (zh) * 2012-06-20 2014-01-15 罗伯特·博世有限公司 用于产生随机数的方法
TW201430699A (zh) * 2013-01-16 2014-08-01 Skymedi Corp 用於亂數產生器之延遲裝置及方法及其亂數產生器
CN106484364A (zh) * 2016-10-12 2017-03-08 上海华虹集成电路有限责任公司 基于过渡效应环形振荡器的随机数发生器
CN106569776A (zh) * 2016-11-09 2017-04-19 上海华虹集成电路有限责任公司 Tero随机数发生器
US20200241843A1 (en) * 2019-01-28 2020-07-30 Nuvoton Technology Corporation Random Number Generator Based on Meta-Stability of Shorted Back-To-Back Inverters

Also Published As

Publication number Publication date
TW202225952A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US8260835B2 (en) Random number generator with ring oscillation circuit
US10338136B2 (en) Integrated circuit with low power scan system
US8805906B2 (en) Variable architecture for random number generators
US20240088901A1 (en) Low power clock network
US9964596B2 (en) Integrated circuit with low power scan system
TWI765479B (zh) 亂數產生器
US7325021B2 (en) VLSI implementation of metastability-based random number generator using delay ladders
JPH0324815A (ja) 雑音除去回路
EP3343832A1 (en) Physical unclonable function circuit structure
US20040267845A1 (en) VLSI implementation of a random number generator using a plurality of simple flip-flops
KR20180129618A (ko) 스캐너블 회로에서 전력 소모를 줄이기 위한 시스템 및 방법
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路
CN102565668B (zh) 检查装置和方法
CN111969981B (zh) 一种时钟产生电路和随机数产生电路
CN113436660B (zh) 锁存电路
KR101208950B1 (ko) 반도체 메모리 장치의 테스트 모드 진입 회로
US20220099735A1 (en) Core partition circuit and testing device
CN110808732B (zh) 可编程阵列逻辑
JPH05121666A (ja) 半導体集積論理回路
US20050040975A1 (en) Method of generating pseudo 8B/10B code and apparatus for generating the same
JPH01170874A (ja) 半導体集積回路装置のテストモード設定回路
TWI773638B (zh) 保險絲區塊單元、保險絲區塊系統，以及記憶體裝置
KR100422354B1 (ko) 반도체 장치의 테스트 회로
KR100428591B1 (ko) 펄스 발생 회로를 갖는 반도체 장치
JP3364777B2 (ja) Ｐｎパターン発生装置