TWI764388B - 積體電路晶片及其形成方法 - Google Patents

積體電路晶片及其形成方法

Info

Publication number
TWI764388B
TWI764388B TW109141132A TW109141132A TWI764388B TW I764388 B TWI764388 B TW I764388B TW 109141132 A TW109141132 A TW 109141132A TW 109141132 A TW109141132 A TW 109141132A TW I764388 B TWI764388 B TW I764388B
Authority
TW
Taiwan
Prior art keywords
interconnect
interlayer dielectric
barrier layer
layer
liner
Prior art date
Application number
TW109141132A
Other languages
English (en)
Other versions
TW202141690A (zh
Inventor
薛琇文
陳啟平
黃柏翔
曾雅晴
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/032,407 external-priority patent/US11694926B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141690A publication Critical patent/TW202141690A/zh
Application granted granted Critical
Publication of TWI764388B publication Critical patent/TWI764388B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露內容關於一種積體電路晶片。積體電路晶片包含設置在基材之上之層間介電結構之中之第一互連接。沿著層間介電結構的側壁設置阻擋層。阻擋層具有在第一互連接之上界定開口之側壁。在阻擋層上設置第二互連接。第二互連接延伸通過阻擋層中之開口並到達第一互連接。

Description

積體電路晶片及其形成方法
本揭示案是關於一種積體電路晶片及其形成方法。
現代積體電路晶片包括形成在半導體基材(例如，矽基材)上之數百萬或數十億個半導體元件。半導體元件是藉由互連接電性地耦合在一起。互連接包括互連接線路及設置在半導體基材上之介電結構之中之互連接通孔。藉由使用互連接將半導體元件電性地耦合在一起，半導體元件能進行致能積體電路晶片的操作之邏輯性功能。
在一些實施例中，一種積體電路晶片包含設置在基材上之層間介電結構之中的第一互連接、沿著層間介電結構的側壁設置並具有在第一互連接之上界定開口之側壁阻擋層，及設置在阻擋層上的第二互連接，其中第二互連接 延伸通過阻擋層中之開口延伸並到達第一互連接。
在一些實施例中，一種積體電路晶片包含設置在基材上之第一層間介電層之中的第一互連接、設置在第一層間介電層之上的第二層間介電層、沿第二層間介電層的側壁及沿著第一層間介電層的上表面延伸之阻擋層，及設置在阻擋層上並圍繞導電填充的第一襯裡。第一襯裡延伸通過阻擋層到達第一互連接。
在一些實施例中，本揭露內容關於形成積體電路晶片的方法。此方法包含：在基材之上之第一層間介電層之中形成第一互連接；在第一層間介電層之上形成第二層間介電層；圖案化第二層間介電層以形成界定互連接開口之側壁，互連接開口暴露第一互連接的上表面；將阻隔層在形成至第一互連接的上表面上，其中阻隔層與第二層間介電層的側壁橫向地分離；在互連接開口之中形成阻擋層；去除阻隔層以暴露第一互連接的上表面；及在互連接開口之中形成第二互連接。
100~400,406:積體電路晶片
102:基材
104:層間介電結構
105:下互連接
106:第一互連接
108:第二互連接
108L:下表面
108P:突起
110,1202:阻擋層
110h:水平延伸區段
110v:垂直延伸區段
202:電晶體元件
204a:下層間介電層
204b:第一層間介電層
204c:第二層間介電層
204d:上層間介電層
206:蝕刻停止層
206a:第一蝕刻停止層
208:第一襯裡
210:第二襯裡
212:導電填充
214:覆蓋層
216:平面視圖
301:接縫
302:凹陷區
304:第一上表面
306:第二上表面
308:第一距離
310:第二距離
402:下阻擋層
404:導電芯
408:界面
502:上蝕刻停止層
502a:第一材料
502b:第二材料
502c:第三材料
504:圍繞上互連接
600-2100:截面視圖
801:第一遮罩結構
802:介電遮罩層
804:硬質遮罩
806:中間互連接開口
808:第一蝕刻劑
1002:第二互連接開口
1004:第二蝕刻劑
1102:阻隔層
1302:開口
1402:第一襯裡層
1502:第二襯裡層
1602:第三導電材料
1702:線
2002:上互連接開口
2004:第三蝕刻劑
2006:第二遮罩結構
2200:方法
2202~2226:動作
A-A’:橫截面線
θ,Φ:角度
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此產業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。
圖1例示具有在無阻擋界面處相遇之生產線後端(BEOL)互連接之積體電路晶片的一些實施例的截面視圖。
圖2A至2B例示具有在無阻擋界面處相遇之互連接之積體電路晶片的一些額外實施例。
圖3例示具有在無阻擋界面處相遇之互連接之積體電路晶片的一些替代實施例的截面視圖。
圖4A至4B例示具有在無阻擋界面處相遇之互連接之積體電路晶片的一些替代實施例的截面視圖。
圖5例示具有在無阻擋界面處相遇之互連接之積體電路晶片的一些替代實施例的截面視圖。
圖6至21例示形成具有在無阻擋界面處相遇之互連接之積體電路晶片的方法的一些實施例的截面視圖。
圖22例示形成具有在無阻擋界面處相遇之互連接之積體電路晶片的方法的一些實施例的流程圖。
後文揭露內容提供用於實行所提供的標的的不同特徵的許多不同的實施例或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然，此等僅為範例且未意圖具限制性。舉例而言，在後文的描述中，在第二特徵之上或上之第一特徵的形成可包含以直接接觸方式形成第一特徵及第二特徵的實施例，且亦可包含在第一特徵與第二特徵間形成額外特徵，使得第一特徵及第二特徵可不直接接觸的實施例。此外，在各種範例中，本揭露內容可能重複元件符號及/或字母。此重複係出於簡單及清楚的目的，且重複本身並不規範所論述的各種實施例及/或配置間之 關係。
進一步，為便於描述，本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較高」、及類似者的空間相對術語，以描述圖示中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖示中所描繪之定向之外，空間相對術語亦意圖涵蓋元件在使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向)，且本文中使用之空間相對描述語可同樣以相應的方式解釋。
積體電路晶片包括具有設置在基材之中之元件之生產線前端(front-end-of-the-line，FEOL)及具有設置在基材之上之層間介電結構之中之互連接(例如，互連接線路、互連接通孔等)之生產線後端(back-end-of-the-line，BEOL)。將互連接電性地耦合至電晶體元件。隨著時間的流逝，電晶體元件間之大小及距離已經減小。為了能連接至較小的電晶體元件，互連接的大小亦已經減小。
隨著互連接的大小變得更小，毗鄰的互連接間之距離亦變得更小。毗鄰的互連接間之較小的距離造成毗鄰的互連接間之電容增加。此外，隨著互連接的大小減小，亦使得電流變得更加難以移動通過互連接，且互連接的電阻增加。由於電阻及電容(RC)的乘積與積體電路晶片的速度成反比，因此互連接可能成為積體電路晶片速度的瓶頸。
為了提供具有低電阻的互連接，可使用低電阻金屬。 舉例而言，由於銅具有低電阻且易於操作使用，因此通常使用銅形成互連接線。然而，隨著時間的流逝，一些來自此類金屬之原子可能擴散至周圍的層間介電結構中。層間介電結構之中之金屬原子會造成通過層間介電結構的導電路徑，並導致毗鄰的互連接間之電性短路。為了防止金屬原子至周圍的層間介電結構中之擴散，可在金屬周圍形成阻擋層。已認知到，阻擋層可具有比金屬高得多的電阻，並因此可負面地影響互連接結構的電阻並導致積體電路晶片的性能下降。
在一些實施例中，本揭露內容關於一種具有互連接結構之積體電路晶片，此互連接結構不具有將互連接與下層的互連接垂直分離之阻擋層。在一些實施例中，積體電路晶片可包括設置在基材之上之層間介電結構之中之第一互連接及設置在第一互連接之上之層間介電結構之中之第二互連接。阻擋層橫向地圍繞第二互連接並將第二互連接與層間介電結構分離。阻擋層具有側壁，此等側壁界定直接在第一互連接正上方之開口。第二互連接垂直地延伸通過藉由阻擋層的側壁所界定之開口以接觸第一互連接的上表面。由於第二互連接延伸通過阻擋層中之開口，因此阻擋層並未將第二互連接與第一互連接分離，且阻擋層並未顯著增加互連接結構的電阻。
圖1例示具有在無阻擋界面處相遇之生產線後端(BEOL)互連接之積體電路晶片100的一些實施例的截面視圖。
積體電路晶片100包括設置在基材102之上之層間介電結構104。層間介電結構104圍繞複數個互連接106至108。複數個互連接106至108包括第一互連接106及在第一互連接106之上之第二互連接108。在一些實施例中，複數個互連接106至108可包括生產線中端(middle-end-of-the-line，MEOL)互連接、導電觸點、互連接線路、及/或互連接通孔。舉例而言，在一些實施例中，第一互連接106可包括互連接通孔，而第二互連接108可包括互連接線路。
阻擋層110沿著第二互連接108的側壁延伸，並將第二互連接108與層間介電結構104橫向地分離。將阻擋層110配置成防止原子從第二互連接108至層間介電結構104中之擴散。在一些實施例中，阻擋層110可進一步沿著第二互連接108的下表面延伸，並將第二互連接108與層間介電結構104垂直地分離。阻擋層110包括側壁，此等側壁界定延伸通過阻擋層110之開口。
第二互連接108垂直延伸通過阻擋層110中之開口，以物理地接觸第一互連接106的上表面。在一些實施例中，第二互連接108包括抵靠在阻擋層110上之下表面108L及從下表面108L向外延伸並通過阻擋層110之突起108P。阻擋層110可由具有比第二互連接108的第二導電材料更低的導電率(例如，較高的電阻率)的材料所構成。然而，由於第二互連接108垂直地延伸通過阻擋層110，因此阻擋層110並未將第一互連接106與第二互連接108 分離。由於阻擋層110並未將第一互連接106與第二互連接108分離，因此減少第一互連接106與第二互連接108間之電阻。舉例而言，相對於藉由阻擋層所分離之互連接，第一互連接106與第二互連接108間之電阻可減少大約20%或更多。減少第一互連接106與第二互連接108間之電阻可改善積體電路晶片100的性能(例如，環形振盪器可實現大約1.5%或更高在速度上的提高)。
圖2A例示具有在無阻擋界面處相遇之互連接之積體電路晶片200的一些額外實施例的截面視圖。
積體電路晶片200包括設置在基材102之上之層間介電結構104之中之複數個互連接105至108。在一些實施例中，層間介電結構104包括複數個堆疊的層間介電層204a至204c。複數個堆疊的層間介電層204a至204c包括下層間介電層204a、在下層間介電層204a之上之第一層間介電層204b、及在第一層間介電層204b之上之第二層間介電層204c。在一些實施例中，複數個堆疊的層間介電層204a至204c可包括一種或更多種的二氧化矽、氮化矽、碳摻雜的二氧化矽、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphorus silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟矽玻璃(fluorosilicate glass，FSG)、無摻雜矽酸鹽玻璃(undoped silicate glass，USG)、多孔介電材料、或類似物。在一些實施例中，可藉由蝕刻停止層206分離複 數個堆疊的層間介電層204a至204c的毗鄰的層。在各種實施例中，蝕刻停止層206可包括碳化物(例如，碳化矽、碳氧化矽、或類似物)、氮化物(例如，氮化矽、氮氧化矽、或類似物)、或類似物。
複數個堆疊的層間介電層204a至204c圍繞複數個互連接105至108。在一些實施例中，複數個互連接105至108包括下互連接105、在下互連接105之上之第一互連接106、及在第一互連接106之上之第二互連接108。在一些實施例中，複數個互連接105至108可包括一個或更多個的MEOL互連接、導電觸點、互連接線路、及/或互連接通孔。在一些實施例中，下層間介電層204a圍繞下互連接105、第一層間介電層204b圍繞第一互連接106、且第二層間介電層204c圍繞第二互連接108。在一些實施例中，將複數個互連接105至108耦合至佈置在基材102之中之電晶體元件202。在一些實施例中，電晶體元件202可包括金屬氧化物半導體場效應電晶體元件(metal oxide semiconductor field-effect transistor，MOSFET)、雙極性接面型電晶體(bipolar junction transistor，BJT)、接面型閘極場效應電晶體(junction gate field-effect transistor，JFET)、或類似物。
在一些實施例中，第一互連接106可包括及/或為第一導電材料。在一些實施例中，第一導電材料可為至周圍的第一層間介電層204b中具有低擴散率之材料(例如， 至周圍的第一層間介電層204b中之擴散率小於銅的擴散率)。在一些此等實施例中，第一導電材料並非藉由阻擋層與層間介電結構104分離，因而第一互連接106直接接觸第一層間介電層204b。在一些此等實施例中，第一導電材料可包括或可為鎢、釕、鈷、或類似物。在其他實施例中(未圖示)，第一導電材料可藉由阻擋層與層間介電結構104分離。
第二互連接108是藉由阻擋層110與第二層間介電層204c分離。阻擋層110沿著第二互連接108的側壁延伸並具有在第二互連接108正下方之側壁。阻擋層110的側壁在第一互連接106正上方之位置處界定通過阻擋層110的下表面延伸之開口。第二互連接108延伸通過開口以直接接觸第一互連接106的上表面。在一些實施例中，第二互連接108在阻擋層110的側壁間連續地延伸，因而第二互連接完全地填充開口。在一些實施例中，界定開口之阻擋層110的側壁以一距離分離，此距離大致地等於第一互連接106的頂部表面的寬度的距離。在一些此等實施例中，阻擋層110的底部角落可沿著垂直於基材102的上表面之假想線與第一互連接106的頂部角落對準。
圖2B例示積體電路晶片200的平面視圖216的一些實施例。如圖2B的平面視圖216(沿著圖2A的橫截面線A-A'截取)所圖示，阻擋層110圍繞第二互連接108以封閉環延伸。在一些實施例中，阻擋層110包括圍繞第二互連接108延伸之環形狀。
在一些實施例中，阻擋層110包括沿著第二層間介電層204c的側壁設置之垂直延伸區段110v及從垂直延伸區段110v的側壁朝向第二互連接108向外突出之水平延伸區段110h。在一些實施例中，垂直延伸區段110v可相對於水平延伸區段110h的上表面以大於90°之角度成角度。在各種實施例中，阻擋層110可包括鉭、氮化鉭、鈦、氮化鈦、或類似物。
在一些實施例中，第二互連接108包括圍繞導電填充212之第一襯裡208。將第一襯裡208設置在阻擋層110上並垂直延地伸通過阻擋層110以接觸第一互連接106的上表面。在一些實施例中，第一襯裡208包括抵靠在阻擋層110上之下表面108L及從下表面108L向外沿伸並通過阻擋層110之突起108P。在一些實施例中，第一襯裡208完全地填充延伸通過阻擋層110之開口，因而導電填充212的最底部表面在阻擋層110的水平延伸區段110h的頂部表面上方。在一些實施例中，第一襯裡208可包括具有比阻擋層110更低的電阻率的材料。在一些實施例中，第一襯裡208可包括或為與第一互連接106相同的材料。舉例而言，在一些實施例中，第一襯裡208可包括釕、鈷、鎢、或類似物。在一些如此的實施例中，在第一互連接106與第一襯裡208間可存在接縫301。在其他實施例中，第一襯裡208可包括或為與第一互連接106不同的材料。在一些實施例中，導電填充212可包括銅、鋁、或類似物。
在一些實施例中，可將第二襯裡210設置在第一襯裡208與導電填充212間。第二襯裡210橫向地及垂直地將第一襯裡208與導電填充212分離。在一些實施例中，第二襯裡210可包括及/或可為鈷、釕、鎢、或類似物。在一些實施例中，阻擋層110、第一襯裡208、第二襯裡210、及導電填充212垂直地延伸至第二層間介電層204c的上表面。在一些實施例中，第二襯裡210可包括或為與第一襯裡208不同的材料。
將覆蓋層214設置在第二互連接108上。在一些實施例中，覆蓋層214從導電填充212正上方延伸至第一襯裡208及/或第二襯裡210正上方。在一些實施例中，阻擋層110在覆蓋層214的橫向地外側。覆蓋層214可包括及/或可為鈷、釕、鎢、或類似物。在一些實施例中，第二襯裡210及覆蓋層214可包括及/或為相同的材料。在其他實施例中，第二襯裡210及覆蓋層214可包括或為不同的材料。在一些實施例中，覆蓋層214可包括相對於覆蓋層214的下表面以通過覆蓋層214所量測的角度成角度θ之側壁。在一些實施例中，角度θ可大於或等於大約90°。在一些實施例中，角度θ可大於90°。
圖3例示具有在無阻擋界面處相遇之互連接之積體電路晶片300的一些替代實施例的截面視圖。
積體電路晶片300包括被設置在基材102之上之層間介電結構104。層間介電結構104圍繞被設置在下層間介電層204a之中之下互連接105、被設置在第一層間 介電層204b之中之第一互連接106、及設置在第二層間介電層204c之中之第二互連接108。
藉由沿著第二互連接108的相對側佈置的阻擋層110將第二互連接108與第二層間介電層204c分離。阻擋層110包括被設置在第二互連接108正下方的一個或更多個側壁。在一些實施例中，阻擋層110的一個或更多個側壁可包括相對於第一層間介電層204b的上表面以通過阻擋層110所量測的角度成角度Φ之側壁。在一些實施例中，角度Φ可大於或等於大約90°。在一些實施例中，角度Φ可大於90°。
第二互連接108延伸通過阻擋層110以接觸第一互連接106的上表面。在一些實施例中，第二互連接108包括藉由第一襯裡208所圍繞之導電填充212。第一襯裡208將導電填充212與阻擋層110分離。在一些實施例中，第一襯裡208可包括在第一襯裡208的內部側壁間延伸之水平延伸區段。水平延伸區段包括在阻擋層110正上方之第一上表面304。在一些實施例中，水平延伸區段可進一步包括凹陷區302，藉由第一上表面304將凹陷區302與第一襯裡208的內部側壁橫向地分離。凹陷區302在第一互連接106正上方。在一些實施例中，凹陷區302由在第一上表面304下方凹陷之第二上表面306所界定。在一些實施例中，以第一距離308將第一上表面304與第一層間介電層204b分離，且以第二距離310將第二上表面306與第一互連接106分離，第二距離310小於第一距離 308。在一些實施例中，第二上表面306可包括彎曲表面。在一些實施例中，導電填充212與第一襯裡208共形，因而導電填充212沿著導電填充212的中心比沿著導電填充212底部外邊緣在垂直方向上更靠近第一互連接106。
圖4A例示具有在無阻擋界面處相遇之互連接之積體電路晶片400的一些替代實施例的截面視圖。
積體電路晶片400包括被設置在基材102之上之下互連接105。在一些實施例中，下互連接105可包括與基材102的上表面接觸之下表面。在其他實施例中，可藉由一個或更多個額外互連接層將下互連接105與基材102的上表面分離。下互連接105包括圍繞導電芯404之下阻擋層402。下阻擋層402沿著導電芯404的側壁及下表面連續地延伸。下阻擋層402將導電芯404與周圍的下層間介電層204a橫向地分離。在一些實施例中，下阻擋層402可包括鉭、氮化鉭、鈦、氮化鈦、或類似物。在一些實施例中，導電芯404可包括/或可為釕、鎢、鈷、或類似物。在一些實施例中，下層間介電層204a可包括氮化矽、二氧化矽、或類似物。
藉由第一蝕刻停止層206a將第一層間介電層204b與下層間介電層204a垂直地分離。第一層間介電層204b橫向地圍繞被設置在下互連接105之上之第一互連接106。在一些實施例中，第一互連接106可橫向地接觸第一蝕刻停止層206a及第一層間介電層204b的側壁。在一些實施例中，第一互連接106可包括與導電芯404相 同的材料(例如，釕、鎢、鈷、或類似物)。在一些實施例中，第一互連接106可包括在第一互連接106的最外側壁之間連續地延伸之單一材料。
將第二互連接108設置在第一互連接106之上。藉由第二層間介電層204c將第二互連接108橫向地圍繞。在一些實施例中，藉由第二蝕刻停止層206b將第二層間介電層204c與第一層間介電層204b分離。第二互連接108包括第一襯裡208、藉由第一襯裡208所圍繞之第二襯裡210、藉由第二襯裡210所圍繞之導電填充212。在一些實施例中，第一襯裡208可包括與第一互連接106及導電芯404相同的材料。在一些此等實施例中，相同的材料從第二互連接108的上表面連續地延伸至導電芯404的最底部表面。
圖4B例示具有在無阻擋界面處相遇之互連接之積體電路晶片406的一些替代實施例的截面視圖。
積體電路晶片406包括被設置在基材102之上之下互連接105。在一些實施例中，下互連接105可包括與基材102的上表面接觸之下表面。在其他實施例中，可藉由一個或更多個額外互連接層將下互連接105與基材102的上表面分離。在一些實施例中，下互連接105可橫向地接觸下層間介電層204a的側壁。在一些實施例中，下互連接105可包括在下互連接105的最外側壁之間連續地延伸之單一材料。在一些實施例中，單一材料可包括釕、鎢、鈷、或類似物。
藉由第一蝕刻停止層206a將第一層間介電層204b與下層間介電層204a垂直地分離。第一層間介電層204b橫向地圍繞被設置在下互連接105之上之第一互連接106。在一些實施例中，第一互連接106可橫向地接觸第一蝕刻停止層206a及第一層間介電層204b的側壁。在一些實施例中，第一互連接106可包括與下互連接105相同的材料(例如，釕、鎢、鈷、或類似物)。在一些實施例中，第一互連接106可包括在第一互連接106的最外側壁之間連續地延伸之單一材料。
將第二互連接108設置在第一互連接106之上。藉由阻擋層110將第二互連接108與第二層間介電層204c橫向地分離。第二互連接108包括第一襯裡208、藉由第一襯裡208所圍繞之第二襯裡210、藉由第二襯裡210所圍繞之導電填充212。在一些實施例中，第一襯裡208可包括或為第一互連接106不同的材料。舉例而言，在一些實施例中，第一互襯裡可包括釕，而第一互連接可包括鎢。在一些此等實施例中，第一互連接106與第一襯裡208間之界面408與阻擋層110的底部表面大致地對準。
圖5例示具有在無阻擋界面處相遇之互連接之積體電路晶片500的一些替代實施例的截面視圖。
積體電路晶片500包括被設置在基材102上之下層間介電層204a之中之下互連接105。在一些實施例中，下互連接105接觸佈置在基材102的上表面上及/或之中 的電晶體元件202。將第一互連接106設置在下層間介電層204a之上之第一層間介電層204b之中。將第二互連接108設置在第一互連接106之上。藉由阻擋層110將第二互連接108與第二層間介電層204c橫向地分離。第二互連接108垂直地延伸通過阻擋層110的下表面以接觸第一互連接106的上表面。將覆蓋層214沿著第二互連接108的上表面設置。
藉由上蝕刻停止層502將上層間介電層204d與第二層間介電層204c垂直地分離。在一些實施例中，上蝕刻停止層502可包括多層蝕刻停止層。在一些此等實施例中，上蝕刻停止層502可包括第一材料502a、被設置在第一材料502a上之第二材料502b、及被設置在第二材料502b上之第三材料502c。在一些實施例中，第一材料502a可為與第三材料502c相同的材料，並可為與第二材料502b不同的材料。在一些實施例中，第一材料502a、第二材料502b、及第三材料502c可包括或可為氧化物(例如，氧化矽)、氮化物(例如，氮化矽)、碳化物(例如，碳化矽)、或類似物。
上層間介電層204d圍繞上互連接504。上互連接504從上層間介電層204d的頂部垂直地延伸至覆蓋層214。在一些實施例中，上互連接504包括第一上襯裡508、藉由第一上襯裡508所圍繞之第二上襯裡510、及藉由第二上襯裡510所圍繞之上導電填充512。在一些實施例中，藉由上阻擋層506圍繞上互連接504。在一些實施例中， 上阻擋層506沿著上互連接504的底部表面並從上互連接504的第一側壁連續地延伸至上互連接504的相對的第二側壁。
圖6至21例示形成具有在無阻擋界面處相遇之互連接之積體電路晶片的方法的一些實施例的截面視圖600-2100。儘管相對於方法描述圖6至21，但應當認知，在圖6至21中所揭露之結構不限於此方法，而是可獨立地作為獨立於方法的結構。
如圖6的截面視圖600所圖示，提供基材102。在各種實施例中，基材102可為任何類型的半導體主體(例如，矽、SiGe、SOI等)，諸如半導體晶圓及/或晶圓上之一個或更多個裸晶、暨與其相關聯之任何其他類型的半導體及/或晶磊層。在一些實施例中，在基材102上及/或之中形成電晶體元件202。在一些此等實施例中，可藉由在基材102之上沉積閘極介電膜及閘極電極膜，以形成電晶體元件202。隨後圖案化閘極介電膜及閘極電極膜以形成閘極介電202d及閘極電極202e。隨後可摻雜基材102以在基材102之中並在閘極電極202e的相對側上形成源極/汲極區202sd1至202sd2。
在一些實施例中，可在被形成在基材102之上之下層間介電層204a之中形成下互連接105。在一些實施例中，下互連接105可包括MEOL互連接或導電觸點。在一些實施例中，可藉由在基材102之上形成下層間介電層204a、選擇性地蝕刻下層間介電層204a以在下層間介 電層204a之中形成下互連接開口602、在下互連接開口602之中形成第一導電材料(例如，銅、鋁，等)、並進行第一平坦化製程(例如，化學機械平坦化製程)以從下層間介電層204a之上去除多餘的第一導電材料，以形成下互連接105。
如圖7的截面視圖700所圖示，在下層間介電層204a之上形成第一層間介電層204b。隨後在第一層間介電層204a之中並在下互連接105之上形成第一互連接106。在一些實施例中，可藉由在下層間介電層204a之上形成第一層間介電層204b、選擇性地蝕刻第一層間介電層204b以在第一層間介電層204b之中形成第一互連接開口702、在第一互連接口702之中形成第二導電材料(例如，銅、鋁等)、並進行第二平坦化製程(例如，化學機械平坦化製程)以從第一層間介電層204b之上去除多餘的第二導電材料，以形成第一互連接106。在各種實施例中，第二導電材料可包括鎢、釕、鈷、或類似物。
如圖8的截面視圖800所圖示，在第一層間介電層204b之上形成第二層間介電層204c。在一些實施例中，可在形成第二層間介電層204c之前，在第一層間介電層204b之上形成蝕刻停止層206。在各種實施例中，可藉由沉積製程(例如，ALD製程、CVD製程、PE-CVD製程、或類似物)，以形成蝕刻停止層206及/或第二層間介電層204c。
在第二層間介電層204c之上形成第一遮罩結構 801。在一些實施例中，第一遮罩結構801可包括光敏感材料(例如，光阻劑)。在其他實施例中，第一遮罩結構801可包括介電遮罩層802及在介電遮罩層802之上之硬質遮罩804。在一些實施例中，介電遮蔽層802可包括氧化物(例如，矽、二氧化矽、或類似物)。在一些實施例中，硬質遮罩804可包括碳化物(例如，碳化矽、碳氧化矽、或類似物)、氮化物(例如，氮化矽、氮氧化矽、氮化鈦或類似物)、或類似物、氧化物(例如，氧化矽、氧化鈦、或類似物)、或類似物。
進行第一蝕刻製程以根據第一遮罩結構801選擇性地蝕刻第二層間介電層204c並界定中間互連接開口806。藉由第二層間介電層204c的側壁及水平延伸的表面界定中間互連接開口806。在一些實施例中，可藉由，在藉由第一遮罩結構801所暴露之區域中，將第二層間介電層204c暴露於第一蝕刻劑808，以選擇性地圖案化第二層間介電層204c。在一些實施例中，第一蝕刻劑808可包括乾式蝕刻劑(例如，具有氟化學物質、氯化學物質、或類似物)。在其他實施例中，第一蝕刻劑808可包括濕式蝕刻劑(例如，包括氫氟酸、氫氧化鉀、或類似物)。
如圖9的截面視圖900所圖示，去除一部分的第一遮罩結構801。在一些實施例中，可在將介電遮罩層802保持在第二層間介電層204c之上之適當位置的同時，去除硬質遮罩(圖8的804)。在各種實施例中，可藉由蝕刻製程、平坦化製程(例如，化學機械拋光(CMP)製程)、或 類似製程，以去除硬質遮罩(圖8的804)。
如圖10的截面視圖1000所圖示，根據第二蝕刻製程進一步蝕刻第二層間介電層204c及蝕刻停止層206以形成第二互連接開口1002。在一些實施例中，第二互連接開口1002暴露第一互連接106的上表面。在一些實施例中，第二互連接開口1002進一步暴露第一層間介電層204b的上表面。在一些實施例中，第二蝕刻製程可根據介電遮罩層802將第二層間介電層204c及第一蝕刻停止層206a暴露於第二蝕刻劑1004。在一些實施例中，第二蝕刻製程可包括線性去除方法(linear removal method，LRM)。
在一些替代實施例中(未圖示)，可根據單一蝕刻製程蝕刻第二層間介電層204c。在一些額外實施例中，可根據使用不同蝕刻劑之單獨的蝕刻製程，以蝕刻第二層間介電層204c及蝕刻停止層206。舉例而言，在一些實施例中，第一單一蝕刻製程可蝕刻通過第二層間介電層204c以暴露蝕刻停止層206，而第二單一蝕刻製程可蝕刻通過蝕刻停止層206以暴露第一互連接106的上表面。
如圖11的截面視圖1100所圖示，在第二互連接開口1002之中及第一互連接106的上表面上形成阻隔層1102。在一些實施例中，阻隔層1102可與蝕刻停止層206及/或第二層間介電層204c的側壁橫向地分離。在一些額外的實施例中，將阻隔層1102局限在第一互連接106的上表面之上，因而第一層間介電層204b的上表面暴露 在阻隔層1102的側壁與第二層間介電層204c的側壁間。
在一些實施例中，阻隔層1102可包括自組裝單層(self-assembled monolayer，SAM)。在一些實施例中，自組裝單層可包括有機材料。舉例而言，阻隔層1102可包括矽烷(例如，氯矽烷、烷氧基矽烷、有機矽烷、或類似物)、硫醇鹽(例如，有機硫醇鹽)、或類似物。在一些實施例中，可藉由旋塗製程，以形成自組裝單層。在一些實施例中，阻隔層1102可形成為在大約10埃(Å)與大約30Å間的範圍中之厚度。在其他實施例中，阻隔層1102可形成為在大約15Å與大約25Å間、大約20Å與大約30Å間、或其他合適的值的範圍中之厚度。
如圖12的橫截面視圖1200所圖示，在第二互連接開口1002之中選擇性地形成阻擋層1202。在一些實施例中，將阻隔層1102配置成充當防止將阻擋層1202形成至第一互連接106的上表面上之遮罩。阻擋層1202覆蓋一個或多個的第一層間介電層204b、第二層間介電層204c、及/或第一互連接106中的表面。並未將阻擋層1202形成至阻隔層1102的表面上，因而在阻擋層1202的形成之後，阻隔層1102具有一個或更多個暴露的表面。在一些實施例中，可將阻擋層1202形成為在大約10Å與大約20Å間的範圍中之厚度。在其他實施例中，阻擋層1202可形成為在大約10Å與大約15Å間、約15Å與約20Å間、或其他合適的值的範圍中之厚度。
在一些實施例中，可藉由原子層沉積製程，以選擇性地形成阻擋層1202。在此等實施例中，可藉由進行複數個原子層沉積循環，以進行原子層沉積製程。複數個原子層沉積循環分別將第一前驅物氣體引入至保持基材102的處理腔室中，淨化處理腔室以從處理腔室中排空第一前驅物氣體，將第二前驅物氣體引入處理腔室中，且隨後淨化處理腔室以從處理腔室中排空第二前驅物氣體。阻隔層1102對第一前驅物為惰性，因而第一前驅物並未黏附至阻隔層1102。而是，將第一前驅物氣體選擇性地形成至第一層間介電層204b、第二層間介電層204c、及/或蝕刻停止層206的一個或更多個表面上。第二前驅物氣體與第一前驅物氣體相互作用以在第一層間介電層204b、第二層間介電層204c、及/或蝕刻停止層206的一個或更多個表面上形成阻擋層1202的單層。由於並未在阻隔層1102上形成第一前驅物氣體，因而並未在阻隔層1102上形成單層。
如圖13的橫截面視圖1300所圖示，去除阻隔層(圖12的1102)。去除阻隔層(圖12的1102)會暴露第一互連接106的上表面，並留下開口1302，此開口延伸通過阻擋層1202延伸至第一互連接106。在一些實施例中，可藉由將阻隔層(圖12的1102)暴露於電漿，以去除阻隔層(圖12的1102)。舉例而言，在一些實施例中，可藉由將阻隔層暴露於氫基電漿(例如，H2電漿)，以去除阻隔層(圖12的1102)。在一些實施例中，由於阻擋層1202 的側壁是由阻隔層(圖12的1102)而非蝕刻製程所界定，界定開口1302的阻擋層1202的一個或更多個側壁可相對於第一層間介電層204b的上表面以通過阻隔層110所量測的角度成鈍角。在其他實施例中，界定開口1302之阻擋層1202的一個或更多個側壁可相對於第一層間介電層204b的上表面以通過阻擋層110所量測的角度成直角或成銳角。如圖14的橫截面視圖1400所圖示，在第二互連接開口1002之中形成第一襯裡層1402。在阻擋層1202之上形成第一襯裡層1402，且第一襯裡延伸通過阻擋層1202中之開口1302以接觸第一互連接106。在各種實施例中，第一襯裡層1402可包括釕、鎢、鈷、或類似物。在一些實施例中，可藉由沉積製程(例如，ALD製程、CVD製程、PE-CVD製程、或類似物)，以形成第一襯裡層1402。在一些實施例中，第一襯裡層1402可形成為在大約5Å與大約15Å間、大約10Å與大約15Å間、或其他合適的值的範圍中之厚度。
如圖15的橫截面視圖1500所圖示，在第二互連接開口1002之中並在第一襯裡層1402之上形成第二襯裡層1502。在一些實施例中，第二襯裡層1502可包括鈷、鎢、釕、或類似物。在一些實施例中，第二襯裡層1502可包括與第一襯裡層1402不同的材料。在各種實施例中，可藉由沉積製程(例如，ALD製程、CVD製程、PE-CVD製程、或類似物)，以形成第二襯裡層1502。在一些實施例中，第二襯裡層1502可形成為在大約5Å與大約15Å 間、大約10Å與大約15Å間、或其他合適的值的範圍中之厚度。
如圖16的截面視圖1600所圖示，在第二互連接開口1002之中及第二襯裡層1502之上形成第三導電材料1602。在一些實施例中，可使用沉積製程及/或鍍覆製程(例如，電鍍、無電電鍍等)來形成第三導電材料1602。在各種實施例中，第三導電材料1602可包括銅、鋁、或類似物。
如圖17的截面視圖1700所圖示，進行平坦化製程。沿著線1702進行平坦化製程，以從第二層間介電層204c之上去除部分的第三導電材料(圖16的1602)，並界定第二互連接108。在一些實施例中，平坦化製程亦去除部分的阻擋層(圖16的1202)、第一襯裡(圖16的1402)、及第二襯裡(圖16的1502)。第二互連接108包括接觸第一互連接106之第一襯裡208、藉由第一襯裡208所圍繞之第二襯裡210、藉由第二襯裡210所圍繞之導電填充212。在一些實施例中，平坦化製程可包括化學機械拋光製程。在一些實施例中，平坦化製程造成阻擋層110、第一襯裡208、第二襯裡210、及導電填充212的上表面與第二層間介電層204c的上表面大致共平面(例如，在化學機械拋光製程的公差之中共平面)。
如圖18的橫截面視圖1800所圖示，在第二互連接108之上形成覆蓋層214。在一些實施例中，可藉由分別形成覆蓋層214的子層之複數個沉積循環，以形成覆蓋 層214。在一些實施例中，可藉由在第二互連接108之上沉積金屬，然後進行電漿處理，以分別進行複數個沉積循環。在一些實施例中，金屬可包括/或可為鈷、釕、鎢、或類似物。在一些實施例中，可藉由將沉積的金屬暴露於包括氮、氫、或類似物之電漿，以進行電漿處理。在一些實施例中，電漿可包括氨基(NH3)之電漿。在一些實施例中，覆蓋層214可形成為在大約20Å與大305Å間、大約20Å與大約25Å間、或其他合適的值的範圍中之厚度。
在一些實施例中，可將覆蓋層214形成為完全地被局限在第二襯裡210與導電填充212之上。在一些此等實施例中，覆蓋層214的最大寬度大致上等於第二襯裡210的最大寬度。在其他實施例中，可將覆蓋層214形成為完全地被局限在第一襯裡208、第二襯裡210、與導電填充212之上。在一些此等實施例中，覆蓋層214的最大寬度大致上等於第一襯裡208的最大寬度。在又其他實施例中，覆蓋層214可形成為連續地延伸超過第一襯裡208的相對的最外側邊緣。
如圖19的截面視圖1900所圖示，在第二層間介電層204c之上形成上層間介電層204d。在各種實施例中，可藉由沉積製程(例如，ALD製程、CVD製程、PE-CVD製程、或類似物)，以形成上層間介電層204d。在一些實施例中，可在形成上層間介電層204d之前，將上蝕刻停止層502形成至第二層間介電層204c上。在一些此等實施例中，上蝕刻停止層502可包括具有第一材料502a之 多層蝕刻停止層、在第一材料502a之上之第二材料502b、及在第二材料502b之上之第三材料502c。在一些實施例中，第一材料502a、第二材料502b、及第三材料502c可包括一種或更多種的氧化物、氮化物、或碳化物。
如圖20的截面視圖2000所圖示，圖案化上層間介電層204d以界定上互連接開口2002。在一些實施例中，可根據第二遮罩結構2006藉由將上層間介電層204d選擇性地暴露於第三蝕刻劑2004，以圖案化上層間介電層204d。在一些實施例中，第二遮罩結構2006可包括光阻劑層、硬質遮罩層、或類似物。在各種實施例中，第三蝕刻劑2004可包括乾式蝕刻劑(例如，具有氯蝕刻化學物質、氟蝕刻化學物質、或類似物)、或濕式蝕刻劑(例如，包括氫氟酸、氫氧化鉀、或類似物)。
如圖21的橫截面視圖2100所圖示，在上互連接開口2002之中形成上互連接504。可將上互連接504形成為藉由上阻擋層506與上層間介電層204d分離。在一些實施例中，藉由在上互連接開口2002之中沉積上阻擋層，以形成上阻擋層506。隨後，藉由將第一上襯裡層形成至上阻擋層上及上互連接開口2002中、將第二上襯裡形成至第一上襯裡上及上互連接開口2002中、並將上導電材料形成至第二上襯裡上及上互連接開口2002中，以形成上互連接504。在上導電材料的形成之後，可進行平坦化製程(例如，化學機械拋光製程)以從上層間介電層204d之上去除多餘的上導電材料、第一上襯裡、第二上襯 裡、及/或上阻擋層。平坦化製程界定上互連接504以具有在上阻擋層506之上之第一上襯裡508、在第一上襯裡508之上之第二上襯裡510、及在第二上襯裡510之上的上導電填充512。
可藉由沉積製程(例如，CVD、PVD、PE-CVD、或類似物)形成上阻擋層、第一上襯裡、第二上襯裡、及上導電材料。在一些實施例中，上阻擋層可包括鉭、氮化鉭、氮化鈦、或類似物。在各種實施例中，第一上襯裡層可包括鎢、釕、鈷、或類似物。在一些實施例中，第二上襯裡層可包括與第一上襯裡層不同的材料。在各種實施例中，第二上襯裡層可包括鎢、釕、鈷、或類似物。在各種實施例中，上導電材料可包括銅、鋁、或類似物。
圖22例示形成具有在無阻擋界面處相遇之互連接之積體電路晶片的方法2200的一些實施例的流程圖。
儘管本文將所揭露的方法2200例示並描述成一系列動作或事件，但應當認知，此等動作或事件的圖示順序不應以限制性的意義解釋。舉例而言，除了本文中所例示及/或描述之該些動作或事件之外，一些動作能以不同的順序發生及/或與其他動作或事件同時發生。此外，實行本文中描述的一個或更多個態樣或實施例可能並不需要所有所例示的動作。此外，可在一個或更多個單獨的動作及/或階段中執行本文中所描繪之一個或更多個的動作。
在動作2202處，在基材之上之第一層間介電層之中形成第一互連接。圖6至7例示對應至動作2202之一 些實施例的截面視圖600-700。
在動作2204處，在第一層間介電層之上形成第二層間介電層。圖8例示對應至動作2204之一些實施例800的截面視圖。
在動作2206處，蝕刻第二層間介電層以形成界定互連接開口之內部表面，互連接開口暴露第一互連接的上表面。圖8至10例示對應至動作2206之一些實施例的截面視圖800-1000。
在動作2208處，將阻隔層形成至第一互連接的上表面上。在一些實施例中，阻隔層可包括自組裝單層。圖11例示對應至動作2208之一些實施例1100的截面視圖。
在動作2210處，在互連接開口之中選擇性地形成阻擋層。圖12例示對應至動作2210之一些實施例1200的截面視圖。
動作2212處，去除阻隔層以暴露第一互連接的上表面。圖13例示對應至動作2212之一些實施例1300的截面視圖。
在動作2214處，將第二互連接形成至阻擋層上及第一互連接的上表面上。在一些實施例中，可根據動作2216至2222形成第二互連接。
在動作2216處，將第一襯裡形成至阻擋層及第一互連接的上表面上。圖14例示對應至動作2216之一些實施例1400的截面視圖。
在動作2218處，將第二襯裡形成至第一襯裡上。圖15例示對應至動作2218之一些實施例1500的截面視圖。
在動作2220處，將導電材料形成至第二襯裡上。圖16例示對應至動作2220之一些實施例1600的截面視圖。
在動作2222處，進行平坦化製程以從第二層間介電層之上去除多餘的導電材料並界定第二互連接。圖17例示對應至動作2222之一些實施例1700的截面視圖。
在動作2224處，將第二互連接形成至覆蓋層上。圖18例示對應至動作2224之一些實施例1800的截面視圖。
在動作2226處，在第二層間介電層之上的上層間介電層之中形成上互連接。圖19至21例示對應至動作2226之一些實施例的截面視圖1900-2100。
據此，在一些實施例中，本揭露內容關於具有互連接結構之積體電路晶片，此互連接結構不具有將互連接與下層的互連接垂直分離之阻擋層。
在一些實施例中，本揭露內容關於一種積體電路晶片。積體電路晶片包含設置在基材上之層間介電結構之中的第一互連接、沿著層間介電結構的側壁設置並具有在第一互連接之上界定開口之側壁阻擋層，及設置在阻擋層上的第二互連接，其中第二互連接延伸通過阻擋層中之開口延伸並到達第一互連接。在一些實施例中，將阻擋層設置 在層間介電結構的上表面上，上表面橫向地位於層間介電結構的側壁與第一互連接間。在一些實施例中，第二互連接包含佈置在阻擋層上並圍繞導電填充之第一襯裡。在一些實施例中，第一互連接及第一襯裡包含相同的材料；及導電填充及第一襯裡包含不同的材料。在一些實施例中，積體電路晶片進一步包含第二襯裡，第二襯裡皮設置在第一襯裡上並圍繞導電填充。在一些實施例中，積體電路晶片進一步包含覆蓋層，佈置在導電填充及第二襯裡上，覆蓋層及第二襯裡包含相同的材料。在一些實施例中，阻擋層在覆蓋層的橫向地外側。在一些實施例中，第一襯裡包含抵靠在阻擋層上之下表面及從下表面向外延伸並通過阻擋層之突起。
在其他實施例中，本揭露內容關於一種積體電路晶片。積體電路晶片包含設置在基材上之第一層間介電層之中的第一互連接、設置在第一層間介電層之上的第二層間介電層、沿第二層間介電層的側壁及沿著第一層間介電層的上表面延伸之阻擋層，及設置在阻擋層上並圍繞導電填充的第一襯裡。第一襯裡延伸通過阻擋層到達第一互連接。在一些實施例中，阻擋層包含沿著第二層間介電層的側壁設置之垂直延伸區段及從垂直延伸區段朝向第一互連接向外突出之水平延伸區段。在一些實施例中，第一襯裡具有比阻擋層更低之電阻率。在一些實施例中，第一互連接及第一襯裡為相同的材料，此材料從第一互連接的底部連續地延伸至第二層間介電層的頂部。在一些實施例中，阻擋 層具有以一距離分離之側壁，此距離大致地等於第一互連接的頂部表面的寬度。在一些實施例中，導電填充的底部的中心比導電填充的底部外邊緣在垂直方向上更靠近第一互連接。在一些實施例中，導電填充包含在阻擋層之正上方之下表面及從下表面向外延伸之一突起，突起在第一互連接之正上方。在一些實施例中，從阻擋層的平面視圖觀看，阻擋層的底部表面界定圍繞第一襯裡之封閉環。
在其他實施例中，本揭露內容關於形成積體電路晶片的方法。此方法包含：在基材之上之第一層間介電層之中形成第一互連接；在第一層間介電層之上形成第二層間介電層；圖案化第二層間介電層以形成界定互連接開口之側壁，互連接開口暴露第一互連接的上表面；將阻隔層在形成至第一互連接的上表面上，其中阻隔層與第二層間介電層的側壁橫向地分離；在互連接開口之中形成阻擋層；去除阻隔層以暴露第一互連接的上表面；及在互連接開口之中形成第二互連接。在一些實施例中，在互連接開口之中形成阻擋層之後，去除阻隔層。在一些實施例中，阻隔層包含自組裝單層。在一些實施例中，此方法進一步包含將第一襯裡形成至阻擋層上，且直接接觸第一互連接的上表面；將一導電材料形成至在第一襯裡上；及進行平坦化製程以從第二層間介電層之上去除部分的導電材料。
前文概述數種實施例的特徵，因而熟習此項技藝者可更理解本揭露內容的態樣。熟習此項技藝者應當認知，熟習此項技藝者可輕易地使用本揭露內容作為設計或修改 其他製程及結構之基礎，以實現本文介紹的實施例的相同目的及/或達成相同優點。熟習此項技藝者亦應當認識到，此等效構造不脫離本揭露內容的精神及範圍，且在不脫離本揭露內容之精神及範圍之情況下，熟習此項技藝者可在本文中進行各種改變、替換、及變更。
102:基材
104:層間介電結構
105:下互連接
106:第一互連接
108:第二互連接
110:阻擋層
110h:水平延伸區段
110v:垂直延伸區段
200:積體電路晶片
202:電晶體元件
204a:下層間介電層
204b:第一層間介電層
204c:第二層間介電層
206:蝕刻停止層
208:第一襯裡
210:第二襯裡
212:導電填充
214:覆蓋層
A-A’:橫截面線
θ:角度

Claims (10)

  1. 一種積體電路晶片，包括：一第一互連接，設置在一基材上之一層間介電結構之中；一阻擋層，沿著該層間介電結構的多個側壁設置並具有在該第一互連接之上界定一開口之多個側壁，其中該阻擋層的該些側壁分離一距離，該距離大致地等於該第一互連接的頂部表面的寬度；及一第二互連接，設置在該阻擋層上，其中該第二互連接延伸通過該阻擋層中之該開口並到達該第一互連接。
  2. 如請求項1所述之積體電路晶片，其中該第二互連接包括被佈置在該阻擋層上並圍繞一導電填充之一第一襯裡。
  3. 如請求項2所述之積體電路晶片，其中該第一互連接及該第一襯裡包括相同的材料；及該導電填充及該第一襯裡包括不同的材料。
  4. 如請求項2所述之積體電路晶片，進一步包括：一第二襯裡，設置在該第一襯裡上並圍繞該導電填充。
  5. 如請求項4所述之積體電路晶片，進一步包括：一覆蓋層，佈置在該導電填充及該第二襯裡上，其中該覆蓋層及該第二襯裡包括相同的材料。
  6. 如請求項2所述之積體電路晶片，其中該第一襯裡包括抵靠在該阻擋層上之一下表面及從該下表面向外延伸並通過該阻擋層之一突起。
  7. 一種積體電路晶片，包括：一第一互連接，設置在一基材上之一第一層間介電層之中；一第二層間介電層，設置在該第一層間介電層之上；一阻擋層，沿該第二層間介電層的一側壁及沿著該第一層間介電層的一上表面延伸，其中在該第一層間介電層的該上表面上的該阻擋層的多個側壁分離一距離，該距離大致地等於該第一互連接的頂部表面的寬度；及一第一襯裡，設置在該阻擋層上並圍繞一導電填充，其中該第一襯裡延伸通過該阻擋層至該第一互連接。
  8. 如請求項7所述之積體電路晶片，其中該阻擋層包括沿著該第二層間介電層的該側壁設置之一垂直延伸區段及從該垂直延伸區段朝向該第一互連接向外突出之一水平延伸區段。
  9. 如請求項7所述之積體電路晶片，其中該導電填充的一底部的一中心比該導電填充的底部外邊緣在垂直方向上更靠近該第一互連接。
  10. 一種形成積體電路晶片的方法，包括以下步驟：在一基材上之一第一層間介電層之中形成一第一互連接；在該第一層間介電層之上形成一第二層間介電層；圖案化該第二層間介電層以形成界定一互連接開口之多個側壁，該互連接開口暴露該第一互連接的一上表面；將一阻隔層形成至該第一互連接的該上表面上，其中該阻隔層與該第二層間介電層的該些側壁橫向地分離，該第一層間介電層的一上表面暴露在該阻隔層的側壁與該第二層間介電層的該些側壁間；在該互連接開口之中形成一阻擋層；去除該阻隔層以暴露該第一互連接的該上表面；及在該互連接開口之中形成一第二互連接。
TW109141132A 2020-04-27 2020-11-24 積體電路晶片及其形成方法 TWI764388B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063015799P 2020-04-27 2020-04-27
US63/015,799 2020-04-27
US17/032,407 2020-09-25
US17/032,407 US11694926B2 (en) 2020-04-27 2020-09-25 Barrier free interface between beol interconnects

Publications (2)

Publication Number Publication Date
TW202141690A TW202141690A (zh) 2021-11-01
TWI764388B true TWI764388B (zh) 2022-05-11

Family

ID=77026826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141132A TWI764388B (zh) 2020-04-27 2020-11-24 積體電路晶片及其形成方法

Country Status (3)

Country Link
US (1) US20230290678A1 (zh)
CN (1) CN113206061A (zh)
TW (1) TWI764388B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023031707A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278967B (en) * 2005-03-08 2007-04-11 Taiwan Semiconductor Mfg Copper interconnection with conductive polymer layer and method of forming the same
TWI316739B (en) * 2005-08-06 2009-11-01 Samsung Electronics Co Ltd Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
US7728436B2 (en) * 2004-12-09 2010-06-01 Imec Method for selective deposition of a thin self-assembled monolayer
TWI402936B (zh) * 2006-03-01 2013-07-21 Ibm 用於金屬集成之新穎結構及其製造方法
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
TWI511212B (zh) * 2010-09-24 2015-12-01 Intel Corp 用於無底部互連通孔之方法及架構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985753A (en) * 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
US7977791B2 (en) * 2007-07-09 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of boron-containing metal cap pre-layer
JP2011233618A (ja) * 2010-04-26 2011-11-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8531035B2 (en) * 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
US8981496B2 (en) * 2013-02-27 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and gate contact structure for FinFET
US9406614B2 (en) * 2013-03-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Material and process for copper barrier layer
US11094626B2 (en) * 2018-09-24 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures in semiconductor fabrication
US11694926B2 (en) * 2020-04-27 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free interface between beol interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728436B2 (en) * 2004-12-09 2010-06-01 Imec Method for selective deposition of a thin self-assembled monolayer
TWI278967B (en) * 2005-03-08 2007-04-11 Taiwan Semiconductor Mfg Copper interconnection with conductive polymer layer and method of forming the same
TWI316739B (en) * 2005-08-06 2009-11-01 Samsung Electronics Co Ltd Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
TWI402936B (zh) * 2006-03-01 2013-07-21 Ibm 用於金屬集成之新穎結構及其製造方法
TWI511212B (zh) * 2010-09-24 2015-12-01 Intel Corp 用於無底部互連通孔之方法及架構
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法

Also Published As

Publication number Publication date
TW202141690A (zh) 2021-11-01
CN113206061A (zh) 2021-08-03
US20230290678A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
KR102700874B1 (ko) Beol 상호연결부들 사이의 장벽 없는 계면
US11251131B2 (en) Copper contact plugs with barrier layers
TWI585929B (zh) 積體電路晶片及後段製程金屬化層之製造方法
US9219036B2 (en) Interconnect structure for semiconductor devices
TWI552226B (zh) 用於後段製程金屬化之混合型錳和氮化錳阻障物及其製造方法
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
US11908794B2 (en) Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
US20220359385A1 (en) Interconnect structure
US20240234527A1 (en) Inter block for recessed contacts and methods forming same
CN113764337B (zh) 导电插塞的制造方法及半导体结构
TWI764388B (zh) 積體電路晶片及其形成方法
TWI804804B (zh) 半導體裝置的製作方法及互連結構
JP3781729B2 (ja) 半導体装置の製造方法
JP3677755B2 (ja) 半導体装置及びその製造方法
JP4232215B2 (ja) 半導体装置の製造方法
TWI805245B (zh) 半導體裝置、積體電路結構及形成積體電路結構的方法
TW202125755A (zh) 半導體結構
TW202213666A (zh) 積體電路及其製造方法
TW202405939A (zh) 積體電路、積體晶片、及形成半導體裝置的方法
TW202310282A (zh) 形成用於積體電路裝置的互連結構的方法
WO2013123679A1 (zh) 扩散阻挡层、金属互连结构及其制造方法
CN115295483A (zh) 半导体器件及其制作方法
TW550736B (en) Method of preventing copper diffusion through a wafer backside into the wafer