TWI763583B - 高動態範圍高速互補式金氧半導體(cmos)影像感測器設計 - Google Patents

高動態範圍高速互補式金氧半導體(cmos)影像感測器設計 Download PDF

Info

Publication number
TWI763583B
TWI763583B TW110131583A TW110131583A TWI763583B TW I763583 B TWI763583 B TW I763583B TW 110131583 A TW110131583 A TW 110131583A TW 110131583 A TW110131583 A TW 110131583A TW I763583 B TWI763583 B TW I763583B
Authority
TW
Taiwan
Prior art keywords
circuit
coupled
image charge
transistor
charge value
Prior art date
Application number
TW110131583A
Other languages
English (en)
Other versions
TW202224415A (zh
Inventor
鐵軍 代
高哲
傅玲
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Application granted granted Critical
Publication of TWI763583B publication Critical patent/TWI763583B/zh
Publication of TW202224415A publication Critical patent/TW202224415A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

一種用於一影像感測器之一讀出電路包含耦合至與一像素陣列耦合之一位元線之一第一採樣及保持(SH)電路。一第二SH電路耦合至該位元線。一旁路開關耦合至該位元線、該第一SH電路及該第二SH電路。一類比至數位轉換器(ADC)耦合至該旁路開關。該旁路開關經組態以回應於一開關選擇信號透過該位元線，或透過該第一SH電路或該第二SH電路中之一者將來自該像素陣列之一影像電荷值提供至該ADC。

Description

高動態範圍高速互補式金氧半導體(CMOS)影像感測器設計
本公開實質上係關於影像感測器，且特定言之(但非排他性地)係關於高動態範圍(HDR)互補式金氧半導體(CMOS)影像感測器。
影像感測器已經變得無處不在，且現在被廣泛用在數位照相機、蜂巢電話、安全照相機以及醫療、汽車及其他應用中。隨著影像感測器被整合至一更廣泛範疇之電子裝置中，期望藉由兩種裝置架構設計以及影像獲取處理以盡可能多之方式(諸如，解析度、功耗、動態範圍等)來增強其功能性、效能度量及類似者。
一典型影像感測器回應於來自一外部場景之影像光入射至影像感測器上而操作。影像感測器包含具有光敏元件(諸如，光電二極體)之一像素陣列，光敏元件吸收入射影像光之一部分並且在吸收影像光之後產生影像電荷。由像素光產生之影像電荷光可測量為列位元線上之類比輸出影像信號，該影像信號隨著入射影像光變化。換句話說，所產生之影像電荷量與影像光之強度成比例，該影像光作為類比信號自列位元線讀出並轉換為數位值以產生表示外部場景之數位影像(即，影像資料)。
標準影像感測器具有約60 dB至70 dB之一有限動態範圍。然而，現實世界之照明度動態範圍要大得多。諸如，自然場景通常跨越90 dB及更大之一範圍。為同時擷取明亮高光及暗淡陰影中之細節，高動態範圍(「HDR」)技術已用於影像感測器中以增加所擷取動態範圍。增加動態範圍之一種常見技術是將使用標準(低動態範圍)影像感測器以不同曝光設定擷取之多個曝光合併成一單一線性HDR影像，此產生比一單一曝光影像大得多之一動態範圍影像。
本文描述涉及一成像系統之各種實例，該成像系統包含具有一高動態範圍(HDR)共用像素CMOS影像感測器之一像素陣列及包含採樣及保持電路系統之一讀出電路，該採樣及保持電路系統實現提供影像感測器之高速讀出之並行操作。在以下描述中，闡述眾多特定細節以提供對實例之一透徹理解。然而，熟習此項技術者將認識到，能夠在不具有一或多個特定細節之情況下或配合其他方法、組件、材料等等實踐本文所描述之技術。在其他情況下，未展示或詳細地描述熟知結構、材料或操作以避免混淆某些態樣。
貫穿本說明書之對「一個實例」或「一個實施例」之參考意指結合實例所描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，貫穿本說明書之各種地方之片語「在一個實例中」或「在一個實施例中」之出現未必皆是指同一實例。此外，特定特徵、結構或特性可以任何合適方式組合於一或多個實例中。
為便於描述如圖式中所繪示之一個元件或特徵與另外之元件或特徵之關係，在本文中可使用諸如「下文」、「之下」、「上方」、「下方」、「之上」，「上」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及類似者之空間相對術語。將理解，空間相對術語意欲涵蓋除圖式中所描繪之定向之外之使用或操作中之裝置之不同定向。舉例來說，若圖式中之裝置被旋轉或翻轉，則被描述為在其他元件或特徵「之下」、「下文」或「下方」之元件將被定向為在其他元件或特徵「之上」。因此，例示性術語「之下」及「下方」可涵蓋在之上及之下兩個定向。可以其他方式定向裝置(旋轉九十度或其他定向)，並相應地解釋本文中使用之空間相對描述語。另外，亦將理解，當一元件被稱為在兩個其他元件「之間」時，其可能為兩個其他元件之間之唯一元件，或者亦可能存在一或多個中間元件。
貫穿本說明書，使用若干術語。此等術語應具有其等所屬領域之一般含義，除非在本文明確定義，或者其等使用背景另外明確指出。應注意，元素名稱及符號可貫穿此文獻互換使用(諸如，Si與矽)；然而，兩者皆具有相同含義。
如將論述，描述一成像系統之各種實例，該成像系統包含具有一HDR共用像素CMOS影像感測器之一像素陣列及包含採樣及保持電路系統之一讀出電路，該採樣及保持電路系統實現提供高速讀出之並行操作。在各種實例中，包含在讀出電路中之採樣及保持電路系統亦包含一旁路，其實現藉由類比轉數位電路系統自像素陣列連續讀出影像電荷值。另外，採樣及保持電路系統包含複數個採樣及保持電路，其使得能夠對儲存在一第一採樣及保持電路中之來自一第一讀出之一第一影像電荷值執行類比至數位轉換，同時來自一第二讀出之一第二影像電荷值以一並行操作經採樣及保持在一第二採樣及保持電路中。根據本發明之教示，藉由使此等類比轉數位與採樣及保持操作並行，減少及改進來自像素陣列之讀出時間。在各種實例中，根據本發明之教示，自其讀出影像電荷值之像素陣列包含HDR共用像素單元結構，該像素單元結構包含複數個子像素，該複數個子像素包含：一第一子像素，其組態為一小光電二極體(SPD)以在中等至較高強度照明條件下感測光；複數個第二子像素，其經組態為一大光電二極體(LPD)以在較暗或中等強度照明條件下感測光，該像素單元結構亦包含用以在強光條件下感測光之一橫向溢流積分電容器(LOFIC)設計以達成HDR成像。
為繪示，圖1展示根據本發明之教示之包含具有一HDR共用像素CMOS影像感測器之一像素陣列及一讀出電路之一成像系統100之一個實例。在實例中，成像系統100包含一像素陣列102、控制電路系統110、讀出電路106及功能邏輯108。在一個實例中，像素陣列102係一二維(2D)陣列，其包含複數個像素單元104 (諸如，P1、P2、…、Pn)，其等經配置成列(諸如，R1至Ry)及行(諸如，C1至Cx)，以獲取一人、地點、對象等之影像資料，其接著可用於呈現一人、地點、對象等之一影像。
如下文將在一個實例中更詳細地論述，各像素單元104經組態為具有複數個子像素之一共用像素HDR像素單元，該複數個子像素包含經組態為一小光電二極體(SPD)之一第一子像素及經組態為一大光電二極體(LPD)之複數個第二子像素，以回應於入射光而光產生影像電荷。在實例中，亦包含具有低洩漏之一橫向溢流積分電容器(LOFIC)，此進一步擴大了像素單元之動態範圍。另外，亦包含光衰減濾光片，其亦可稱為中性密度(ND)濾光片或ND光學衰減器。在一個實例中，具有5:1 (即，5x)或在5:1至10:1 (即，5至10x)之範圍內之一衰減比之ND濾光片可用在像素單元104中以提供具有＞25 dB之一信雜比(SNR)之良好中等影像感測器效能。
在各像素單元104已獲取其影像電荷之後，由讀出電路106藉由列位元線112由讀出電路106讀出對應類比影像電荷值。在各種實例中，用包含在讀出電路106中之一類比至數位轉換器(ADC) 194將類比影像電荷信號轉換為數位值。在一個實例中，ADC 194具有可調整增益192，其使得能夠根據本發明之教示以不同增益設定自像素陣列102讀出影像電荷值。然後，可將影像電荷值之數位表示轉移至功能邏輯106。在各種實例中，讀出電路106亦可包含放大電路系統或其他。功能邏輯108可簡單地儲存影像電荷值，或者甚至藉由應用後影像效果(諸如，裁剪、旋轉、去除紅眼、調整亮度、調整對比度或其他)來操縱影像資料。在一個實例中，讀出電路106可沿行位元線112 (已繪示)一次讀出一列影像電荷值，或者可使用各種其他技術(未繪示)讀出影像電荷值，諸如對所有像素單元104進行一串列讀出或同時一完全並行讀出。
在一個實例中，控制電路系統110耦合至像素陣列102以控制像素陣列102之操作特性。諸如，在一個實例中，控制電路系統110產生轉移閘信號及其他控制信號，以控制來自像素陣列102之各共用像素單元104之所有子像素之影像資料之轉移及讀出。另外，控制電路系統110可產生用於控制影像獲取之一快門信號。在一個實例中，該快門信號為一全域快門信號，其用於同時啟用像素陣列102內之所有像素單元104以在一單一獲取窗期間同時擷取其等各自影像電荷值。在另一實例中，該快門信號為一捲動快門信號，使得像素之各列、各行或各群組在連續獲取窗口期間被循序地啟用。快門信號亦可確立一曝光時間，其為快門保持打開之時間長度。在一個實施例中，曝光時間被設定為對於圖框之各者皆相同。
圖2A繪示根據本公開之教示之具有低色串擾之一HDR CMOS影像感測器之一像素陣列之一實例共用像素單元204之一個實例示意圖。應瞭解，圖2A之像素單元204之實例示意圖可為如圖1中所展示之像素陣列102之像素單元104中之一者之一個實例，並且上文描述之類似命名及編號之元件在下文被類似地耦合及起作用。
如在所描繪實例中所展示，共用像素單元204包含複數個子像素，其等之各者包含經耦合以回應於入射光248而光產生影像電荷之一光電二極體。在實例中，複數個子像素包含經組態為一小光電二極體(SPD) 216之一第一子像素及經組態為包含LPD 1218、LPD 2220及LPD 3222之一大光電二極體(LPD)之複數個第二子像素，如所展示。在所描繪實例中，像素單元204亦包含一浮動擴散部FD 232，其經耦合以自複數個子像素SPD 216、LPD 1218、LPD 2220及LPD 3222接收影像電荷。
圖2A中描繪之實例亦展示包含一第一轉移電晶體224之複數個轉移電晶體及包含轉移電晶體226、轉移電晶體228及轉移電晶體230之複數個第二電晶體。在操作中，光產生影像電荷經耦合以透過第一轉移電晶體224自第一子像素SPD 216轉移至浮動擴散部FD 232。光產生影像電荷經耦合以分別透過複數個第二轉移電晶體226、228及230自複數個第二子像素LPD 1218、LPD 2220及LPD 3222轉移至浮動擴散部FD 232。在圖2A中描繪之實例中，轉移電晶體224經耦合以回應於轉移控制信號TX0進行控制，並且轉移電晶體226、228及230經耦合以回應於轉移控制信號TX1進行控制，如所展示。
在一個實例中，像素單元204亦包含安置在第一子像素SPD 216上方之一衰減層246。在一個實例中，衰減層246係一中性密度(ND)濾光片。在一個實例中，衰減層246具有5:1 (即，5x)或在5:1至10:1 (即，5至10x)之範圍內之一衰減比。在操作中，第一子像素SPD 216經光學耦合以接收通過衰減層246之入射光248。在實例中，複數個第二子像素LPD 1218、LPD 2220及LPD 3222不被衰減層246覆蓋，且因此經光學耦合以在不行進通過衰減層246之情況下接收入射光248。
在圖2A中所繪示之實例中，一雙浮動擴散部(DFD)電晶體240耦合至浮動擴散部FD 232，並且一電容器C LOFIC242耦合至DFD電晶體240，如所展示。在一個實例中，電容器C LOFIC242係一橫向溢流積分電容器(LOFIC)，其經耦合以接收一CAP信號，如所展示。在一個實例中，電容器C LOFIC242係利用諸如一三維金屬-絕緣體-金屬(MIM)設計之一高密度電容器，其提供一大LOFIC。諸如，在一個實例中，電容器C LOFIC242具有64 fF之一電容。在一個實例中，一LOFIC電晶體244耦合在電容器C LOFIC242與第一子像素SPD 216之間，如所展示。在實例中，LOFIC電晶體244經耦合以回應於一LOF信號進行控制。
所繪示實例展示像素單元204亦包含一源極隨耦器電晶體234，其耦合至一供應電壓PIXVD並且包含耦合至浮動擴散部FD 232之一閘極。一列選擇電晶體236耦合至源極隨耦器電晶體234及一行位元線212，並且經耦合以回應於一選擇信號SEL進行控制。在操作中，源極隨耦器電晶體234經耦合以回應於浮動擴散部FD 232中之影像電荷藉由選擇電晶體236將一影像電荷值輸出至位元線212。如下文將在圖2B中更詳細地展示，一讀出電路耦合至位元線212以自位元線212讀出影像電荷值。一重設電晶體238耦合在供應電壓PIXVD與浮動擴散部FD 232之間，並且經耦合以回應於一重設控制信號RST而重設像素單元204。在操作中，重設電晶體238可經組態以重設浮動擴散部FD 232，以及透過DFD電晶體240重設電容器C LOFIC242。
圖2B繪示根據本公開之教示之用於一影像感測器中之一讀出電路206之一部分之一個實例示意圖，該讀出電路206包含耦合至一類比轉數位電路之採樣及保持電路系統以提供一高動態範圍CMOS影像感測器之一高速讀出。應理解，圖2B之讀出電路206之實例部分可為如圖1中所展示之讀出電路106之一個實例，並且上文描述之類似命名及編號之元件在下文被類似地耦合及起作用。
如圖2B中描繪之實例所展示，讀出電路206包含耦合至一位元線212之一第一採樣及保持(SH)電路214A，位元線212耦合至一像素陣列。特定言之，應瞭解，讀出電路206耦合至位元線212以自一像素陣列之一像素單元讀出影像電荷值，該像素單元諸如如上文在諸如圖2A中描述之像素單元204。回到圖2B中描繪之實例，讀出電路206亦包含耦合至位元線212之一第二SH電路214B。一旁路開關278耦合至位元線212以及第一SH電路214A及第二SH電路214B。一類比至數位轉換器(ADC) 294耦合至旁路開關278。
如將論述，旁路開關278經組態以回應於一開關選擇信號SW直接透過位元線212，或透過第一SH電路214A或第二SH電路214B中之一者將來自像素陣列之一影像電荷值提供至ADC 294。如在所繪示實例中展示，第一SH電路214A及第二SH電路214B實質上彼此相似。
特定言之，圖2B中描繪之實例展示第一SH電路214A包含耦合至位元線212之一啟用電晶體252。一第一儲存電晶體254耦合至啟用電晶體252。在實例中，啟用電晶體252回應於一第一採樣及保持啟用信號SH_EN1。一第一儲存裝置C00耦合至第一儲存電晶體254。在實例中，第一SH電路214A之第一儲存裝置C00係一電容器。在一個實例中，第一SH電路214A亦包含耦合至啟用電晶體252之一第二儲存電晶體258，並且一第二儲存裝置C01耦合至第二儲存電晶體258。在一個實例中，第二儲存裝置C01係一電容器。一重設電晶體256耦合在一供應電壓AVD與第一儲存電晶體254及第二儲存電晶體258之間。重設電晶體256回應於一第一重設行信號RST_ROW1。在所描繪實例中，具有一閘極之一源極隨耦器電晶體260耦合至第一儲存電晶體254及第二儲存電晶體258。一選擇電晶體262耦合在源極隨耦器電晶體262與旁路開關278之間。選擇電晶體262回應於一第一列選擇列信號RS_ROW1。
類似地，第二SH電路214B亦包含耦合至位元線212之一啟用電晶體264。一第一儲存電晶體266耦合至啟用電晶體264。在實例中，啟用電晶體264回應於一第二採樣及保持啟用信號SH_EN2。第二SH電路214B之一第一儲存裝置C10耦合至第一儲存電晶體266。在實例中，第一儲存裝置C10係一電容器。在一個實例中，第二SH電路214B亦包含耦合至啟用電晶體264之一第二儲存電晶體270，並且第二SH電路214B之一第二儲存裝置C11耦合至第二儲存電晶體270。在一個實例中，第二儲存裝置C01係一電容器。一重設電晶體268耦合在供應電壓AVD與第一儲存電晶體266及第二儲存電晶體270之間。重設電晶體回應於一第二重設列信號RST_ROW2。在所描繪實例中，具有一閘極之一源極隨耦器電晶體270耦合至第一儲存電晶體266及第二儲存電晶體270。一選擇電晶體274耦合在源極隨耦器電晶體272與旁路開關278之間。選擇電晶體274回應於一第二列選擇列信號RS_ROW2。
圖2B中繪示之實例讀出電路206亦繪示耦合至位元線212之一位元線電流源250，以及耦合至選擇電晶體262、選擇電晶體274及旁路開關278之一採樣及保持電流源276，如所展示。
繼續圖2B中描繪之實例，ADC 294包含一比較器282，其具有電容性地耦合至旁路開關278之一第一輸入，以回應於開關選擇信號SW透過位元線212自像素陣列或者自第一SH電路214A或第二SH電路214B之一者接收一影像電荷值。比較器282亦包含經電容性地耦合以自一斜坡產生器接收一斜坡信號280之一第二輸入。在所描繪實例中，一計數器290耦合至比較器282之一輸出。在所描繪實例中，ADC 294亦包含耦合在比較器282之輸出與計數器290之間之一緩衝器288。一第一自動調零開關284耦合在比較器282之第一輸入與比較器282之輸出之間。一第二自動調零開關285耦合在比較器282之第二輸入及比較器282之輸出之間。
在操作期間之一個實例中，開關選擇信號SW經組態以在一旁路週期期間等於一第一邏輯電平(諸如，SW＝0或邏輯低)。在旁路週期期間，旁路開關278經組態以將ADC 294直接耦合至位元線212。在實例中，開關選擇信號SW經組態以在非旁路週期期間等於一第二邏輯電平(諸如，SW＝1或邏輯高)。在一非旁路週期期間，旁路開關278經組態以將ADC 294耦合至第一SH電路214A之選擇電晶體262及第二SH電路214B之選擇電晶體274。
圖3A至圖3D繪示根據本公開之教示在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中發現之信號之實例時序圖。應理解，圖3A至圖3D中繪示之信號可為在上文圖2A之實例像素單元204及/或圖2B之實例讀出電路206中發現之信號之實例，並且上文描述之類似命名及編號之元件在下文被類似地耦合及起作用。
諸如，圖3A至圖3D之各所繪示時序圖展示一重設信號RST 338、一選擇信號SEL 336、一轉移電晶體信號TX0 324、一轉移電晶體信號TX1 326、一雙浮動擴散部信號DFD 340、一LOFIC信號LOF 344、一開關選擇信號SW 378、一類比至數位操作AD 316、一第一採樣及保持啟用信號SH_EN1 352、一第一採樣及保持重設信號SHR1 354、一第一採樣及保持信號SHS1 358、一第一重設列信號RST_ROW1 356、一第一列選擇列信號RS_ROW1 362、一第二採樣及保持啟用信號SH_EN2 364、一第二採樣及保持重設信號SHR2 366、一第二採樣及保持信號SHS2 370、一第二重設列信號RST_ROW2 368及一第二列選擇列信號RS_ROW2 374。
如將在圖3A至圖3D中描繪之實例讀出中描述，在大光電二極體(LPD)、小光電二極體(SPD)及橫向溢流積分電容器(LOFIC)之讀出中執行相關雙採樣(CDS)。因而，將自LPD、SPD及LOFIC讀取一重設影像電荷值以及一信號影像電荷值。可回應於信號影像電荷值與重設影像電荷值之間之差異來判定歸一化影像電荷值。另外，針對改進動態範圍，在一第一增益設定及一第二增益設定下執行對LPD之讀出執行之類比至數位(AD)轉換操作。因此，對自LPD、SPD及LOFIC讀出之影像電荷值執行總共八次AD操作，如將用圖3A至圖3D中AD 316時間線中發生之八次AD操作所指示。
具體地自圖3A中描繪之實例開始，開關選擇信號SW 378最初被設定為一低值(諸如，SW＝0)，其在旁路週期期間將選擇開關278直接耦合至位元線212。然後，選擇信號336轉變為一高值，其導通選擇電晶體236從而將像素單元204耦合至位元線212並且使得LPD、SPD及LOFIC能夠自像素單元204讀出。
接下來，脈衝化重設信號RST 338，其脈衝化重設電晶體238並重設像素單元204。當旁路開關278處於SW＝0設定時，比較器282之輸入連續地耦合至位元線212，並且因此對藉由位元線212來自像素單元204之重設影像電荷值執行一第一AD操作，此在圖3A中用自重設信號RST 338之第一脈衝至AD 316中之第一AD操作之第一虛線指示。在所描繪實例中，在一第一增益設定下對針對LPD之重設影像電荷值執行AD 316中指示之第一AD操作，該第一增益設定可諸如用如諸如圖1中繪示之增益192來設定。
一旦在第一增益設定下針對LPD之重設影像電荷值執行AD 316中指示之第一AD操作，便脈衝化第一採樣及保持啟用信號SH_EN1 352及第一採樣及保持重設信號SHR1 354，其脈衝化第一SH電路214A中之電晶體252及254，且因此將LPD之重設影像電荷值採樣並保持至儲存裝置C00中，此在圖3A中用自重設信號RST 338之第一脈衝至第一採樣及保持重設信號SHR1 354之第一脈衝之第二虛線指示。
接下來，脈衝化電晶體信號TX1 326，其脈衝化像素單元204中之轉移電晶體226、228及230，此將影像電荷自包含光電二極體218、220及222之LPD轉移至浮動擴散部FD 232。當旁路開關278仍然處於SW＝0設定時，比較器282之輸入仍然連續地耦合至位元線212，並且因此對藉由位元線212來自像素單元204之信號影像電荷值執行一第二AD操作，此在圖3A中用自第一電晶體信號TX1 326之脈衝至AD 316中之第二AD操作之第一虛線指示。在所描繪實例中，在第一增益設定下對針對LPD之信號影像電荷值執行AD 316中指示之第二AD操作，該第一增益設定可諸如用如諸如圖1中繪示之增益192來設定。
一旦在第一增益設定下針對LPD之信號影像電荷值執行AD 316中指示之第二AD操作，便脈衝化第一採樣及保持啟用信號SH_EN1 352及第一採樣及保持信號SHS1 358，其脈衝化第一SH電路214A中之電晶體252及258，且因此將LPD之信號影像電荷值採樣並保持至儲存裝置C01中，此在圖3A中用自第一電晶體信號TX1 326之脈衝至第一採樣及保持信號SHS1 358之第一脈衝之第二虛線指示。
繼續圖3B中之實例，開關選擇信號SW 378自低值轉變為一高值(諸如，SW=1)，其將選擇開關278耦合至第一SH電路214A及第二SH電路214B以開始非旁路週期。然後，第二次脈衝化重設信號RST 338，其脈衝化重設電晶體238及重設像素單元204。
此時，第二採樣及保持啟用信號SH_EN2 364及第二採樣及保持重設信號SHR2 366被脈衝化，其脈衝化第二SH電路214B中之電晶體264及266，並且因此將SPD之重設影像電荷值自位元線212採樣及保持至儲存裝置C10中，此在圖3B中用自重設信號RST 338之第二脈衝至第二採樣及保持重設信號SHR2 366之第一脈衝之虛線指示。
在此時間期間，在旁路開關278處於SW＝1設定之情況下，比較器218不再繼續耦合至位元線212。而是，比較器218耦合至第一SH電路214A及第二SH電路214B。此時，第一列選擇列信號RS_ROW1 362轉變至一高值，且第二列選擇列信號RS_ROW2 374保持在一低值，此導通第一SH 214A之電晶體262並保持第二SH 214B之電晶體274關斷。另外，脈衝化第一重設列信號RST_ROW1 356，其重設第一SH電路214A，且接著導通第一採樣及保持重設信號SHR1 354，其將先前儲存在儲存裝置C00中之LPD之重設影像電荷值耦合至比較器218。
因此，比較器218經耦合以對儲存在儲存裝置C00中之LPD之先前儲存之重設影像電荷值執行一第三AD操作，如用自第一採樣及保持重設信號SHR1 354之第一脈衝至AD 316中之第三AD操作之虛線指示。在所描繪實例中，在一第二增益設定下對LPD之重設影像電荷值執行AD 316中指示之第三AD操作，該第二增益設定可諸如用如諸如圖1中展示之增益192來設定。
如在圖3B中可瞭解，在與SPD之重設影像電荷值至第二SH電路214B中之採樣及保持操作相同之時間、在其期間或與其並行對儲存在第一SH電路214A中之LPD之重設影像電荷值執行AD 316中指示之第三AD操作。根據本發明之教示，此並行採樣及保持及AD操作實現高速讀出。
現在參考圖3B中描繪之實例，在對儲存在儲存裝置C00中之LPD之先前儲存之重設影像電荷值進行之AD 316中指示之第三AD操作完成之後，第一採樣及保持重設信號SHR1 354轉變為低，第一重設列信號RST_ROW1 356被脈衝化，並且第一採樣及保持信號SHS1 358轉變為高，其關斷電晶體254，重設第一SH電路214A，並且導通電晶體258，此將先前儲存在儲存裝置C01中之LPD之信號影像電荷值耦合至比較器282。
因此，比較器218經耦合以對儲存在儲存裝置C01中之LPD之先前儲存之信號影像電荷值執行一第四AD操作，如用自第一採樣及保持信號SHS1 358之第一脈衝至AD 316中之第四AD操作之虛線指示。在所描繪實例中，在第二增益設定下對LPD之信號影像電荷值執行AD 316中指示之第四AD操作，該第二增益設定可諸如用如諸如圖1中繪示之增益192來設定。
此時，在已經自位元線212對SPD之重設影像電荷值進行採樣並將其保持在儲存裝置C10中之後，轉移電晶體信號TX0 324被脈衝化，其脈衝化轉移電晶體224，轉移電晶體224將影像電荷自包含光電二極體216之SPD轉移至浮動擴散部FD 232。此時，第二採樣及保持啟用信號SH_EN2 364及第二採樣及保持信號SHR2 370亦被脈衝化，其脈衝化第二SH電路214B中之電晶體264及270。因此，自位元線212對SPD之信號影像電荷值進行採樣並將其保持至儲存裝置C11中，如用自電晶體信號TX0 324之第一脈衝至第二採樣及保持信號SHS2 370之第一脈衝之虛線指示。
如可瞭解，在與SPD之信號影像電荷值至第二SH電路214B中之採樣及保持操作相同之時間、在其期間或與其並行對儲存在第一SH電路214A中之LPD之信號影像電荷值執行AD 316中之第四AD操作。根據本發明之教示，此並行採樣及保持及AD操作實現高速讀出。
現在參考圖3C中之實例，雙浮動擴散部信號DFD 340轉變為高，其導通電晶體240並將LOFIC電容器C LOFIC242耦合至浮動擴散部FD 232。然後，脈衝化轉移電晶體信號TX0 324，其亦將影像電荷自光電二極體216轉移至浮動擴散部FD 232。脈衝化第一採樣及保持啟用信號SH_EN1 352及第一採樣及保持信號SHS1 358，其脈衝化第一SH電路214A中之電晶體252及258，且因此將LOFIC之信號影像電荷值至採樣及保持至儲存裝置C01中，其在圖3C中用自轉移電晶體TX0 324之第二脈衝至第一採樣及保持信號SHS1 358之第三脈衝之虛線指示。
此時，第一列選擇列信號RS_ROW1 362轉變為一低值，並且第二列選擇列信號RS_ROW2 374轉變為一高值，其將關斷第一SH 214A之電晶體262，並導通第二SH 214B之電晶體274。因此，比較器282經耦合以對儲存在第二SH電路214B中之影像電荷值執行一AD操作。
因而，第二重設列信號RST_ROW2 368被脈衝化，其重設第二SH電路214B，且接著導通第二採樣及保持重設信號SHR2 366，其將先前儲存在儲存裝置C10中之SPD之重設影像電荷值耦合至比較器218。
因此，比較器218經耦合以對儲存在儲存裝置C10中之SPD之先前儲存之重設影像電荷值執行一第五AD操作，如用自第二採樣及保持重設信號SHR2 366之第一脈衝至AD 316中之第五AD操作之虛線指示。
如在圖3C中可瞭解，與在LOFIC之信號影像電荷值至第一SH電路214A中之採樣及保持操作之相同時間、在其期間或與其並行對儲存在第二SH電路214B中之SPD之重設影像電荷值執行AD 316中指示之第五AD操作。根據本發明之教示，此並行採樣及保持及AD操作實現高速讀出。
繼續圖3C中描繪之實例，在對儲存在儲存裝置C10中之SPD之先前儲存之重設影像電荷值進行之AD 316中指示之第五AD操作完成之後，第二採樣及保持重設信號SHR2 366轉變為低，第二重設列信號RST_ROW2 368被脈衝化，並且第二採樣及保持信號SHS2 370轉變為高，此關斷電晶體266，重設第二SH電路214A，並且導通電晶體270，其將先前儲存在儲存裝置C11中之SPD之信號影像電荷值耦合至比較器218。
因此，比較器218經耦合以對儲存裝置C11中儲存之SPD之先前儲存之信號影像電荷值執行一第六AD操作，如用自第二採樣及保持信號SHS2 370之第一脈衝至AD 316中之第六AD操作之虛線指示。
此時，在自位元線212對LOFIC之信號影像電荷值進行採樣並將其保持在儲存裝置C01中之後，脈衝化重設信號RST 338，其脈衝化重設電晶體238並且重設像素單元204。此時，第一採樣及保持啟用信號SH_EN1 352及第一採樣及保持重設信號SHR1 354被脈衝化，其等脈衝化第一SH電路214A中之電晶體252及254，並且因此將LOFIC之重設影像電荷值自位元線212採樣及保持至儲存裝置C00中，此在圖3C中用自重設信號RST 338之第三脈衝至第一採樣及保持重設信號SHR1 354之第三脈衝之虛線指示。
如可瞭解，在與LOFIC之重設影像電荷值至第一SH電路214A中之採樣及保持操作相同之時間、在其期間或與其並行對儲存在第二SH電路214B中之SPD之信號影像電荷值執行AD 316中之第六AD操作。根據本發明之教示，此並行採樣及保持及AD操作實現高速讀出。
現在參考圖3D中之實例，第一列選擇列信號RS_ROW1 362轉變為一高值，且第二列選擇列信號RS_ROW2 374轉變為一低值，此導通第一SH 214A之電晶體262且關斷第二SH 214B之電晶體274。另外，第一重設列信號RST_ROW1 356被脈衝化，其重設第一SH電路214A，且接著第一採樣及保持重設信號SHR1 354被導通，此將先前儲存在儲存裝置C00中之LOFIC之重設影像電荷值耦合至比較器218。
因此，比較器218經耦合以對儲存在儲存裝置C00中之LOFIC之先前儲存之重設影像電荷值執行一第七AD操作，如用自第一採樣及保持重設信號SHR1 354之第三脈衝至AD 316中之第七AD操作之虛線指示。
接下來，在AD 316中之第七AD操作完成之後，關斷第一採樣及保持重設信號SHR1 354，且接著脈衝化第一重設列信號RST_ROW1 356，其重設第一SH電路214A。接下來，導通第一採樣及保持信號SHS1 358，其將先前儲存在儲存裝置C01中之LOFIC之信號影像電荷值耦合至比較器218。
因此，比較器218經耦合以對儲存在儲存裝置C01中之LOFIC之先前儲存之信號影像電荷值執行一第八AD操作，如用自第一採樣及保持信號SHS1 358之第三脈衝至AD 316中之第八AD操作之虛線指示。一旦AD 316中之第八AD操作完成，便關斷第一採樣及保持信號SHS1 358及第一列選擇列信號RS_ROW1 362。
圖4A至圖4B係根據本發明之教示之比較在不具有實現並行操作之實例旁路及採樣及保持電路系統之情況下在讀出期間在一CMOS影像感測器之一實例共用像素單元中執行之操作與在具有實現並行操作之實例旁路及採樣及保持電路系統之情況下在讀出期間在CMOS影像感測器之實例共用像素單元中執行之操作之時序圖。
為繪示，圖4A展示針對來自列[n]之一像素單元，執行來自一LPD之一重設影像電荷值之一採樣及保持(SHR_LPD)。接下來，在一第一增益設定下執行來自LPD之重設影像電荷值之一第一AD操作，且接著在一第二增益設定下執行來自LPD之重設影像電荷值之一第二AD操作。
接下來，執行來自LPD之一信號影像電荷值之一採樣及保持(SHS_LPD)。接下來，在第一增益設定下執行來自LPD之信號影像電荷值之一第三AD操作，且接著在第二增益設定下執行來自LPD之信號影像電荷值之一第四AD操作。
接下來，執行來自一SPD之一重設影像電荷值之一採樣及保持(SHR_SPD)。接下來，執行來自SPD之重設影像電荷值之一第五AD操作。
接下來，執行來自SPD之一信號影像電荷值之一採樣及保持(SHS_SPD)。接下來，執行來自SPD之信號影像電荷值之一第六AD操作。
接下來，執行來自LOFIC之一信號影像電荷值之一採樣及保持(SHS_LF)。接下來，執行來自LOFIC之信號影像電荷值之一第七AD操作。
接下來，執行來自LOFIC之一重設影像電荷值之一採樣及保持(SHR_LF)。接下來，執行來自LOFIC之重設影像電荷值之一第八AD操作。
如可瞭解，在不具有根據本發明之教示之採樣及保持電路系統之情況下，所有採樣及保持及類比至數位轉換操作皆不能夠並存執行，如圖4A中所展示。
現在參考圖4B，其參考根據本發明之教示之具有採樣及保持電路系統之一實例，對於來自列[n]之一像素單元，執行來自LPD之一重設影像電荷值之一採樣及保持(SHR_LPD)。接下來，在一第一增益設定下執行來自一LPD之重設影像電荷值之一第一AD操作。如上文在圖2A至圖2B及圖3A至圖3D中之實例中所描述，在啟用旁路模式(諸如，SW=0)之情況下，來自LPD之重設影像電荷值之第一AD操作可由ADC 294使用由旁路開關278提供之旁路獨立於採樣及保持電路系統214A及214B執行。
接下來，執行來自LPD之一信號影像電荷值之一採樣及保持(SHS_LPD)。接下來，在第一增益設定下執行來自LPD之信號影像電荷值之一第二AD操作。如上文在圖2A至圖2B及圖3A至圖3D中之實例中所描述，在啟用旁路模式(諸如，SW=0)之情況下，來自LPD之信號影像電荷值之第二AD操作可由ADC 294使用由旁路開關278提供之旁路獨立於採樣及保持電路系統214A及214B執行。
接下來，執行來自一SPD之一重設影像電荷值之一採樣及保持(SHR_SPD)。同時，在一第二增益設定下對來自LPD之先前採樣及保持之重設影像電荷值並存執行一第三AD操作。
接下來，執行來自一SPD之一信號影像電荷值之一採樣及保持(SHS_SPD)。同時，在第二增益設定下對來自LPD之先前採樣及保持之信號影像電荷值並存執行一第四AD操作。
接下來，執行來自一LOFIC之一信號影像電荷值之一採樣及保持(SHS_LF)。同時，對來自SPD之先前採樣及保持之重設影像電荷值並存執行一第五AD操作。
接下來，執行來自一LOFIC之一重設影像電荷值之一採樣及保持(SHR_LF)。同時，對來自SPD之先前採樣及保持之信號影像電荷值並存執行一第六AD操作。
接下來，對來自LOFIC之先前採樣及保持之信號影像電荷值執行一第七AD操作。
接下來，對來自LOFIC之先前採樣及保持之重設影像電荷值執行一第八AD操作。
如可在圖4A至圖4B之時間線之比較中瞭解，在如圖4B中所展示使用旁路及採樣及保持電路系統使並行操作成為可能之情況下，根據本發明之教示減少或改進讀出LPD、SPD及LOFIC影像電荷值並執行該影像電荷值之類比至數位轉換所需之總時間。
不意欲本發明之所繪示之實例之以上描述(包含摘要中所描述之內容)為窮盡性或將本發明限於所揭示之具體形式。儘管本文描述本發明之特定實例是出於闡釋性目的，但熟習此項技術者將認識到，在本發明範疇內各種修改係可能的。
依據以上詳細描述可對本發明做出此等修改。隨附發明申請專利範圍中使用之術語不應解釋為將本發明限於本說明書中所揭示之特定實例。實情係，本發明之範疇應全部由隨附發明申請專利範圍判定，隨附發明申請專利範圍應根據申請專利範圍解釋之既定原則來解釋。
100:成像系統 102:像素陣列 104:像素單元 106:讀出電路 108:功能邏輯 110:控制電路系統 112:行位元線 114:採樣及保持 192:增益 194:類比至數位轉換器(ADC) 206:讀出電路 212:位元線 214A:第一SH電路 214B:第二SH電路 216:第一子像素SPD 218:第二子像素 224:轉移電晶體 226:轉移電晶體 228:轉移電晶體 230:轉移電晶體 232:浮動擴散部FD 234:源極隨耦器電晶體 236:選擇電晶體 238:重設電晶體 240:浮動擴散部(DFD)電晶體 242:電容器 244:電晶體 246:衰減層 248:入射光 252:電晶體 254:第一儲存電晶體 256:重設電晶體 258:第二儲存電晶體 260:源極隨耦器電晶體 262:選擇電晶體 264:啟用電晶體 266:第一儲存電晶體 268:重設電晶體 270:第二儲存電晶體 272:源極隨耦器電晶體 274:選擇電晶體 276:採樣及保持電流源 278:旁路開關 280:斜坡 282:比較器 284:第一自動調零開關 285:第二自動調零開關 288:緩衝器 290:計數器 294:類比至數位轉換器(ADC) 316:類比至數位操作AD 324:轉移電晶體信號TX0 326:轉移電晶體信號TX1 336:選擇信號SEL 338:重設信號RST 340:雙浮動擴散部信號DFD 344:LOFIC信號LOF 352:第一採樣及保持啟用信號SH_EN1 354:第一採樣及保持重設信號SHR1 356:第一重設列信號RST_ROW1 358:第一採樣及保持信號SHS1 362:第一列選擇列信號RS_ROW1 364:第二採樣及保持啟用信號SH_EN2 366:第二採樣及保持重設信號SHR2 368:第二重設列信號RST_ROW2 370:第二採樣及保持信號SHS2 374:第二列選擇列信號RS_ROW2 378:開關選擇信號SW
參考以下圖式描述本發明之非限制性及非窮盡實例，其中相似參考編號貫穿各種視圖指代相似部分，除非另有規定。
圖1繪示根據本發明之教示之一成像系統之一個實例，該成像系統包含具有一高動態範圍共用像素CMOS影像感測器之一像素陣列以及提供一高速讀出之一讀出電路。
圖2A繪示根據本公開之教示之一高動態範圍CMOS影像感測器之一共用像素單元之一個實例示意圖。
圖2B繪示根據本公開之教示之包含耦合至一類比轉數位電路之採樣及保持電路系統之一讀出電路之一部分之一個實例示意圖，該讀出電路提供一高動態範圍CMOS影像感測器之一高速讀出。
圖3A繪示根據本公開之教示在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中發現之信號之一實例時序圖。
圖3B繪示根據本公開之教示在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中發現之信號之另一實例時序圖。
圖3C繪示根據本公開之教示在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中發現之信號之又一實例時序圖。
圖3D繪示根據本公開之教示在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中發現之信號之再一實例時序圖。
圖4A係繪示在不具有實現並行操作之實例採樣及保持電路系統之情況下在讀出期間在一CMOS影像感測器之一實例共用像素單元中執行之操作之一時序圖。
圖4B係根據本發明之教示之繪示在具有實現並行操作之實例採樣及保持電路系統之情況下在一高速讀出期間在一CMOS影像感測器之一實例共用像素單元中執行之操作之一時序圖。
對應參考字元貫穿附圖之若干視圖指示對應元件。熟習此項技術者應瞭解，圖式中之元件出於簡單及清楚之目之而繪示，且未必是按比例繪製。舉例來說，圖式中一些元件之尺寸相對於其他元件可被誇大以幫助提高對本發明之各種實施例之理解。另外，為促進對本發明之此等各種實施例之更容易之觀察，通常不描繪在一商業上可行之實施例中有用之或必需之常見但熟知之元件。
206:讀出電路
212:位元線
214A:第一SH電路
214B:第二SH電路
252:電晶體
254:第一儲存電晶體
256:重設電晶體
258:第二儲存電晶體
260:源極隨耦器電晶體
262:選擇電晶體
264:啟用電晶體
266:第一儲存電晶體
268:重設電晶體
270:第二儲存電晶體
272:源極隨耦器電晶體
274:選擇電晶體
276:採樣及保持電流源
278:旁路開關
280:斜坡
282:比較器
284:第一自動調零開關
288:緩衝器
290:計數器
294:類比至數位轉換器(ADC)

Claims (28)

  1. 一種用於一影像感測器中之讀出電路，其包括： 一第一採樣及保持(SH)電路，其耦合至與一像素陣列耦合之一位元線； 一第二SH電路，其耦合至該位元線； 一旁路開關，其耦合至該位元線、該第一SH電路及該第二SH電路；及 一類比至數位轉換器(ADC)，其耦合至該旁路開關，其中該旁路開關經組態以回應於一開關選擇信號透過該位元線，或透過該第一SH電路或該第二SH電路中之一者將來自該像素陣列之一影像電荷值提供至該ADC。
  2. 如請求項1之讀出電路，其中該第一及第二SH電路之各者包括： 一啟用電晶體，其耦合至該位元線； 一第一儲存電晶體，其耦合至該啟用電晶體； 一第一儲存裝置，其耦合至該第一儲存電晶體； 一重設電晶體，其耦合在一供應電壓與該第一儲存電晶體之間； 一源極隨耦器電晶體，其具有耦合至該第一儲存電晶體之一閘極；及 一選擇電晶體，其耦合在該源極隨耦器電晶體與該旁路開關之間。
  3. 如請求項2之讀出電路，其中該第一及第二SH電路之各者進一步包括： 一第二儲存電晶體，其耦合至該啟用電晶體；及 一第二儲存裝置，其耦合至該第一儲存電晶體。
  4. 如請求項2之讀出電路，其中該讀出電路進一步包括耦合至該第一SH電路之該選擇電晶體、該第二SH電路之該選擇電路及該旁路開關之一採樣及保持電流源。
  5. 如請求項2之讀出電路，其中該ADC包括： 一比較器，其具有： 一第一輸入，其電容性地耦合至旁路開關以回應於該開關選擇信號透過該位元線或該第一SH電路或第二SH電路中之一者自該像素陣列接收該影像電荷值；及 一第二輸入，其經電容性地耦合以接收一斜坡信號；及 一計數器，其耦合至該比較器之一輸出。
  6. 如請求項5之讀出電路，其中該ADC進一步包括： 一第一自動調零開關，其耦合在該比較器之該第一輸入與該比較器之該輸出之間； 一第二自動調零開關，其耦合在該比較器之該第二輸入與該比較器之該輸出之間；及 一緩衝器，其耦合在該比較器之該輸出與該計數器之間。
  7. 如請求項3之讀出電路，其中該旁路開關經組態以回應於該開關選擇信號在一旁路週期期間將該ADC耦合至該位元線， 其中該ADC經組態以在該旁路週期期間在一第一增益下對來自該位元線之一大光電二極體(LPD)之重設影像電荷值執行一第一類比至數位(AD)操作，且接著在該第一增益下對來自該位元線之該LPD之一信號影像電荷值執行一第二AD操作， 其中該第一SH電路經組態以在該旁路週期期間在該第一SH電路之該第一儲存裝置中對來自該位元線之該LPD之該重設影像電荷值進行採樣及保持，且接著在該第一SH電路之該第二儲存裝置中對來自該位元線之該LPD之該信號影像電荷值進行採樣及保持。
  8. 如請求項7之讀出電路，其中該旁路開關經組態以回應於該開關選擇信號在一非旁路週期期間將該ADC耦合至該第一及第二SH電路。
  9. 如請求項8之讀出電路， 其中該ADC經組態以在該非旁路週期期間在一第二增益下對儲存在該第一SH電路之該第一儲存裝置中之該LPD之該重設影像電荷值執行一第三AD操作，且接著在該第二增益下對儲存在該第一SH電路之該第二儲存裝置中之該LPD之該信號影像電荷值執行一第四AD操作， 其中該第二SH電路經組態以在該第三AD操作期間在該第二SH電路之該第一儲存裝置中對來自該位元線之一小光電二極體(SPD)之一重設影像電荷值進行採樣及保持，且接著在該第四AD操作期間在該第二SH電路之該第二儲存裝置中對來自該位元線之該SPD之一信號影像電荷值進行採樣及保持。
  10. 如請求項9之讀出電路， 其中該ADC經組態以在該非旁路週期期間對儲存在該第二SH電路之該第一儲存裝置中之該SPD之該重設影像電荷值執行一第五AD操作，且接著對儲存在該第二SH電路之該第二儲存裝置中之該SPD之該信號影像電荷值執行一第六AD操作， 其中該第一SH電路經組態以在該第五AD操作期間在該第一SH電路之該第二儲存裝置中對來自該位元線之一橫向溢流積分電容器(LOFIC)之一信號影像電荷值進行採樣及保持，且接著在該第六AD操作期間在該第一SH電路之該第一儲存裝置中對來自該位元線之該LOFIC之一重設影像電荷值進行採樣及保持。
  11. 如請求項10之讀出電路， 其中該ADC經組態以在該非旁路週期期間對儲存在該第一SH電路之該第一儲存裝置中之該LOFIC之該重設影像電荷值執行一第七AD操作，且接著對儲存在該第一SH電路之該第二儲存裝置中之該LOFIC之該信號影像電荷值執行一第八AD操作。
  12. 一種成像系統，其包括： 一像素陣列，其包含配置成列及行之複數個像素單元，其中該像素單元之各者經耦合以回應於入射光產生影像電荷； 一控制電路系統，其耦合至該像素陣列以控制該像素陣列之操作；及 一讀出電路，其耦合至該像素陣列以自該像素陣列讀出該影像電荷，其中該讀出電路包含： 一第一採樣及保持(SH)電路，其耦合至與該像素陣列耦合之一位元線； 一第二SH電路，其耦合至該位元線； 一旁路開關，其耦合至該位元線、該第一SH電路及該第二SH電路；及 一類比至數位轉換器(ADC)，其耦合至該旁路開關，其中該旁路開關經組態以回應於一開關選擇信號透過該位元線，或透過該第一SH電路或該第二SH電路中之一者將來自該像素陣列之一影像電荷值提供至該ADC。
  13. 如請求項12之成像系統，其進一步包括耦合至該讀出電路以儲存來自該像素陣列之該影像電荷值之數位表示之功能邏輯。
  14. 如請求項12之成像系統，其中該第一及第二SH電路之各者包括： 一啟用電晶體，其耦合至該位元線； 一第一儲存電晶體，其耦合至該啟用電晶體； 一第一儲存裝置，其耦合至該第一儲存電晶體； 一重設電晶體，其耦合在一供應電壓與該第一儲存電晶體之間； 一源極隨耦器電晶體，其具有耦合至該第一儲存電晶體之一閘極；及 一選擇電晶體，其耦合在該源極隨耦器電晶體與該旁路開關之間。
  15. 如請求項14之成像系統，其中該第一及第二SH電路之各者進一步包括： 一第二儲存電晶體，其耦合至該啟用電晶體；及 一第二儲存裝置，其耦合至該第一儲存電晶體。
  16. 如請求項14之成像系統，其中該讀出電路進一步包括耦合至該第一SH電路之該選擇電晶體、該第二SH電路之該選擇電路及該旁路開關之一採樣及保持電流源。
  17. 如請求項14之成像系統，其中該ADC包括： 一比較器，其具有： 一第一輸入，其電容性地耦合至旁路開關以回應於該開關選擇信號藉由該位元線或該第一SH電路或第二SH電路中之一者自該像素陣列接收該影像電荷值；及 第二輸入，其經電容性地耦合以接收一斜坡信號；及 一計數器，其耦合至該比較器之一輸出。
  18. 如請求項17之成像系統，其中該ADC進一步包括： 一第一自動調零開關，其耦合在該比較器之該第一輸入與該比較器之該輸出之間； 一第二自動調零開關，其耦合在該比較器之該第二輸入與該比較器之該輸出之間；及 一緩衝器，其耦合在該比較器之該輸出與該計數器之間。
  19. 如請求項15之成像系統，其中該旁路開關經組態以回應於該開關選擇信號在一旁路週期期間將該ADC耦合至該位元線， 其中該ADC經組態以在該旁路週期期間在一第一增益下對來自該位元線之一大光電二極體LPD之重設影像電荷值執行一第一類比至數位(AD)操作，且接著在該第一增益下對來自該位元線之該LPD之一信號影像電荷值執行一第二AD操作， 其中該第一SH電路經組態以在該旁路週期期間在該第一SH電路之該第一儲存裝置中對來自該位元線之該LPD之該重設影像電荷值進行採樣及保持，且接著在該第一SH電路之該第二儲存裝置中對來自該位元線之該LPD之該信號影像電荷值進行採樣及保持。
  20. 如請求項19之成像系統，其中該旁路開關經組態以回應於該開關選擇信號在一非旁路週期期間將該ADC耦合至該第一及第二SH電路。
  21. 如請求項20之成像系統， 其中該ADC經組態以在該非旁路週期期間在一第二增益下對儲存在該第一SH電路之該第一儲存裝置中之該LPD之該重設影像電荷值執行一第三AD操作，且接著在該第二增益下對儲存在該第一SH電路之該第二儲存裝置中之該LPD之該信號影像電荷值執行一第四AD操作， 其中該第二SH電路經組態以在該第三AD操作期間在該第二SH電路之該第一儲存裝置中對來自該位元線之一小光電二極體(SPD)之一重設影像電荷值進行採樣及保持，且接著在該第四AD操作期間在該第二SH電路之該第二儲存裝置中對來自該位元線之該SPD之一信號影像電荷值進行採樣及保持。
  22. 如請求項21之成像系統， 其中該ADC經組態以在該非旁路週期期間對儲存在該第二SH電路之該第一儲存裝置中之該SPD之該重設影像電荷值執行一第五AD操作，且接著對儲存在該第二SH電路之該第二儲存裝置中之該SPD之該信號影像電荷值執行一第六AD操作， 其中該第一SH電路經組態以在該第五AD操作期間在該第一SH電路之該第二儲存裝置中對來自該位元線之一橫向溢出積分電容器(LOFIC)之一信號影像電荷值進行採樣及保持，且接著在該第六AD操作期間在該第一SH電路之該第一儲存裝置中對來自該位元線之該LOFIC之一重設影像電荷值進行採樣及保持。
  23. 如請求項22之成像系統， 其中該ADC經組態以在該非旁路週期期間對儲存在該第一SH電路之該第一儲存裝置中之該LOFIC之該重設影像電荷值執行一第七AD操作，且接著對儲存在該第一SH電路之該第二儲存裝置中之該LOFIC之該信號影像電荷值執行一第八AD操作。
  24. 如請求項12之成像系統，其中該像素單元之各者包括： 複數個子像素，其中該複數個子像素之各者包含經組態以回應於入射光而光產生該影像電荷之一光電二極體，其中該複數個子像素包含一第一子像素及複數個第二子像素； 一浮動擴散部，其經耦合以自該複數個子像素接收該影像電荷； 複數個轉移電晶體，其包含一第一轉移電晶體及複數個第二電晶體，其中該影像電荷經耦合以透過該第一轉移電晶體自該第一子像素轉移至該浮動擴散部，其中該影像電荷經耦合以透過該複數個第二轉移電晶體自該複數個第二子像素轉移至該浮動擴散部； 一中性密度濾光片，其覆蓋在該第一子像素上方，其中該第一子像素經光學耦合以透過該中性密度濾光片接收該入射光，其中該複數個第二子像素不被該中性密度濾光片覆蓋； 一雙浮動擴散部(DFD)電晶體，其耦合至該浮動擴散部；及 一橫向溢流積分電容器(LOFIC)，其耦合至該DFD電晶體。
  25. 如請求項24之成像系統，其中該像素單元之各者進一步包括： 一源極隨耦器電晶體，其耦合至一供應電壓及具有耦合至該浮動擴散部之一閘極；及 一選擇電晶體，其耦合至該源極隨耦器電晶體及位元線，其中該源極隨耦器電晶體經耦合以回應於該浮動擴散部中之該影像電荷而將該影像電荷值輸出至該位元線。
  26. 如請求項25之成像系統，其中該像素單元之各者進一步包括耦合在該供應電壓與該浮動擴散部之間之一重設電晶體。
  27. 如請求項24之成像系統，其中該像素單元之各者進一步包括耦合在該LOFIC與該第一子像素之間之一LOFIC電晶體。
  28. 如請求項24之成像系統， 其中該第一子像素代表一小光電二極體(SPD)， 其中該複數個第二子像素代表一大光電二極體(LPD)。
TW110131583A 2020-12-14 2021-08-26 高動態範圍高速互補式金氧半導體(cmos)影像感測器設計 TWI763583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/121,423 2020-12-14
US17/121,423 US11140352B1 (en) 2020-12-14 2020-12-14 High dynamic range high speed CMOS image sensor design

Publications (2)

Publication Number Publication Date
TWI763583B true TWI763583B (zh) 2022-05-01
TW202224415A TW202224415A (zh) 2022-06-16

Family

ID=77923865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131583A TWI763583B (zh) 2020-12-14 2021-08-26 高動態範圍高速互補式金氧半導體(cmos)影像感測器設計

Country Status (3)

Country Link
US (1) US11140352B1 (zh)
CN (1) CN114630064B (zh)
TW (1) TWI763583B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399150B2 (en) * 2020-11-13 2022-07-26 Omnivision Technologies, Inc. Auto-zero techniques for lateral overflow integrating capacitor (LOFIC) readout image sensor
US11450696B1 (en) * 2021-04-13 2022-09-20 Omnivision Technologies, Inc. Dual floating diffusion transistor with vertical gate structure for image sensor
US20230164460A1 (en) * 2021-11-25 2023-05-25 Samsung Electronics Co., Ltd. Image sensor
US20230178571A1 (en) * 2021-12-06 2023-06-08 ams Sensors USA Inc. Pixel arrangement, pixel matrix, image sensor and method of operating a pixel arrangement
US11736833B1 (en) * 2022-06-24 2023-08-22 Omnivision Technologies, Inc. High dynamic range CMOS image sensor pixel with reduced metal-insulator-metal lateral overflow integration capacitor lag

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
US10250828B1 (en) * 2017-12-21 2019-04-02 SmartSens Technology (U.S.), Inc. Global shutter image sensor with anti-blooming pixel and knee point self-calibration
US10694121B2 (en) * 2017-09-26 2020-06-23 Brillnics Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8411184B2 (en) * 2009-12-22 2013-04-02 Omnivision Technologies, Inc. Column output circuits for image sensors
US20140049291A1 (en) * 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
CN107925731B (zh) * 2015-08-20 2020-07-17 索尼半导体解决方案公司 固态成像装置、固态成像装置的驱动方法和电子设备
US9525837B1 (en) * 2015-09-17 2016-12-20 Sony Semiconductor Solutions Corporation Dual sample-and-hold circuit with resistive gain
JPWO2017056248A1 (ja) * 2015-09-30 2018-07-19 オリンパス株式会社 固体撮像装置の駆動方法および固体撮像装置
JP2019057873A (ja) * 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
JP7033932B2 (ja) * 2018-01-17 2022-03-11 キヤノン株式会社 放射線撮像装置、放射線撮像装置の制御方法およびプログラム
EP3605606B1 (en) 2018-08-03 2022-06-15 ams Sensors Belgium BVBA Imaging system comprising an infrared light source and an image sensor
US10834351B2 (en) * 2018-11-26 2020-11-10 Omnivision Technologies, Inc. Bitline settling speed enhancement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
US10694121B2 (en) * 2017-09-26 2020-06-23 Brillnics Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10250828B1 (en) * 2017-12-21 2019-04-02 SmartSens Technology (U.S.), Inc. Global shutter image sensor with anti-blooming pixel and knee point self-calibration

Also Published As

Publication number Publication date
CN114630064A (zh) 2022-06-14
CN114630064B (zh) 2023-06-23
TW202224415A (zh) 2022-06-16
US11140352B1 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
TWI763583B (zh) 高動態範圍高速互補式金氧半導體(cmos)影像感測器設計
US11595600B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
EP3008756B1 (en) Split-gate conditional- reset image sensor
CN113810635B (zh) 高动态范围cmos图像传感器设计
TWI499295B (zh) 用於多轉換增益影像感測器之多位準重設電壓
US11348956B2 (en) Multi-gate lateral overflow integration capacitor sensor
US11272126B2 (en) Wide dynamic range image sensor with global shutter
TW201904269A (zh) 堆疊架構之低雜訊互補式金氧半影像感測器
TWI792556B (zh) 用於橫向溢流整合電容器(lofic)讀出影像感測器的自動歸零技術
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US8908071B2 (en) Pixel to pixel charge copier circuit apparatus, systems, and methods
JP2006217421A (ja) 固体撮像装置
CN114025109B (zh) 具有帧级别黑色电平校准的图像传感器
TW202231055A (zh) 用於電壓域全域快門之像素級可擴展記憶體陣列
Shang et al. A CMOS camera with extended dynamic range
TW202412506A (zh) 電壓域全域快門讀出電路