CN114630064A - 高动态范围高速cmos图像传感器设计 - Google Patents

高动态范围高速cmos图像传感器设计 Download PDF

Info

Publication number
CN114630064A
CN114630064A CN202111080040.8A CN202111080040A CN114630064A CN 114630064 A CN114630064 A CN 114630064A CN 202111080040 A CN202111080040 A CN 202111080040A CN 114630064 A CN114630064 A CN 114630064A
Authority
CN
China
Prior art keywords
coupled
circuit
image charge
storage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111080040.8A
Other languages
English (en)
Other versions
CN114630064B (zh
Inventor
代铁军
高哲
傅玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114630064A publication Critical patent/CN114630064A/zh
Application granted granted Critical
Publication of CN114630064B publication Critical patent/CN114630064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请案涉及高动态范围高速CMOS图像传感器设计。一种用于图像传感器的读出电路包含耦合到与像素阵列耦合的位线的第一采样及保持SH电路。第二SH电路耦合到所述位线。旁路开关耦合到所述位线、所述第一SH电路及所述第二SH电路。模/数转换器ADC耦合到所述旁路开关。所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。

Description

高动态范围高速CMOS图像传感器设计
技术领域
本公开大体上涉及图像传感器，且特定来说(但非排他性地)涉及高动态范围(HDR)互补金属氧化物半导体(CMOS)图像传感器。
背景技术
图像传感器已经变得无处不在，并且现在被广泛用在数字照相机、蜂窝电话、安全照相机以及医疗、汽车及其它应用中。随着图像传感器被集成到更广泛范围的电子装置中，期望通过两种装置架构设计以及图像获取处理以尽可能多的方式(例如，分辨率、功耗、动态范围等)来增强其功能性、性能指标及类似者。
典型图像传感器响应于来自外部场景的图像光入射到图像传感器上而操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，光敏元件吸收入射图像光的一部分并且在吸收图像光之后产生图像电荷。由像素光产生的图像电荷光可测量为列位线上的模拟输出图像信号，所述图像信号随着入射图像光变化。换句话说，所产生的图像电荷量与图像光的强度成比例，所述图像光作为模拟信号从列位线读出并转换为数字值以产生表示外部场景的数字图像(即，图像数据)。
标准图像传感器具有约60dB到70dB的有限动态范围。然而，现实世界的照明度动态范围要大得多。例如，自然场景通常跨越90dB及更大的范围。为同时捕获明亮高光及暗淡阴影中的细节，高动态范围(“HDR”)技术已用于图像传感器以增加所捕获动态范围。增加动态范围的一种常见技术是将使用标准(低动态范围)图像传感器将用不同曝光设置捕获的多个曝光合并成单个线性HDR图像，这产生比单个曝光图像大得多的动态范围图像。
发明内容
本公开的一个实施例提供一种用于图像传感器中的读出电路，其包括：第一采样及保持(SH)电路，其耦合到与像素阵列耦合的位线；第二SH电路，其耦合到所述位线；旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及模/数转换器(ADC)，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号，通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者，将来自所述像素阵列的图像电荷值提供到所述ADC。
本公开的另一实施例提供一种成像系统，其包括：像素阵列，其包含布置成行及列的多个像素单元，其中所述像素单元中的每一者经耦合以响应于入射光产生图像电荷；控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路系统，其耦合到所述像素阵列以从所述像素阵列读出所述图像电荷，其中所述读出电路包含：第一采样及保持(SH)电路，其耦合到与所述像素阵列耦合的位线；第二SH电路，其耦合到所述位线；旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及模/数转换器(ADC)，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号，通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者，将来自所述像素阵列的图像电荷值提供到所述ADC。
附图说明
参考以下图式描述本发明的非限制性及非穷尽实例，其中相似参考编号贯穿各种视图指代相似部分，除非另有规定。
图1说明根据本发明的教示的成像系统的一个实例，所述成像系统包含具有高动态范围共享像素CMOS图像传感器的像素阵列以及提供高速读出的读出电路。
图2A说明根据本公开的教示的高动态范围CMOS图像传感器的共享像素单元的一个实例示意图。
图2B说明根据本公开的教示的包含耦合到模/数转换电路的采样及保持电路系统的读出电路的一部分的一个实例示意图，所述读出电路提供高动态范围CMOS图像传感器的高速读出。
图3A说明根据本公开的教示在高速读出期间在CMOS图像传感器的实例共享像素单元中发现的信号的实例时序图。
图3B说明根据本公开的教示在高速读出期间在CMOS图像传感器的实例共享像素单元中发现的信号的另一实例时序图。
图3C说明根据本公开的教示在高速读出期间在CMOS图像传感器的实例共享像素单元中发现的信号的又一实例时序图。
图3D说明根据本公开的教示在高速读出期间在CMOS图像传感器的实例共享像素单元中发现的信号的再一实例时序图。
图4A是说明在不具有实现并行操作的实例采样及保持电路系统的情况下在读出期间在CMOS图像传感器的实例共享像素单元中执行的操作的时序图。
图4B是根据本发明的教示的说明在具有实现并行操作的实例采样及保持电路系统的情况下在高速读出期间在CMOS图像传感器的实例共享像素单元中执行的操作的时序图。
对应参考字符贯穿附图的若干视图指示对应组件。所属领域的技术人员应了解，图式中的元件出于简单及清楚的目的而说明，且未必是按比例绘制。举例来说，图式中一些元件的尺寸相对于其它元件可被夸大以帮助提高对本发明的各种实施例的理解。另外，为促进对本发明的这些各种实施例的更容易的观察，通常不描绘在商业上可行的实施例中有用的或必需的常见但众所周知的元件。
具体实施方式
本文描述涉及成像系统的各种实例，所述成像系统包含具有高动态范围(HDR)共享像素CMOS图像传感器的像素阵列及包含采样及保持电路系统的读出电路，所述采样及保持电路系统实现提供图像传感器的高速读出的并行操作。在以下描述中，阐述众多特定细节以提供对实例的透彻理解。然而，所属领域的技术人员将认识到，能够在不具有一或多个特定细节的情况下或配合其它方法、组件、材料等等实践本文所描述的技术。在其它情况下，未展示或详细地描述众所周知的结构、材料或操作以避免混淆某些方面。
贯穿本说明书的对“一个实例”或“一个实施例”的参考意指接合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书的各种地方的短语“在一个实例中”或“在一个实施例中”的出现未必都是指同一实例。此外，特定特征、结构或特性可以任何合适方式组合于一或多个实例中。
为便于描述如图式中所说明的一个元件或特征与另外的元件或特征的关系，在本文中可使用例如“下文”、“之下”、“上方”、“下方”、“之上”，“上”、“顶部”、“底部”、“左”、“右”、“中心”、“中间”及类似者的空间相对术语。将理解，空间相对术语希望涵盖除图式中所描绘的定向之外的使用或操作中的装置的不同定向。举例来说，如果图式中的装置被旋转或翻转，那么被描述为在其它元件或特征“之下”、“下文”或“下方”的元件将被定向为在其它元件或特征“之上”。因此，示范性术语“之下”及“下方”可涵盖在之上及之下两个定向。可以其它方式定向装置(旋转九十度或其它定向)，并相应地解释本文中使用的空间相对描述语。另外，还将理解，当元件被称为在两个其它元件“之间”时，其可为两个其它元件之间的唯一元件，或者也可存在一或多个中间元件。
贯穿本说明书，使用若干术语。这些术语应具有其所属的领域的一般含义，除非在本文明确定义，或者其使用背景另外明确指出。应注意，元素名称及符号可贯穿此文献互换使用(例如，Si与硅)；然而，两者都具有相同含义。
如将论述，描述成像系统的各种实例，所述成像系统包含具有HDR共享像素CMOS图像传感器的像素阵列及包含采样及保持电路系统的读出电路，所述采样及保持电路系统实现提供高速读出的并行操作。在各种实例中，包含在读出电路中的采样及保持电路系统还包含旁路，其实现通过模/数转换电路系统从像素阵列连续读出图像电荷值。另外，采样及保持电路系统包含多个采样及保持电路，其使得能够对存储在第一采样及保持电路中的来自第一读出的第一图像电荷值执行模/数转换，同时来自第二读出的第二图像电荷值以并行操作经采样及保持在第二采样及保持电路中。根据本发明的教示，通过使这些模/数转换与采样及保持操作并行，减少及改进来自像素阵列的读出时间。在各种实例中，根据本发明的教示，从其读出图像电荷值的像素阵列包含HDR共享像素单元结构，所述像素单元结构包含多个子像素，所述多个子像素包含：第一子像素，其配置为小光电二极管(SPD)以在中等到较高强度照明条件下感测光；多个第二子像素，其经配置为大光电二极管(LPD)以在较暗或中等强度照明条件下感测光，所述像素单元结构还包含用以在强光条件下感测光的横向溢流积分电容器(LOFIC)设计以实现HDR成像。
为说明，图1展示根据本发明的教示的包含具有HDR共享像素CMOS图像传感器的及读出电路的像素阵列的成像系统100的一个实例。在实例中，成像系统100包含像素阵列102、控制电路系统110、读出电路106及功能逻辑108。在一个实例中，像素阵列102是二维(2D)阵列，其包含多个像素单元104(例如，P1、P2、…、Pn)，其经布置成行(例如，R1到Ry)及列(例如，C1到Cx)，以获取人、地点、物体等的图像数据，其接着可用于呈现人、地点、物体等的图像。
如下文将在一个实例中更详细地论述，每一像素单元104经配置为具有多个子像素的共享像素HDR像素单元，所述多个子像素包含经配置为小光电二极管(SPD)的第一子像素及经配置为大光电二极管(LPD)的多个第二子像素，以响应于入射光而光产生图像电荷。在实例中，还包含具有低泄漏的横向溢流积分电容器(LOFIC)，这进一步扩大了像素单元的动态范围。另外，还包含光衰减滤光片，其也可称为中性密度(ND)滤光片或ND光学衰减器。在一个实例中，具有5:1(即，5x)或在5:1到10:1(即，5到10x)的范围内的衰减比的ND滤光片可用在像素单元104中以提供具有>25dB的信噪比(SNR)的良好中等图像传感器性能。
在每一像素单元104已获取其图像电荷之后，由读出电路106通过列位线112由读出电路106读出对应模拟图像电荷值。在各种实例中，用包含在读出电路106中的模/数转换器(ADC)194将模拟图像电荷信号转换为数字值。在一个实例中，ADC 194具有可调整增益192，其使得能够根据本发明的教示以不同增益设置从像素阵列102读出图像电荷值。然后，可将图像电荷值的数字表示转移到功能逻辑106。在各种实例中，读出电路106还可包含放大电路系统或其它。功能逻辑108可简单地存储图像电荷值，或者甚至通过应用后图像效果(例如，裁剪、旋转、去除红眼、调整亮度、调整对比度或其它)来操纵图像数据。在一个实例中，读出电路106可沿列位线112(已说明)一次读出一行图像电荷值，或者可使用各种其它技术(未说明)读出图像电荷值，例如对所有像素单元104进行串行读出或同时完全并行读出。
在一个实例中，控制电路系统110耦合到像素阵列102以控制像素阵列102的操作特性。例如，在一个实例中，控制电路系统110产生转移门信号及其它控制信号，以控制来自像素阵列102的每一共享像素单元104的所有子像素的图像数据的转移及读出。另外，控制电路系统110可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号为全局快门信号，其用于同时启用像素阵列102内的所有像素单元104以在单个获取窗口期间同时捕获其相应图像电荷值。在另一实例中，所述快门信号为滚动快门信号，使得像素的每一行、每一列或每一群组在连续获取窗口期间被循序地启用。快门信号还可确立曝光时间，其为快门保持打开的时间长度。在一个实施例中，曝光时间被设置为对于帧中的每一者都相同。
图2A说明根据本公开的教示的具有低色串扰的HDR CMOS图像传感器的像素阵列的实例共享像素单元204的一个实例示意图。应了解，图2A的像素单元204的实例示意图可为如图1中所展示的像素阵列102的像素单元104中的一者的一个实例，并且上文描述的类似命名及编号的元件在下文被类似地耦合及起作用。
如在所描绘实例中所展示，共享像素单元204包含多个子像素，其中的每一者包含经耦合以响应入射光248而光产生图像电荷的光电二极管。在实例中，多个子像素包含经配置为小光电二极管(SPD)216的第一子像素及经配置为包含LPD1 218、LPD2 220及LPD3 222的大光电二极管(LPD)的多个第二子像素，如所展示。在所描绘实例中，像素单元204还包含浮动扩散部FD 232，其经耦合以从多个子像素SPD 216、LPD1 218、LPD2 220及LPD3 222接收图像电荷。
图2A中描绘的实例还展示包含第一转移晶体管224的多个转移晶体管及包含转移晶体管226、转移晶体管228及转移晶体管230的多个第二晶体管。在操作中，光产生图像电荷经耦合以通过第一转移晶体管224从第一子像素SPD 216转移到浮动扩散部FD 232。光产生图像电荷经耦合以分别通过多个第二转移晶体管226、228及230从多个第二子像素LPD1218、LPD2 220及LPD3 222转移到浮动扩散部FD 232。在图2A中描绘的实例中，转移晶体管224经耦合以响应于转移控制信号TX0进行控制，并且转移晶体管226、228及230经耦合以响应于转移控制信号TX1进行控制，如所展示。
在一个实例中，像素单元204还包含安置在第一子像素SPD 216上方的衰减层246。在一个实例中，衰减层246是中性密度(ND)滤光片。在一个实例中，衰减层246具有5:1(即，5x)或在5:1到10:1(即，5到10x)的范围内的衰减比。在操作中，第一子像素SPD 216经光学耦合以通过衰减层246接收入射光248。在实例中，多个第二子像素LPD1 218、LPD2 220及LPD3 222不被衰减层246覆盖，且因此经光学耦合以在不行进通过衰减层246的情况下接收入射光248。
在图2A中所说明的实例中，双浮动扩散部(DFD)晶体管240耦合到浮动扩散部FD232，并且电容器CLOFIC 242耦合到DFD晶体管240，如所展示。在一个实例中，电容器CLOFIC242是横向溢流积分电容器(LOFIC)，其经耦合以接收CAP信号，如所展示。在一个实例中，电容器CLOFIC 242是利用例如三维金属-绝缘体-金属(MIM)设计的高密度电容器，其提供大LOFIC。例如，在一个实例中，电容器CLOFIC 242具有64fF的电容。在一个实例中，LOFIC晶体管244耦合在电容器CLOFIC 242与第一子像素SPD 216之间，如所展示。在实例中，LOFIC晶体管244经耦合以响应于LOF信号进行控制。
所说明实例展示像素单元204还包含耦合到供应电压PIXVD并且包含耦合到浮动扩散部FD 232的栅极的源极跟随器晶体管234。行选择晶体管236耦合到源极跟随器晶体管234及列位线212，并且经耦合以响应于选择信号SEL进行控制。在操作中，源极跟随器晶体管234经耦合以响应于浮动扩散部FD 232中的图像电荷通过选择晶体管236将图像电荷值输出到位线212。如下文将在图2B中更详细地展示，读出电路耦合到位线212以从位线212读出图像电荷值。复位晶体管238耦合在供应电压PIXVD与浮动扩散部FD232之间，并且经耦合以响应于复位控制信号RST而复位像素单元204。在操作中，复位晶体管238可经配置以复位浮动扩散部FD 232，以及通过DFD晶体管240复位电容器CLOFIC 242。
图2B说明根据本公开的教示的用于图像传感器中的读出电路206的一部分的一个实例示意图，所述读出电路206包含耦合到模/数转换电路的采样及保持电路系统以提供高动态范围CMOS图像传感器的高速读出。应理解，图2B的读出电路206的实例部分可为如图1中所展示的读出电路106的一个实例，并且上文描述的类似命名及编号的元件在下文被类似地耦合及起作用。
如图2B中描绘的实例所展示，读出电路206包含耦合到位线212的第一采样及保持(SH)电路214A，位线212耦合到像素阵列。特定来说，应了解，读出电路206耦合到位线212以从像素阵列的像素单元读出图像电荷值，所述像素单元例如如上文在例如图2A中描述的像素单元204。回到图2B中描绘的实例，读出电路206还包含耦合到位线212的第二SH电路214B。旁路开关278耦合到位线212以及第一SH电路214A及第二SH电路214B。模/数转换器(ADC)294耦合到旁路开关278。
如将论述，旁路开关278经配置以响应于开关选择信号SW直接通过位线212，或通过第一SH电路214A或第二SH电路214B中的一者将来自像素阵列的图像电荷值提供到ADC294。如在所说明实例中展示，第一SH电路214A及第二SH电路214B大体上彼此相似。
特定来说，图2B中描绘的实例展示第一SH电路214A包含耦合到位线212的启用晶体管252。第一存储晶体管254耦合到启用晶体管252。在实例中，启用晶体管252响应于第一采样及保持启用信号SH_EN1。第一存储装置C00耦合到第一存储晶体管254。在实例中，第一SH电路214A的第一存储装置C00是电容器。在一个实例中，第一SH电路214A还包含耦合到启用晶体管252的第二存储晶体管258，并且第二存储装置C01耦合到第二存储晶体管258。在一个实例中，第二存储装置C01是电容器。复位晶体管256耦合在供应电压AVD与第一存储晶体管254及第二存储晶体管258之间。复位晶体管256响应于第一复位行信号RST_ROW1。在所描绘实例中，具有栅极的源极跟随器晶体管260耦合到第一存储晶体管254及第二存储晶体管258。选择晶体管262耦合在源极跟随器晶体管262与旁路开关278之间。选择晶体管262响应于第一行选择行信号RS_ROW1。
类似地，第二SH电路214B也包含耦合到位线212的启用晶体管264。第一存储晶体管266耦合到启用晶体管264。在实例中，启用晶体管264响应于第二采样及保持启用信号SH_EN2。第二SH电路214B的第一存储装置C10耦合到第一存储晶体管266。在实例中，第一存储装置C10是电容器。在一个实例中，第二SH电路214B还包含耦合到启用晶体管264的第二存储晶体管270，并且第二SH电路214B的第二存储装置C11耦合到第二存储晶体管270。在一个实例中，第二存储装置C01是电容器。复位晶体管268耦合在供应电压AVD与第一存储晶体管266及第二存储晶体管270之间。复位晶体管响应于第二复位行信号RST_ROW2。在所描绘实例中，具有栅极的源极跟随器晶体管270耦合到第一存储晶体管266及第二存储晶体管270。选择晶体管274耦合在源极跟随器晶体管272与旁路开关278之间。选择晶体管274响应于第二行选择行信号RS_ROW2。
图2B中说明的实例读出电路206还说明耦合到位线212的位线电流源250，以及耦合到选择晶体管262、选择晶体管274及旁路开关278的采样及保持电流源276，如所展示。
继续图2B中描绘的实例，ADC 294包含比较器282，其具有电容性地耦合到旁路开关278的第一输入，以响应于开关选择信号SW通过位线212从像素阵列或者从第一SH电路214A或第二SH电路214B中的一者接收图像电荷值。比较器282还包含经电容性地耦合以从斜坡产生器接收斜坡信号280的第二输入。在所描绘实例中，计数器290耦合到比较器282的输出。在所描绘实例中，ADC 294还包含耦合在比较器282的输出与计数器290之间的缓冲器288。第一自动调零开关284耦合在比较器282的第一输入与比较器282的输出之间。第二自动调零开关285耦合在比较器282的第二输入及比较器282的输出之间。
在操作期间的一个实例中，开关选择信号SW经配置以在旁路周期期间等于第一逻辑电平(例如，SW＝0或逻辑低)。在旁路周期期间，旁路开关278经配置以将ADC 294直接耦合到位线212。在实例中，开关选择信号SW经配置以在非旁路周期期间等于第二逻辑电平(例如，SW＝1或逻辑高)。在非旁路周期期间，旁路开关278经配置以将ADC 294耦合到第一SH电路214A的选择晶体管262及第二SH电路214B的选择晶体管274。
图3A到3D说明根据本公开的教示在高速读出期间在CMOS图像传感器的实例共享像素单元中发现的信号的实例时序图。应理解，图3A到3D中说明的信号可为在上文图2A的实例像素单元204及/或图2B的实例读出电路206中发现的信号的实例，并且上文描述的类似命名及编号的元件在下文被类似地耦合及起作用。
例如，图3A到3D中的每一所说明时序图展示复位信号RST 338、选择信号SEL 336、转移晶体管信号TX0 324、转移晶体管信号TX1 326、双浮动扩散部信号DFD 340、LOFIC信号LOF 344、开关选择信号SW 378、模/数操作AD 316、第一采样及保持启用信号SH_EN1 352、第一采样及保持复位信号SHR1 354、第一采样及保持信号SHS1 358、第一复位行信号RST_ROW1 356、第一行选择行信号RS_ROW1 362、第二采样及保持启用信号SH_EN2 364、第二采样及保持复位信号SHR2 366、第二采样及保持信号SHS2370、第二复位行信号RST_ROW2 368及第二行选择行信号RS_ROW2 374。
如将在图3A到3D中描绘的实例读出中描述，在大光电二极管(LPD)、小光电二极管(SPD)及横向溢流积分电容器(LOFIC)的读出中执行相关双采样(CDS)。因而，将从LPD、SPD及LOFIC读取复位图像电荷值以及信号图像电荷值。可响应于信号图像电荷值与复位图像电荷值之间的差异来确定归一化图像电荷值。另外，针对改进动态范围，在第一增益设置及第二增益设置下执行对LPD的读出执行的模/数(AD)转换操作。因此，对从LPD、SPD及LOFIC读出的图像电荷值执行总共八次AD操作，如将用图3A到3D中AD 316时间线中发生的八次AD操作所指示。
具体地从图3A中描绘的实例开始，开关选择信号SW 378最初被设置为低值(例如，SW＝0)，其在旁路周期期间将选择开关278直接耦合到位线212。然后，选择信号336转变为高值，其导通选择晶体管236从而将像素单元204耦合到位线212并且使得LPD、SPD及LOFIC能够从像素单元204读出。
接下来，脉冲化复位信号RST 338，其脉冲化复位晶体管238并复位像素单元204。当旁路开关278处于SW＝0设置时，比较器282的输入连续地耦合到位线212，并且因此对通过位线212来自像素单元204的复位图像电荷值执行第一AD操作，这在图3A中用从复位信号RST 338的第一脉冲到AD 316中的第一AD操作的第一虚线指示。在所描绘实例中，在第一增益设置下对针对LPD的复位图像电荷值执行AD 316中指示的第一AD操作，所述第一增益设置可例如用如例如图1中说明的增益192来设置。
一旦在第一增益设置下针对LPD的复位图像电荷值执行AD 316中指示的第一AD操作，就脉冲化第一采样及保持启用信号SH_EN1 352及第一采样及保持复位信号SHR1354，其脉冲化第一SH电路214A中的晶体管252及254，且因此将LPD的复位图像电荷值采样并保持到存储装置C00中，这在图3A中用从复位信号RST 338的第一脉冲到第一采样及保持复位信号SHR1 354的第一脉冲的第二虚线指示。
接下来，脉冲化晶体管信号TX1 326，其脉冲化像素单元204中的转移晶体管226、228及230，这将图像电荷从包含光电二极管218、220及222的LPD转移到浮动扩散部FD 232。当旁路开关278仍然处于SW＝0设置时，比较器282的输入仍然连续地耦合到位线212，并且因此对通过位线212来自像素单元204的信号图像电荷值执行第二AD操作，这在图3A中用从第一晶体管信号TX1 326的脉冲到AD 316中的第二AD操作的第一虚线指示。在所描绘实例中，在第一增益设置下对针对LPD的信号图像电荷值执行AD 316中指示的第二AD操作，所述第一增益设置可例如用如例如图1中说明的增益192来设置。
一旦在第一增益设置下针对LPD的信号图像电荷值执行AD 316中指示的第二AD操作，就脉冲化第一采样及保持启用信号SH_EN1 352及第一采样及保持信号SHS1 358，其脉冲化第一SH电路214A中的晶体管252及258，且因此将LPD的信号图像电荷值采样并保持到存储装置C01中，这在图3A中用从第一晶体管信号TX1 326的脉冲到第一采样及保持信号SHS1 358的第一脉冲的第二虚线指示。
继续图3B中的实例，开关选择信号SW 378从低值转变为高值(例如，SW＝1)，其将选择开关278耦合到第一SH电路214A及第二SH电路214B以开始非旁路周期。然后，第二次脉冲化复位信号RST 338，其脉冲化复位晶体管238及复位像素单元204。
此时，第二采样及保持启用信号SH_EN2 364及第二采样及保持复位信号SHR2 366被脉冲化，其脉冲化第二SH电路214B中的晶体管264及266，并且因此将SPD的复位图像电荷值从位线212采样及保持到存储装置C10中，这在图3B中用从复位信号RST338的第二脉冲到第二采样及保持复位信号SHR2 366的第一脉冲的虚线指示。
在此时间期间，在旁路开关278处于SW＝1设置的情况下，比较器218不再继续耦合到位线212。而是，比较器218耦合到第一SH电路214A及第二SH电路214B。此时，第一行选择行信号RS_ROW1 362转变到高值，且第二行选择行信号RS_ROW2 374保持在低值，其导通第一SH 214A的晶体管262并保持第二SH 214B的晶体管274关断。另外，脉冲化第一复位行信号RST_ROW1 356，其复位第一SH电路214A，且接着导通第一采样及保持复位信号SHR1 354，其将先前存储在存储装置C00中的LPD的复位图像电荷值耦合到比较器218。
因此，比较器218经耦合以对存储在存储装置C00中的LPD的先前存储的复位图像电荷值执行第三AD操作，如用从第一采样及保持复位信号SHR1 354的第一脉冲到AD 316中的第三AD操作的虚线指示。在所描绘实例中，在第二增益设置下对LPD的复位图像电荷值执行AD 316中指示的第三AD操作，所述第二增益设置可例如用如例如图1中展示的增益192来设置。
如在图3B中可了解，在与SPD的复位图像电荷值到第二SH电路214B中的采样及保持操作相同的时间、在其期间或与其并行对存储在第一SH电路214A中的LPD的复位图像电荷值执行AD 316中指示的第三AD操作。根据本发明的教示，此并行采样及保持及AD操作实现高速读出。
现在参考图3B中描绘的实例，在对存储在存储装置C00中的LPD的先前存储的复位图像电荷值进行的AD 316中指示的第三AD操作完成之后，第一采样及保持复位信号SHR1354转变为低，第一复位行信号RST_ROW1 356被脉冲化，并且第一采样及保持信号SHS1 358转变为高，其关断晶体管254，复位第一SH电路214A，并且导通晶体管258，这将先前存储在存储装置C01中的LPD的信号图像电荷值耦合到比较器282。
因此，比较器218经耦合以对存储在存储装置C01中的LPD的先前存储的信号图像电荷值执行第四AD操作，如用从第一采样及保持信号SHS1 358的第一脉冲到AD 316中的第四AD操作的虚线指示。在所描绘实例中，在第二增益设置下对LPD的信号图像电荷值执行AD316中指示的第四AD操作，所述第二增益设置可例如用如例如图1中说明的增益192来设置。
此时，在已经从位线212对SPD的复位图像电荷值进行采样并将其保持在存储装置C10中之后，转移晶体管信号TX0 324被脉冲化，其脉冲化转移晶体管224，转移晶体管224将图像电荷从包含光电二极管216的SPD转移到浮动扩散部FD 232。此时，第二采样及保持启用信号SH_EN2 364及第二采样及保持信号SHR2 370也被脉冲化，其脉冲化第二SH电路214B中的晶体管264及270。因此，从位线212对SPD的信号图像电荷值进行采样并将其保持到存储装置C11中，如用从晶体管信号TX0 324的第一脉冲到第二采样及保持信号SHS2 370的第一脉冲的虚线指示。
如可了解，在与SPD的信号图像电荷值到第二SH电路214B中的采样及保持操作相同的时间、在其期间或与其并行对存储在第一SH电路214A中的LPD的信号图像电荷值执行AD 316中的第四AD操作。根据本发明的教示，此并行采样及保持及AD操作实现高速读出。
现在参考图3C中的实例，双浮动扩散部信号DFD 340转变为高，其导通晶体管240并将LOFIC电容器CLOFIC 242耦合到浮动扩散部FD 232。然后，脉冲化转移晶体管信号TX0324，其也将图像电荷从光电二极管216转移到浮动扩散部FD 232。脉冲化第一采样及保持启用信号SH_EN1 352及第一采样及保持信号SHS1 358，其脉冲化第一SH电路214A中的晶体管252及258，且因此将LOFIC的信号图像电荷值到采样及保持到存储装置C01中，其在图3C中用从转移晶体管TX0 324的第二脉冲到第一采样及保持信号SHS1 358的第三脉冲的虚线指示。
此时，第一行选择行信号RS_ROW1 362转变为低值，并且第二行选择行信号RS_ROW2 374转变为高值，其将关断第一SH 214A的晶体管262，并导通第二SH 214B的晶体管274。因此，比较器282经耦合以对存储在第二SH电路214B中的图像电荷值执行AD操作。
因而，第二复位行信号RST_ROW2 368被脉冲化，其复位第二SH电路214B，且接着导通第二采样及保持复位信号SHR2 366，其将先前存储在存储装置C10中的SPD的复位图像电荷值耦合到比较器218。
因此，比较器218经耦合以对存储在存储装置C10中的SPD的先前存储的复位图像电荷值执行第五AD操作，如用从第二采样及保持复位信号SHR2 366的第一脉冲到AD 316中的第五AD操作的虚线指示。
如在图3C中可了解，与在LOFIC的信号图像电荷值到第一SH电路214A中的采样及保持操作的相同时间、在其期间或与其并行对存储在第二SH电路214B中的SPD的复位图像电荷值执行AD 316中指示的第五AD操作。根据本发明的教示，此并行采样及保持及AD操作实现高速读出。
继续图3C中描绘的实例，在对存储在存储装置C10中的SPD的先前存储的复位图像电荷值进行的AD 316中指示的第五AD操作完成之后，第二采样及保持复位信号SHR2 366转变为低，第二复位行信号RST_ROW2 368被脉冲化，并且第二采样及保持信号SHS2 370转变为高，其关断晶体管266，复位第二SH电路214A，并且导通晶体管270，其将先前存储在存储装置C11中的SPD的信号图像电荷值耦合到比较器218。
因此，比较器218经耦合以对存储装置C11中存储的SPD的先前存储的信号图像电荷值执行第六AD操作，如用从第二采样及保持信号SHS2 370的第一脉冲到AD 316中的第六AD操作的虚线指示。
此时，在从位线212对LOFIC的信号图像电荷值进行采样并将其保持在存储装置C01中之后，脉冲化复位信号RST 338，其脉冲化复位晶体管238并且复位像素单元204。此时，第一采样及保持启用信号SH_EN1 352及第一采样及保持复位信号SHR1 354被脉冲化，其脉冲化第一SH电路214A中的晶体管252及254，并且因此将LOFIC的复位图像电荷值从位线212采样及保持到存储装置C00中，这在图3C中用从复位信号RST338的第三脉冲到第一采样及保持复位信号SHR1 354的第三脉冲的虚线指示。
如可了解，在与LOFIC的复位图像电荷值到第一SH电路214A中的采样及保持操作相同的时间、在其期间或与其并行对存储在第二SH电路214B中的SPD的信号图像电荷值执行AD 316中的第六AD操作。根据本发明的教示，此并行采样及保持及AD操作实现高速读出。
现在参考图3D中的实例，第一行选择行信号RS_ROW1 362转变为高值，且第二行选择行信号RS_ROW2 374转变为低值，其导通第一SH 214A的晶体管262且关断第二SH 214B的晶体管274。另外，第一复位行信号RST_ROW1 356被脉冲化，其复位第一SH电路214A，且接着第一采样及保持复位信号SHR1 354被导通，其将先前存储在存储装置C00中的LOFIC的复位图像电荷值耦合到比较器218。
因此，比较器218经耦合以对存储在存储装置C00中的LOFIC的先前存储的复位图像电荷值执行第七AD操作，如用从第一采样及保持复位信号SHR1 354的第三脉冲到AD 316中的第七AD操作的虚线指示。
接下来，在AD 316中的第七AD操作完成之后，关断第一采样及保持复位信号SHR1354，且接着脉冲化第一复位行信号RST_ROW1 356，其复位第一SH电路214A。接下来，导通第一采样及保持信号SHS1 358，其将先前存储在存储装置C01中的LOFIC的信号图像电荷值耦合到比较器218。
因此，比较器218经耦合以对存储在存储装置C01中的LOFIC的先前存储的信号图像电荷值执行第八AD操作，如用从第一采样及保持信号SHS1 358的第三脉冲到AD316中的第八AD操作的虚线指示。一旦AD 316中的第八AD操作完成，就关断第一采样及保持信号SHS1 358及第一行选择行信号RS_ROW1 362。
图4A到4B是根据本发明的教示的比较在不具有实现并行操作的实例旁路及采样及保持电路系统的情况下在读出期间在CMOS图像传感器的实例共享像素单元中执行的操作与在具有实现并行操作的实例旁路及采样及保持电路系统的情况下在读出期间在CMOS图像传感器的实例共享像素单元中执行的操作的时序图。
为说明，图4A展示针对来自行[n]的像素单元，执行来自LPD的复位图像电荷值的采样及保持(SHR_LPD)。接下来，在第一增益设置下执行来自LPD的复位图像电荷值的第一AD操作，且接着在第二增益设置下执行来自LPD的复位图像电荷值的第二AD操作。
接下来，执行来自LPD的信号图像电荷值的采样及保持(SHS_LPD)。接下来，在第一增益设置下执行来自LPD的信号图像电荷值的第三AD操作，且接着在第二增益设置下执行来自LPD的信号图像电荷值的第四AD操作。
接下来，执行来自SPD的复位图像电荷值的采样及保持(SHR_SPD)。接下来，执行来自SPD的复位图像电荷值的第五AD操作。
接下来，执行来自SPD的信号图像电荷值的采样及保持(SHS_SPD)。接下来，执行来自SPD的信号图像电荷值的第六AD操作。
接下来，执行来自LOFIC的信号图像电荷值的采样及保持(SHS_LF)。接下来，执行来自LOFIC的信号图像电荷值的第七AD操作。
接下来，执行来自LOFIC的复位图像电荷值的采样及保持(SHR_LF)。接下来，执行来自LOFIC的复位图像电荷值的第八AD操作。
如可了解，在不具有根据本发明的教示的采样及保持电路系统的情况下，所有采样及保持及模/数转换操作都不能够并行执行，如图4A中所展示。
现在参考图4B，其参考根据本发明的教示的具有采样及保持电路系统的实例，对于来自行[n]的像素单元，执行来自LPD的复位图像电荷值的采样及保持(SHR_LPD)。接下来，在第一增益设置下执行来自LPD的复位图像电荷值的第一AD操作。如上文在图2A到2B及图3A到3D中的实例中所描述，在启用旁路模式(例如，SW＝0)的情况下，来自LPD的复位图像电荷值的第一AD操作可由ADC 294使用由旁路开关278提供的旁路独立于采样及保持电路系统214A及214B执行。
接下来，执行来自LPD的信号图像电荷值的采样及保持(SHS_LPD)。接下来，在第一增益设置下执行来自LPD的信号图像电荷值的第二AD操作。如上文在图2A到2B及图3A到3D中的实例中所描述，在启用旁路模式(例如，SW＝0)的情况下，来自LPD的信号图像电荷值的第二AD操作可由ADC 294使用由旁路开关278提供的旁路独立于采样及保持电路系统214A及214B执行。
接下来，执行来自SPD的复位图像电荷值的采样及保持(SHR_SPD)。同时，在第二增益设置下对来自LPD的先前采样及保持的复位图像电荷值并行执行第三AD操作。
接下来，执行来自SPD的信号图像电荷值的采样及保持(SHS_SPD)。同时，在第二增益设置下对来自LPD的先前采样及保持的信号图像电荷值并行执行第四AD操作。
接下来，执行来自LOFIC的信号图像电荷值的采样及保持(SHS_LF)。同时，对来自SPD的先前采样及保持的复位图像电荷值并行执行第五AD操作。
接下来，执行来自LOFIC的复位图像电荷值的采样及保持(SHR_LF)。同时，对来自SPD的先前采样及保持的信号图像电荷值并行执行第六AD操作。
接下来，对来自LOFIC的先前采样及保持的信号图像电荷值执行第七AD操作。
接下来，对来自LOFIC的先前采样及保持的复位图像电荷值执行第八AD操作。
如可在图4A到4B的时间线的比较中了解，在如图4B中所展示使用旁路及采样及保持电路系统使并行操作成为可能的情况下，根据本发明的教示减少或改进读出LPD、SPD及LOFIC图像电荷值并执行所述图像电荷值的模/数转换所需的总时间。
不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或将本发明限于所揭示的具体形式。尽管本文描述本发明的特定实例是出于说明性目的，但所属领域的技术人员将认识到，在本发明范围内各种修改是可能的。
依据以上详细描述可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所揭示的特定实例。而是，本发明的范围应全部由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。

Claims (28)

1.一种用于图像传感器中的读出电路，其包括：
第一采样及保持SH电路，其耦合到与像素阵列耦合的位线；
第二SH电路，其耦合到所述位线；
旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及
模/数转换器ADC，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。
2.根据权利要求1所述的读出电路，其中所述第一及第二SH电路中的每一者包括：
启用晶体管，其耦合到所述位线；
第一存储晶体管，其耦合到所述启用晶体管；
第一存储装置，其耦合到所述第一存储晶体管；
复位晶体管，其耦合在供应电压与所述第一存储晶体管之间；
源极跟随器晶体管，其具有耦合到所述第一存储晶体管的栅极；及
选择晶体管，其耦合在所述源极跟随器晶体管与所述旁路开关之间。
3.根据权利要求2所述的读出电路，其中所述第一及第二SH电路中的每一者进一步包括：
第二存储晶体管，其耦合到所述启用晶体管；及
第二存储装置，其耦合到所述第一存储晶体管。
4.根据权利要求2所述的读出电路，其中所述读出电路进一步包括耦合到所述第一SH电路的所述选择晶体管、所述第二SH电路的所述选择电路及所述旁路开关的采样及保持电流源。
5.根据权利要求2所述的读出电路，其中所述ADC包括：
比较器，其具有：
第一输入，其电容性地耦合到旁路开关以响应于所述开关选择信号通过所述位线或所述第一SH电路或第二SH电路中的一者从所述像素阵列接收所述图像电荷值；及
第二输入，其经电容性地耦合以接收斜坡信号；及
计数器，其耦合到所述比较器的输出。
6.根据权利要求5所述的读出电路，其中所述ADC进一步包括：
第一自动调零开关，其耦合在所述比较器的所述第一输入与所述比较器的所述输出之间；
第二自动调零开关，其耦合在所述比较器的所述第二输入与所述比较器的所述输出之间；及
缓冲器，其耦合在所述比较器的所述输出与所述计数器之间。
7.根据权利要求3所述的读出电路，其中所述旁路开关经配置以响应于所述开关选择信号在旁路周期期间将所述ADC耦合到所述位线，
其中所述ADC经配置以在所述旁路周期期间在第一增益下对来自所述位线的大光电二极管LPD的复位图像电荷值执行第一模/数AD操作，且接着在所述第一增益下对来自所述位线的所述LPD的信号图像电荷值执行第二AD操作，
其中所述第一SH电路经配置以在所述旁路周期期间在所述第一SH电路的所述第一存储装置中对来自所述位线的所述LPD的所述复位图像电荷值进行采样及保持，且接着在所述第一SH电路的所述第二存储装置中对来自所述位线的所述LPD的所述信号图像电荷值进行采样及保持。
8.根据权利要求7所述的读出电路，其中所述旁路开关经配置以响应于所述开关选择信号在非旁路周期期间将所述ADC耦合到所述第一及第二SH电路。
9.根据权利要求8所述的读出电路，
其中所述ADC经配置以在所述非旁路周期期间在第二增益下对存储在所述第一SH电路的所述第一存储装置中的所述LPD的所述复位图像电荷值执行第三AD操作，且接着在所述第二增益下对存储在所述第一SH电路的所述第二存储装置中的所述LPD的所述信号图像电荷值执行第四AD操作，
其中所述第二SH电路经配置以在所述第三AD操作期间在所述第二SH电路的所述第一存储装置中对来自所述位线的小光电二极管SPD的复位图像电荷值进行采样及保持，且接着在所述第四AD操作期间在所述第二SH电路的所述第二存储装置中对来自所述位线的所述SPD的信号图像电荷值进行采样及保持。
10.根据权利要求9所述的读出电路，
其中所述ADC经配置以在所述非旁路周期期间对存储在所述第二SH电路的所述第一存储装置中的所述SPD的所述复位图像电荷值执行第五AD操作，且接着对存储在所述第二SH电路的所述第二存储装置中的所述SPD的所述信号图像电荷值执行第六AD操作，
其中所述第一SH电路经配置以在所述第五AD操作期间在所述第一SH电路的所述第二存储装置中对来自所述位线的横向溢流积分电容器LOFIC的信号图像电荷值进行采样及保持，且接着在所述第六AD操作期间在所述第一SH电路的所述第一存储装置中对来自所述位线的所述LOFIC的复位图像电荷值进行采样及保持。
11.根据权利要求10所述的读出电路，
其中所述ADC经配置以在所述非旁路周期期间对存储在所述第一SH电路的所述第一存储装置中的所述LOFIC的所述复位图像电荷值执行第七AD操作，且接着对存储在所述第一SH电路的所述第二存储装置中的所述LOFIC的所述信号图像电荷值执行第八AD操作。
12.一种成像系统，其包括：
像素阵列，其包含布置成行及列的多个像素单元，其中所述像素单元中的每一者经耦合以响应于入射光产生图像电荷；
控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及
读出电路，其耦合到所述像素阵列以从所述像素阵列读出所述图像电荷，其中所述读出电路包含：
第一采样及保持SH电路，其耦合到与所述像素阵列耦合的位线；
第二SH电路，其耦合到所述位线；
旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及
模/数转换器ADC，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。
13.根据权利要求12所述的成像系统，其进一步包括耦合到所述读出电路以存储来自所述像素阵列的所述图像电荷值的数字表示的功能逻辑。
14.根据权利要求12所述的成像系统，其中所述第一及第二SH电路中的每一者包括：
启用晶体管，其耦合到所述位线；
第一存储晶体管，其耦合到所述启用晶体管；
第一存储装置，其耦合到所述第一存储晶体管；
复位晶体管，其耦合在供应电压与所述第一存储晶体管之间；
源极跟随器晶体管，其具有耦合到所述第一存储晶体管的栅极；及
选择晶体管，其耦合在所述源极跟随器晶体管与所述旁路开关之间。
15.根据权利要求14所述的成像系统，其中所述第一及第二SH电路中的每一者进一步包括：
第二存储晶体管，其耦合到所述启用晶体管；及
第二存储装置，其耦合到所述第一存储晶体管。
16.根据权利要求14所述的成像系统，其中所述读出电路进一步包括耦合到所述第一SH电路的所述选择晶体管、所述第二SH电路的所述选择电路及所述旁路开关的采样及保持电流源。
17.根据权利要求14所述的成像系统，其中所述ADC包括：
比较器，其具有：
第一输入，其电容性地耦合到旁路开关以响应于所述开关选择信号通过所述位线或所述第一SH电路或第二SH电路中的一者从所述像素阵列接收所述图像电荷值；及
第二输入，其经电容性地耦合以接收斜坡信号；及
计数器，其耦合到所述比较器的输出。
18.根据权利要求17所述的成像系统，其中所述ADC进一步包括：
第一自动调零开关，其耦合在所述比较器的所述第一输入与所述比较器的所述输出之间；
第二自动调零开关，其耦合在所述比较器的所述第二输入与所述比较器的所述输出之间；及
缓冲器，其耦合在所述比较器的所述输出与所述计数器之间。
19.根据权利要求15所述的成像系统，其中所述旁路开关经配置以响应于所述开关选择信号在旁路周期期间将所述ADC耦合到所述位线，
其中所述ADC经配置以在所述旁路周期期间在第一增益下对来自所述位线的大光电二极管LPD的复位图像电荷值执行第一模/数AD操作，且接着在所述第一增益下对来自所述位线的所述LPD的信号图像电荷值执行第二AD操作，
其中所述第一SH电路经配置以在所述旁路周期期间在所述第一SH电路的所述第一存储装置中对来自所述位线的所述LPD的所述复位图像电荷值进行采样及保持，且接着在所述第一SH电路的所述第二存储装置中对来自所述位线的所述LPD的所述信号图像电荷值进行采样及保持。
20.根据权利要求19所述的成像系统，其中所述旁路开关经配置以响应于所述开关选择信号在非旁路周期期间将所述ADC耦合到所述第一及第二SH电路。
21.根据权利要求20所述的成像系统，
其中所述ADC经配置以在所述非旁路周期期间在第二增益下对存储在所述第一SH电路的所述第一存储装置中的所述LPD的所述复位图像电荷值执行第三AD操作，且接着在所述第二增益下对存储在所述第一SH电路的所述第二存储装置中的所述LPD的所述信号图像电荷值执行第四AD操作，
其中所述第二SH电路经配置以在所述第三AD操作期间在所述第二SH电路的所述第一存储装置中对来自所述位线的小光电二极管SPD的复位图像电荷值进行采样及保持，且接着在所述第四AD操作期间在所述第二SH电路的所述第二存储装置中对来自所述位线的所述SPD的信号图像电荷值进行采样及保持。
22.根据权利要求21所述的成像系统，
其中所述ADC经配置以在所述非旁路周期期间对存储在所述第二SH电路的所述第一存储装置中的所述SPD的所述复位图像电荷值执行第五AD操作，且接着对存储在所述第二SH电路的所述第二存储装置中的所述SPD的所述信号图像电荷值执行第六AD操作，
其中所述第一SH电路经配置以在所述第五AD操作期间在所述第一SH电路的所述第二存储装置中对来自所述位线的横向溢出积分电容器LOFIC的信号图像电荷值进行采样及保持，且接着在所述第六AD操作期间在所述第一SH电路的所述第一存储装置中对来自所述位线的所述LOFIC的复位图像电荷值进行采样及保持。
23.根据权利要求22所述的成像系统，
其中所述ADC经配置以在所述非旁路周期期间对存储在所述第一SH电路的所述第一存储装置中的所述LOFIC的所述复位图像电荷值执行第七AD操作，且接着对存储在所述第一SH电路的所述第二存储装置中的所述LOFIC的所述信号图像电荷值执行第八AD操作。
24.根据权利要求12所述的成像系统，其中所述像素单元中的每一者包括：
多个子像素，其中所述多个子像素中的每一者包含经配置以响应于入射光而光产生所述图像电荷的光电二极管，其中所述多个子像素包含第一子像素及多个第二子像素；
浮动扩散部，其经耦合以从所述多个子像素接收所述图像电荷；
多个转移晶体管，其包含第一转移晶体管及多个第二晶体管，其中所述图像电荷经耦合以通过所述第一转移晶体管从所述第一子像素转移到所述浮动扩散部，其中所述图像电荷经耦合以通过所述多个第二转移晶体管从所述多个第二子像素转移到所述浮动扩散部；
中性密度滤光片，其覆盖在所述第一子像素上方，其中所述第一子像素经光学耦合以通过所述中性密度滤光片接收所述入射光，其中所述多个第二子像素不被所述中性密度滤光片覆盖；
双浮动扩散部DFD晶体管，其耦合到所述浮动扩散部；及
横向溢流积分电容器LOFIC，其耦合到所述DFD晶体管。
25.根据权利要求24所述的成像系统，其中所述像素单元中的每一者进一步包括：
源极跟随器晶体管，其耦合到供应电压及具有耦合到所述浮动扩散部的栅极；及
选择晶体管，其耦合到所述源极跟随器晶体管及位线，其中所述源极跟随器晶体管经耦合以响应于所述浮动扩散部中的所述图像电荷而将所述图像电荷值输出到所述位线。
26.根据权利要求25所述的成像系统，其中所述像素单元中的每一者进一步包括耦合在所述供应电压与所述浮动扩散部之间的复位晶体管。
27.根据权利要求24所述的成像系统，其中所述像素单元中的每一者进一步包括耦合在所述LOFIC与所述第一子像素之间的LOFIC晶体管。
28.根据权利要求24所述的成像系统，
其中所述第一子像素代表小光电二极管SPD，
其中所述多个第二子像素代表大光电二极管LPD。
CN202111080040.8A 2020-12-14 2021-09-15 用于图像传感器中的读出电路和成像系统 Active CN114630064B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/121,423 2020-12-14
US17/121,423 US11140352B1 (en) 2020-12-14 2020-12-14 High dynamic range high speed CMOS image sensor design

Publications (2)

Publication Number Publication Date
CN114630064A true CN114630064A (zh) 2022-06-14
CN114630064B CN114630064B (zh) 2023-06-23

Family

ID=77923865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111080040.8A Active CN114630064B (zh) 2020-12-14 2021-09-15 用于图像传感器中的读出电路和成像系统

Country Status (3)

Country Link
US (1) US11140352B1 (zh)
CN (1) CN114630064B (zh)
TW (1) TWI763583B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399150B2 (en) * 2020-11-13 2022-07-26 Omnivision Technologies, Inc. Auto-zero techniques for lateral overflow integrating capacitor (LOFIC) readout image sensor
US11450696B1 (en) * 2021-04-13 2022-09-20 Omnivision Technologies, Inc. Dual floating diffusion transistor with vertical gate structure for image sensor
US20230164460A1 (en) * 2021-11-25 2023-05-25 Samsung Electronics Co., Ltd. Image sensor
US20230178571A1 (en) * 2021-12-06 2023-06-08 ams Sensors USA Inc. Pixel arrangement, pixel matrix, image sensor and method of operating a pixel arrangement
US11736833B1 (en) * 2022-06-24 2023-08-22 Omnivision Technologies, Inc. High dynamic range CMOS image sensor pixel with reduced metal-insulator-metal lateral overflow integration capacitor lag

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149136A1 (en) * 2009-12-22 2011-06-23 Johnson Bruce V Column output circuits for image sensors
US20140049291A1 (en) * 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
US20190098232A1 (en) * 2017-09-26 2019-03-28 Brillnics Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
EP3605606A1 (en) * 2018-08-03 2020-02-05 ams Sensors Belgium BVBA Pixel cell and method for operating a pixel cell
CN111225164A (zh) * 2018-11-26 2020-06-02 豪威科技股份有限公司 位线稳定速度提高

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017030007A1 (ja) * 2015-08-20 2018-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9525837B1 (en) * 2015-09-17 2016-12-20 Sony Semiconductor Solutions Corporation Dual sample-and-hold circuit with resistive gain
WO2017056248A1 (ja) * 2015-09-30 2017-04-06 オリンパス株式会社 固体撮像装置の駆動方法および固体撮像装置
US10070081B2 (en) 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
JP2019057873A (ja) * 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
US10250828B1 (en) 2017-12-21 2019-04-02 SmartSens Technology (U.S.), Inc. Global shutter image sensor with anti-blooming pixel and knee point self-calibration
JP7033932B2 (ja) * 2018-01-17 2022-03-11 キヤノン株式会社 放射線撮像装置、放射線撮像装置の制御方法およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149136A1 (en) * 2009-12-22 2011-06-23 Johnson Bruce V Column output circuits for image sensors
US20140049291A1 (en) * 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
US20190098232A1 (en) * 2017-09-26 2019-03-28 Brillnics Inc. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
EP3605606A1 (en) * 2018-08-03 2020-02-05 ams Sensors Belgium BVBA Pixel cell and method for operating a pixel cell
CN111225164A (zh) * 2018-11-26 2020-06-02 豪威科技股份有限公司 位线稳定速度提高

Also Published As

Publication number Publication date
TW202224415A (zh) 2022-06-16
TWI763583B (zh) 2022-05-01
CN114630064B (zh) 2023-06-23
US11140352B1 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
CN114630064B (zh) 用于图像传感器中的读出电路和成像系统
CN113810635B (zh) 高动态范围cmos图像传感器设计
US11044426B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
EP3008756B1 (en) Split-gate conditional- reset image sensor
US7026596B2 (en) High-low sensitivity pixel
EP2150038B1 (en) Image sensor pixel with gain control
US9386240B1 (en) Compensation for dual conversion gain high dynamic range sensor
CN112995548B (zh) 多栅极横向溢出积分电容器传感器
US20080315272A1 (en) Image sensor with gain control
US11399150B2 (en) Auto-zero techniques for lateral overflow integrating capacitor (LOFIC) readout image sensor
CN110505421B (zh) 具有全局快门的宽动态范围图像传感器和捕获图像的方法
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
CN114025109B (zh) 具有帧级别黑色电平校准的图像传感器
US11483502B1 (en) Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes
CN114630063A (zh) 用于电压域全局快门的像素级可扩展存储器阵列
CN115460361A (zh) 用于相位检测自动聚焦及图像感测光电二极管的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant