TWI762901B - 積體晶片、積體電路及其形成方法 - Google Patents

積體晶片、積體電路及其形成方法 Download PDF

Info

Publication number
TWI762901B
TWI762901B TW109111950A TW109111950A TWI762901B TW I762901 B TWI762901 B TW I762901B TW 109111950 A TW109111950 A TW 109111950A TW 109111950 A TW109111950 A TW 109111950A TW I762901 B TWI762901 B TW I762901B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
conductive layer
conductive
substrate
integrated circuit
Prior art date
Application number
TW109111950A
Other languages
English (en)
Other versions
TW202109750A (zh
Inventor
蔡敏瑛
吳政達
杜友倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109750A publication Critical patent/TW202109750A/zh
Application granted granted Critical
Publication of TWI762901B publication Critical patent/TWI762901B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公開各種實施例是有關於一種積體晶片、積體電路及 其形成方法。所述積體晶片包括設置在半導體基底內的第一基底穿孔(TSV)的。半導體基底具有分別在半導體基底的相對側上的前側表面及背側表面。半導體基底包括從前側表面延伸到背側表面的第一摻雜溝道區。第一基底穿孔至少由第一摻雜溝道區定義。導電接觸件上覆於半導體基底的背側表面且包括上覆於第一基底穿孔的第一導電層。第一導電層包括導電材料。上部導電層位於導電接觸件之下。上部導電層的上表面與半導體基底的背側表面對準。上部導電層包括導電材料的矽化物。

Description

積體晶片、積體電路及其形成方法
本發明實施例涉及一種積體晶片、積體電路及其形成方法。
半導體行業已通過縮小最小特徵尺寸來不斷地改進積體電路(integrated circuit，IC)的處理能力及功率消耗。然而，近年來，製程限制致使難以繼續縮小最小特徵尺寸。二維(two-dimensional，2D)IC堆疊到三維(three-dimensional，3D)IC中已成為一種繼續改進IC的處理能力及功率消耗的潛在方法。通常，基底穿孔(through-substrate via，TSV)用於將堆疊的2D IC電耦合在一起。
本發明實施例提供一種積體晶片，其包括半導體基底、第一基底穿孔、導電接觸件以及上部導電層。半導體基底具有分別在半導體基底的相對側上的前側表面及背側表面，其中半導體 基底包括從前側表面延伸到背側表面的第一摻雜溝道區。第一基底穿孔至少由第一摻雜溝道區定義。導電接觸件上覆於半導體基底的背側表面，其中導電接觸件包括上覆於第一基底穿孔的第一導電層，其中第一導電層包括導電材料。上部導電層位於導電接觸件之下，其中上部導電層的上表面與半導體基底的背側表面對準，且上部導電層包括導電材料的矽化物。
本發明實施例提供一種積體電路，其包括第一積體電路晶粒、第二積體電路晶粒、多個半導體器件、第一基底穿孔、第一導電接觸件以及第一上部導電層。第一積體電路晶粒包括第一半導體基底及位於第一半導體基底之下的第一內連線結構，其中第一內連線結構包括多個第一導電線。多個第一導電線分別包括第一導電材料。第二積體電路晶粒位於第一積體電路晶粒下方，其中第二積體電路晶粒包括第二半導體基底及上覆於第二半導體基底的第二內連線結構。第一積體電路晶粒及第二積體電路晶粒在第一內連線結構與第二內連線結構之間的接合介面處接觸。多個半導體器件位於第二半導體基底上。第一基底穿孔位於第一半導體基底內且通過第一內連線結構電耦合到第二內連線結構。第一基底穿孔以及第一半導體基底由半導體材料構成。第一導電接觸件上覆於第一半導體基底。第一導電接觸件包括不同於第一導電材料的第二導電材料。第一上部導電層設置在第一導電接觸件與第一基底穿孔之間。第一上部導電層包括分別不同於第一導電材料及第二導電材料的第三導電材料。
本發明實施例提供一種積體電路的形成方法，其包括：對第一半導體基底的前側表面執行第一離子植入製程，以形成從前側表面延伸到第一半導體基底中的第一摻雜溝道區，其中第一半導體基底包括半導體材料；沿著第一半導體基底的前側表面形成第一內連線結構；從第一半導體基底的背側表面薄化第一半導體基底，直到暴露出第一摻雜溝道區為止，其中背側表面與前側表面相對；在第一半導體基底的背側表面上形成上覆於且電耦合到第一摻雜溝道區的導電接觸件，其中導電接觸件包括導電材料；以及執行退火製程，以在第一半導體基底內形成上部導電層，其中上部導電層包括半導體材料以及導電材料的矽化物。
100、300、400:三維積體電路
102:第一積體電路(IC)晶粒
104:第二積體電路(IC)晶粒
105:像素積體電路(IC)晶粒
106:第一內連線結構
108:第一半導體基底
108b、144b:背側
108f、144f:前側
110:第一內連線介電結構
112、148:導通孔
112a:第一導通孔
112b:第二導通孔
114、146、320:導電線
116:溝道控制接觸件
118:第一基底穿孔(TSV)
120:第二基底穿孔(TSV)
122:第一摻雜溝道區
124:隔離結構
126:第二摻雜溝道區
128:第三摻雜溝道區
130:上部介電結構
131:下部導電層
132:上部導電層
134:導電接觸件
136:第一導電層
138:第二導電層
140:第三導電層
141:上部內連線結構
142:上部內連線介電結構
144:像素基底
150:光檢測器
200:俯視圖
300b、300c、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700:橫截面圖
302:第二半導體基底
304:第二內連線結構
306:第二內連線介電結構
308:半導體器件
310:源極/汲極區
312:閘極介電層
314:閘極電極
316:側壁間隔物結構
318:導通孔
322:第四摻雜溝道區
324:第一鈍化層
325:虛線框
326:第二鈍化層
328:第三鈍化層
330:上部介電層
332:抗反射層
334:彩色濾光片
336:微透鏡
402:器件控制區
404:光檢測器區
406:金屬-絕緣體-金屬(MIM)電容器
408:第一電容器電極
410:電容器介電層
412:第二電容器電極
414:基底穿孔(TSV)
1102:接觸開口
1800:方法
1802、1804、1806、1808、1810、1812、1814、1816、1818:動作
d1:距離
Ti:初始厚度
Ts:厚度
結合附圖閱讀以下詳細說明，會最好地理解本揭露的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出三維(3D)積體電路(IC)的一些實施例的橫截面圖，所述三維積體電路包括具有離子基底穿孔(through-substrate via，TSV)的第一IC晶粒及具有半導體器件的第二IC晶粒，其中導電接觸件上覆於離子TSV並且上部導電層設置在導電接觸件與離子TSV之間。
圖2示出根據圖1中的線的圖1的3D IC的一些實施例的俯 視圖。
圖3A示出一些替代性實施例的包括第一IC晶粒、第二IC晶粒以及像素晶粒的3D IC的橫截面圖，其中第一IC晶粒包括一或多個離子TSV，且像素晶粒包括多個光檢測器(photodetector)。
圖3B及圖3C示出圖3A的3D IC的部分的近視圖(close-up view)的一些替代性實施例的橫截面圖。
圖4示出具有第一IC晶粒、第二IC晶粒以及像素晶粒的3D IC的一些實施例的橫截面圖，其中第一IC晶粒包括延伸穿過第一半導體基底的離子TSV及設置在第一內連線結構內的半導體器件。
圖5到圖17示出用於形成三維(3D)積體電路(IC)的方法的一些實施例的一系列橫截面圖，所述三維積體電路包括具有離子基底穿孔(TSV)的第一IC晶粒及具有半導體器件的第二IC晶粒，其中導電接觸件上覆於離子TSV並且上部導電層設置在導電接觸件與離子TSV之間。
圖18示出用於形成3D IC的方法的一些實施例的框圖(block diagram)，所述3D IC包括具有離子TSV的第一IC晶粒及具有半導體器件的第二IC晶粒，其中導電接觸件上覆於離子TSV並且上部導電層設置在導電接觸件與離子TSV之間。
本公開提供用於實施本公開的不同特徵的許多不同實施 例或實例。下文描述元件和佈置的特定實例來簡化本公開。當然，這些僅是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵之上或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，並且還可包括額外特徵可形成於第一特徵與第二特徵之間從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複附圖標號和/或字母。此重複是出於簡單和清晰的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，本文中可使用空間相對術語，例如“在...下方”、“下方”、“下部”、“在...上方”、“上部”等等，來描述如圖式中所示出的一個元件或特徵與另外一或多個元件或特徵的關係。除圖中所描繪的定向以外，空間相關術語意欲涵蓋在使用或操作中的器件的不同定向。裝置可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相關描述詞也可相應地進行解釋。
一種三維(3D)積體電路(IC)包括第一IC晶粒及在所述第一IC晶粒下方的第二IC晶粒。第一IC晶粒及第二IC晶粒是二維(2D)IC晶粒，且包括相應半導體基底及相應內連線結構。內連線結構位於半導體基底之間。內連線結構包括交替堆疊的線路層(例如，水平佈線)及通孔層(例如，豎直佈線)。內連線結構在第一IC晶粒與第二IC晶粒之間的接合介面處接觸。
3D IC更包括多個離子基底穿孔(TSV)，所述多個離子 TSV穿過第一IC晶粒的半導體基底從第一IC晶粒的半導體基底的背側延伸到第一IC晶粒的半導體基底的前側。第一IC的內連線結構設置于第一IC晶粒的半導體基底的前側上，且一或多個導電接觸件在第一IC晶粒的半導體基底的背側上設置在3D IC正上方。導電接觸件與離子TSV對應地電耦合，且離子TSV電耦合到第一IC晶粒的內連線結構中的線路層(wiring layer)。上述結構的挑戰在於導電接觸件包括不能與對應離子TSV形成良好電接觸(例如，歐姆接觸)的導電材料(例如，鈦、氮化鈦或其類似物)。這可能是因為導電材料可具有高電阻率，且因此不能夠與p型及/或n型離子TSV形成良好電連接。導電接觸件與離子TSV之間缺乏良好電連接可能降低3D IC內的半導體器件的性能。
已理解，為了實現離子TSV與導電接觸件之間的良好電連接，導電接觸件可由導電材料的低電阻率矽化物構成。舉例來說，低電阻率矽化物可為或包括矽化鈦(例如，TiSi2)。然而，為了形成低電阻率導電材料，在導電接觸件的形成期間可能利用高退火溫度(例如，大於600攝氏度)。在形成第一內連線結構及第二內連線結構之後及將第一IC晶粒接合到第二IC晶粒之後3D IC被暴露於高溫。高退火溫度可能導致設置在第一IC晶粒及/或第二IC晶粒內的器件(例如，電晶體、光檢測器、金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器及/或其它半導體器件)及/或層的損壞，由此降低3D IC的性能及/或使3D IC不可操作。
本申請的各種實施例涉及包括導電接觸件的3D IC及/或 用於形成所述導電接觸件的方法，所述導電接觸件與離子TSV具有良好電連接(例如，歐姆接觸)。在一些實施例中，離子TSV通過在半導體基底上方形成罩幕層並將摻質(例如，n型及/或p型)植入到半導體基底中而形成。離子TSV從半導體基底的前側表面延伸到半導體基底的相對背側表面，並提供從半導體基底的前側表面到半導體基底的相對背側表面的電耦合。導電接觸件形成於半導體基底的背側表面上方且上覆於離子TSV。導電接觸件可通過在離子TSV上方沉積一或多個導電層而形成，使得上覆於及/或接觸離子TSV的第一導電層可例如包括鎳。隨後，一或多個光檢測器形成於半導體基底內及/或上覆於離子TSV的上部半導體基底內。在形成一或多個光檢測器之後，對3D IC執行退火製程以去除半導體基底及/或上部半導體基底中的缺陷。退火製程可達到低的最大溫度(例如，最多約410攝氏度)且可被配置成同時減少3D IC內的像素及/或暗電流。此外，退火製程同時將第一導電層之下的半導體基底的至少一部分轉換成包括低電阻率導電材料(例如，包括例如矽化鎳(NiSi)的矽化物)的上部導電層。此轉而導致導電接觸件與離子TSV之間的良好電連接(例如，歐姆接觸)。此外，由於退火製程可達到低的最大退火溫度(例如，約410攝氏度)，可減輕及/或減少對設置於半導體基底上/內的半導體器件及/或層的損壞。因此，在低的最大退火溫度下形成的低電阻率導電材料減輕對設置在3D IC內的器件及/或層的損壞，同時實現導電接觸件與離子TSV之間的良好電接觸(例如，歐姆接 觸)。
圖1示出三維(3D)積體電路(IC)100的一些實施例的橫截面圖，所述三維積體電路100具有第一IC晶粒102、第二IC晶粒104以及上覆于第一IC晶粒102的像素IC晶粒105。
第一IC晶粒102上覆于第二IC晶粒104且包括第一半導體基底108及沿著第一半導體基底108的前側108f延伸的第一內連線結構106。第一內連線結構106設置在第一半導體基底108與第二IC晶粒104之間。一或多個半導體器件(未示出)可設置在第二IC晶粒104內，使得第一內連線結構106電耦合到一或多個半導體器件。在一些實施例中，第一內連線結構106包括第一內連線介電結構110、多個導電線114、多個導通孔112以及溝道控制接觸件116。在一些實施例中，溝道控制接觸件116被配置成提供對互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)器件(例如，電晶體(未示出))內的導電溝道的控制。在一些實施例中，第一半導體基底108可例如為或包括半導體基底材料，例如矽。此外，導通孔112可包括第一導通孔112a及第二導通孔112b。
在一些實施例中，第一半導體基底108上覆于第一內連線結構106且可包括第一摻雜類型(例如，p型)。第一基底穿孔(through-substrate via，TSV)118及第二TSV 120分別從第一半導體基底108的背側108b連續地延伸到第一半導體基底108的前側108f。第一TSV 118及第二TSV 120通過第一內連線結構106 電耦合到設置在第二IC晶粒104內的一或多個半導體器件(未示出)。在一些實施例中，第一TSV 118包括被隔離結構124包圍的第一摻雜溝道區122。在其它實施例中，第一摻雜溝道區122的外側壁鄰接隔離結構124的內側壁。在又其它實施例中，第一摻雜溝道區122為第一半導體基底108的摻雜區，其包括與第一摻雜類型(例如，p型)相反的第二摻雜類型(例如，n型)。在一些實施例中，第一摻雜類型是p型且第二摻雜類型是n型，或反之亦然。因此，在一些實施例中，第一TSV 118可例如包括半導體基底材料(例如，基底)。此外，第一導通孔112a可位於第一TSV 118的正下方。
在其它實施例中，第二TSV 120包括被第三摻雜溝道區128包圍的第二摻雜溝道區126。在一些實施例中，隔離結構124包圍第二摻雜溝道區126，使得第二摻雜溝道區126的外側壁鄰接隔離結構124的內側壁。在其它實施例中，第二摻雜溝道區126包括第一摻雜類型(例如，p型)，且第三摻雜溝道區128包括第二摻雜類型(例如，n型)。在又其它實施例中，第二摻雜通道區126和第三摻雜通道區128分別為第一半導體基底108的摻雜區。因此，在一些實施例中，第二TSV 120可例如包括半導體基底材料(例如，矽)。此外，第二導通孔112b可位於第二TSV 120的正下方。
上部介電結構130上覆於第一半導體基底108的背側108b且沿著所述背側108b延伸。在一些實施例中，一或多個導電 接觸件134延伸穿過上部介電結構130且上覆於第一TSV 118及第二TSV 120。在一些實施例中，導電接觸件134分別包括第一導電層136、第二導電層138以及第三導電層140。在又其它實施例中，上部導電層132設置在第一半導體基底108內且在導電接觸件134之下。在一些實施例中，上部導電層132的上表面與第一半導體基底108的背側108b對準。在其它實施例中，上部導電層132直接接觸第一導電層136。在又其它實施例中，下部導電層131設置在第一半導體基底108內且上覆於第一TSV 118及第二TSV 120中的對應一個。
在一些實施例中，像素IC晶粒105上覆于第一IC晶粒102且包括上部內連線結構141及像素基底144。上部內連線結構141設置在上部介電結構130與像素基底144之間。在一些實施例中，上部內連線結構141包括上部內連線介電結構142、多個導電線146以及多個導通孔148。在一些實施例中，像素基底144可例如為或包括半導體基底材料(例如，矽)及/或可包括第一摻雜類型(例如，p型)。多個光檢測器150設置在像素基底144內。在一些實施例中，多個光檢測器150可分別包括第二摻雜類型(例如，n型)且可被配置成將入射輻射(例如，光)轉換成電訊號。在其它實施例中，一或多個像素器件(未示出)可設置於像素基底144上及/或內且可被配置成進行電訊號的讀出。一或多個像素器件可借助于上部內連線結構141電耦合到第一TSV 118及第二TSV 120。在其它實施例中，一或多個像素器件可例如為或包括轉 移電晶體(transfer transistor)、源極跟隨器電晶體(source follower transistor)、行選擇電晶體(row select transistor)、復位電晶體(reset transistor)、另一合適的像素器件，或前述的組合。
在3D IC 100的製造期間，在形成光檢測器150之後執行退火製程以減少3D IC 100內的白像素及/或暗電流(dark current)。退火製程被配置成從像素基底144去除雜質且達到最大溫度(例如，約410攝氏度)。在形成光檢測器150之前，在對應TSV 118、TSV 120上方形成第一導電層136。第一導電層136可例如為或包括導電材料(例如，鎳(Ni))。導電材料被配置成在退火製程期間轉換成矽化物材料。因此，在退火製程期間，可在第一半導體基底108內形成上部導電層132。在一些實施例中，上部導電層132可為或包括導電材料的矽化物(例如，矽化鎳(NiSi))。上部導電層132被配置成促進導電接觸件134與對應TSV 118、TSV 120之間的良好電連接(例如，歐姆接觸)。此外，由於最大溫度(例如，約410攝氏度)小於高退火溫度(例如，約600攝氏度)，對設置在3D IC 100內的半導體器件及/或層的損壞可減輕及/或消除。因此，可在不執行額外處理集合的情況下形成上部導電層132，且可促進導電接觸件134與對應TSV 118、TSV 120之間的良好電連接(例如，歐姆接觸)。此轉而減少與製造3D IC 100相關聯的時間及成本，同時提高設置在3D IC 100內的半導體器件的性能。
在又其它實施例中，第一導通孔112a及第二導通孔112b 可各自為或包括導電材料。因此，在一些實施例中，退火製程可在第一半導體基底108內形成下部導電層131。下部導電層131可例如為或包括導電材料的矽化物(例如，NiSi)。此轉而促進第一導通孔112a及第二導通孔112b與對應第一TSV 118或第二TSV 120之間的良好電連接(例如，歐姆接觸)。在又其它實施例中，下部導電層131在退火製程期間可與上部導電層132同時形成。
圖2示出根據圖1中的線的圖1的3D IC 100的一些替代性實施例的俯視圖200。
如圖2的俯視圖200中所示出，當從上方看時，第一TSV 118及第二TSV 120可分別具有矩形形狀、正方形形狀或另一合適的形狀。舉例來說，當從上方看時，第一摻雜溝道區122、第二摻雜溝道區126以及第三摻雜溝道區128可分別具有矩形形狀、正方形形狀或另一合適的形狀。此外，當從上方看時，導電接觸件134可分別具有圓形形狀、橢圓形形狀或另一合適的形狀。在一些實施例中，第一導電層136橫向地包圍第二導電層138，且第二導電層138橫向地包圍第三導電層140。
圖3A示出根據圖1的3D IC 100的一些替代性實施例的3D IC 300的一些實施例的橫截面圖。
3D IC 300包括第一IC晶粒102、第二IC晶粒104以及像素IC晶粒105。第一IC晶粒102設置在第二IC晶粒104與像素IC晶粒105之間。在一些實施例中，第二IC晶粒104包括第二內連線結構304及第二半導體基底302。在一些實施例中，第二 半導體基底302可例如為或包括半導體基底材料(例如，矽)、塊狀基底(例如，塊狀矽基底)、絕緣體上矽(silicon-on-insulator，SOI)基底，或一些其它合適的基底及/或可包括第一摻雜類型(例如，p型)。第二內連線結構304上覆於第二半導體基底302。在其它實施例中，第二內連線結構304包括第二內連線介電結構306、多個導通孔318以及多個導電線320。第二內連線結構304可例如為或包括一或多個層間介電(inter-level dielectric，ILD)層。一或多個ILD層可例如分別為或包括氧化物(例如二氧化矽)、低k介電材料、極低k介電材料或另一合適的介電材料。在一些實施例中，多個導通孔及/或導電線可例如為或包括鋁、銅、鈦、鉭、鎢、前述的組合，或另一合適的導電材料。
在一些實施例中，多個半導體器件308設置在第二半導體基底302上方及/或其內。在一些實施例中，半導體器件308可例如為金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)、一些其它金屬氧化物半導體(MOS)器件、一些其它絕緣閘極場效應電晶體(insulated-gate field-effect transistor，IGFET)、一些其它半導體器件或前述的任何組合。在其它實施例中，半導體器件308可分別包括源極/汲極區310、閘極介電層312、閘極電極314以及側壁間隔物結構316。在又其它實施例中，源極/汲極區310可各自包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。在一些實施例中，第一摻雜類型是p型且第二摻雜類型是n型， 或反之亦然。
第一IC晶粒102上覆于第二IC晶粒104。第一IC晶粒102包括第一內連線結構106、第一半導體基底108以及上部介電結構130。在一些實施例中，第一半導體基底108可例如為或包括半導體基底材料(例如，矽)、塊狀基底(例如，塊狀矽基底)、絕緣體上矽(SOI)基底，或一些其它合適的基底及/或可包括第一摻雜類型(例如，p型)。在其它實施例中，第一內連線結構106位於第一半導體基底108之下且包括第一內連線介電結構110、多個導通孔112、多個導電線114以及溝道控制接觸件116。在一些實施例中，溝道控制接觸件116可例如為或包括多晶矽、摻雜多晶矽、金屬、前述的組合或另一合適的導電材料。在其它實施例中，半導體器件，例如電晶體(未示出)，可設置於第一半導體基底108上。在各種實施例中，溝道控制接觸件116可被配置成將偏置電壓施加到電晶體中的一個的閘極電極，以控制第一半導體基底108內的選擇性導電溝道。
在一些實施例中，第一內連線介電結構110包括多個ILD層，所述多個ILD層可例如分別為或包括二氧化矽、低k介電材料、極低k介電材料、前述的組合或另一合適的介電材料。在其它實施例中，導通孔112及/或導電線114可例如為或包括鋁、銅、鈦、鉭、前述的組合或另一合適的導電材料。在一些實施例中，第一內連線結構106及第二內連線結構304通過例如混合接合、熔融接合及/或金屬接合而彼此接合。在其它實施例中，導通孔112 可包括第一導通孔112a及第二導通孔112b。在一些實施例中，第一導通孔112a及第二導通孔112b可分別為或包括鎳(Ni)。
此外，第一TSV 118及第二TSV 120分別從第一半導體基底108的前側108f延伸到第一半導體基底108的背側108b。在一些實施例中，隔離結構124從前側108f延伸到前側108f上方的點。在一些實施例中，隔離結構124可例如分別被配置為淺溝槽隔離(shallow trench isolation，STI)結構、深溝槽隔離(deep trench isolation，DTI)結構或另一合適的隔離結構。在其它實施例中，隔離結構124可例如為或包括介電材料，例如二氧化矽、氮化矽、碳化矽、氮氧化矽、前述的組合或另一合適的介電材料。在一些實施例中，第一TSV 118可包括第一摻雜溝道區122及第四摻雜溝道區322。在其它實施例中，第一摻雜溝道區122可包括第一摻雜類型(例如，p型)，且第四摻雜溝道區322可包括第二摻雜類型(例如，n型)。在又其它實施例中，第二TSV 120可包括包含第一摻雜類型(例如，p型)的第二摻雜溝道區126及包含第二摻雜類型(例如，n型)的第三摻雜溝道區128。
在一些實施例中，耗盡區(depletion region)分別形成於第一TSV 118及第二TSV 120的外部區處。耗盡區可歸因於第四摻雜溝道區322與第一半導體基底108之間的p-n結及/或第三摻雜溝道區128與第一半導體基底108之間的p-n結而形成。在其它實施例中，耗盡區在第一摻雜溝道區122與第四摻雜溝道區322之間的介面處形成。此外，耗盡區可在第二摻雜溝道區126與第 三摻雜溝道區128之間的介面處形成。第一TSV 118及第二TSV 120借助于第一內連線結構106及第二內連線結構304提供多個半導體器件308與導電接觸件134之間的電耦合。此部分地由於在特定操作條件下，例如，p-n結可充當二極體，使得電流從P型區流到N型區(但電流可能不會從N型區流到P型區)。
由於第一TSV 118及第二TSV 120包括第一半導體基底108的摻雜區，第一TSV 118及第二TSV 120可在半導體器件308上方橫向隔開及/或在光檢測器150下方橫向隔開。第一TSV 118及第二TSV 120的半導體基底材料(例如，矽)減輕了在下伏半導體器件308及/或上覆光檢測器150上引起的機械應力。此轉而可防止半導體器件308及/或光檢測器150的器件故障(例如，歸因於機械應力而造成的器件故障)。
上部介電結構130沿著第一半導體基底108的背側108b延伸。在一些實施例中，上部介電結構130包括第一鈍化層324、第二鈍化層326、第三鈍化層328以及上部介電層330。在一些實施例中，第一鈍化層324可例如為或包括氧化物(例如二氧化矽)或另一合適的介電材料。在一些實施例中，第二鈍化層326可例如為或包括氮化物(例如氮化矽)或另一合適的介電材料。在其它實施例中，第三鈍化層328可例如為或包括氧化物(例如二氧化矽)或另一合適的介電材料。上部介電層330可例如為或包括二氧化矽、低k介電材料或另一合適的介電材料。導電接觸件134分別從像素IC晶粒105延伸穿過上部介電結構130而延伸到第一 半導體基底108。在一些實施例中，導電接觸件134被配置成將第一TSV 118及第二TSV 120電耦合到像素IC晶粒105。
像素IC晶粒105上覆于第一IC晶粒102且包括像素基底144及上部內連線結構141。在一些實施例中，像素基底144可例如為或包括半導體基底材料(例如，矽)、塊狀半導體基底(例如，塊狀矽基底)、SOI基底或另一合適的基底及/或可包括第一摻雜類型(例如，p型)。上部內連線結構141可包括上部內連線介電結構142、多個導電線146以及多個導通孔148。在一些實施例中，上部內連線結構141可包括一或多個ILD層。在其它實施例中，導通孔148及導電線146可例如分別為或包括鋁、銅、鈦、鉭或另一合適的導電材料。多個光檢測器150設置在像素基底144內。在一些實施例中，光檢測器150可例如包括第二摻雜類型(例如，n型)且可被配置成將電磁輻射(例如，光子)轉換成電訊號(即，以從電磁輻射產生電子空穴對)。
導電接觸件134被配置成將第一TSV 118及第二TSV 120電耦合到上部內連線結構141。在一些實施例中，導電接觸件134上覆於第一TSV 118及第二TSV 120中的對應者的正上方。在又其它實施例中，導電接觸件134可分別包括第一導電層136、第二導電層138以及第三導電層140。在一些實施例中，第一導電層136、第二導電層138以及第三導電層140分別包括彼此不同的材料。在各種實施例中，第一導電層136可為或包括鎳(Ni)，第二導電層138可為或包括氮化鈦(TiN)，且第三導電層140可為或 包括鎢(W)。在其它實施例中，第二導電層138可例如為或包括鈦、鉭、氮化鈦、氮化鉭、前述的組合或其類似物。
上部導電層132可位於導電接觸件134中的每一個之下。在一些實施例中，上部導電層132直接接觸第一TSV 118及/或第二TSV 120。上部導電層132被配置成促進第一TSV 118及/或第二TSV 120與對應導電接觸件134之間的良好電連接(例如，歐姆接觸)。在一些實施例中，第一導電層136包括導電材料(例如，鎳)，且上部導電層132包括導電材料的矽化物。舉例來說，上部導電層132可為或包括矽化鎳(NiSi)。在一些實施例中，上部導電層132的電阻率在約10微歐釐米到20微歐釐米(μΩ-cm)範圍內，在約10.5μΩ-cm到15μΩ-cm範圍內，在約5μΩ-cm到25μΩ-cm範圍內，小於約25μΩ-cm，或為另一合適的值。在一些實施例中，如果上部導電層132的電阻率超過約25μΩ-cm，那麼導電接觸件134可能不能與第一TSV 118及/或第二TSV120中的對應者形成良好電連接。因此，在一些實施例中，由於上部導電層132的電阻率小於約25μΩ-cm，導電接觸件134與第一TSV 118及/或第二TSV120中的對應者之間的接觸電阻減小，由此提高設置在3D IC 300內/上的器件的性能。在其它實施例中，下部導電層131被配置成上部導電層132，使得下部導電層131可例如為或包括矽化鎳(NiSi)。在又其它實施例中，下部導電層131的電阻率在約10微歐釐米(μΩ-cm)到20微歐釐米範圍內，在約10.5μΩ-cm到15μΩ-cm範圍內，在約5μΩ-cm到25μΩ-cm範圍內， 小於約25μΩ-cm，或為另一合適的值。此轉而促進第一導通孔112a及/或第二導通孔112b與第一TSV 118及/或第二TSV 120中的對應者之間的良好電連接(例如，歐姆接觸)。
此外，在一些實施例中，上部導電層132被配置成與第一半導體基底108的摻雜區具有肖特基勢壘高度，其促進高效載流子輸送，例如，促進導電接觸件134與第一TSV 118及/或第二TSV 120中的對應者之間的載流子(例如，電子)輸送。在其它實施例中，如果導電接觸件134接觸位於第一半導體基底108的包括第二摻雜類型(例如，n型)的摻雜區正上方的上部導電層132，那麼上部導電層132與第一半導體基底108的摻雜區之間的肖特基勢壘高度可為約0.60電子伏特(eV)、0.65eV，在約0.55eV到0.70eV範圍內或為另一合適的值。此轉而促進導電接觸件134與第一TSV 118及/或第二TSV 120中的對應者之間的良好電連接(例如，歐姆接觸)。
在一些實施例中，第一半導體基底108包括具有(100)定向的半導體基底材料(例如，矽)。在其它實施例中，下部導電層131及/或上部導電層132與第一半導體基底108的對應第一摻雜區之間的接觸電阻率可在約5*10-8Ωcm2到5*10-7Ωcm2範圍內，在約5*10-8Ωcm2到10*10-8Ωcm2範圍內，在約1*10-7Ωcm2到5*10-7Ωcm2範圍內，小於10*10-7Ωcm2，或為另一合適的值。在又其它實施例中，下部導電層131及/或上部導電層132可為或包括在約350攝氏度的最大溫度下形成的矽化鎳(NiSi)，及/或第一半 導體基底108的第一摻雜區可例如為或包括具有在約1*1016原子/cm3到1*1020原子/cm3範圍內的摻雜濃度的第一摻雜類型(例如，p型)。在一些實施例中，下部導電層131及/或上部導電層132與第一半導體基底108的對應第二摻雜區之間的接觸電阻率可在約1*10-8Ωcm2到1*10-7Ωcm2範圍內，在約1*10-8Ωcm2到5*10-8Ωcm2範圍內，在約5*10-8Ωcm2到10*10-8Ωcm2範圍內，小於1*10-7Ωcm2，或為另一合適的值。在一些實施例中，下部導電層131及/或上部導電層132可為或包括在約350攝氏度的最大溫度下形成的矽化鎳(NiSi)，及/或第一半導體基底108的第二摻雜區可例如為或包括具有在約1*1016原子/cm3到1*1020原子/cm3範圍內的摻雜濃度的第二摻雜類型(例如，n型)。
在一些實施例中，抗反射層332直接上覆於像素基底144的上表面。抗反射層332被配置成減輕電磁輻射從像素基底144的反射。多個彩色濾光片334(例如，紅色濾光片、藍色濾光片、綠色濾光片或另一彩色濾光片)直接接觸抗反射層332或以其它方式處於所述抗反射層332上。彩色濾光片334分別被配置成透射特定波長的電磁輻射。此外，多個微透鏡336設置在彩色濾光片334上方。微透鏡336被配置成使電磁輻射(例如，光子)朝向光檢測器150聚焦。
圖3B示出根據圖3A中的虛線框325的圖3A的3D IC 300的部分的一些實施例的橫截面圖300b。
導電接觸件134的底部表面與第一半導體基底108的背 側108b對準。在一些實施例中，上部導電層132的頂部表面與第一半導體基底108的背側108b對準。在一些實施例中，第二摻雜溝道區126橫向地包圍上部導電層132的外周邊且成杯狀地罩住(cup)上部導電層132的下側。因此，在一些實施例中，上部導電層132直接接觸第二摻雜溝道區126且直接接觸導電接觸件134。在又其它實施例中，上部導電層132在第二摻雜溝道區126的側壁之間橫向地隔開。在一些實施例中，第一導電層136的厚度小於第二導電層138的厚度，且第二導電層138的厚度小於第三導電層140的厚度。
圖3C示出根據圖3A中的虛線框325的圖3A的3D IC 300的部分的一些替代性實施例的橫截面圖300c。
在一些實施例中，導電接觸件134的底部表面與第一半導體基底108的背側108b豎直偏移距離d1。在其它實施例中，距離d1為非零的。在又其它實施例中，上部導電層132從第一導電層136的側壁連續地延伸到第一導電層136的下表面。在替代性實施例中，上部導電層132的上表面與第一半導體基底108的背側108b豎直偏移距離d1。
圖4示出根據圖3A的3D IC 300的一些替代性實施例的包括第一IC晶粒102、第二IC晶粒104以及像素IC晶粒105的3D IC 400的一些實施例的橫截面圖。
3D IC 400包括側向鄰近光檢測器區404的器件控制區402。在一些實施例中，多個半導體器件308設置在器件控制區402 內且可被配置成控制設置在3D IC 400內的其它半導體器件。在一些實施例中，金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器406設置在第一內連線結構106內。MIM電容器406可包括第一電容器電極408、電容器介電層410以及第二電容器電極412。電容器介電層410設置在第一電容器電極408與第二電容器電極412之間。在一些實施例中，第一電容器電極408接觸第一導電線114，且第二電容器電極412接觸第二導電線114。
在一些實施例中，多個TSV 414設置在第一半導體基底108內。在一些實施例中，多個TSV 414、光檢測器150及/或MIM電容器406橫向地設置在光檢測器區404內。在其它實施例中，多個TSV 414可各自被配置為圖1的3D IC 100的第一TSV 118及/或第二TSV 120。多個導電接觸件134設置在上部介電結構130內且上覆於TSV 414。在一些實施例中，第一電容器電極408及/或第二電容器電極412可電耦合到第一半導體基底108的摻雜區。在又其它實施例中，第一電容器電極408及/或第二電容器電極412可借助于導通孔112及導電線114電耦合到TSV 414中的一或多者。
圖5到圖17示出用於形成包括第一IC晶粒及第二IC晶粒的3D IC的方法的一些實施例的橫截面圖500到橫截面圖1700，所述第一IC晶粒及第二IC晶粒分別具有離子TSV及半導體器件，其中導電接觸件上覆於所述離子TSV。雖然參考方法描述圖5到圖17中所繪示的橫截面圖500到橫截面圖1700，但應瞭 解，圖5到圖17中所繪示的結構不限於所述方法而實際上可單獨獨立於所述方法。雖然圖5到圖17被描述為一系列動作，但是應瞭解，這些動作不限於所述動作次序，可在其它實施例中更改，且所公開的方法還適用於其它結構。在其它實施例中，示出和/或描述的一些動作可完全或部分地省略。
如圖5的橫截面圖500中所示，提供第一半導體基底108。在第一半導體基底108內形成第一TSV 118及第二TSV 120。在一些實施例中，第一半導體基底108可例如為或包括塊狀基底(例如，塊狀矽基底)、絕緣體上矽(SOI)基底，或某一其它合適的基底。在一些實施例中，可執行第一植入製程以用第一摻雜類型(例如，p型)將第一半導體基底108摻雜到約1*1015原子/cm3的摻雜濃度。在一些實施例中，第一摻雜類型的p型摻質可例如為或包括硼、二氟硼(例如，BF2)、銦、一些其它合適的p型摻質，或前述的任何組合。
此外，如圖5的橫截面圖500中所示，可執行第二植入製程以在第一半導體基底108內選擇性地形成第一摻雜溝道區122及第三摻雜溝道區128，其中第一摻雜溝道區122定義第一TSV 118。在一些實施例中，第一摻雜溝道區122及第三摻雜溝道區128可各自具有與第一摻雜類型相反的第二摻雜類型(例如，n型)且可各自進一步具有在約1*1016原子/cm3到1*1020原子/cm3範圍內的摻雜濃度。在一些實施例中，第二植入製程可包括：在第一半導體基底108的前側108f上方形成第一罩幕層(未示出)； 根據罩幕層選擇性地植入第二摻雜類型，由此定義第一摻雜通道區122及第三摻雜通道區128；以及執行移除製程以移除罩幕層。在一些實施例中，所述移除製程可包括蝕刻製程及/或平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)。在一些實施例中，第二摻雜類型的n型摻質可例如為或包括磷、砷、銻、一些其它合適的n型摻質，或前述的任何組合。
此外，如圖5的橫截面圖500中所示，可執行第三植入製程以在第一半導體基底108內選擇性地形成第二摻雜溝道區126，其中第二摻雜溝道區126和第三摻雜溝道區128定義第二TSV 120。在一些實施例中，第二摻雜溝道區126包括第一摻雜類型(例如，p型)且具有在約1*1016原子/cm3到1*1020原子/cm3範圍內的摻雜濃度。在一些實施例中，第二摻雜溝道區126的摻雜濃度大於第一半導體基底108的摻雜濃度。在其它實施例中，第二摻雜溝道區126可通過反向摻雜(counter-doping)製程形成。在又其它實施例中，第三植入製程可包括：在第一半導體基底108的前側108f上方形成第二罩幕層(未示出)；根據罩幕層選擇性地植入第一摻雜類型，由此定義第二摻雜溝道區126；以及執行移除製程以移除罩幕層。在一些實施例中，移除製程可包括蝕刻製程及/或平坦化製程(例如，CMP製程)。
在其它實施例中，在形成第一TSV 118及第二TSV 120之後，對第一半導體基底108例如執行快速熱退火(rapid thermal annealing，RTA)製程以修復形成第一TSV 118及/或第二TSV 120 對第一半導體基底108的任何損壞。在又其它實施例中，RTA製程可達到在約995攝氏度到1010攝氏度範圍內的溫度。
如圖6的橫截面圖600中所示，在第一半導體基底108的前側108f上形成隔離結構124。在一些實施例中，形成隔離結構124可包括：在第一半導體基底108上方形成罩幕層(未示出)；根據罩幕層執行蝕刻製程以在第一半導體基底108中定義開口；用介電材料(例如，包括二氧化矽、氮化矽、碳化矽、前述的組合，或另一合適的介電材料)填充第一半導體基底108中的開口；以及執行移除製程以移除罩幕層及/或多餘介電材料(未示出)。在又其它實施例中，在形成第一TSV 118及/或第二TSV 120(未示出)之前及/或之後，可在第一半導體基底108的前側108f上形成多個半導體器件(例如，電晶體)(未示出)。
如圖7的橫截面圖700中所示，在第一半導體基底108的前側108f上方形成第一內連線結構106。在一些實施例中，第一內連線結構106包括第一內連線介電結構110、多個導電線114、多個導通孔112以及溝道控制接觸件116。導通孔112及導電線114設置在第一內連線介電結構110內。此外，導通孔112可包括第一導通孔112a及第二導通孔112b。在一些實施例中，第一導通孔112a直接上覆於第一TSV 118，且第二導通孔112b直接上覆於第二TSV 120。在其它實施例中，第一內連線介電結構110可包括多個層間介電(ILD)層，所述層間介電層可例如分別為或包括氧化物(例如二氧化矽)、低k介電材料、極低k介電材料、 前述的組合，或另一合適的介電材料。在又其它實施例中，用於形成第一內連線介電結構110的製程可包括執行一或多個化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、前述的組合，或另一合適的沉積或生長製程。
在一些實施例中，用於形成第一內連線結構106的製程可包括通過單鑲嵌製程形成第一導通孔112a及第二導通孔112b及隨後通過單鑲嵌製程形成導電線114的最底部層。此外，在一些實施例中，所述製程可更包括通過反復執行雙鑲嵌製程形成導通孔112及導電線114的其餘層。在一些實施例中，導通孔112及導電線114可例如分別為或包括鋁、銅、鈦、鉭、前述的組合，或另一合適的導電材料。在又其它實施例中，第一導通孔112a及/或第二導通孔112b可例如分別為或包括鎳、銅、前述的組合，或另一合適的導電材料。
如圖8的橫截面圖800中所示，提供第二IC晶粒104，並且將圖7的結構翻轉且隨後接合到第二IC晶粒104。第一內連線結構106在混合接合處與第二IC晶粒104的第二內連線結構304介接。在一些實施例中，第二IC晶粒104被配置成圖3A或圖4的第二IC晶粒104。此外，混合接合包括導電線114與導電線320之間的導體-對-導體接合。此外，混合接合包括第一內連線介電結構110與第二內連線介電結構306之間的介電質-對-介電質 接合。在一些實施例中，接合第一內連線結構106及第二內連線結構304的製程可包括例如熔融接合製程及/或金屬接合製程。在一些實施例中，第一半導體基底108具有在第一半導體基底108的前側108f到第一半導體基底108的背側108b之間界定的初始厚度Ti。在一些實施例中，初始厚度Ti在約750微米到800微米範圍內。
如圖9的橫截面圖900中所示，對第一半導體基底108的背側108b執行薄化製程以暴露第一TSV 118的上表面及第二TSV 120的上表面。在一些實施例中，薄化製程將第一半導體基底108的初始厚度Ti減小到厚度Ts。在一些實施例中，厚度Ts可在約1微米到5微米範圍內。在又一些實施例中，薄化製程可包括研磨製程、蝕刻製程、機械研磨製程、平坦化製程(例如，CMP製程)或前述的組合。
如圖10的橫截面圖1000中所示，在第一半導體基底108的背側108b上方形成上部介電結構130。在一些實施例中，上部介電結構130包括第一鈍化層324、第二鈍化層326、第三鈍化層328以及上部介電層330。在一些實施例中，第一鈍化層324可例如為或包括氧化物(例如二氧化矽)或另一合適的介電材料。在一些實施例中，第二鈍化層326可例如為或包括氮化物(例如氮化矽)或另一合適的介電材料。在其它實施例中，第三鈍化層328可例如為或包括氧化物(例如二氧化矽)或另一合適的介電材料。上部介電層330可例如為或包括二氧化矽、低k介電材料或另一 合適的介電材料。在其它實施例中，上部介電結構130的層可例如分別由CVD製程、PVD製程或另一合適的沉積製程中的一或多個形成。
如圖11的橫截面圖1100中所示，將上部介電結構130圖案化以定義接觸開口1102並暴露出第一TSV 118及第二TSV 120的上表面。在一些實施例中，圖案化製程包括：在上部介電結構130上方形成罩幕層(未示出)；使上部介電結構130的未被遮罩的區域暴露於一種或多種蝕刻劑，由此定義接觸開口1102；以及執行移除製程以移除罩幕層。
如圖12的橫截面圖1200中所示，在上部介電結構130、第一TSV 118以及第二TSV 120上方形成第一導電層136。第一導電層136至少部分地填充接觸開口1102。在一些實施例中，第一導電層136可例如為或包括導電材料(例如，鎳)，所述導電材料被配置成在暴露於溫度在約320攝氏度到480攝氏度範圍內的退火製程時轉換成具有低電阻率(例如，小於約25μΩ-cm的電阻率)的導電材料的矽化物。在一些實施例中，第一導電層136與第一TSV 118及/或第二TSV 120直接接觸。舉例來說，在一些實施例中，第一導電層136可直接接觸第一摻雜溝道區122及/或第二摻雜溝道區126。在又其它實施例中，第一導電層136可通過例如CVD、PVD、濺鍍、無電鍍覆、電鍍或另一合適的生長或沉積製程形成。在一些實施例中，第一導電層136可包括與第一導通孔112a及第二導通孔112b相同的材料(例如，鎳)。
如圖13的橫截面圖1300中所示，在第一導電層136上形成第二導電層138。第二導電層138至少部分地填充接觸開口1102。在一些實施例中，第二導電層138可例如為或包括鈦、氮化物、氮化鈦、前述的組合或另一合適的導電材料。在各種實施例中，第二導電層138包括與第一導電層136不同的材料。在又其它實施例中，第二導電層138可通過例如CVD、PVD、濺鍍、無電鍍覆、電鍍或另一合適的生長或沉積製程形成。
如圖14的橫截面圖1400中所示，在第二導電層138上形成第三導電層140。在一些實施例中，第三導電層140填充接觸開口(圖13的1102)的剩餘部分。在一些實施例中，第三導電層140可例如為或包括鎢或另一合適的導電材料。在又其它實施例中，第三導電層140可包括與第一導電層136及/或第二導電層138不同的材料。在又其它實施例中，第三導電層140可通過例如CVD、PVD、濺鍍、無電鍍覆、電鍍或另一合適的生長或沉積製程形成。
如圖15的橫截面圖1500中所示，對第一導電層136、第二導電層138以及第三導電層140執行平坦化製程直到達到上部介電結構130的上表面為止，由此定義導電接觸件134及第一IC晶粒102。在一些實施例中，平坦化製程可包括執行蝕刻製程、平坦化製程(例如，CMP製程)、前述的組合，或另一合適的平坦化製程。
如圖16的橫截面圖1600中所示，提供像素基底144，且 沿著像素基底144的前側144f形成上部內連線結構141，由此定義像素IC晶粒105。在一些實施例中，像素基底144可例如為或包括半導體基底材料(例如，矽)、塊狀基底(例如，塊狀矽基底)、絕緣體上矽(SOI)基底，或一些其它合適的基底。在一些實施例中，在形成上部內連線結構141之前，可執行植入製程以用第一摻雜類型(例如，p型)將像素基底144摻雜到約1*1015原子/cm3的摻雜濃度。在又其它實施例中，在形成內連線結構141之前，可執行選擇性離子植入製程以在像素基底144內形成多個光檢測器150，使得光檢測器150包括摻雜濃度大於像素基底144的摻雜濃度的第二摻雜類型(例如，n型)。在一些實施例中，選擇性離子植入製程可包括：在像素基底144的前側144f上形成罩幕層(未示出)；根據罩幕層將摻質(例如，n型摻質)選擇性地植入到像素基底144中，由此定義光檢測器150；以及執行移除製程以移除罩幕層。
如圖17的橫截面圖1700中所示，將像素IC晶粒105接合到第一IC晶粒102，使得像素IC晶粒105及第一IC晶粒102介接以定義混合接合。在一些實施例中，混合接合可包括上部內連線介電結構142與上部介電結構130之間的介電質-對-介電質接合。此外，混合接合可包括導電接觸件134與上部內連線結構141內的導電層(例如，導電線146)之間的導體-對-導體接合。在一些實施例中，將像素IC晶粒105接合到第一IC晶粒102的製程可包括例如熔融接合製程及/或金屬接合製程。在又其它實施例 中，在像素基底144的背側144b上形成抗反射層332。另外，在抗反射層332上形成多個彩色濾光片334，使得彩色濾光片334上覆於對應的光檢測器150。最後，在多個彩色濾光片334上形成微透鏡336。在一些實施例中，抗反射層332、彩色濾光片334及/或抗反射層332可通過例如CVD、PVD、ALD或另一合適的沉積或生長製程形成。在一些實施例中，像素IC晶粒105可被配置為圖1、圖3A及/或圖4的像素IC晶粒105。
在一些實施例中，在形成光檢測器150之後及/或在將像素IC晶粒105接合到第一IC晶粒102之後，可對圖15或圖17的結構執行退火製程。退火製程可在第一半導體基底108內形成上部導電層132及下部導電層131。上部導電層132可包括第一導電層136的矽化物(例如，NiSi)，且下部導電層131可包括第一導通孔112a及/或第二導通孔112b的矽化物(例如，NiSi)。此外，退火製程被配置成從第一半導體基底108及/或像素基底144去除雜質，所述雜質例如是因為用於形成光檢測器150的植入製程而產生的。可在氫氣(H2)環境中在約280攝氏度到410攝氏度範圍內的溫度下執行退火製程。在這類實施例中，第一內連線結構106及/或導電接觸件134在退火製程期間暴露於反應性物質(例如，氫氣(H2))。在一些實施例中，第一導電層136及第一導通孔112a及/或第二導通孔112b分別包括導電材料(例如，鎳)，所述導電材料被配置成在暴露於約320攝氏度到480攝氏度範圍內的溫度時與相鄰半導體基底材料(例如，矽)形成低電阻率矽化 物。因此，退火製程被配置成從第一半導體基底108及/或像素基底144去除雜質同時形成下部導電層131及上部導電層132。此部分地促使導電接觸件134及/或第一導通孔112a及第二導通孔112b與第一TSV 118及第二TSV 120中的對應者具有良好電連接(例如，歐姆接觸)。由於退火製程具有約410攝氏度的最大溫度，對第一IC晶粒102、第二IC晶粒104及/或像素IC晶粒105內的半導體器件(例如，半導體器件308、光檢測器150等)及/或層的損壞可減輕及/或消除。
在又其它實施例中，可在第一半導體基底108內在與第一TSV 118及/或第二TSV 120橫向偏移的區中形成光檢測器(未示出)。在這類實施例中，可在形成第一TSV 118及第二TSV 120之前及/或之後形成光檢測器。在又其它實施例中，可在形成第一TSV 118及第二TSV 120之前及/或之後但在將第一IC晶粒102接合到第二IC晶粒104之前形成光檢測器。在這類實施例中，在形成光檢測器及導電接觸件134之後且在將另一IC晶粒(例如，像素IC晶粒105)接合到第一IC晶粒102之前執行退火製程。在這類實施例中，在將另一IC晶粒接合到第一IC晶粒102之前形成下部導電層131及/或上部導電層132。
圖18示出形成包括第一IC晶粒及第二IC晶粒的三維(3D)積體電路(IC)的方法1800的框圖，所述第一IC晶粒及第二IC晶粒分別具有離子基底穿孔(TSV)及半導體器件，其中導電接觸件上覆於離子TSV。雖然方法1800被示出和/或描述為 一系列動作或事件，但是應瞭解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，動作可以與所示的不同次序進行，和/或可同時進行。此外，在一些實施例中，所示出的動作或事件可細分成多個動作或事件，其可與其它動作或子動作在不同時間進行或同時進行。在一些實施例中，可省略一些所示出的動作或事件，且可包括其它未示出的動作或事件。
在動作1802處，在第一半導體基底內形成基底穿孔(TSV)。圖5和圖6示出對應於動作1802的一些實施例的橫截面視圖500和橫截面視圖600。
在動作1804處，沿著第一半導體基底的前側形成第一內連線結構。第一內連線結構包括接觸TSV的第一導通孔及第二導通孔。圖7示出對應於動作1804的一些實施例的橫截面圖700。
在動作1806處，將第一內連線結構接合到第二IC晶粒。圖8示出對應於動作1806的一些實施例的橫截面圖800。
在動作1808處，對第一半導體基底的背側執行薄化製程直到暴露出TSV的上表面為止。圖9示出對應於動作1808的一些實施例的橫截面圖900。
在動作1810處，沿著第一半導體基底的背側形成上部介電結構，使得上部介電結構接觸TSV。圖10示出對應於動作1810的一些實施例的截面圖1000。
在動作1812處，在對應TSV上形成導電接觸件，使得導電接觸件延伸穿過上部介電結構。導電接觸件分別包括與第一導 通孔及第二導通孔相同的導電材料(例如，鎳)。圖12到圖15示出對應於動作1812的一些實施例的橫截面視圖1200到橫截面圖1500。
在動作1814處，在像素IC晶粒的像素基底內形成多個光檢測器。圖16示出對應於動作1814的一些實施例的橫截面視圖1600。
在動作1816處，借助於上部介電結構將像素IC晶粒接合到第一半導體基底。圖17示出對應於動作1816的一些實施例的橫截面圖1700。
在動作1818處，對光檢測器及導電接觸件執行退火製程。退火製程沿著第一半導體基底的背側形成上部導電層及/或沿著第一半導體基底的前側形成下部導電層。下部導電層及上部導電層分別包括同一導電材料的矽化物(例如，NiSi)。圖17示出對應於動作1818的一些實施例的橫截面圖1700。
因此，在一些實施例中，本公開涉及一種包括從半導體基底的前側表面延伸到半導體基底的背側表面的離子基底穿孔(TSV)的積體電路(IC)。導電接觸件上覆於離子TSV，且上部導電層設置在離子TSV與導電接觸件之間。導電接觸件包括導電材料，且離子TSV包括半導體材料。上部導電層包括導電材料及半導體材料的矽化物。
在一些實施例中，本申請提供一種包括半導體基底的積體晶片，所述半導體基底具有分別在半導體基底的相對側上的前 側表面及背側表面，其中半導體基底包括：從前側表面延伸到背側表面的第一摻雜溝道區；至少由第一摻雜溝道區定義的第一基底穿孔(TSV)；上覆於半導體基底的背側表面的導電接觸件，其中導電接觸件包括上覆於第一TSV的第一導電層，其中第一導電層包括導電材料；以及在導電接觸件之下的上部導電層，其中上部導電層的上表面與半導體基底的背側表面對準，且其中上部導電層包括導電材料的矽化物。
在上述積體晶片中，所述導電材料為鎳，且所述矽化物為矽化鎳。
在上述積體晶片中，所述上部導電層直接接觸所述第一導電層且直接接觸所述第一摻雜溝道區。
在上述積體晶片中，所述第一摻雜溝道區橫向地包圍所述上部導電層且成杯狀地罩住所述上部導電層的下表面。
在上述積體晶片中，所述導電接觸件更包括：第二導電層，沿著所述第一導電層的上表面延伸；以及第三導電層，沿著所述第二導電層的上表面延伸，其中所述第二導電層設置在所述第一導電層與所述第三導電層之間，且其中所述第一導電層、所述第二導電層以及所述第三導電層分別包括彼此不同的材料。
在上述積體晶片中，更包括：內連線結構，沿著所述半導體基底的所述前側表面設置，其中所述內連線結構包括多個導電線及多個導通孔，其中所述多個導電線及所述多個導通孔定義到所述第一基底穿孔的導電路徑，其中所述多個導通孔包括在所 述第一基底穿孔的側壁之間橫向隔開且包括所述導電材料的第一導通孔。
在上述積體晶片中，更包括：下部導電層，上覆於所述第一導通孔，其中所述下部導電層的下表面與所述半導體基底的所述前側表面對準，且其中所述下部導電層包括所述導電材料的所述矽化物。
在上述積體晶片中，所述下部導電層直接接觸所述第一摻雜溝道區且直接接觸所述第一導通孔。
在上述積體晶片中，所述上部導電層的電阻率在約5微歐釐米到25微歐釐米範圍內。
在一些實施例中，本申請提供一種積體電路(IC)，包括：第一IC晶粒，其包括第一半導體基底及在第一半導體基底之下的第一內連線結構，其中第一內連線結構包括多個第一導電線，其中第一導電線分別包括第一導電材料；在第一IC晶粒下方的第二IC晶粒，其中第二IC晶粒包括第二半導體基底及上覆於第二半導體基底的第二內連線結構；且其中第一IC晶粒及第二IC晶粒在第一內連線結構與第二內連線結構之間的接合介面處接觸；在第二半導體基底上的多個半導體器件；在第一半導體基底內且通過第一內連線結構電耦合到第二內連線結構的第一基底通孔(TSV)，其中第一TSV及第一半導體基底由半導體材料構成；上覆於第一半導體基底的第一導電接觸件，其中第一導電接觸件包括不同於第一導電材料的第二導電材料；以及設置在第一導電接 觸件與第一TSV之間的第一上部導電層，其中第一上部導電層包括分別不同於第一導電材料及第二導電材料的第三導電材料。
在上述積體電路中，所述第三導電材料包括所述半導體材料及所述第二導電材料的矽化物。
在上述積體電路中，所述第一導電材料包括銅及/或鋁，所述第二導電材料包括鎳，所述第三導電材料包括矽化鎳，以及所述半導體材料包括矽。
在上述積體電路中，所述第一基底穿孔包括被外部區包圍的內部區，其中所述內部區包括第一摻雜類型且所述外部區包括與所述第一摻雜類型相反的第二摻雜類型，其中所述第一導電接觸件橫向地設置在所述內部區的相對側壁之間。
在上述積體電路中，所述第一上部導電層設置在所述內部區的所述相對側壁之間，其中所述第一上部導電層與所述外部區橫向偏移非零距離。
在上述積體電路中，更包括：像素積體電路晶粒，上覆於所述第一積體電路晶粒，其中所述像素積體電路晶粒包括像素基底以及沿著所述像素基底的前側表面設置的上部內連線結構；多個光檢測器，設置在所述像素基底內，其中所述多個光檢測器包括第一摻雜類型；以及其中所述第一基底穿孔包括摻雜溝道區，其中所述摻雜溝道區從所述第一半導體基底的底部表面延伸到所述第一半導體基底的頂部表面，且其中所述摻雜溝道區包括所述第一摻雜類型。
在上述積體電路中，更包括：第二基底穿孔，位於所述第一半導體基底內且通過所述第一內連線結構電耦合到所述第二內連線結構，其中所述第二基底穿孔包括所述半導體材料，其中所述第二基底穿孔包括包含第一摻雜類型的第一摻雜溝道區；第二導電接觸件，上覆於所述第二基底穿孔，其中所述第二導電接觸件包括所述第二導電材料；第二上部導電層，設置在所述第二基底穿孔與所述第二導電接觸件之間，其中所述第二上部導電層包括所述第三導電材料且橫向地設置在所述第一摻雜溝道區的側壁之間；以及其中所述第一基底穿孔包括被外部區橫向包圍的內部區，其中所述內部區包括第二摻雜類型且所述外部區包括所述第一摻雜類型，其中所述第一摻雜類型與所述第二摻雜類型相反，且其中所述第一上部導電層在所述內部區的側壁之間橫向隔開。
在一些實施例中，本申請提供一種用於形成積體電路(IC)的方法，所述方法包括對第一半導體基底的前側表面執行第一離子植入製程以形成從前側表面延伸到第一半導體基底中的第一摻雜溝道區，其中第一半導體基底包括半導體材料；沿著第一半導體基底的前側表面形成第一內連線結構；從第一半導體基底的背側表面薄化第一半導體基底直到暴露出第一摻雜溝道區為止，其中背側表面與前側表面相對；在第一半導體基底的背側表面上形成上覆於且電耦合到第一摻雜溝道區的導電接觸件，其中導電接觸件包括導電材料；以及執行退火製程以在第一半導體基 底內形成上部導電層，其中上部導電層包括半導體材料及導電材料的矽化物。
在上述用於形成積體電路的方法中，形成所述導電接觸件包括：沿著所述第一半導體基底的所述背側表面形成上部介電結構；蝕刻所述上部介電結構，以在所述第一摻雜溝道區上方定義接觸開口；執行第一沉積製程，以在所述上部介電結構以及所述第一摻雜溝道區上方定義第一導電層，其中所述第一導電層至少部分地填充所述接觸開口，其中所述第一導電層包括所述導電材料；執行第二沉積製程，以在所述第一導電層上方定義第二導電層，其中所述第二導電層至少部分地填充所述接觸開口；執行第三沉積製程，以在所述第二導電層上方定義第三導電層，其中所述第三導電層填充所述接觸開口的剩餘部分，其中所述第二導電層以及所述第三導電層分別包括與所述導電材料不同的材料；以及對所述第一導電層、所述第二導電層以及所述第三導電層執行平坦化製程直到達到所述上部介電結構為止，由此定義所述導電接觸件。
在上述用於形成積體電路的方法中，更包括：在像素基底內形成多個光檢測器；將所述像素基底接合到所述第一半導體基底；以及其中在將所述像素基底接合到所述第一半導體基底之後執行所述退火製程，其中在將所述導電接觸件以及所述光檢測器暴露於反應性物質的同時執行所述退火製程。
在上述用於形成積體電路的方法中，所述退火製程達到 約410攝氏度的最大溫度。
前文概述若干實施例的特徵以使本領域的技術人員可更好地理解本公開的各個方面。本領域的技術人員應瞭解，他們可以輕易地將本公開用作設計或修改用於實現本文中所引入的實施例的相同目的和/或達成相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，此類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代和更改。
100:三維積體電路
102:第一積體電路(IC)晶粒
104:第二積體電路(IC)晶粒
105:像素積體電路(IC)晶粒
106:第一內連線結構
108:第一半導體基底
108b:背側
108f:前側
110:第一內連線介電結構
112a:第一導通孔
112b:第二導通孔
114、146:導電線
116:溝道控制接觸件
118:第一基底穿孔(TSV)
120:第二基底穿孔(TSV)
122:第一摻雜溝道區
124:隔離結構
126:第二摻雜溝道區
128:第三摻雜溝道區
130:上部介電結構
131:下部導電層
132:上部導電層
134:導電接觸件
136:第一導電層
138:第二導電層
140:第三導電層
141:上部內連線結構
142:上部內連線介電結構
144:像素基底
148:導通孔
150:光檢測器

Claims (10)

  1. 一種積體晶片，包括：半導體基底，具有分別在所述半導體基底的相對側上的前側表面及背側表面，其中所述半導體基底包括從所述前側表面延伸到所述背側表面的第一摻雜溝道區；第一基底穿孔，至少由所述第一摻雜溝道區定義；導電接觸件，上覆於所述半導體基底的所述背側表面，其中所述導電接觸件包括上覆於所述第一基底穿孔的第一導電層，其中所述第一導電層包括導電材料；上部導電層，位於所述導電接觸件之下，其中所述上部導電層的上表面與所述半導體基底的所述背側表面對準，且其中所述上部導電層包括所述導電材料的矽化物；以及內連線結構，沿著所述半導體基底的所述前側表面設置，其中所述內連線結構包括多個導電線及多個導通孔。
  2. 如申請專利範圍第1項所述的積體晶片，其中所述上部導電層直接接觸所述第一導電層且直接接觸所述第一摻雜溝道區。
  3. 如申請專利範圍第1項所述的積體晶片，其中所述第一摻雜溝道區橫向地包圍所述上部導電層且成杯狀地罩住所述上部導電層的下表面。
  4. 如申請專利範圍第1項所述的積體晶片，其中：所述多個導電線及所述多個導通孔定義到所述第一基底穿孔的導電路徑，其中所述多個導通孔包括在所述第一基底穿孔的側壁之間橫向隔開且包括所述導電材料的第一導通孔；以及 所述積體晶片更包括：下部導電層，上覆於所述第一導通孔，其中所述下部導電層的下表面與所述半導體基底的所述前側表面對準，且其中所述下部導電層包括所述導電材料的所述矽化物。
  5. 一種積體電路，包括：第一積體電路晶粒，包括第一半導體基底及位於所述第一半導體基底之下的第一內連線結構，其中所述第一內連線結構包括多個第一導電線，其中所述多個第一導電線分別包括第一導電材料；第二積體電路晶粒，位於所述第一積體電路晶粒下方，其中所述第二積體電路晶粒包括第二半導體基底及上覆於所述第二半導體基底的第二內連線結構；以及其中所述第一積體電路晶粒及所述第二積體電路晶粒在所述第一內連線結構與所述第二內連線結構之間的接合介面處接觸；多個半導體器件，位於所述第二半導體基底上；第一基底穿孔，位於所述第一半導體基底內且通過所述第一內連線結構電耦合到所述第二內連線結構，其中所述第一基底穿孔以及所述第一半導體基底由半導體材料構成；第一導電接觸件，上覆於所述第一半導體基底，其中所述第一導電接觸件包括不同於所述第一導電材料的第二導電材料；以及第一上部導電層，設置在所述第一導電接觸件與所述第一基底穿孔之間，其中所述第一上部導電層包括分別不同於所述第一導電材料及所述第二導電材料的第三導電材料。
  6. 如申請專利範圍第5項所述的積體電路，其中所述第一基底穿孔包括被外部區包圍的內部區，其中所述內部區包括第一摻雜類型且所述外部區包括與所述第一摻雜類型相反的第二摻雜類型，其中所述第一導電接觸件橫向地設置在所述內部區的相對側壁之間。
  7. 如申請專利範圍第5項所述的積體電路，更包括：像素積體電路晶粒，上覆於所述第一積體電路晶粒，其中所述像素積體電路晶粒包括像素基底以及沿著所述像素基底的前側表面設置的上部內連線結構；多個光檢測器，設置在所述像素基底內，其中所述多個光檢測器包括第一摻雜類型；以及其中所述第一基底穿孔包括摻雜溝道區，其中所述摻雜溝道區從所述第一半導體基底的底部表面延伸到所述第一半導體基底的頂部表面，且其中所述摻雜溝道區包括所述第一摻雜類型。
  8. 如申請專利範圍第5項所述的積體電路，更包括：第二基底穿孔，位於所述第一半導體基底內且通過所述第一內連線結構電耦合到所述第二內連線結構，其中所述第二基底穿孔包括所述半導體材料，其中所述第二基底穿孔包括包含第一摻雜類型的第一摻雜溝道區；第二導電接觸件，上覆於所述第二基底穿孔，其中所述第二導電接觸件包括所述第二導電材料；第二上部導電層，設置在所述第二基底穿孔與所述第二導電接觸件之間，其中所述第二上部導電層包括所述第三導電材料且橫向地設置在所述第一摻雜溝道區的側壁之間；以及 其中所述第一基底穿孔包括被外部區橫向包圍的內部區，其中所述內部區包括第二摻雜類型且所述外部區包括所述第一摻雜類型，其中所述第一摻雜類型與所述第二摻雜類型相反，且其中所述第一上部導電層在所述內部區的側壁之間橫向隔開。
  9. 一種用於形成積體電路的方法，所述方法包括：對第一半導體基底的前側表面執行第一離子植入製程，以形成從所述前側表面延伸到所述第一半導體基底中的第一摻雜溝道區，其中所述第一半導體基底包括半導體材料；沿著所述第一半導體基底的所述前側表面形成第一內連線結構；從所述第一半導體基底的背側表面薄化所述第一半導體基底，直到暴露出所述第一摻雜溝道區為止，其中所述背側表面與所述前側表面相對；在所述第一半導體基底的所述背側表面上形成上覆於且電耦合到所述第一摻雜溝道區的導電接觸件，其中所述導電接觸件包括導電材料；以及執行退火製程，以在所述第一半導體基底內形成上部導電層，其中所述上部導電層包括所述半導體材料以及所述導電材料的矽化物。
  10. 如申請專利範圍第9項所述的用於形成積體電路的方法，更包括：在像素基底內形成多個光檢測器；將所述像素基底接合到所述第一半導體基底；以及其中在將所述像素基底接合到所述第一半導體基底之後 執行所述退火製程，其中在將所述導電接觸件以及所述光檢測器暴露於反應性物質的同時執行所述退火製程。
TW109111950A 2019-08-29 2020-04-09 積體晶片、積體電路及其形成方法 TWI762901B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962893333P 2019-08-29 2019-08-29
US62/893,333 2019-08-29
US16/724,744 2019-12-23
US16/724,744 US11398516B2 (en) 2019-08-29 2019-12-23 Conductive contact for ion through-substrate via

Publications (2)

Publication Number Publication Date
TW202109750A TW202109750A (zh) 2021-03-01
TWI762901B true TWI762901B (zh) 2022-05-01

Family

ID=74680131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111950A TWI762901B (zh) 2019-08-29 2020-04-09 積體晶片、積體電路及其形成方法

Country Status (3)

Country Link
US (1) US11398516B2 (zh)
CN (1) CN112447667A (zh)
TW (1) TWI762901B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190766A (ja) * 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、製造方法、撮像素子、および電子機器
KR102633136B1 (ko) * 2019-01-10 2024-02-02 삼성전자주식회사 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치
US11664364B2 (en) 2021-03-25 2023-05-30 Nanya Technology Corporation Semiconductor device with through semiconductor via and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
TWI530993B (zh) * 2013-03-13 2016-04-21 台灣積體電路製造股份有限公司 堆疊式半導體裝置及成型堆疊式半導體裝置之方法
US9412681B2 (en) * 2011-12-09 2016-08-09 Ipdia Interposer device
TWI575694B (zh) * 2015-08-20 2017-03-21 台灣積體電路製造股份有限公司 三維積體電路結構及其製造方法
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299732B2 (en) 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
US9620601B2 (en) 2014-07-01 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures and methods of forming the same
US10672934B2 (en) 2017-10-31 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
US10867891B2 (en) * 2018-10-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Ion through-substrate via

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8263439B2 (en) * 2008-12-01 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US9412681B2 (en) * 2011-12-09 2016-08-09 Ipdia Interposer device
TWI530993B (zh) * 2013-03-13 2016-04-21 台灣積體電路製造股份有限公司 堆疊式半導體裝置及成型堆疊式半導體裝置之方法
TWI575694B (zh) * 2015-08-20 2017-03-21 台灣積體電路製造股份有限公司 三維積體電路結構及其製造方法

Also Published As

Publication number Publication date
TW202109750A (zh) 2021-03-01
US20210066378A1 (en) 2021-03-04
US11398516B2 (en) 2022-07-26
CN112447667A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
TWI717068B (zh) 積體電路及其形成方法
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
TWI722060B (zh) 堆疊式單光子雪崩二極體影像感測器及其形成方法
US8022493B2 (en) Image sensor and manufacturing method thereof
TWI762901B (zh) 積體晶片、積體電路及其形成方法
US10510912B2 (en) Image sensor device and method
CN107026184B (zh) 集成晶片结构及其形成方法
US8313977B2 (en) Image sensor and method for manufacturing the same
TWI723662B (zh) 影像感測器、像素感測器與其形成方法
TW201715683A (zh) 積體電路及其製造方法
US20240213284A1 (en) Imaging device
US20240170524A1 (en) Conductive contact for ion through-substrate via
CN104051329A (zh) 用于堆叠器件的互连结构和方法
US12040336B2 (en) Semiconductor imaging device having improved dark current performance
TW202042383A (zh) 影像感測器及其形成方法
KR20100078111A (ko) 이미지센서 및 그 제조방법
US10811315B2 (en) Method for producing a through semiconductor via connection
TWI839069B (zh) 影像感測器及其形成方法