TWI762479B - Ddr相容非同步記憶體模組、系統與操作記憶體模組的方法 - Google Patents

Ddr相容非同步記憶體模組、系統與操作記憶體模組的方法 Download PDF

Info

Publication number
TWI762479B
TWI762479B TW106112447A TW106112447A TWI762479B TW I762479 B TWI762479 B TW I762479B TW 106112447 A TW106112447 A TW 106112447A TW 106112447 A TW106112447 A TW 106112447A TW I762479 B TWI762479 B TW I762479B
Authority
TW
Taiwan
Prior art keywords
data
memory
memory module
volatile
memory controller
Prior art date
Application number
TW106112447A
Other languages
English (en)
Other versions
TW201743219A (zh
Inventor
林璇渶
張牧天
牛迪民
鄭宏忠
金寅東
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201743219A publication Critical patent/TW201743219A/zh
Application granted granted Critical
Publication of TWI762479B publication Critical patent/TWI762479B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0879—Burst mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

一種方法包括：在主機記憶體控制器與記憶體模組之間提供雙倍資料速率介面；以及在所述主機記憶體控制器與所述記憶體模組之間提供訊息介面。所述記憶體模組包括非揮發性記憶體及動態隨機存取記憶體，所述動態隨機存取記憶體被配置成所述非揮發性記憶體的動態隨機存取記憶體快取。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述記憶體模組的非揮發性記憶體控制器非同步地存取，且儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。

Description

DDR相容非同步記憶體模組、系統與操作記憶體模組的方法 [相關申請案的交叉參考]
本申請案主張於2016年6月8日提出申請的序列號為第62/347,569號的美國臨時專利申請案、於2016年7月29日提出申請的序列號為第62/368,806號的美國臨時專利申請案及於2016年8月5日提出申請的序列號為第62/371,588號的美國臨時專利申請案的權利及優先權，所述各美國臨時專利申請案的揭露內容全文併入本案供參考。
本發明大體而言是有關於記憶體系統，更具體而言，是有關於一種操作雙倍資料速率(double data rate，DDR)相容非同步記憶體模組的系統與方法。
非揮發性雙列直插記憶體模組(non-volatile dual in-line memory module，NVDIMM)可含有各種媒體類型或各種媒體類型的混合，媒體類型包括非揮發性記憶體(例如，反及快閃記憶體) 及傳統動態隨機存取記憶體(dynamic random-access memory，DRAM)。非揮發性雙列直插記憶體模組可插入至雙列直插記憶體模組插槽中且對主機記憶體控制器而言呈現為標準第四代雙倍資料速率同步動態隨機存取記憶體(synchronous DRAM，SDRAM)記憶體模組。非揮發性雙列直插記憶體模組介面是第四代雙倍資料速率擴展記憶體介面，其容許主機電腦與記憶體模組經由第四代雙倍資料速率記憶體通道進行非同步通訊。非揮發性雙列直插記憶體模組可與另一標準第四代雙倍資料速率雙列直插記憶體模組共享第四代雙倍資料速率記憶體通道。
非揮發性雙列直插記憶體模組介面是針對包括一或多個高容量非揮發性記憶體的記憶體映射非揮發性雙列直插記憶體模組進行最佳化。非揮發性雙列直插記憶體模組可為具有非揮發性容量的記憶體通道裝置，其用作可定址的記憶體而非用作儲存裝置。目前的工作重點在於在現有的第四代雙倍資料速率系列記憶體系統上提供非揮發性雙列直插記憶體模組的反向相容性。
根據一個實施例，一種方法包括：在主機記憶體控制器與記憶體模組之間提供雙倍資料速率介面，所述記憶體模組包括非揮發性記憶體及動態隨機存取記憶體，所述動態隨機存取記憶體被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；以及在所述主機記憶體控制器與所述記憶體模組之間提供訊息介面。所述記憶體模組的所述非揮發性記憶體與所述動態隨機存取 記憶體二者耦接至資料緩衝器及暫存時鐘驅動器(registering clock driver，RCD)，所述暫存時鐘驅動器包括控制及位址(control and address，CA)緩衝器。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述記憶體模組的非揮發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
根據另一實施例，一種記憶體模組包括：非揮發性記憶體；非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料緩衝器；暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器；以及至主機記憶體控制器的雙倍資料速率介面及訊息介面。所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介 面的控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述非揮發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
根據再一實施例，一種記憶體系統包括：主機記憶體控制器；記憶體模組；雙倍資料速率介面，建立於所述主機記憶體控制器與所述記憶體模組之間，其中所述雙倍資料速率介面包括資料匯流排以及控制及位址(CA)匯流排；以及訊息介面，建立於所述主機記憶體控制器與所述記憶體模組之間。所述記憶體模組包括：非揮發性記憶體；非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料緩衝器；以及暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器。所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述非揮 發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
現將參照附圖來更具體地闡述並在申請專利範圍中指出以上及其他較佳特徵(包括實施方案的各種新穎細節及事件組合)。應理解，示出本文所述特定系統及方法僅用於說明而非用於限制。如熟習此項技術者所應理解，在各種各樣的諸多實施例中均可採用本文所述原理及特徵，而此並不背離本發明的範圍。
101、201a、201b:非揮發性雙列直插記憶體模組
110、210:非揮發性記憶體
111a:動態隨機存取記憶體
111b:動態隨機存取記憶體/動態隨機存取記憶體快取
211a:背側動態隨機存取記憶體快取
211b:前側動態隨機存取記憶體快取
220:非揮發性記憶體/快取控制器
221:非揮發性記憶體控制器
230:資料緩衝器
231:暫存時鐘驅動器
301a、301b:E+RD命令
311a:擴展位址與標簽匹配
311b:擴展位址與標簽不匹配
312、313:快取資料
315、401、502、601:交易叢發命令
320:讀取ID/訊息封包
321:資料
402:內部操作命令
410:內部操作請求
411:內部操作許可
412、512、613:狀態
420、520:訊息封包
501:清除命令
612:所請求資料
701:讀取狀態命令
712:狀態/返回封包狀態
tRL:預定時間
801、802、803、804:操作
作為本說明書的一部分而包括在內的各個附圖說明當前較佳的實施例，且與以上所給出的大體說明及以下所給出的對較佳實施例的詳細說明一起用於闡釋及教示本文所述原理。
圖1A示出根據一個實施例的被配置成以直接模式運作的示例性非揮發性雙列直插記憶體模組。
圖1B示出根據一個實施例的被配置成以快取模式運作的示例性非揮發性雙列直插記憶體模組。
圖2A示出根據一個實施例的包括背側動態隨機存取記憶體快取的非揮發性雙列直插記憶體模組的實例。
圖2B示出根據一個實施例的包括前側動態隨機存取記憶體快取的非揮發性雙列直插記憶體模組的實例。
圖3示出根據一個實施例的示例性快速快取讀取命令的時序 圖。
圖4示出根據一個實施例的示例性內部操作命令的時序圖。
圖5示出根據一個實施例的示例性清除命令的時序圖。
圖6示出根據一個實施例的示例性交易叢發(TB)命令的時序圖。
圖7示出根據一個實施例的示例性讀取狀態(RS)命令的時序圖。
圖8是根據一個實施例的提供儲存於記憶體模組中的資料的示例性流程圖。
各個圖未必是按比例繪製，且出於說明目的，在所有圖中具有相似結構或功能的元件一般是由相同的參考編號表示。各個圖僅旨在方便闡述本文所述各種實施例。各個圖並不闡述本文所揭露教示內容的每一個態樣且並不限制申請專利範圍的範圍。
本文所揭露的特徵及教示內容中的每一者可單獨使用或結合其他特徵及教示內容來使用以提供一種操作雙倍資料速率(DDR)相容非同步記憶體模組的系統與方法。參照附圖更詳細地闡述代表性實例，所述代表性實例單獨地使用及組合地使用該些附加特徵及教示內容中的諸多特徵及教示內容。此詳細說明僅旨在教示熟習此項技術者關於實踐本教示內容的態樣的進一步細節而並非旨在限制申請專利範圍的範圍。因此，在本詳細說明中以上所揭露特徵的各種組合可能未必是在最廣泛意義上實踐本教 示內容所必需的，而是相反僅是為了具體闡述本教示內容的代表性實例而教示。
在以下說明中，僅出於闡釋目的而闡述特定術語以提供對本發明的透徹理解。然而，對於熟習此項技術者而言將顯而易見，該些特定細節並非是實踐本發明的教示內容所必需的。
本文中的詳細說明的某些部分是以演算法及對電腦記憶體內的資料位元進行的運算的符號表示法來展現。該些演算法描述及表示法被熟習資料處理技術的技術人員用於向其他熟習此項技術者有效地傳達其工作的實質。演算法在此處且一般而言均被視作能得到所期望結果的步驟的自洽序列(self-consistent sequence)。所述步驟需要對物理量進行物理調處。通常(儘管未必必需)，該些量會呈現能夠被儲存、傳遞、組合、比較、及以其他方式被調處的電性訊號或磁性訊號的形式。業已證明，主要出於通用的原因，將該些訊號稱作位元、值、元素、符號、字元、項、數字等有時是方便的。
然而，應記住，該些用語中的所有者及所有相似用語皆欲與適宜的物理量相關聯且僅作為應用於該些量的便利標簽。除非藉由閱讀以下論述顯而易見地另有具體說明，否則應知在本說明通篇中，使用例如「處理(processing)」、「計算(computing)」、「運算(calculating)」、「判斷(determining)」、「顯示(displaying)」等用語進行的論述是指電腦系統或相似電子計算裝置的動作及處理，所述電腦系統或相似電子計算裝置調處在電腦系統的暫存器 及記憶體內被表示為物理(電子)量的資料並將所述資料轉換成在電腦系統記憶體或暫存器或者其他此類資訊儲存裝置、資訊傳輸裝置或資訊顯示裝置內被相似地表示為物理量的其他資料。
本文中所展現的演算法並非固有地有關於任何特定電腦或其他設備。可根據本文中的教示內容將各種通用系統、電腦伺服器、或個人電腦與程式一起使用，或者構建更專門的設備來執行所需方法步驟可被證明是方便的。該些系統中的各種系統的所需結構將自以下說明顯而易見。應知，可使用各種程式化語言來實作本文所述發明的教示內容。
此外，代表性實例及附屬請求項的各個特徵可以並未具體地及明確地枚舉的方式加以組合以提供本教示內容的額外的有用實施例。亦應明確注意，出於原始揭露內容的目的以及出於限制所主張主題的目的，所有值範圍或對實體的群組的指示均揭露每個可能的中間值或中間實體。亦應明確注意，圖中所示各組件的尺寸及形狀被設計成有助於理解如何實踐本教示內容，而並非旨在限制實例中所示尺寸及形狀。
根據一個實施例，非揮發性雙列直插記憶體模組(NVDIMM)可包括一或多個非揮發性記憶體(例如，快閃記憶體)以及標準動態隨機存取記憶體。非揮發性雙列直插記憶體模組可被配置以各種模式運作，例如但不限於直接模式及快取模式。本發明為操作非揮發性雙列直插記憶體模組及改善非揮發性雙列直插記憶體模組的延遲提供支援。具體而言，本發明提供包 括記憶體命令及控制操作的用於以快取模式操作非揮發性雙列直插記憶體模組的詳細協定。
圖1A示出根據一個實施例的被配置成以直接模式運作的示例性非揮發性雙列直插記憶體模組。當非揮發性雙列直插記憶體模組101被配置成以直接模式運作時，主機電腦的記憶體控制器可直接對非揮發性雙列直插記憶體模組101的動態隨機存取記憶體111a及非揮發性記憶體110二者進行存取。在一個實施例中，動態隨機存取記憶體111a及非揮發性記憶體110可在不同的位址空間中進行定址。舉例而言，非揮發性記憶體110可藉由階級位址0-3進行定址，而動態隨機存取記憶體111a可視需要藉由階級位址4-7進行定址。非揮發性雙列直插記憶體模組101的可用記憶體空間可對應於動態隨機存取記憶體與非揮發性記憶體的記憶體容量之和。
圖1B示出根據一個實施例的被配置成以快取模式運作的示例性非揮發性雙列直插記憶體模組。在快取模式中，非揮發性雙列直插記憶體模組101的非揮發性記憶體110可藉由共用階級位址0-3進行定址。然而，非揮發性雙列直插記憶體模組101的動態隨機存取記憶體111b是不可直接定址的，而是可被配置成用作非揮發性雙列直插記憶體模組101的非揮發性記憶體110的快取。由於動態隨機存取記憶體快取111b被配置成非揮發性雙列直插記憶體模組101的非揮發性記憶體110的快取，因此對主機記憶體控制器而言，動態隨機存取記憶體快取111b可為透明的。
在一個實施例中，非揮發性雙列直插記憶體模組的序列存在檢測(serial presence detect，SPD)可含有關於非揮發性雙列直插記憶體模組可支援的模式的資訊，且記憶體控制器可在系統初始化期間接收所述資訊。如果非揮發性雙列直插記憶體模組可僅支援一種模式，則所述記憶體控制器在非揮發性雙列直插記憶體模組所支援的模式中對非揮發性雙列直插記憶體模組進行配置。如果非揮發性雙列直插記憶體模組支援直接模式及快取模式二者，則記憶體控制器可針對特定模式對非揮發性雙列直插記憶體模組進行配置。
非揮發性雙列直插記憶體模組的操作模式可以各種方式進行配置。在一個實施例中，記憶體控制器可發送模式暫存器設定(mode register set，MRS)命令來對非揮發性雙列直插記憶體模組的模式暫存器進行配置。在此種情形中，模式暫存器含有規定直接模式或快取模式的欄位。在另一實施例中，記憶體控制器可對與非揮發性雙列直插記憶體模組上的特殊功能暫存器對應的特定記憶體位址進行寫入。在此種情形中，所述特殊功能暫存器含有規定直接模式或快取模式的欄位。
根據某些實施例，本非揮發性雙列直插記憶體模組101的動態隨機存取記憶體快取111b可實作為背側動態隨機存取記憶體快取或前側動態隨機存取記憶體快取。圖2A示出根據一個實施例的包括背側動態隨機存取記憶體快取的非揮發性雙列直插記憶體模組的實例。非揮發性雙列直插記憶體模組201a包括非揮發性 記憶體210、背側動態隨機存取記憶體快取211a及非揮發性記憶體/快取控制器220。非揮發性雙列直插記憶體模組201a的資料緩衝器230經由資料(DQ)匯流排提供由主機記憶體控制器(圖中未示出)請求的資料或非揮發性雙列直插記憶體模組201a的狀態。非揮發性雙列直插記憶體模組201a的暫存時鐘驅動器(RCD)231提供控制及位址(CA)緩衝器，所述控制及位址(CA)緩衝器產生發送至資料緩衝器230的命令序列。
背側動態隨機存取記憶體快取211a耦接至非揮發性記憶體/快取控制器220且可經由非揮發性記憶體/快取控制器220接收來自資料緩衝器230的資料及來自暫存時鐘驅動器231的控制及位址。此會禁止藉由主機記憶體控制器來對背側動態隨機存取記憶體快取211a進行直接存取。主機記憶體控制器可以直接模式對背側動態隨機存取記憶體快取211a進行存取，但無法以快取模式對背側動態隨機存取記憶體快取211a進行直接存取。對背側動態隨機存取記憶體快取211a進行的存取將需要進行交握(handshaking)，從而導致存取時間較對動態隨機存取記憶體進行傳統存取的時間長(例如，長15奈秒(ns))。
圖2B示出根據一個實施例的包括前側動態隨機存取記憶體快取的非揮發性雙列直插記憶體模組的實例。非揮發性雙列直插記憶體模組201b包括非揮發性記憶體210、前側動態隨機存取記憶體快取211b、以及非揮發性記憶體控制器221。非揮發性雙列直插記憶體模組201b的資料緩衝器230對經由資料(DQ) 匯流排而往來於主機記憶體控制器(圖中未示出)進行傳送的資料進行緩衝。非揮發性雙列直插記憶體模組201b的暫存時鐘驅動器(RCD)231是控制及位址(CA)緩衝器，其產生發送至資料緩衝器230的命令序列。
相較於圖2A所示非揮發性雙列直插記憶體模組201a的背側動態隨機存取記憶體快取211a，非揮發性雙列直插記憶體模組201b的前側動態隨機存取記憶體快取211b可由主機記憶體控制器直接存取。此種操作模式在本文中稱為快取模式。對前側動態隨機存取記憶體快取211b進行的快取模式存取不需要交握開銷(handshaking overhead)，從而使對前側動態隨機存取記憶體快取211b進行的存取如對傳統動態隨機存取記憶體進行的存取一樣快。
本發明提供操作非揮發性雙列直插記憶體模組、特別是在快取模式中操作非揮發性雙列直插記憶體模組的各種命令。在快取模式中用於非揮發性雙列直插記憶體模組的此種命令的實例包括但不限於：快速快取讀取命令、內部操作命令、清除命令、交易叢發命令、及讀取狀態命令。
快速快取讀取命令使得能夠對動態隨機存取記憶體快取進行低延遲快取存取。內部操作命令容許非揮發性雙列直插記憶體模組在不與主機記憶體控制器發生衝突的情況下執行內部操作。非揮發性記憶體控制器221可包括寫入緩衝器(例如，靜態隨機存取記憶體(static random access memory，SRAM))。對於進 入的寫入命令而言，寫入資料首先被儲存於非揮發性記憶體控制器221的寫入緩衝器中，且非揮發性記憶體控制器221將來自寫入緩衝器的資料寫入至動態隨機存取記憶體快取或寫入至非揮發性記憶體210。清除命令容許主機記憶體控制器指令非揮發性雙列直插記憶體模組清除非揮發性記憶體控制器221的寫入緩衝器及/或動態隨機存取記憶體快取。清除命令確保儲存於揮發性區(即，寫入緩衝器)中的資料被寫入至非揮發性區以使得資料變為持久性的。除非另有明確說明，否則本文所指的動態隨機存取記憶體快取可指代圖2B所示前側動態隨機存取記憶體快取。動態隨機存取記憶體快取與前側動態隨機存取記憶體快取在本文中可通用，此並不背離本發明的範圍。
根據一個實施例，快速快取讀取命令容許主機記憶體控制器對動態隨機存取記憶體快取進行快速存取，而不會引起交握開銷。表一是示出根據一個實施例的示例性快速快取讀取命令的定義的表。快速快取讀取命令包括在第一個時鐘循環中發出的擴展(extended，E)命令以及隨後在第二個時鐘循環中發出的動態隨機存取記憶體讀取(read，RD)命令。
Figure 106112447-A0305-02-0015-1
圖3示出根據一個實施例的示例性快速快取讀取命令的時序圖。利用E+RD命令的組合，主機記憶體控制器可在固定的動態隨機存取記憶體延遲之後獲得資料及標簽，其中固定的動態隨機存取記憶體延遲具有與標準第四代雙倍資料速率介面相同的延遲或相似的延遲。在接收E+RD命令之後，非揮發性記憶體控制器(例如，圖2B所示非揮發性記憶體控制器221)可在訊息(MSG)引腳上張貼標簽。根據一個實施例，主機記憶體控制器可檢查標簽以辨識與快速快取讀取命令相關聯的資料及加載於資料匯流排DQ上的資料是否是快取資料。主機記憶體控制器或非揮發性記憶體控制器可具有快取管理邏輯。根據一個實施例，快取管理邏輯可檢查標簽以判斷是快取命中還是快取未中。當主機記憶體控制器發出讀取請求時，主機記憶體控制器持續追蹤位址及對應的標簽。當讀取資料返回時，主機記憶體控制器可使用所返回的標簽來將標簽與未決讀取請求進行匹配。舉例而言，如果標簽指示快取命中，則主機記憶體控制器確定加載於資料匯流排DQ上的資料有效，否則主機記憶體控制器確定標簽指示快取未中並確定加載於資料匯流排DQ上的資料無效。在快取未中的情形中，主機記憶體控制器可忽略DQ匯流排上的資料。
在經由控制及位址匯流排接收E+RD命令之後，非揮發性記憶體控制器在內部檢查與快速快取讀取請求相關聯的標簽。所述標簽可儲存於非揮發性雙列直插記憶體模組上的記憶體(例如，動態隨機存取記憶體)的單獨區塊中。主機記憶體控制器可 產生擴展位址(extended address，EA)，且非揮發性記憶體控制器可對擴展位址進行解碼並執行標簽匹配。如果擴展位址(EA)與標簽匹配(例如，311a)，則非揮發性記憶體控制器確定其為快取命中且不進行任何操作。在此種情形中，快取管理邏輯可自資料緩衝器230上的動態隨機存取記憶體快取加載快取資料312，且資料緩衝器230自動地將資料放置於資料匯流排DQ上。主機記憶體控制器可自資料緩衝器230同步地擷取快取資料。可利用錯誤糾正碼(error-correcting code，ECC)保護(例如，循環冗贅檢查(cyclic redundancy check，CRC)或奇偶校驗)來進行DQ匯流排處的封包完整性保護。如果擴展位址與標簽不匹配(例如，311b)，則非揮發性記憶體控制器判斷其為快取未中，並將儲存於非揮發性記憶體中的所請求的資料加載至資料緩衝器230。
根據一個實施例，擴展命令中包括的讀取ID(read ID，RID)(例如，A0-A9)用於辨識讀取請求與來自非揮發性記憶體的讀取資料之間的關係。讀取ID可以各種方式產生。在一個實施例中，主機記憶體控制器可以顯式方式產生讀取ID。在此種情形中，如表一所示，讀取ID以顯式方式在E命令中自主機記憶體控制器遞送至非揮發性雙列直插記憶體模組。在另一實施例中，主機記憶體控制器及非揮發性雙列直插記憶體模組二者可端視讀取命令的類型而以顯式方式產生讀取ID。在再一實施例中，主機記憶體控制器及非揮發性雙列直插記憶體模組均不以顯式方式產生讀取ID。而是，主機記憶體控制器與非揮發性雙列直插記憶體模 組對讀取ID機制達成共識並遵循所述讀取ID機制。在經過初始化期間的同步之後，主機記憶體控制器與非揮發性雙列直插記憶體模組可對同一封包分別產生相同的讀取ID。讀取ID可經由回饋通道中的其他引腳(例如，訊息引腳)來遞送。
在快取未中之後的操作可為非同步的。舉例而言，非揮發性雙列直插記憶體模組在資料就緒時使用Read_Ready(讀取就緒)訊號非同步地通知主機記憶體控制器。Read_Ready訊號是非同步信號，其未必與資料匯流排DQ上的資料信號對齊。Read_Ready信號可經由特定的引腳(或多個引腳)進行遞送以指示資料已準備好被主機記憶體控制器讀取。在主機記憶體控制器接收Read_Ready訊號之後，主機記憶體控制器發出交易叢發(TB)命令315且可在資料匯流排上讀取儲存於非揮發性記憶體中的資料。因應於交易叢發命令315，非揮發性雙列直插記憶體模組將儲存於非揮發性記憶體中的所請求的資料加載於DQ引腳上以及將讀取ID加載於訊息引腳中。加載於訊息引腳上的讀取ID 320用於辨識DQ引腳上的資料321對應於由E+RD命令301b所請求的資料。
由於主機記憶體控制器與非揮發性記憶體控制器二者能夠控制對動態隨機存取記憶體快取，因而可能會出現關於存取動態隨機存取記憶體快取的衝突。根據一個實施例，內部操作(internal operation，IOP)命令可避免可在主機記憶體控制器與非揮發性記憶體控制器二者主張對動態隨機存取記憶體快取進行 控制時出現的潛在的動態隨機存取記憶體存取衝突。
Figure 106112447-A0305-02-0019-2
表二是示出根據一個實施例的示例性內部操作命令的定義的表。圖4示出根據一個實施例的示例性內部操作命令的時序圖。
有時，非揮發性雙列直插記憶體模組需要時間來執行內部操作，例如將資料自動態隨機存取記憶體快取移動至非揮發性記憶體、或將資料自非揮發性記憶體移動至動態隨機存取記憶體快取。在該些情形中，非揮發性記憶體控制器可向主機記憶體控制器發送請求來要求被準許執行內部操作。舉例而言，非揮發性記憶體控制器向主機記憶體控制器發送內部操作請求410來要求被準許執行一或多個內部操作以及要求得到執行所述一或多個內部操作的時間。
根據一個實施例，由非揮發性雙列直插記憶體模組發送的內部操作請求410包括Read_Ready訊號、以及緊接著的交易叢發(TB)命令401。利用Read_Ready訊號，非揮發性雙列直插記憶體模組通知主機記憶體控制器訊息及資料已就緒(在此種情形中，為內部操作請求410)。因應於交易叢發命令401而加載的訊息封包420包括指示符(1)，指示符(1)指示加載於DQ引腳上 的資料包括非揮發性雙列直插記憶體模組的狀態412而非資料。非揮發性雙列直插記憶體模組的狀態412可包括至少所請求的用於執行內部操作的時間(即，內部操作時間)。相較之下，對於正常交易叢發讀取命令而言，訊息封包320如圖3所示包括指示符(0)及讀取ID。
加載於DQ匯流排(及ECC)上的非揮發性雙列直插記憶體模組的狀態412可包括內部操作時間，所述內部操作時間指示非揮發性雙列直插記憶體模組需要多長時間來完成內部操作。主機記憶體控制器可讀取非揮發性雙列直插記憶體模組的狀態412並將內部操作命令402發送至非揮發性記憶體控制器。內部操作命令402可指示許可或不許可所請求內部操作時間。如果主機記憶體控制器許可所請求內部操作時間，則內部操作命令402可包括所分配時間(例如，在A0-A9引腳中)。根據一個實施例，在內部操作請求410中所請求的內部操作時間可不同於在內部操作命令402中所分配的內部操作時間。主機記憶體控制器將不在所分配的時間期間對非揮發性雙列直插記憶體模組進行存取，以容許非揮發性雙列直插記憶體模組執行內部操作。由於內部操作不佔用控制及位址匯流排及DQ匯流排，因此所共享的記憶體通道匯流排仍可用於位於共享記憶體通道上的另一雙列直插記憶體模組。
根據一個實施例，使用清除(flush，FL)命令來使主機記憶體控制器指令非揮發性雙列直插記憶體模組將資料自寫入緩 衝器及/或動態隨機存取記憶體快取清除至非揮發性記憶體。表三是示出根據一個實施例的示例性清除命令的定義的表。圖5示出根據一個實施例的示例性清除命令的時序圖。
Figure 106112447-A0305-02-0021-3
根據一個實施例，主機記憶體控制器可發送(例如，在A0引腳至A9引腳上)包括清除ID(flush ID，FID)的清除命令501。在一個實施例中，清除ID是位址範圍。主機記憶體控制器及非揮發性記憶體控制器可辨識清除ID所代表的位址範圍。主機記憶體控制器指令非揮發性雙列直插記憶體模組來基於清除ID將資料清除至非揮發性記憶體的特定區。因應於此，非揮發性記憶體控制器將髒資料(dirty data)自動態隨機存取記憶體快取清除至非揮發性記憶體的清除ID並發送指示清除命令501已完成的讀取就緒訊號。在接收到Read_Ready訊號之後，主機記憶體控制器可發送交易叢發(TB)命令502來檢查清除命令501的狀態。所述狀態可包括清除ID及清除ID的狀況(例如，成功、未決、或失敗)。舉例而言，當非揮發性雙列直插記憶體模組已成功完成清除非揮發性記憶體的指定區時，非揮發性雙列直插記憶體模組發送狀態512作為確認來指示已成功完成清除命令501。因應於交易叢發(TB)命令502而加載的訊息封包520包括指示符(1)，指 示符(1)指示加載於DQ引腳上的資料包括非揮發性雙列直插記憶體模組的狀態512而非資料。
交易叢發(TB)命令用於使主機記憶體控制器能夠自非揮發性雙列直插記憶體模組獲得資料或狀態。根據一個實施例，交易叢發命令可包括叢發計數，主機記憶體控制器可使用單個交易叢發命令自非揮發性雙列直插記憶體模組請求一或多個資料及/或狀態。表四是示出根據一個實施例的示例性交易叢發(TB)命令的定義的表。圖6示出根據一個實施例的示例性交易叢發(TB)命令的時序圖。
Figure 106112447-A0305-02-0022-4
根據一個實施例，叢發計數加載於交易叢發命令的A0引腳至A9引腳中。在圖6所示實例中，交易叢發命令601包括為2的叢發計數，所述叢發計數包括一個資料讀取及一個狀態讀取。在交易叢發命令601之後，非揮發性雙列直插記憶體模組在DQ引腳(及錯誤糾正碼)上加載所請求資料612及狀態613。主機記憶體控制器基於訊息引腳中的指示符(0或1)來區分在DQ引腳中加載的是資料還是狀態。舉例而言，指示符(0)指示在DQ引腳上加載的是所請求的資料，而指示符(1)指示在DQ引腳上加載的是非揮發性雙列直插記憶體模組的狀態。
根據一個實施例，使用讀取狀態(RS)命令來使主機記憶體控制器能夠主動地(proactively)讀取非揮發性雙列直插記憶體模組的狀態。表五是示出根據一個實施例的示例性讀取狀態(RS)命令的定義的表。圖7示出根據一個實施例的示例性讀取狀態(RS)命令的時序圖。
Figure 106112447-A0305-02-0023-5
主機記憶體控制器經由控制及位址匯流排向非揮發性雙列直插記憶體模組發送讀取狀態命令701。因應於讀取狀態命令701，非揮發性雙列直插記憶體模組將其狀態712加載於DQ引腳(及錯誤糾正碼)上。在訊息中包括的指示符指示狀態712已加載於DQ引腳上。根據某些實施例，主機記憶體控制器可發送讀取狀態命令701來擷取非揮發性雙列直插記憶體模組的狀態。非揮發性雙列直插記憶體模組在預定時間tRL之後報告其狀態712，因此主機記憶體控制器可確定性地且同步地接收到非揮發性雙列直插記憶體模組的狀態。舉例而言，如果非揮發性雙列直插記憶體模組並不確認清除命令已完成，則主機記憶體控制器可主動地檢查非揮發性雙列直插記憶體模組的狀態。
在返回狀態封包712中，非揮發性雙列直插記憶體模組可嵌入已就緒的資料/狀態的數目。在此種情形中，即使 Read_Ready訊號丟失，主機記憶體控制器仍可知曉有多少資料/狀態已就緒。根據一個實施例，主機記憶體控制器可基於特殊功能暫存器(special function register，SFR)位址來讀取或寫入非揮發性雙列直插記憶體模組的特定的特殊功能暫存器(SFR)。對於自特殊功能暫存器進行讀取而言，主機記憶體控制器可發出讀取狀態(RS)命令。對於向特殊功能暫存器進行寫入而言，主機記憶體控制器可向與預期特殊功能暫存器對應的位址發出正常寫入命令。特殊功能暫存器可含有對非揮發性雙列直插記憶體模組的非揮發性記憶體而言獨有的配置、操作、及/或狀態資訊。
圖8是根據一個實施例用於提供儲存於記憶體模組中的資料的示例性流程圖。所述記憶體模組具有非揮發性記憶體及被配置為非揮發性記憶體的動態隨機存取儲存器快取的動態隨機存取記憶體。記憶體模組自主機記憶體控制器接收讀取請求(801)。快取管理邏輯根據所請求資料的儲存位置來判斷讀取請求是快取命中還是快取未中(802)。快取管理邏輯可包含於主機記憶體控制器中或記憶體模組的非揮發性記憶體控制器中。在快取未中的情形中，記憶體模組非同步地提供儲存於記憶體模組的非揮發性記憶體中的資料(803)。在快取命中的情形中，記憶體模組同步地提供儲存於動態隨機存取記憶體快取中的資料(804)。
根據一個實施例，一種方法包括：在主機記憶體控制器與記憶體模組之間提供雙倍資料速率介面，所述記憶體模組包括非揮發性記憶體及動態隨機存取記憶體，所述動態隨機存取記憶 體被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；以及在所述主機記憶體控制器與所述記憶體模組之間提供訊息介面。所述記憶體模組的所述非揮發性記憶體與所述動態隨機存取記憶體耦接至資料緩衝器及暫存時鐘驅動器(RCD)，所述暫存時鐘驅動器包括控制及位址(CA)緩衝器。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述記憶體模組的非揮發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
所述方法可更包括：自所述主機記憶體控制器接收欲讀取儲存於所述記憶體模組中的資料的快速快取讀取請求；確定由所述快速快取讀取請求所請求的所述資料是儲存於所述動態隨機存取記憶體快取中還是所述非揮發性記憶體中；當所述資料儲存於所述動態隨機存取記憶體快取中時，在所述資料匯流排上同步地提供所述資料；以及當所述資料儲存於所述非揮發性記憶體中時，在所述資料匯流排上非同步地提供所述資料。
所述快速快取讀取請求可包括擴展命令及動態隨機存取記憶體讀取命令。
所述擴展命令可包括與儲存於所述記憶體模組中的所述資料相關聯的讀取ID。
所述方法可更包括：檢查在所述訊息介面上的訊息訊號中包括的標簽；以及藉由將所述標簽與擴展位址(EA)進行比較來確定所述快速快取讀取請求是快取命中還是快取未中。
所述方法可更包括：在所述訊息介面上發送讀取就緒訊號以指令所述主機記憶體控制器發出欲自所述非揮發性記憶體讀取所述資料的第二讀取請求；以及因應於所述第二讀取請求而在所述資料匯流排上提供所述資料。
所述方法可更包括：經由所述訊息介面提供讀取就緒訊號以指令主機記憶體控制器讀取所述記憶體模組的狀態；自所述主機記憶體控制器接收讀取請求；以及在所述雙倍資料速率介面上提供所述記憶體模組的所述狀態，並提供包括標簽的訊息訊號。所述訊息訊號中所包括的所述標簽可指示所述雙倍資料速率介面的所述資料匯流排上的所述資料是所述記憶體模組的所述狀態。
所述記憶體模組的所述狀態可包括內部操作時間，且所述方法可更包括：自所述主機記憶體控制器接收內部操作命令。所述內部操作命令可包括經許可的內部操作時間。
所述內部操作時間及所述經許可的內部操作時間可為不同的。
在所述經許可的內部操作時間期間，所述主機記憶體控 制器可不存取儲存於所述記憶體模組中的資料。
所述方法可更包括：自所述主機記憶體控制器接收包括清除ID的清除命令；以及基於所述清除ID將儲存於所述動態隨機存取記憶體中的資料清除至所述非揮發性記憶體。所述狀態可指示是否基於所述清除ID成功地執行所述清除命令。
所述方法可更包括：在所述雙倍資料速率介面及包括標簽的所述訊息介面上提供儲存於所述記憶體模組中的資料中的一或多者及所述記憶體模組的所述狀態。所述訊息介面上的訊息訊號中所包括的所述標簽可指示所述雙倍資料速率介面的所述資料匯流排上所加載的資料是由所述主機記憶體控制器請求的所述資料還是所述記憶體模組的所述狀態。
所述讀取請求可包括叢發計數，且所述方法可更包括：根據所述叢發計數的規定，在所述雙倍資料速率介面上順次地提供儲存於所述記憶體模組中的資料中的所述一或多者與所述記憶體模組的所述狀態。
所述方法可更包括：自所述主機記憶體控制器接收讀取狀態命令；以及經由所述雙倍資料速率介面同步地提供所述記憶體模組的所述狀態。
根據另一實施例，一種記憶體模組包括：非揮發性記憶體；非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料 緩衝器；暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器；以及至主機記憶體控制器的雙倍資料速率介面及訊息介面。所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述非揮發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
所述主機記憶體控制器可發送來自主機記憶體控制器的欲讀取儲存於所述記憶體模組中的資料的快速快取讀取請求。所述記憶體模組可當所述資料儲存於所述動態隨機存取記憶體快取中時在所述資料匯流排上同步地提供所述資料、而當所述資料儲存於所述非揮發性記憶體中時在所述資料匯流排上非同步地提供所述資料。
所述記憶體模組可在所述訊息介面上發送包括標簽的訊息訊號。所述主機記憶體控制器可藉由將所述標簽與擴展位址(EA)進行比較來確定所述快速快取讀取請求是快取命中還是快取未中。
根據再一實施例，一種記憶體系統包括：主機記憶體控制器；記憶體模組；雙倍資料速率介面，建立於所述主機記憶體控制器與所述記憶體模組之間，其中所述雙倍資料速率介面包括資料匯流排以及控制及位址(CA)匯流排；以及訊息介面，建立於所述主機記憶體控制器與所述記憶體模組之間。所述記憶體模組包括：非揮發性記憶體；非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料緩衝器；及暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器。所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)。所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態。所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列。儲存於所述記憶體模組的所述非揮發性記憶體中的資料能夠由所述非揮發性記憶體控制器非同步地存取。儲存於所述動態隨機存取記憶體快取中的資料能夠由所述主機記憶體控制器直接且同步地存取。
所述主機記憶體控制器可發送來自主機記憶體控制器的欲讀取儲存於所述記憶體模組中的資料的快速快取讀取請求。所 述記憶體模組可當所述資料儲存於所述動態隨機存取記憶體快取中時在所述資料匯流排上同步地提供所述資料、而當所述資料儲存於所述非揮發性記憶體中時在所述資料匯流排上非同步地提供所述資料。
所述記憶體模組可在所述訊息介面上發送包括標簽的訊息訊號。所述主機記憶體控制器可藉由將所述標簽與擴展位址(EA)進行比較來確定所述快速快取讀取請求是快取命中還是快取未中。
上文已闡述以上示例性實施例而言明實作一種用於操作雙倍資料速率(DDR)相容非同步記憶體模組的系統與方法的各種實施例。此項技術中具有通常知識者將意識到，存在對所揭露示例性實施例的各種潤飾及相對於所揭露示例性實施例的各種不同之處。在以下申請專利範圍中闡述旨在落於本發明範圍內的主題。
201b‧‧‧非揮發性雙列直插記憶體模組
210‧‧‧非揮發性記憶體
211b‧‧‧前側動態隨機存取記憶體快取
221‧‧‧非揮發性記憶體控制器
230‧‧‧資料緩衝器
231‧‧‧暫存時鐘驅動器(RCD)

Claims (20)

  1. 一種操作雙倍資料速率相容非同步記憶體模組的方法，包括：在主機記憶體控制器與記憶體模組之間提供雙倍資料速率介面，所述記憶體模組包括非揮發性記憶體及動態隨機存取記憶體，所述動態隨機存取記憶體被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；以及在所述主機記憶體控制器與所述記憶體模組之間提供訊息介面；其中所述記憶體模組的所述非揮發性記憶體與所述動態隨機存取記憶體耦接至資料緩衝器及暫存時鐘驅動器(RCD)，所述暫存時鐘驅動器包括控制及位址(CA)緩衝器，所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態，且所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排接收的命令及位址來產生發送至所述資料緩衝器的命令序列，其中儲存於所述記憶體模組的所述非揮發性記憶體中的所述資料能夠由所述記憶體模組的非揮發性記憶體控制器非同步地存取，且其中儲存於所述動態隨機存取記憶體快取中的所述資料能夠由所述主機記憶體控制器直接且同步地存取。
  2. 如申請專利範圍第1項所述的方法，更包括：自所述主機記憶體控制器接收欲讀取儲存於所述記憶體模組中的所述資料的快速快取讀取請求；確定由所述快速快取讀取請求所請求的所述資料是儲存於所述動態隨機存取記憶體快取中還是所述非揮發性記憶體中；當所述資料儲存於所述動態隨機存取記憶體快取中時，在所述資料匯流排上同步地提供所述資料；以及當所述資料儲存於所述非揮發性記憶體中時，在所述資料匯流排上非同步地提供所述資料。
  3. 如申請專利範圍第2項所述的方法，其中所述快速快取讀取請求包括擴展命令及動態隨機存取記憶體讀取命令。
  4. 如申請專利範圍第3項所述的方法，其中所述擴展命令包括與儲存於所述記憶體模組中的所述資料相關聯的讀取ID。
  5. 如申請專利範圍第2項所述的方法，更包括：檢查在所述訊息介面上的訊息訊號中包括的標簽；以及藉由將所述標簽與擴展位址(EA)進行比較來確定所述快速快取讀取請求是快取命中還是快取未中。
  6. 如申請專利範圍第2項所述的方法，更包括：在所述訊息介面上發送讀取就緒訊號，以指令所述主機記憶體控制器發出欲自所述非揮發性記憶體讀取所述資料的第二讀取請求；以及因應於所述第二讀取請求而在所述資料匯流排上提供所述資 料。
  7. 如申請專利範圍第1項所述的方法，更包括：經由所述訊息介面提供讀取就緒訊號，以指令所述主機記憶體控制器讀取所述記憶體模組的所述狀態；自所述主機記憶體控制器接收讀取請求；以及在所述雙倍資料速率介面上提供所述記憶體模組的所述狀態，並提供包括標簽的訊息訊號，其中所述訊息訊號中所包括的所述標簽指示所述雙倍資料速率介面的所述資料匯流排上的所述資料是所述記憶體模組的所述狀態。
  8. 如申請專利範圍第7項所述的方法，其中所述記憶體模組的所述狀態包括內部操作時間，且所述方法更包括：自所述主機記憶體控制器接收內部操作命令，其中所述內部操作命令包括經許可的內部操作時間。
  9. 如申請專利範圍第8項所述的方法，其中所述內部操作時間及所述經許可的內部操作時間是不同的。
  10. 如申請專利範圍第8項所述的方法，其中在所述經許可的內部操作時間期間，所述主機記憶體控制器不存取儲存於所述記憶體模組中的所述資料。
  11. 如申請專利範圍第7項所述的方法，更包括：自所述主機記憶體控制器接收包括清除ID的清除命令；以及基於所述清除ID將儲存於所述動態隨機存取記憶體中的所 述資料清除至所述非揮發性記憶體，其中所述狀態指示是否基於所述清除ID成功地執行所述清除命令。
  12. 如申請專利範圍第7項所述的方法，更包括：在所述雙倍資料速率介面及包括所述標簽的所述訊息介面上提供儲存於所述記憶體模組中的所述資料中的一或多者及所述記憶體模組的所述狀態，其中所述訊息介面上的訊息訊號中所包括的所述標簽指示所述雙倍資料速率介面的所述資料匯流排上所加載的所述資料是由所述主機記憶體控制器請求的所述資料還是所述記憶體模組的所述狀態。
  13. 如申請專利範圍第12項所述的方法，其中所述讀取請求包括叢發計數，且所述方法更包括：根據所述叢發計數的規定，在所述雙倍資料速率介面上順次地提供儲存於所述記憶體模組中的資料中的所述一或多者與所述記憶體模組的所述狀態。
  14. 如申請專利範圍第12項所述的方法，更包括：自所述主機記憶體控制器接收讀取狀態命令；以及經由所述雙倍資料速率介面同步地提供所述記憶體模組的所述狀態。
  15. 一種記憶體模組，包括：非揮發性記憶體； 非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料緩衝器；暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器；以及至主機記憶體控制器的雙倍資料速率介面及訊息介面，其中所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)，其中所述資料緩衝器被配置成經由所述雙倍資料速率介面的資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態，且所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列，其中儲存於所述記憶體模組的所述非揮發性記憶體中的所述資料能夠由所述非揮發性記憶體控制器非同步地存取，且其中儲存於所述動態隨機存取記憶體快取中的所述資料能夠由所述主機記憶體控制器直接且同步地存取。
  16. 如申請專利範圍第15項所述的記憶體模組，其中所述主機記憶體控制器發送欲讀取儲存於所述記憶體模組中的所述資料的快速快取讀取請求，其中所述記憶體模組當所述資料儲存於 所述動態隨機存取記憶體快取中時在所述資料匯流排上同步地提供所述資料，且當所述資料儲存於所述非揮發性記憶體中時在所述資料匯流排上非同步地提供所述資料。
  17. 如申請專利範圍第16項所述的記憶體模組，其中所述記憶體模組在所述訊息介面上發送包括標簽的訊息訊號，且其中所述主機記憶體控制器藉由將所述標簽與擴展位址(EA)進行比較來確定所述快速快取讀取請求是快取命中還是快取未中。
  18. 一種記憶體系統，包括：主機記憶體控制器；記憶體模組；雙倍資料速率介面，建立於所述主機記憶體控制器與所述記憶體模組之間，其中所述雙倍資料速率介面包括資料匯流排以及控制及位址(CA)匯流排；以及訊息介面，建立於所述主機記憶體控制器與所述記憶體模組之間；其中所述記憶體模組包括：非揮發性記憶體；非揮發性記憶體控制器，被配置成向所述非揮發性記憶體提供資料介面以及控制及位址(CA)介面；動態隨機存取記憶體，被配置成所述非揮發性記憶體的動態隨機存取記憶體快取；資料緩衝器；及 暫存時鐘驅動器(RCD)，包括控制及位址(CA)緩衝器，其中所述非揮發性記憶體及所述動態隨機存取記憶體二者耦接至所述資料緩衝器及所述暫存時鐘驅動器(RCD)，其中所述資料緩衝器被配置成經由所述雙倍資料速率介面的所述資料(DQ)匯流排及所述訊息介面提供由所述主機記憶體控制器請求的資料或所述記憶體模組的狀態，且所述暫存時鐘驅動器被配置成基於經由所述雙倍資料速率介面的所述控制及位址匯流排所接收的命令及位址來產生發送至所述資料緩衝器的命令序列，其中儲存於所述記憶體模組的所述非揮發性記憶體中的所述資料能夠由所述非揮發性記憶體控制器非同步地存取，且其中儲存於所述動態隨機存取記憶體快取中的所述資料能夠由所述主機記憶體控制器直接且同步地存取。
  19. 如申請專利範圍第18項所述的記憶體系統，其中所述主機記憶體控制器發送欲讀取儲存於所述記憶體模組中的所述資料的快速快取讀取請求，其中所述記憶體模組當所述資料儲存於所述動態隨機存取記憶體快取中時在所述資料匯流排上同步地提供所述資料，且當所述資料儲存於所述非揮發性記憶體中時在所述資料匯流排上非同步地提供所述資料。
  20. 如申請專利範圍第18項所述的記憶體系統，其中所述記憶體模組在所述訊息介面上發送包括標簽的訊息訊號，且其中所述主機記憶體控制器藉由將所述標簽與擴展位址(EA)進行比 較來確定所述快速快取讀取請求是快取命中還是快取未中。
TW106112447A 2016-06-08 2017-04-14 Ddr相容非同步記憶體模組、系統與操作記憶體模組的方法 TWI762479B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662347569P 2016-06-08 2016-06-08
US62/347,569 2016-06-08
US201662368806P 2016-07-29 2016-07-29
US62/368,806 2016-07-29
US201662371588P 2016-08-05 2016-08-05
US62/371,588 2016-08-05
US15/285,423 2016-10-04
US15/285,423 US10810144B2 (en) 2016-06-08 2016-10-04 System and method for operating a DRR-compatible asynchronous memory module

Publications (2)

Publication Number Publication Date
TW201743219A TW201743219A (zh) 2017-12-16
TWI762479B true TWI762479B (zh) 2022-05-01

Family

ID=60573975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112447A TWI762479B (zh) 2016-06-08 2017-04-14 Ddr相容非同步記憶體模組、系統與操作記憶體模組的方法

Country Status (5)

Country Link
US (1) US10810144B2 (zh)
JP (1) JP6986369B2 (zh)
KR (1) KR20170139438A (zh)
CN (1) CN107481746B (zh)
TW (1) TWI762479B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180059945A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller with Response Buffer for Improved Data Bus Transmissions and Method for Use Therewith
US20180059943A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller and Method for Management of CPU-Attached Non-Volatile Memory
US10679722B2 (en) * 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
US10198354B2 (en) 2017-03-21 2019-02-05 Intel Corporation Apparatus, system, and method to flush modified data from a volatile memory to a persistent second memory
KR102101622B1 (ko) * 2017-12-06 2020-04-17 주식회사 멤레이 메모리 제어 장치 및 이를 포함하는 컴퓨팅 디바이스
US10929291B2 (en) * 2017-12-06 2021-02-23 MemRay Corporation Memory controlling device and computing device including the same
US10296230B1 (en) * 2017-12-22 2019-05-21 Advanced Micro Devices, Inc. Scheduling memory requests with non-uniform latencies
US11029879B2 (en) * 2018-01-29 2021-06-08 Samsung Electronics Co., Ltd Page size synchronization and page size aware scheduling method for non-volatile memory dual in-line memory module (NVDIMM) over memory channel
US10534731B2 (en) * 2018-03-19 2020-01-14 Micron Technology, Inc. Interface for memory having a cache and multiple independent arrays
KR102505913B1 (ko) * 2018-04-04 2023-03-07 삼성전자주식회사 메모리 모듈 및 메모리 모듈을 포함하는 메모리 시스템
KR102538253B1 (ko) * 2018-04-16 2023-06-01 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 모듈을 포함하는 메모리 시스템
KR101952827B1 (ko) * 2018-06-29 2019-02-27 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템
CN109144778A (zh) * 2018-07-27 2019-01-04 郑州云海信息技术有限公司 一种存储服务器系统及其备份方法、系统及可读存储介质
KR20200015233A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 불휘발성 메모리 장치들을 포함하는 반도체 메모리 모듈
US11099779B2 (en) * 2018-09-24 2021-08-24 Micron Technology, Inc. Addressing in memory with a read identification (RID) number
US10732892B2 (en) 2018-09-24 2020-08-04 Micron Technology, Inc. Data transfer in port switch memory
US10915404B2 (en) 2018-11-02 2021-02-09 Arm Limited Persistent memory cleaning
CN111143898B (zh) * 2018-11-05 2022-06-14 瑞昱半导体股份有限公司 可插拔存储器装置数据保护方法
JP7140972B2 (ja) 2018-12-21 2022-09-22 富士通株式会社 演算処理装置、情報処理装置及び演算処理装置の制御方法
CN109582507B (zh) * 2018-12-29 2023-12-26 西安紫光国芯半导体股份有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
US11537521B2 (en) * 2019-06-05 2022-12-27 Samsung Electronics Co., Ltd. Non-volatile dual inline memory module (NVDIMM) for supporting dram cache mode and operation method of NVDIMM
CN110286711B (zh) * 2019-06-28 2021-04-13 联想(北京)有限公司 信息处理方法、信息处理装置、存储装置和电子设备
KR20210008216A (ko) 2019-07-11 2021-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US11163486B2 (en) * 2019-11-25 2021-11-02 Micron Technology, Inc. Memory sub-system-bounded memory function
US11099786B2 (en) * 2019-12-30 2021-08-24 Advanced Micro Devices, Inc. Signaling for heterogeneous memory systems
CN111681693A (zh) * 2020-05-26 2020-09-18 北京微密科技发展有限公司 融合ddr5 lrdimm芯片组的nvdimm-p控制器及控制方法
US11586518B2 (en) * 2020-08-27 2023-02-21 Micron Technology, Inc. Thermal event prediction in hybrid memory modules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110748A1 (en) * 2007-04-17 2010-05-06 Best Scott C Hybrid volatile and non-volatile memory device
US8745321B2 (en) * 2006-07-31 2014-06-03 Google Inc. Simulating a memory standard
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
US9214199B2 (en) * 2011-12-19 2015-12-15 Advanced Micro Devices, Inc. DDR 2D Vref training

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907867A (en) * 1994-09-09 1999-05-25 Hitachi, Ltd. Translation lookaside buffer supporting multiple page sizes
KR960039006A (ko) * 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
JP2001010865A (ja) 1999-06-23 2001-01-16 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
JP3872922B2 (ja) 1999-06-28 2007-01-24 株式会社東芝 半導体記憶装置及びメモリ混載ロジックｌｓｉ
US6643756B1 (en) * 1999-11-11 2003-11-04 Ati International Srl System and method for accessing video data using a translation client
JP4059002B2 (ja) * 2001-06-13 2008-03-12 株式会社日立製作所 メモリ装置
JP2005234932A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd マトリックス状バス接続システムとその低電力方法
US7461231B2 (en) * 2006-01-12 2008-12-02 International Business Machines Corporation Autonomically adjusting one or more computer program configuration settings when resources in a logical partition change
US7716411B2 (en) * 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
CN100514488C (zh) * 2007-04-16 2009-07-15 中国人民解放军国防科学技术大学 采样点可配置的片外dram数据采样方法
US7827360B2 (en) * 2007-08-02 2010-11-02 Freescale Semiconductor, Inc. Cache locking device and methods thereof
US8738840B2 (en) 2008-03-31 2014-05-27 Spansion Llc Operating system based DRAM/FLASH management scheme
US8560761B2 (en) 2008-03-31 2013-10-15 Spansion Llc Memory resource management for a flash aware kernel
US7941591B2 (en) 2008-07-28 2011-05-10 CacheIQ, Inc. Flash DIMM in a standalone cache appliance system and methodology
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US8713379B2 (en) 2011-02-08 2014-04-29 Diablo Technologies Inc. System and method of interfacing co-processors and input/output devices via a main memory system
US9280497B2 (en) * 2012-12-21 2016-03-08 Dell Products Lp Systems and methods for support of non-volatile memory on a DDR memory channel
CN105027092B (zh) * 2013-03-27 2018-01-30 株式会社日立制作所 具有sdram接口的dram、混合闪存存储器模块
CN104216837A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 一种内存系统、内存访问请求的处理方法和计算机系统
US9251003B1 (en) 2013-08-14 2016-02-02 Amazon Technologies, Inc. Database cache survivability across database failures
US20150186278A1 (en) 2013-12-26 2015-07-02 Sarathy Jayakumar Runtime persistence
US9354872B2 (en) * 2014-04-24 2016-05-31 Xitore, Inc. Apparatus, system, and method for non-volatile data storage and retrieval
US9721660B2 (en) 2014-10-24 2017-08-01 Microsoft Technology Licensing, Llc Configurable volatile memory without a dedicated power source for detecting a data save trigger condition
US10126950B2 (en) 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory
KR102342789B1 (ko) * 2015-09-24 2021-12-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US9460791B1 (en) * 2015-12-08 2016-10-04 Inphi Corporation Data clock synchronization in hybrid memory modules
US10152237B2 (en) * 2016-05-05 2018-12-11 Micron Technology, Inc. Non-deterministic memory protocol

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
US8745321B2 (en) * 2006-07-31 2014-06-03 Google Inc. Simulating a memory standard
US20100110748A1 (en) * 2007-04-17 2010-05-06 Best Scott C Hybrid volatile and non-volatile memory device
US9214199B2 (en) * 2011-12-19 2015-12-15 Advanced Micro Devices, Inc. DDR 2D Vref training

Also Published As

Publication number Publication date
CN107481746B (zh) 2023-07-18
US10810144B2 (en) 2020-10-20
KR20170139438A (ko) 2017-12-19
JP6986369B2 (ja) 2021-12-22
TW201743219A (zh) 2017-12-16
JP2017220237A (ja) 2017-12-14
CN107481746A (zh) 2017-12-15
US20170357604A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
TWI762479B (zh) Ddr相容非同步記憶體模組、系統與操作記憶體模組的方法
US10002085B2 (en) Peripheral component interconnect (PCI) device and system including the PCI
US9645746B2 (en) Systems and methods for support of non-volatile memory on a DDR memory channel
US9921961B2 (en) Multi-level memory management
US9772803B2 (en) Semiconductor memory device and memory system
US8086785B2 (en) System and method of page buffer operation for memory devices
US10482043B2 (en) Nondeterministic memory access requests to non-volatile memory
CN107257964B (zh) Dram电路、计算机系统和访问dram电路的方法
US10769074B2 (en) Computer memory content movement
US11294824B2 (en) System and method for reduced latency of read-modify-write operations
US11853608B2 (en) Information writing method and apparatus
US11726717B2 (en) NAND dropped command detection and recovery
US9904622B2 (en) Control method for non-volatile memory and associated computer system
WO2016043158A1 (ja) メモリ制御回路および記憶装置
US20210158885A1 (en) Memory system
US11210208B2 (en) Memory system including memory module, memory module, and operating method of memory module
US7519778B2 (en) System and method for cache coherence
US11513725B2 (en) Hybrid memory module having a volatile memory subsystem and a module controller sourcing read strobes to accompany read data from the volatile memory subsystem
US11694743B2 (en) Chip and associated chip system
TWI436373B (zh) 動態隨機存取記憶體控制器與控制方法
US7805567B2 (en) Chipset and northbridge with raid access
TWI409816B (zh) 解決單埠靜態隨機存取記憶體之請求衝突的系統及方法