TWI761729B - 薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置 - Google Patents

薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置 Download PDF

Info

Publication number
TWI761729B
TWI761729B TW108142382A TW108142382A TWI761729B TW I761729 B TWI761729 B TW I761729B TW 108142382 A TW108142382 A TW 108142382A TW 108142382 A TW108142382 A TW 108142382A TW I761729 B TWI761729 B TW I761729B
Authority
TW
Taiwan
Prior art keywords
electrode
transistor
insulating film
active layer
gate
Prior art date
Application number
TW108142382A
Other languages
English (en)
Other versions
TW202025499A (zh
Inventor
趙寅晫
尹弼相
全濟勇
盧智龍
朴世熙
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW202025499A publication Critical patent/TW202025499A/zh
Application granted granted Critical
Publication of TWI761729B publication Critical patent/TWI761729B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種電子裝置可包括面板；驅動器電路，被配置以驅動面板；以及第一電晶體和第二電晶體，設置在面板中，第一電晶體和第二電晶體包含：第一電晶體的第一電極，設置在基板上；第一絕緣膜，設置在基板上，與第一電極的一邊緣重疊並具有用於接收第二電晶體的部分的開口區域；第一電晶體的第二電極，設置在第一絕緣膜上並與第一電極的一部分重疊；第二電晶體的第三電極和第四電極，設置在與第二電極相同層上並與第二電極間隔開，第一絕緣膜的開口區域設置在第三電極與第四電極之間；第一電晶體的第一主動層，設置在第一電極、第一絕緣膜和第二電極上；以及第二電晶體的第二主動層，設置在第三電極和第四電極上，並跨過第一絕緣膜的開口區域。

Description

薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置
本發明是關於一種薄膜電晶體陣列基板以及一種包含該薄膜電晶體陣列基板的電子裝置。
隨著資訊社會的發展，對於顯示裝置和照明裝置一類的電子裝置的各種需求正在增加。這樣的電子裝置可以包含當中設置有資料線和閘極線的面板、驅動資料線的資料驅動器、以及驅動閘極線的閘極驅動器。
面板是電子裝置的關鍵組件，其可包含具有各種功能的大量電晶體以驅動面板。
因此，面板製造過程不可避免地會是複雜和困難的。然而，假如追求過程的簡化，則電晶體的性能可能因此下降，產生問題。
另外，電晶體應具有高度一體化以實現電子裝置中的優異特性，例如高解析度。然而，由於與過程，設計等相關的問題，電晶體尺寸的縮小程度受限。因此，需要提出能讓電子裝置具有高解析度的一種電晶體結構。
本發明各個態樣提供了一種薄膜電晶體陣列基板及一種包含該薄膜電晶體陣列基板的電子裝置，其中，設置在面板中之複數個電晶體中的至少一個電晶體具有可實現短通道和一體成形的結構。
本發明進一步提供了一種薄膜電晶體陣列基板及一種包含該薄膜電晶體陣列基板的電子裝置，其中，設置在面板中之複數個電晶體中的至少一個電晶體具有由於高S因數而增加了操作餘量(operating margin)的結構。
本發明還提供了一種薄膜電晶體陣列基板及一種包含該薄膜電晶體陣列基板的電子裝置，其中，該薄膜電晶體陣列基板包括具有由於減小的裝置面積能實現超高解析度面板的結構的電晶體。
本發明還提供了一種薄膜電晶體陣列基板及一種包含該薄膜電晶體陣列基板的電子裝置，其中，該薄膜電晶體陣列基板包括具有能保護主動層和絕緣膜不會發生斷裂(例如電路中的不連續)的結構的電晶體。
本發明另提供了一種薄膜電晶體陣列基板及一種包含該薄膜電晶體陣列基板的電子裝置，其中，該薄膜電晶體陣列基板包括具有增大容量的儲存電容器。
根據本發明的一態樣，一種電子裝置可以包括一面板；以及驅動該面板的一驅動器電路。
在包含面板和驅動該面板的驅動器電路的該電子裝置中，依據示範實施例，設置在該面板中的一第一電晶體和一第二電晶體包含：該第一電晶體的一第一電極，該第一電極設置在一基板上；一第一絕緣膜，設置在該基板上，與該第一電極的一端重疊並具有至少一個開口區域；該第一電晶體的一第二電極，該第二電極設置在該第一絕緣膜上以與該第一電極的一部分重疊；該第二電晶體的一第三電極和一第四電極，該第三電極和該第四電極設置在與該第二電極相同層上以與該第二電極間隔開，該第一絕緣膜的該開口區域設置在該第三電極與該第四電極之間；該第一電晶體的一第一主動層，該第一主動層設置在該第一電極、該第一絕緣膜和該第二電極上；該第二電晶體的一第二主動層，該第二主動層設置在該第三電極和該第四電極上，並沿著該第一絕緣膜的該開口區域；一第二絕緣膜，設置在該第一主動層、該第二主動層和該第三電極上；以及該第一電晶體的一第一閘極電極和該第二電晶體的一第二閘極電極，該第一閘極電極設置在該第二絕緣膜上並與該第一主動層重疊，而該第二閘極電極設置在該第二絕緣膜上並與該第二主動層重疊。
在該面板內，複數條資料線與複數條閘極線可以相交，且該第一電晶體的該第一主動層可與該複數條資料線中的一條資料線和該複數條閘極線中的一條閘極線交疊。
該電子裝置可進一步包括：一第二板，設置在一第一板上，與該第三電極一體成形；一第三絕緣膜，設置在該第二板上；以及一第三板，設置在該第三絕緣膜上。
該第一板和該第三板經由設置在該第二絕緣膜和該第三絕緣膜中的一第二通孔彼此電性連接。
該第二絕緣膜和該第三絕緣膜的厚度變化可以小於該第一絕緣膜的厚度變化。
該第二絕緣膜和該第三絕緣膜可以具有比該第一絕緣膜較高層次的密度。
該第一電晶體的該第一電極和該第二電極中的一個可以電性連接到該第二電晶體的該第二閘極和一儲存電容器兩者。
一資料電壓可以施加至該第二電晶體。
該第一主動層可以包含一第一通道區，該第一通道區接觸該第一絕緣膜的一側表面。該第二主動層可以包含一第二通道區，該第二通道區與該第二閘極重疊。
該面板還可以包含：一第三電晶體，設置在該基板上，該第三電晶體包含一第五電極，設置在該基板上；該第一絕緣膜，暴露該第五電極的一端和該基板的一頂表面的一部份；一第六電極，設置在該第一絕緣膜上；該第三電晶體的一第三主動層，設置在該第六電極、該第一絕緣膜和該第五電極上，並包含與該第一絕緣膜的一側表面接觸的一第三通道區；該第二絕緣膜，設置在該第三主動層上；以及一第三閘極，設置在該第二絕緣膜上並與該第三主動層重疊。
複數條參考電壓線設置在該面板內，以平行於與複數條閘極線相交的複數條資料線，且該第三主動層可以與該複數條參考電壓線中的一條參考電壓線和該複數條閘極線中的一條閘極線重疊。
該第三主動層重疊的該閘極線可以對應於該複數條閘極線中與該第一主動層重疊的一條閘極線。
該第三主動層重疊的該閘極線可以與該複數條閘極線中與該第一主動層重疊的一條閘極線不同。
根據本發明實施例，在薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置中，設置在面板中之複數個電晶體中的至少一個電晶體具有可以實現短通道和一體成形的結構。
根據本發明實施例，在薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置中，設置在面板中之複數個電晶體中的至少一個電晶體具有由於高S因數而增加了操作餘量的結構。
根據本發明實施例，薄膜電晶體陣列基板包括具有由於減小的裝置面積能實現超高解析度面板的結構的電晶體，並且電子裝置包括該薄膜電晶體陣列基板。
根據本發明實施例，薄膜電晶體陣列基板包括具有能保護主動層和絕緣膜不會發生斷裂(例如電路中的不連續)的結構電的晶體，並且電子裝置包括該薄膜電晶體陣列基板。
根據本發明實施例，薄膜電晶體陣列基板包括具有增大容量的儲存電容器，並且電子裝置包括該薄膜電晶體陣列基板。
A/A:主動區域
ACT1:第一主動層
ACT2:第二主動層
ACT3:第三主動層
CA:電路區域
CBL:連接器
CLK:時脈信號
CPCB:控制印刷電路板
CSC:控制開關電路
Cst:儲存電容器
CTR:控制器
DATA:影像資料
DCS:資料控制信號
DDR:資料驅動器
DL:資料線
DRT:驅動電晶體
DVL:驅動電壓線
E1:第一電極
E2:第二電極
E3:第三電極
E4:第四電極
E5:第五電極
E6:第六電極
EVDD:驅動電壓
EVSS:基極電壓
G:凹部
GATE1:第一閘極電極
GATE2:第二閘極電極
GATE3:第三閘極電極
GDC:閘極驅動器電路
GCS:閘極移位時脈
GDR:閘極驅動器
CHA1:第一通道區
CHA2:第二通道區
GL:閘極線
GL1:第一閘極線
GL2:第二閘極線
H1:第一通孔
H2:第二通孔
INS1:第一絕緣膜
INS2:第二絕緣膜
INS3:第三絕緣膜
O-SWT:開關電晶體
N1:第一節點
N2:第二節點
N3:第三節點
N/A:非主動區域
Nclk:時脈信號施加節點
Nout:閘極信號輸出節點
Nvss:基極電壓節點
OLED:有機發光二極體
P1:第一板
P2:第二板
P3:第三板
PNL:面板
PXL:像素電極
Q、QB:節點
R:重設節點
RVL:參考電壓線
RST:重設信號
S:設定節點
SCAN:掃描信號
SCAN1:第一掃描信號
SCAN2:第二掃描信號
SDIC:源極驅動器積體電路
SET:設定信號
SF:源極側電路膜
SP:子像素
SPCB:源極印刷電路板
SUB:基板
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
Tdown:下拉電晶體
Tup:上拉電晶體
Vdata:資料電壓
Vgate:閘極信號
VGH:閘極電壓、高電位電壓
VGL:閘極電壓、低電位電壓
Vref:參考電壓
VREF:參考電壓線
VSS:基極電壓
透過結合附圖，從下面的詳細描述中，將更清楚地理解本發明的上述和其他目的，特徵和優點，其中：
圖1是說明根據本發明實施例之電子裝置的示範性配置；
圖2是說明根據本發明實施例之電子裝置的系統；
圖3是說明在面板是有機發光二極體(OLED)面板的情況下，在根據本發明實施例的面板中的子像素的結構；
圖4是說明根據本發明一實施例之單個子像素的三個晶體管和一個電容器(3T1C)結構，該子像素進一步包含電性連接在驅動電晶體的第二節點與參考電壓線之間的第二電晶體；
圖5是示意性說明根據本發明實施例之設置在面板中的閘極驅動器電路；
圖6是說明其中設置根據本發明實施例之電晶體的電路區域；
圖7是根據本發明一實施例沿圖6中之A-B線和C-D線所截取的截面圖；
圖8是說明根據本發明實施例將電晶體連接至像素電極的結構，該結構設置在子像素中；
圖9至圖16是說明根據本發明一實施例之製造電晶體的操作；以及
圖17是說明根據本發明另一實施例之子像素的電路區域。
參照附圖和實施例的詳細描述，本發明的優點和特徵及其實施方法將是顯而易見的。本發明不應被解釋為限於在此敘述的實施例，並且可以由許多不同的形式來實現。相反地，所提供的這些實施例使本發明清楚且完整，並將充分傳達本發明的範圍給本領域熟習技藝者。本發明的範疇應由所附請求項限定。
附圖中用於圖示例實施例的形狀、尺寸、比例、角度、數量等僅是示例性的，且本發明不限於附圖所示的實施例。全文中相同的附圖標號和符號將被用於表示相同或相似的部件。在本發明的以下描述中，在可能使本發明目標主體不明確的情況下，將省略包含在本發明中的已知功能和部件的詳細描述。應當理解，除非明確地要進行相對描述，否則本文中使用的術語「包括」、「包含」、「具有」及其任何變化旨在涵蓋非排他性的包含。除非明確地要進行相對描述，否則本文中使用的單數形式的部件旨在包含對複數形式的部件的描述。
在部件的分析中，應當理解，即使在沒有明確描述的情況下，其中也包含誤差範圍。
還將理解，儘管諸如「第一」，「第二」，「A」，「B」，「(a)」和「(b)」之類的術語在本文中可用於描述在各種元件中，這些術語僅用於將一個元件與其他元件區分開。這類元件的實質、順序、先後、或數量不受這些術語的限制。應當理解，當一個元件被參照為「連接」、「耦接」或「鏈接」到另一元素時，不僅可以「直接連接、耦接或鏈接」到另一個元素，還可以「間接連接、耦接或鏈接」到另一個元素。在相同的文中，將理解的是，當元件被參照為被形成在另一元件「上面」、「上方」、「下方」或「旁邊」時，其不僅可以直接位於另一個元素之上或之下，也可以通過介入元件間接被設置於另一個元件之上或之下。
另外，在此可使用像是「第一」和「第二」之類的術語來描述各種部件。然而，應理解，這些部件不受這些術語的限制。這些術語僅被用於將 一個元件或部件與其他元件或部件區分。因此，在本發明的精神內，在下文中被參照為第一的第一元件可以是第二元件。
本發明的示範實施例的特徵(或部件)可以部分或全部相互耦接或組合，並且可以彼此協調運作或可以用多種技術方法運作。另外，可以獨立地執行或者可以與其他實施例相關且可一同執行。
在此，實施例將參照附圖來詳細描述。
圖1是說明根據本發明實施例之電子裝置的示意配置。
根據本發明實施例的電子裝置可以包括顯示裝置、照明裝置、發光裝置等等。為求簡潔，以下主要是集中於顯示裝置的描述。然而，以下描述不僅可以用於顯示裝置，且可以通過相同本質的方式用於像是照明裝置或發光裝置的各種其他電子裝置，只要包含電晶體即可。
根據本發明實施例的電子裝置可以包括顯示影像或發光的面板PNL以及驅動面板PNL的驅動器電路。
在面板PNL中，可以設置複數條資料線DL和複數條閘極線GL，且由複數條閘極線和複數條資料線的交點界定的複數個子像素SP可以以矩陣形式排列。
在面板PNL中，複數條資料線DL和複數條閘極線GL可以被設置成彼此交錯。例如，複數條閘極線GL可以呈行或列排列，而複數個資料線DL可以呈列或行排列。為求簡潔，以下描述中，複數條閘極線GL將視為呈列排列，而複數個資料線DL將視為呈行排列。
根據子像素結構等，可以將除了複數條資料線DL和複數條閘極線GL以外的不同信號線設置在面板PNL中。可以進一步設置驅動電壓線、參考電壓線、共用電壓線等。
面板PNL可以是各類型的面板的其中之一，像是液晶顯示器(LCD)面板和有機發光二極體(OLED)面板。
設置在面板PNL中的信號線類型可根據子像素的結構、面板類型(例如，LCD面板或OLED面板)等等而變化。此外，在此使用的術語「信號線」在概念上可以包含被施加信號的電極。
面板PNL可以包含主動區域A/A，其中顯示影像；以及非主動區域N/A，其中不顯示影像，非主動區域N/A設置在主動區域A/A的外圍。在此，非主動區域N/A也稱為邊框區域。
顯示影像的複數個子像素SP設置在主動區域A/A中。
一焊墊組件可以設置在非主動區域N/A中，有資料驅動器DDR電性連接到該焊墊組件。連接焊墊組件和複數條資料線DL的複數條資料鏈接線可以設置在非主動區域N/A中。在此，該複數條資料鏈接線可以是複數條資料線DL至非主動區域N/A的延伸，或電性連接到複數條資料線DL的分開圖案。
另外，可以將與閘極驅動相關的線設置在非主動區域N/A中，以將用於閘極驅動的電壓(或信號)經由與閘極驅動器GDR電性連接的焊墊組件傳輸至閘極驅動器GDR。例如，與閘極驅動相關的線可以包含時脈線、閘極電壓線、閘極驅動控制信號線等，其中時脈信號通過該等時脈線傳輸，閘極電壓VGH和VGL通過該等閘極電壓線傳輸，用於產生掃描信號的各種控制信號通過該等閘極驅動控制信號線傳輸。與設置在主動區域A/A中的閘極線GL不同，這些與閘極驅動相關的線係設置在非主動區域N/A中。
驅動器電路可以包含驅動複數條資料線DL的資料驅動器DDR、驅動複數條閘極線GL的閘極驅動器GDR、控制資料驅動器DDR和閘極驅動器GDR的控制器CTR等等。
資料驅動器DDR可以藉由將資料電壓輸出到複數條資料線DL來驅動複數條資料線DL。
閘極驅動器GDR可以藉由將掃描信號輸出到複數條閘極線GL來驅動複數條閘極線GL。
控制器CTR可以藉由施加用於資料驅動器DDR和閘極驅動器GDR的驅動操作的各種控制信號DCS和GCS來控制資料驅動器DDR和閘極驅動器GDR的驅動操作。另外，控制器CTR可以將影像資料DATA供應給資料驅動器DDR。
控制器CTR在由各訊框實現的時間點開始掃描、將從外部來源輸入的影像資料轉換為可由資料驅動器DDR讀取之資料信號格式的影像資料DATA、輸出轉換後的影像資料DATA、以及根據掃描在適當的時間點控制資料驅動。
控制器CTR從外部來源(例如，主機系統)接收包含垂直同步信號(Vsync)、水平同步信號(Hsync)、輸入資料致能信號(DE)、時脈信號CLK等的時序訊號、產生各種控制信號、並輸出各種控制信號到資料驅動器DDR和閘極驅動器GDR，以控制資料驅動器DDR和閘極驅動器GDR。
例如，控制器CTR輸出各種閘極控制信號GCS，包括閘極起動脈衝(GSP)、閘極移位時脈(GSC)、閘極輸出致能信號(GOE)等，以控制閘極驅動器GDR。
另外，控制器CTR輸出各種資料控制信號DCS，包括源極起動脈衝(SSP)、源極採樣時脈(SSC)、源極輸出致能信號(SOE)等，以控制資料驅動器DDR。
控制器CTR可以是一般顯示裝置中使用的時序控制器，或者可以是包含時序控制器並執行其他控制功能的控制裝置。
控制器CTR可以設置為與資料驅動器DDR分開的組件，或者可以設置為與資料驅動器DDR結合(或組合)的積體電路(IC)。
資料驅動器DDR從控制器CTR接收影像資料DATA，並將資料電壓施加給複數條資料線DL以驅動複數條資料線DL。資料驅動器DDR也稱為源極驅動器。
資料驅動器DDR可以透過各種介面向控制器CTR發送各種信號和從控制器CTR接收各種信號。
閘極驅動器GDR藉由向複數條閘極線GL依序施加掃描信號來依序驅動複數條閘極線GL。在此，閘極驅動器GDR也稱為掃描驅動器。
閘極驅動器GDR在控制器CTR的控制下將具有導通或關閉電壓的掃描信號依序施加給複數條閘極線GL。
假如特定的閘極線被閘極驅動器GDR打開，則資料驅動器DDR將從控制器CTR接收的影像資料DATA轉換為類比資料電壓，並將資料電壓施加給複數條資料線DL。
資料驅動器DDR可以設置在面板PNL的一側(例如，在面板PNL上方或下方)。在某些情況下，可以根據驅動系統、面板的設計等將資料驅動器DDR設置在面板PNL的兩側(例如，在面板PNL的上方和下方)。
閘極驅動器GDR可以設置在面板PNL的一側(例如，在面板PNL的右側或左側)。在某些情況下，可以根據驅動系統、面板的設計等將閘極驅動器GDR設置在面板PNL的兩側(例如，在面板PNL的右側和左側)。
資料驅動器DDR可以包含一個或複數個源極驅動器IC(SDIC)。
每個源極驅動器IC可以包含移位暫存器、鎖存電路、數位類比轉換器(DAC)、輸出緩衝器等。在某些情況下，資料驅動器DDR可以進一步包含一個或複數個類比數位轉換器(ADC)。
每個源極驅動器IC可以透過捲帶式自動接合(TAB)或玻璃上晶片(COG)方法連接到面板PNL的接合焊墊，或者可直接安裝在面板PNL上。在某些情況下，每個源極驅動器IC都可以與面板PNL結合在一起。此外，每個源極驅動器IC都可以使用膜上晶片(COF)結構來實現。在這種情況下，每個源極驅動器IC可以安裝在電路膜上，以經由該電路膜與面板PNL中的資料線DL電性連接。
閘極驅動器GDR可以包含複數個閘極驅動器電路(GDC)。在此，複數個閘極驅動器電路可以分別對應於複數條閘極線GL。
每個閘極驅動器電路可以包含移位暫存器、電位暫存器等。
每個閘極驅動器電路可以透過TAB或COG方法連接到面板PNL的接合焊墊。另外，可以使用COF結構來實現每個閘極驅動器電路。在這種情況下，每個閘極驅動器電路可以安裝在電路膜上，以經由該電路膜與面板PNL中的閘極線GL電性連接。另外，可以使用設置在面板PNL內的板內閘極(GIP)結構來實現每個閘極驅動器電路。也就是說，每個閘極驅動器電路可以直接設置在面板PNL中。
圖2是說明根據本發明實施例之電子裝置的系統。
參照圖2，在根據實施例的電子裝置中，可以使用像是TAB結構、COG結構和COF結構等複數個結構中的COF結構來實現資料驅動器DDR，而閘極驅動器GDR可以使用像是TAB結構、COG結構、COF結構和GIP結構之類的各種結構中的GIP結構來實現。
資料驅動器DDR可以包括一個或複數個源極驅動器IC SDIC。在圖2中，所示之資料驅動器DDR包括複數個源極驅動器IC SDIC。
在資料驅動器DDR具有COF結構的情況下，資料驅動器DDR的每個源極驅動器IC SDIC可以安裝在複數個源極側電路膜SF之中對應的一個上。
每個源極側電路膜SF的一部分可電性連接到存在於面板PNL的非主動區域N/A中的焊墊組件(例如，多焊墊的組成)。
電性連接源極驅動器IC SDIC和面板PNL的線可以設置在源極側電路膜SF上。
電子裝置可以包括至少一個源極印刷電路板SPCB和一控制印刷電路板CPCB，其上安裝有控制組件和各種電子裝置，以將複數個源極驅動器IC SDIC電路連接到其他裝置。
每個源極側電路膜SF之安裝有源極驅動器IC SDIC的另一部分可以連接到至少一個源極印刷電路板SPCB。
也就是說，其上安裝有源極驅動器IC SDIC的每個源極側電路膜SF的一部分可以電性連接到面板PNL的非主動區域N/A，而每個源極側電路膜SF的另一部分可以電性連接到源極印刷電路板SPCB。
控制資料驅動器DDR、閘極驅動器GDR等的操作的控制器CTR可以設置在控制印刷電路板CPCB中。
另外，可以在控制印刷電路板CPCB上設置電源管理IC(PMIC)等。電源管理IC向面板PNL、資料驅動器DDR、閘極驅動器GDR等施加各種形式的電壓或電流，或者控制同樣要施加之各種形式的電壓或電流。
源極印刷電路板SPCB和控制印刷電路板CPCB可以經由至少一個連接器CBL彼此電路連接。連接器CBL可以像是可撓性印刷電路(FPC)、可撓性扁平電纜(FFC)等。
該至少一個源極印刷電路板SPCB和該控制印刷電路板CPCB可以結合(或組合)到單一印刷電路板中。
在使用GIP結構實現閘極驅動器GDR的情況下，可以將閘極驅動器GDR的複數個閘極驅動器電路GDC直接設置在面板PNL的非主動區域N/A中。
複數個閘極驅動器電路GDC中的每一個可以將掃描信號SCAN輸出到設置在面板PNL的主動區域A/A內之複數條閘極線GL中對應的閘極線GL。
設置在面板PNL上的複數個閘極驅動器電路GDC可以經由設置在非主動區域N/A中與閘極驅動相關的線施加有各種信號(例如，時脈信號、高電位閘極電壓(VGH)、低電位閘極電壓(VGL)、啟動信號(VST)、重設信號(RST)等)，用於產生掃描信號。
設置在非主動區域N/A中之與閘極驅動相關的線可電性連接到設置在最靠近複數個閘極驅動器電路GDC的某些源極側電路膜SF。
圖3是說明在其中面板PNL是OLED面板的情形下，在根據本發明實施例的面板PNL中之子像素SP的結構。
參照圖3，OLED面板PNL中的每個子像素SP可以包含有機發光二極體OLED、驅動有機發光二極體OLED的驅動電晶體DRT、在驅動電晶體DRT的第一節點N1和對應的資料線DL之間電性連接的開關電晶體O-SWT、電性連接到驅動電晶體DRT的第一節點N1和第二節點N2的儲存電容器Cst等。
有機發光二極體OLED可以包含陽極、有機發光層、陰極等。
參照圖3中的電路，有機發光二極體OLED的陽極(也稱為像素電極)可以電性連接至驅動電晶體DRT的第二節點N2。有機發光二極體OLED的陰極(也稱為共用電極)可以具有施加到其上的基極電壓EVSS。
在此，基極電壓EVSS可以例如接地電壓或高於或低於接地電壓的電壓。另外，基極電壓EVSS可以根據驅動狀態而變化。例如，在影像驅動期間的基極電壓EVSS和在感測驅動期間的基極電壓EVSS可以不同地設定。
驅動電晶體DRT藉由將驅動電流施加至有機發光二極體OLED來驅動有機發光二極體OLED。
驅動電晶體DRT可以包含第一節點N1、第二節點N2、第三節點N3等。
驅動電晶體DRT的第一節點N1可以是閘極節點，並可以電性連接到開關電晶體O-SWT的源極節點或汲極節點。驅動電晶體DRT的第二節點N2可以是源極節點或汲極節點，並電性連接到有機發光二極體OLED的陽極(或陰極)。驅動電晶體DRT的第三節點N3可以是汲極節點或源極節點，可向其施加驅動電壓EVDD。第三節點N3可以電性連接至驅動電壓線DVL，通過該驅動電壓線DVL施加驅動電壓EVDD。
儲存電容器Cst可以電性連接在驅動電晶體DRT的第一節點N1與第二節點N2之間，以在單一訊框時間(或一預定時間)中保持與影像信號電壓相對應的資料電壓Vdata或與資料電壓Vdata相對應的電壓。
開關電晶體O-SWT的汲極節點或源極節點可以電性連接到對應的資料線DL。開關電晶體O-SWT的源極節點或汲極節點可以電性連接到驅動電晶體DRT的第一節點N1。開關電晶體O-SWT的閘極節點可以電性連接到對應的閘極線GL，通過該閘極線GL向其施加掃描信號SCAN。
掃描信號SCAN可經由對應的閘極線施加到開關電晶體O-SWT的閘極節點，以對開關電晶體O-SWT進行開/關控制。
開關電晶體O-SWT可由掃描信號SCAN導通，以將從對應的資料線DL施加的資料電壓Vdata傳輸到驅動電晶體DRT的第一節點N1。
另外，儲存電容器Cst可以是有意設計為設置在驅動電晶體DRT外部的外部電容器，而不是寄生電容器(例如Cgs或Cgd)，例如，在驅動電晶體DRT的第一節點N1與第二節點N2之間存在的內部電容器。
驅動電晶體DRT和開關電晶體O-SWT中的每一個可以是n型電晶體或p型電晶體。
圖3所示的子像素結構具有兩個電晶體和一個電容器(2T1C)結構。然而，這僅是用於說明的目的而被提出的，且在某些情況下，可以進一步包含一個或複數個電晶體或一個或複數個電容器。另外，複數個子像素可具有相同的結構，或者該複數個子像素中的一些子像素可具有與其餘子像素不同的結構。
圖4是說明子像素SP的三個電晶體和一個電容器(3T1C)的結構。3T1C結構進一步包含電性連接到驅動電晶體DRT的第二節點N2的第二電晶體T2和參考電壓線RVL。
參照圖4，第二電晶體T2可電性連接在驅動電晶體DRT的第二節點N2與參考電壓線RVL之間。可將第二掃描信號SCAN2施加到第二電晶體T2的閘極節點以對第二電晶體T2進行開/關控制。
第二電晶體T2的汲極節點或源極節點可電性連接至參考電壓線RVL，且第二電晶體T2的源極節點或汲極節點可電性連接至驅動電晶體DRT的第二節點N2。
例如，第二電晶體T2可在顯示驅動期間的時段中被導通，並可在感測驅動期間的時段中被關斷，其中會對驅動電晶體DRT的特性或有機發光二極體OLED的特性進行感測。
第二電晶體T2可在相應的驅動時間(例如，在感測驅動期間的時間段中的顯示驅動時間或初始化時間)由第二掃描信號SCAN2導通，以將施加給參考電壓線RVL的參考電壓Vref傳輸到驅動電晶體DRT的第二節點N2。
另外，第二電晶體T2可在對應的驅動時間(例如，感測驅動期間的時段中的取樣時間)由第二掃描信號SCAN2導通，以將驅動電晶體DRT的第二節點N2的電壓傳輸到參考電壓線RVL。
換句話說，第二電晶體T2可控制驅動電晶體DRT的第二節點N2的電壓狀態，或將驅動電晶體DRT的第二節點N2的電壓傳輸到參考電壓線RVL。
參考電壓線RVL可電性連接到類比數位轉換器(ADC)，以感測並將參考電壓線RVL的電壓轉換為數位值並輸出包含該數位值的感測資料。
類比數位轉換器可包含在資料驅動器DDR的源極驅動器IC SDIC中。
由類比數位轉換器輸出的偵測資料可用於感測驅動電晶體DRT的特性(例如，臨界電壓或遷移率)或有機發光二極體OLED的特性(例如，臨界電壓)。
另外，儲存電容器Cst可以是有意設計為設置在驅動電晶體DRT外部的外部電容器，而不是寄生電容器(例如Cgs或Cgd)，例如，在驅動電晶體DRT的第一節點N1與第二節點N2之間存在的內部電容器。
驅動電晶體DRT、第一電晶體T1和第二電晶體T2中的每一個可以是n型電晶體或p型電晶體。
另外，第一掃描信號SCAN1和第二掃描信號SCAN2可以是分開的閘極信號。在這種情況下，可以通過不同的閘極線分別將第一掃描信號SCAN1和第二掃描信號SCAN2施加到第一電晶體T1的閘極節點和第二電晶體T2的閘極節點。
在一些情況下，第一掃描信號SCAN1和第二掃描信號SCAN2可以是相同的閘極信號。在這種情況下，第一掃描信號SCAN1和第二掃描信號 SCAN2可以透過同一閘極線共同地施加到第一電晶體T1的閘極節點和第二電晶體T2的閘極節點。
圖3和圖4所示的子像素結構僅用於說明目的，且在某些情況下，可進一步包含一個或複數個電晶體或一個或複數個電容器。
另外，複數個子像素可具有相同的結構，或者複數個子像素中的一些子像素可具有不同於其餘子像素的結構。
圖5是示意性說明根據本發明實施例之設置在面板PNL中的閘極驅動器電路GDC。
參照圖5，每個閘極驅動器電路GDC可以包含上拉電晶體Tup、下拉電晶體Tdown、控制開關電路CSC等。
控制開關電路CSC是控制對應於上拉電晶體Tup的閘極節點的節點Q的電壓和對應於下拉電晶體Tdown的閘極節點的節點QB的電壓的電路。控制開關電路CSC可以包含複數個開關(電晶體)。
上拉電晶體Tup是通過閘極信號輸出節點Nout向閘極線GL施加對應於第一電位電壓(例如，高電位電壓VGH)的閘極信號Vgate的電晶體。下拉電晶體Tdown是通過閘極信號輸出節點Nout向閘極線GL施加對應於第二電位電壓(例如，低電位電壓VGL)的閘極信號Vgate的電晶體。上拉電晶體Tup和下拉電晶體Tdown可在不同的時間點被導通。
上拉電晶體Tup電性連接在時脈信號CLK施加於其上的時脈信號施加節點Nclk與電性連接至閘極線GL的閘極信號輸出節點Nout之間。上拉電晶體Tup由節點Q的電壓開啟或關閉。
上拉電晶體Tup的閘極節點電性連接至節點Q。上拉電晶體Tup的汲極節點或源極節點電性連接至時脈信號施加節點Nclk。上拉電晶體Tup的源極節點或汲極節點電性連接至閘極信號輸出節點Nout，從該閘極信號輸出節點Nout輸出閘極信號Vgate。
上拉電晶體Tup由節點Q的電壓導通，以將在時脈信號CLK的高電位範圍內具有高電壓電位VGH的閘極信號輸出到閘極信號輸出節點Nout。
輸出到閘極信號輸出節點Nout的高電位電壓VGH的閘極信號Vgate施加給對應的閘極線GL。
下拉電晶體Tdown電性連接在閘極信號輸出節點Nout和基極電壓節點Nvss之間，並透過節點QB的電壓被導通或關閉。
拉電晶體Tdown的閘極節點電性連接到節點QB。下拉電晶體Tdown的汲極節點或源極節點電性連接至基極電壓節點Nvss，以接收施加至其之對應於正電壓的基極電壓VSS。下拉電晶體Tdown的源極節點或汲極節點電性連接至閘極信號輸出節點Nout，閘極信號Vgate從該閘極信號輸出節點Nout輸出。
下拉電晶體Tdown由節點QB的電壓導通，以將具有低電位電壓VGL的閘極信號Vgate輸出到閘極信號輸出節點Nout。因此，可以透過閘極信號輸出節點Nout將具有低電位電壓VGL的閘極信號Vgate施加給對應的閘極線GL。在此，具有低電位電壓VGL的閘極信號Vgate可以例如基極電壓VSS。
另外，控制開關電路CSC可以由兩個以上的電晶體組成，並可以包含主要節點，像是節點Q、節點QB、設定節點(也稱為“起動節點”)和重設節點R。在一些情況下，控制開關電路CSC可以進一步包含輸入節點，像是驅動電壓VDD等各種電壓輸入到該輸入節點。
在控制開關電路CSC中，節點Q電性連接到上拉電晶體Tup的閘極節點，並被重複地充電和放電。
在控制開關電路CSC中，節點QB電性連接到下拉電晶體Tdown的閘極節點，並被重複地充電和放電。
在控制開關電路CSC中，設定節點S具有施加於其上的設定信號SET，該設定信號SET指示對應的閘極驅動器電路GDC的閘極驅動的起動。
在此，施加到設定節點S的設定信號SET可以是從閘極驅動器GDR外部輸入的起動信號(VST)，或者可以是當前閘極驅動器電路GDC之前於前一級中由閘極驅動器電路GDC輸出的閘極信號Vgate所反饋的信號(例如，進位信號)。
施加到控制開關電路CSC的重設節點R的重設信號RST可以是透過其同步初始化所有級的閘極驅動器電路GDC的重設信號，或者可以是從另一級(例如，上一級或下一級)輸入的進位信號。
控制開關電路CSC對節點Q充電，以響應設定信號SET，並對節點Q放電，以響應重設信號RST。控制開關電路CSC可以包含反相器電路，以在不同的時間點對節點Q和節點QB充電或放電。
如圖3所示，可以將驅動電晶體DRT和開關電晶體O-SWT設置在實現為OLED面板的面板PNL的主動區域A/A內的複數個子像素SP之中的每個子像素SP中。然而，實施例不限於此，且如圖4所示，可以在OLED面板PNL的主動區域A/A中設置三個以上的電晶體。
另外，如圖2所示，可以使用INS1P結構來實現閘極驅動器電路GDC，像是閘極驅動器電路GDC可設置在面板PNL內。在這種情況下，如圖5所示，可以將閘極驅動器電路GDC的各種電晶體，像是上拉電晶體Tup、下拉電晶體Tdown和CSC內的其他電晶體，設置在位於面板PNL的主動區域A/A的外圍中的非主動區域N/A內。
另外，在設置在面板PNL的主動區域A/A及/或非主動區域N/A內的電晶體TR中，其裝置效能(例如，移動性或導通電流特性)可以由通道長度和S因數(SS，子臨界值擺幅)決定。因此，以下將描述在電晶體TR中具有短通道和高S因數以改善裝置效能的電晶體TR的結構。
根據本發明實施例，電子裝置可以包括面板和驅動該面板的驅動器電路。設置在該面板中的第一電晶體和第二電晶體包含：該第一電晶體的第一電極，該第一電極設置在基板上；第一絕緣膜，設置在該基板上，與該第一電極的一端重疊並具有至少一個開口區域；該第一電晶體的一第二電極，該第二電極設置在該第一絕緣膜上以與該第一電極的一部分重疊；該第二電晶體的第三電極和第四電極，該第三電極和該第四電極設置在與該第二電極相同層上以與該第二電極間隔開，且具有設置在該第三電極與該第四電極之間的該第一絕緣膜的該開口區域；該第一電晶體的第一主動層，該第一主動層設置在該第一電極、該第一絕緣膜和該第二電極上；該第二電晶體的第二主動層，該第二主動層設置在該第三電極和該第四電極上，並沿著該第一絕緣膜的該開口區域；第二絕緣膜，設置在該第一主動層、該第二主動層和該第三電極上；以及該第一電晶體的第一閘極電極和該第二電晶體的第二閘極電極，該第一閘極設置在該第二絕緣膜上並與該第一主動層重疊，而該第二閘極設置在該第二絕緣膜上並與該第二主動層重疊。
如上所述，將參照附圖更詳細地描述電晶體的結構。
圖6是說明其中設置根據本發明實施例之電晶體的電路區域CA。
圖6所示的電路區域CA可包括在設置在面板PNL中的複數個子像素之中的至少一個子像素SP內。
參照圖6，包含在單一子像素SP中的電路區域CA可以包括三個電晶體和一個儲存電容器Cst。
然而，實施例不限於此，並且單一子像素SP中的電路區域CA可以包括至少兩個電晶體和一個儲存電容器Cst。
具體地說，參考圖6，電路區域CA可以包括三個電晶體T1、T2和T3以及一個儲存電容器Cst。
第一電晶體T1可以包括第一電極E1、第一主動層ACT1、第二電極E2、以及第一閘極電極GATE1。
第二電晶體T2可以包括第三電極E3、第二主動層ACT2、第四電極E4、以及第二閘極電極GATE2。
第三電晶體T3可以包括第五電極E5、第三主動層ACT3、第六電極E6(例如，E6可以電性連接到E3)、以及第三閘極電極GATE3。
此外，可以在單一子像素SP中設置沿單一方向延伸的資料線DL、以及與資料線DL平行的驅動電壓線DVL和參考電壓線VREF。
另外，可以設置至少一條閘極線(或掃描線)GL以與資料線DL、驅動電壓線DVL和參考電壓線VREF相交。
在本實施例中，下面的描述將主要集中於其中兩條閘極線GL與單個子像素SP中的資料線DL、驅動電壓線DVL和參考電壓線VREF相交的配置。
如圖6所示，可以在單個子像素SP中設置彼此隔開的第一閘極線GL1和第二閘極線GL2。
另外，第一電晶體T1的第一電極E1可以與參考電壓線VREF存在於同一層上，並且與參考電壓線VREF隔開。
第一電極E1、第一主動層ACT1、資料線DL和第一閘極線GL1可以彼此疊置。在此，資料線DL可以用作第一電晶體T1的第二電極E2。第一閘極線GL1可以用作第一電晶體T1的第一閘極電極GATE1。
第一電極E1和第二電極E2中的一個可以是第一電晶體T1的源極電極，而第一電極E1和第二電極E2中的另一個可以是第一電晶體T1的汲極電極。
也就是說，在第一電晶體T1中，由於資料線DL用作源極電極或汲極電極，因此不需要從資料線DL分支出源極電極或汲極電極。另外，因為第一閘極線GL1用作第一電晶體T1的閘極電極，所以不需要從第一閘極線GL1分支出第一閘極電極GATE1的配置。
因此，可以減小另外將被從資料線DL分支出來的源極電極或汲極電極的配置所佔據的區域和另外將被從第一閘極線GL1分支出來的第一閘極電極的配置所佔據的區域，從而減小電路區域CA的尺寸。
此外，從驅動電壓線DVL分支出來的第二電晶體T2的第四電極E4可以設置在電路區域CA中。另外，第二電晶體T2的第三電極E3可以與第四電極E4設置在同一層，並與第四電極E4間隔開。
可以設置第二主動層ACT2以與第三電極E3和第四電極E4重疊。第二主動層ACT2的一部分可以與第二閘極電極GATE2重疊。
在此，第三電極E3和第四電極E4中的一個可以是第二電晶體T2的源極電極，而第三電極E3和第四電極E4中的另一個可以是第二電晶體T2的汲極電極。
另外，第三電極E3可以與第一板P1一體成形設置，而第二閘極電極GATE2可以與第二板P2一體成形設置。
第一板P1和第二板P2可以彼此重疊。可以設置第三板P3以與第一板P1和第二板P2重疊。絕緣膜可以設置在第一板P1與第二板P2之間，且絕緣膜可以設置在第二板P2與第三板P3之間。
由於這種結構，第一板至第三板P1、P2和P3可以產生雙儲存電容器Cst。
第一板P1可與第三電晶體T3的第六電極E6一體成形設置。
第三電晶體T3的第六電極E6可以與第三主動層ACT3、參考電壓線VREF和第二閘極線GL2重疊。換句話說，第六電極E6、第三主動層ACT3、參考線電壓線VREF和第二閘極線GL2可以彼此重疊。
在此，參考電壓線VREF可用作第三電晶體T3的第五電極E5。第二閘極線GL2可用作第三電晶體T3的第三閘極電極GATE3。
第五電極E5和第六電極E6中的一個可以是第三電晶體T3的源極電極，而第五電極E5和第六電極E6中的另一個可以是第三電晶體T3的汲極電極。
也就是說，在第三電晶體T3中，由於參考電壓線VREF用作源極電極或汲極電極，因此不需要從參考電壓線VREF分支出源極電極或汲極電極。另外，因為第二閘極線GL2用作第三電晶體T3的閘極電極，所以不需要從第二閘極線GL2分支出第三閘極電極GATE3的配置。
因此，可以減小另外將被從參考電壓線VREF分支出來的源極電極或汲極電極的配置所佔據的區域和另外將被從第二閘極線GL2分支出來的第三閘極電極GATE3的配置所佔據的區域，從而減小電路區域CA的尺寸。
根據本發明的一實施例，第一電晶體T1的第一電極E1可以電性連接到第二電晶體T2的第二閘極電極GATE2和儲存電容器Cst。然而，本發明不限於此，第一電晶體T1的第二電極E2可以電性連接到第二閘極電極GATE2和儲存電容器Cst。
一資料電壓可施加至第二電晶體T2。
另外，第三電晶體T3的第五電極E5可電性連接到第二電晶體T2的第三電極E3或第四電極E4。然而，本發明不限於此，第三電晶體T3的第六電極E6可以電性連接到第二電晶體T2的第三電極E3或第四電極E4。以下將參照圖7敘述具有上述結構的電晶體。
圖7是沿圖6中之A-B線和C-D線所截取的截面圖。
請參照圖7，第一電晶體T1包含第一電極E1、第二電極E2、第一主動層ACT1、以及第一閘極GATE1。
儲存電容器Cst包含第一板P1、第二板P2、以及第三板P3。
第二電晶體T2包含第三電極E3、第四電極E4、第二主動層ACT2、以及第二閘極電極GATE2。
雖然圖7中沒顯示，如圖6所示，第三電晶體T3包含第五電極E5、第六電極E6、第三主動層ACT3、以及第三閘極電極GATE3。第三電晶體T3的截面結構可以與圖7所示之第一電晶體T1的截面結構相同。
因此，為求簡潔，將省略對第三電晶體T3的截面結構的描述。
具體地說，以下將描述第一電晶體T1、第二電晶體T2和存儲電容器Cst的結構。
第一電極E1設置在基板SUB上。
第一絕緣膜INS1可以設置在基板SUB上以與第一電極E1的一端重疊。換句話說，可以設置第一絕緣膜INS1以暴露第一電極E1的一部分。
第一絕緣膜INS1可以設置在面板PNL的整個主動區域A/A上，並具有至少一個開口區域。此外，在某些情況下，第一絕緣膜INS1可以延伸為設置在非主動區域N/A上，在主動區域A/A的外圍中。
第一電晶體T1的第二電極E2設置在第一絕緣膜INS1上。第二電極E2的一部分可以與第一電極E1的一部分重疊。
另外，第二電晶體T2的第三電極E3和第四電極E4設置在第一絕緣膜INS1上以與第二電極E2隔開，其間設置有第一絕緣膜INS1的開口區域或凹部G。
第一電晶體T1的第一主動層ACT1設置在第一電極E1、第一絕緣膜INS1和第二電極E2上。
具體地說，第一主動層ACT1可以包含設置在第一電極E1的頂表面的一部分上的區域、從設置在第一電極E1的頂表面的一部分上的該區域延伸以設置在第一絕緣膜INS1的側表面上的區域、以及從設置於在第一絕緣膜INS1的側表面上的該區域延伸以設置在第二電極E2的一部份上的區域。
第一主動層ACT1可以包含第一通道區CHA1。第一通道區CHA1可以是除了第一主動層ACT1與第一電極E1和第二電極E1接觸的區域之外的第一主動層ACT1的剩餘區域。換句話說，第一通道區CHA1可以是第一主動層ACT1與第一絕緣膜INS1的側面接觸的區域。
因此，第一通道區CHA1的最大長度可以是第一主動層ACT1與第一絕緣膜INS1接觸的區域的長度(例如，第一通道區CHA1的長度可以等於或約等於或基於第一絕緣膜INS1的外側表面的高度)。
由於第一通道區CHA1的長度在與第一絕緣膜INS1的側表面重疊的區域中包含第一主動層ACT1的長度，因此第一絕緣膜INS1的高度的變化也可能導致第一通道區CHA1的長度變化。也就是說，第一通道區CHA1的長度可以與第一絕緣膜INS1的高度成比例。
舉例來說，當降低絕緣圖案的高度時，在與絕緣圖案的一個側表面接觸的區域中，主動層的長度可以減小，從而減小了通道區的總長度。
第二電晶體T2的第二主動層ACT2可以沿第一絕緣膜INS1的開口區域或凹部G設置在第二電晶體T2的第三電極E3和第四電極E4上(例如，開口區域或凹部G可以對應於第一絕緣膜INS1中用於接收第二電晶體T2的溝槽或通孔)。
具體地，第二主動層ACT2包含與第三電極E3重疊的區域、從與第三電極E3重疊的區域延伸以設置在第一絕緣膜INS1的開口區域或凹部G中的區域、以及從設置在第一絕緣膜INS1的開口區域或凹部G中的區域延伸以與第四電極E4重疊的區域。
另外，可以將第二電晶體T2的第三電極E3與儲存電容器Cst的第一板P1一體成形設置。也就是說，可以將儲存電容器Cst的第一板P1與第一電晶體T1的第二電極E2以及第二電晶體T2的第三電極E3和第四電極E4設置在同一層。
第二絕緣膜INS2可以設置在第一主動層ACT1、第二主動層ACT2和第一板P1上。在此，第二絕緣膜INS2可以是閘極絕緣膜。
另外，第一閘極電極GATE1、第二閘極電極GATE2和第二板P2可以設置在第二絕緣膜INS2上。第二閘極電極GATE2設置成比第二電晶體T2的第三電極E3和第四電極E4更靠近基板SUB。
具體地說，第一電晶體T1的第一閘極電極GATE1可設置在第二絕緣膜INS2上，以與第一主動層ACT1重疊。
第二電晶體T2的第二閘極電極GATE2可以設置在第二絕緣膜INS2上以與第二主動層ACT2重疊。
第二主動層ACT2可以包含第二通道區CHA2。第二通道區CHA2可以是與第二閘極電極GATE2重疊的區域。因此，第二通道區CHA2的長度可以是第二主動層ACT2與第二閘極電極GATE2重疊的區域的長度。第二主動層ACT2包含導電區域，該導電區域不與第二閘極電極GATE2重疊。第二主動層ACT2的導電區域包含至少一個傾斜區域。該傾斜區域包含對應第二電晶體T2的第三電極E3和第四電極E4的一側的區域。
另外，可以在第二絕緣膜INS2上設置與第一板P1重疊的第二板P2。第二板P2可以與第一閘極電極GATE1和第二閘極電極GATE2設置在同一層，並由與第一閘極電極GATE1和第二閘極電極GATE2相同的材料製成。
第三絕緣膜INS3可以設置在其上設置有第一閘極電極GATE1、第二閘極電極GATE2和第二板P2的基板SUB上。
第三板P3可以設置在第三絕緣膜INS3上。第三板P3可以經由設置在第二絕緣膜INS2和第三絕緣膜INS3中的第二通孔H2與第一板P1電性連接。
如上所述，第一電晶體T1和第二電晶體T2可以具有不同的結構。
具體地說，在第一電晶體T1中，分別用作源極電極或汲極電極的第一電極E1和第二電極E2設置在不同的層上。此外，第一主動層ACT1的第一通道區CHA1可以在不平行於基板SUB的方向上設置(例如，可以將第一通道區CHA1設置為平行於或約平行於第一絕緣膜INS1的側表面)。「平行於基板SUB」可以理解為包含第一通道區CHA1與基板SUB之間的角度大於0°且小於180°的任何情況(例如，可以將第一通道區CHA1佈置為垂直或正交於基板SUB，或與基板SUB呈對角配置)。
相反地，在第二電晶體T2中，分別用作源極電極或汲極電極的第三電極E3和第四電極E4設置在同一層上。此外，第二主動層ACT2的第二通道區CHA2可以設置為與基板SUB平行。
另外，應該減小存在於主動區域A/A中的子像素SP的尺寸，以製造高解析度面板。
一種減小設置在子像素中的每個電晶體的通道區的長度的方法被當作減小子像素SP尺寸的方法。然而，由於曝光設備的能力有限，可能難以充分減小通道區的長度。
另外，即使在使用曝光設備形成具有短通道的主動層的情況下，在面板PNL中製造的電晶體的通道區也具有不均勻的長度。通道區的長度可以因電晶體而異。
相反地，根據一實施例，第一電晶體T1的第一通道區CHA1的長度可以與第一絕緣膜INS1的高度成正比(例如，第一通道區CHA1的尺寸在具有垂直型結構的第一電晶體T1可以被更精確地控制)。
換句話說，在根據本發明的電晶體中，可以僅藉由調整絕緣圖案的高度來調整通道區的長度，而不是通過曝光處理等來確定主動層的通道區的長度。
儘管根據一實施例的第一絕緣膜INS1的高度可以在100nm至500nm的範圍內，但是本發明不限於此。
另外，根據一實施例，具有短通道區且不平行於基板SUB的第三主動層ACT3不只可以藉由設置第一電晶體T1的第一通道區CHA1，而且可藉由設置第三電晶體T3的第三通道區來實現。
如上所述，可以減小第一電晶體T1的面積，從而有助於製造高解析度面板。
另外，根據本發明的第二電晶體T2可以是驅動電晶體。
理想的是驅動電晶體具有高S因數。該S因數可以用一個子臨界值圖表示，例如，一個S因數圖。
S因數圖是表示閘極電壓的變化與驅動電流的變化之比的圖。驅動電晶體的S因數圖的相對較高的傾斜度可能導致較窄的可用資料電壓範圍，且不利於低灰度表現。在這種情況下，電晶體從關閉狀態到導通狀態的轉換率可能較低。
在此，S因數圖的斜率可以是1/S因數。
換句話說，S因數表示有多快的通道電位變化以響應閘極電壓的變化。高S因數意味著與相對低S因數的情形相比在通道電位中有相對慢的變化。
S因數與驅動電晶體的通道區域的寬度與長度之比成反比。根據本發明實施例，第二電晶體T2可以被製造使得其第二通道區域CHA2的長度對應於第二閘極電極GATE2的長度。因此，可以防止第二通道區CHA2的長度被過分減小，從而S因數不會被長度過分減小的第二通道區CHA2減小。
也就是說，由於根據一實施例的第二電晶體T2的第二通道區CHA2的長度適合於驅動電晶體，所以可以獲得高的S因數，並可以獲得增加可用資料電壓範圍的效果。
另外，如圖7所示，配置根據本發明的第一電晶體T1使得第一主動層ACT1直接接觸第一電極E1和第二電極E2。配置第二電晶體T2使得第二主動層ACT2直接接觸第三電極E3和第四電極E4。
另外，配置典型的電晶體使得絕緣膜設置在主動層、源極電極和汲極電極之間，並且源極電極和汲極電極經由形成在絕緣膜中的接觸孔與主動 層接觸。在這種情況下，源極電極和汲極電極的面積可能不可避免地由對應於形成在閘絕緣膜中的接觸孔的入口寬度的面積來增加。
相比之下，根據本發明，由於第一主動層ACT1直接接觸第一電極E1和第二電極E2以及第二主動層ACT2直接接觸第三電極E3和第四電極E4的結構，可以獲得減小裝置面積的效果。
也就是說，根據本發明實施例的電晶體可以具有較小的面積，同時獲得較佳的電性能。
儘管前面的描述集中於第一電晶體至第三電晶體T1、T2和T3設置在面板PNL的主動區域A/A中的子像素SP內的配置，但是本發明不限於此。
例如，第一電晶體、第二電晶體或第三電晶體T1、T2或T3中的至少一個電晶體可以存在於位於主動區域A/A的外圍中的非主動區域N/A內。
以下將參考圖8描述此結構。
圖8示出了將設置在子像素SP中之根據實施例的電晶體連接到像素電極的結構。
參照圖8，在設置在主動區域A/A中的子像素SP內具有垂直結構的電晶體之中，可以是其電極電性連接到像素電極PXL的電晶體。
參照圖8，根據本發明，第二電晶體T2的第三電極E3可以連接到像素電極PXL。
像素電極PXL可以經由形成在第二絕緣膜INS2和第三絕緣膜INS3中的第二通孔H2電性連接到第二電晶體T2的第三電極E3。
上述的電晶體可以如下製造。
圖9至圖16是說明根據本發明一實施例之製造電晶體的操作。
為求簡潔，下面的描述將主要集中在第一電晶體T1和第二電晶體T2的製造上。第三電晶體T3可以透過與用於第一電晶體T1相同的操作來製造。
首先，參考圖9，可以以第一電極E1、第一絕緣膜INS1、第二電極、第三電極和第四電極(E2、E3和E4)、第一主動層和第二主動層(ACT1和ACT2)、第二絕緣膜INS2、第一閘極電極和第二閘極電極(GATE1和GATE2)以及第二板P2、第三絕緣膜INS3和第三板P3的順序進行製造。也可以透過與第一主動層ACT1和第二主動層ACT2相同的製程來形成第三主動層ACT3，並且可以透過與第一閘極電極GATE1和第二閘極電極GATE2相同的製程形成第三閘極 電極GATE3(例如，如上所述，由於可以透過與用於第一電晶體T1相同的製程和相同的操作來製造第三電晶體T3，因此，為求簡潔起見，將不詳述對應於第一電晶體T1和第二電晶體T2的步驟)。
具體地說，參照圖10，在基板SUB上製造第一電晶體T1的第一電極E1和參考電壓線VREF。參考電壓線VREF可以是第三電晶體T3的第五電極E5。
之後，如圖11所示，在基板SUB上製造第一絕緣膜INS1，基板SUB上製造有第一電極E1和參考電壓線VREF。可以透過一般的沉積方法來製造第一絕緣膜INS1。例如，第一絕緣膜INS1可以透過電漿增強化學氣相沉積(PECVD)、濺射等來製造。
第一絕緣膜INS1暴露出第一電極E1的一部分，並具有至少一個開口區域或凹部G。
資料線DL、驅動電壓線DVL和第一板P1被製造在基板SUB上，基板SUB上設置有第一絕緣膜INS1。
在此，資料線DL可以是第一電晶體T1的第二電極E2，而第一板P1可以是第二電晶體T2的第三電極E3和第三電晶體T3的第六電極E6。此外，從驅動電壓線DVL分支出來的區域可以是第二電晶體T2的第四電極E4。
隨後，如圖12所示，製造第一主動層ACT1、第二主動層ACT2和第三主動層ACT3。第一主動層ACT1可以與第一電晶體T1的第一電極E1和第二電極E2重疊，第二主動層ACT2可以與第二電晶體T2的第三電極E3和第四電極E4重疊，而第三主動層ACT3可以與第三電晶體T3的第五電極E5和第六電極E6重疊。
例如，第一主動層ACT1、第二主動層ACT2和第三主動層ACT3可以透過像是金屬有機化學氣相沉積(MOCVD)或原子層沉積的薄膜沉積(ALD)的薄膜沉積方法來製造，其中的薄膜沉積過程是可控制的。
MOCVD方法是化學氣相沉積(CVD)的子類別，被用來透過在其上注入反應物氣體的熱基板的表面上的沉積反應來製造薄膜。該反應物氣體包含有機金屬複合物。MOCVD方法是一種藉由透過加熱使熱基板上的有機金屬氣體分解來生長半導體薄膜的技術。與像是電漿增強化學氣相沉積(PECVD) 和低壓化學氣相沉積(LPCVD)等其他CVD方法相比，MOCVD方法在較低的溫度下執行。可在原子等級控制薄膜處理，從而製造均勻的薄膜。
ALD方法是CVD的子類別，被用來藉由在基板表面上分別施加反應物和沉積由反應物氣體的化學反應產生的顆粒來製造薄膜。在一種反應物化學吸附到基板上之後，將第二種氣體或第三種氣體施加至基板，引起後續對基板的化學吸附，使得薄膜沉積在基板上。
與物理氣相沉積(PVD)方法或其他CVD方法相比，使用MOCVD或ALD方法可以提高薄膜的生產率或生長速率。另外，由於高的薄膜塗覆效能，可以更精確地調整薄膜的厚度。也就是說，使用MOCVD或ALD方法可以製造具有優異的階段覆蓋特性的薄膜。
另外，與像是濺射的其他沉積方法相比，MOCVD或ALD方法可以製造具有更高的厚度和組成均勻性、以及更高密度水準的薄膜。
透過MOCVD或ALD方法製造的第一主動層ACT1、第二主動層ACT2和第三主動層ACT3可以是無斷裂(例如在電路中甚至在階段區域中無不連續性)所製造之非常薄的薄膜。
之後，如圖13所示，製造第二絕緣膜INS2以與第一主動層ACT1、第二主動層ACT2和第三主動層ACT3重疊。在此，也可以在第一板P1上製造第二絕緣膜INS2。
第二絕緣膜INS2可以透過MOCVD或ALD方法製造。因此，與第一絕緣膜INS1相比，第二絕緣膜INS2可以具有較小的厚度變化和較高的密度等級。
第二絕緣膜INS2可以由高介電常數的材料製成以增加儲存電容器Cst的容量。例如，第二絕緣膜INS2可以包含選自但不限於以下的至少一種材料：HfO2、ZrO2、Ta2O5,、TiO2、或Y2O3。
另外，可以製造第二絕緣膜INS2以具有薄的厚度來增加儲存電容器Cst的容量。例如，第二絕緣膜INS2的厚度可以比第一絕緣膜INS1的厚度更薄。
之後，如圖14所示，製造了第一閘極線GL1、第二板P2和第二閘極線GL2。
在此，第一閘極線GL1可以是第一電晶體T1的第一閘極電極GATE1，第二板P2可以是第二電晶體T2的第二閘極電極GATE2，而第二閘極線GL2可以是第三電晶體T3的第三閘極電極GATE3。
之後，如圖15所示，在基板SUB上製造第三絕緣膜INS3，基板SUB上形成有第一閘極線GL1、第二板P2和第二閘極線GL2。
第三絕緣膜INS3也可以透過MOCVD或ALD方法製造。因此，與第一絕緣膜INS1相比，第三絕緣膜INS3可以具有較小的厚度變化和較高的密度等級(例如，第三絕緣膜INS3的厚度可以比厚度變化更大的第一絕緣膜INS1的厚度保持地更均勻)。
另外，第三絕緣膜INS3可以由高介電常數的材料製成以增加儲存電容器Cst的容量。例如，第三絕緣膜INS3可以包含選自但不限於以下的至少一種材料：HfO2、ZrO2、Ta2O5、TiO2,、或Y2O3。
另外，可以製造第三絕緣膜INS3以具有薄的厚度以增加儲存電容器Cst的容量。例如，第三絕緣膜INS3的厚度可以比第一絕緣膜INS1的厚度更薄。
另外，如圖15所示，第二通孔H2可以形成在第三絕緣膜INS3中以暴露第一板P1的一部分。
之後，參考圖16，可以在第三絕緣膜INS3上製造第三板P3。
第三板P3可以經由形成在第二絕緣膜INS2和第三絕緣膜INS3中的第二通孔H2電性連接到第一板P1。
儘管以上參考圖6至圖16的描述集中於以下配置：在單一子像素SP中設置兩條閘極線GL1和GL2，並且在子像素SP中設置三個電晶體T1、T2和T3，但本發明不限於此。例如，單一閘極線GL1可以設置在單一子像素SP上，而在子像素SP中設置三個電晶體T1、T2和T3。
以下將參照圖17描述此配置。
圖17是說明根據本發明另一實施例之子像素的電路區域。
參照圖17，包含在單一子像素SP中的電路區域CA可以包括三個電晶體T1、T2和T3以及單一儲存電容器Cst。
在單一子像素SP中，沿單一方向延伸的資料線DL、以及與資料線DL平行的驅動電壓線DVL和參考電壓線VREF可以設置在單一子像素SP中。
另外，可以設置單條閘極線(或掃描線)GL1以與資料線DL、驅動電壓線DVL和參考電壓線VREF相交。
將圖17與圖16進行比較，第三電晶體T3的位置可以不同(例如，第三電晶體T3可以設置在電路區域CA右上角，而不是設置在右下角)。
具體地說，可以配置第一電晶體T1和第三電晶體T3以共用閘極線GL1。在此，閘極線GL1可以用作第一電晶體T1的第一閘極電極GATE1和第三電晶體T3的第三閘極電極GATE3。
根據一實施例，第三電晶體T3包含第五電極E5、第三主動層ACT3、第六電極E6和第三閘極電極GATE3。
參考電壓線VREF可以用作第五電極E5。此外，可以設置第三主動層ACT3以與參考電壓線VREF的一部分重疊。
另外，可以設置第六電極E6以與參考電壓線VREF和第三主動層ACT3重疊。
在此，第六電極E6可以與資料線DL和驅動電壓線DVL設置在同一層上。
此外，可以設置閘極線GL1以與參考電壓線VREF、第三主動層ACT3和第六電極E6重疊。
根據本實施例，如上所述，因為第一電晶體T1和第三電晶體T3共用單一閘極線GL1，所以在單一子像素SP中僅可以存在單一閘極線GL1。
在這種情況下，可以將由單一子像素SP佔據的面積減小為小於由兩條閘線佔據的單一子像素SP的面積，從而可以進一步獲得減小電路區域CA大小的效果。
根據本發明實施例，在薄膜電晶體陣列基板和包含該薄膜電晶體陣列基板的電子裝置中，設置在面板中的複數個電晶體之中的至少一個電晶體具有可實現短通道和一體成形的結構。
根據本發明實施例，在薄膜電晶體陣列基板和包含該薄膜電晶體陣列基板的電子裝置中，設置在面板中的複數個電晶體之中的至少一個電晶體具有由於高S因數而增加了操作餘量的結構。
根據本發明實施例，薄膜電晶體陣列基板包括具有可以由於減小的裝置面積實現超高解析度面板的結構的電晶體，且該電子裝置包括該薄膜電晶體陣列基板。
根據本發明實施例，薄膜電晶體陣列基板包括具有能保護主動層和絕緣膜不會發生斷裂(例如在電路中的不連續)的結構的電晶體，且該電子裝置包括該薄膜電晶體陣列基板。
根據本發明實施例，薄膜電晶體陣列基板包括具有增大容量的儲存電容器，且該電子裝置包括該薄膜電晶體陣列基板。
為了舉例說明本發明的某些原理，已經給出了前面的描述和附圖。本發明所屬領域的技術人員可以通過組合，劃分，在不背離本發明的原理的情況下，替代或改變元件。本文中揭露的前述實施方式應解釋為是示例性的，而不是對本發明的原理和範圍的限制。應當理解，本發明的範圍由所附的請求項限定，並且它們的所有等同形式均落入本發明的範圍內。
本發明主張於2018年12月10日在韓國提交的韓國專利申請第10-2018-0158517號專利的優先權，本發明在此引用結合該專利，以用於本說明書中充分敘述的目的。
ACT1:第一主動層
ACT2:第二主動層
ACT3:第三主動層
CA:電路區域
Cst:儲存電容器
DL:資料線
DVL:驅動電壓線
E1:第一電極
E2:第二電極
E3:第三電極
E4:第四電極
E5:第五電極
E6:第六電極
GATE1:第一閘極電極
GATE2:第二閘極電極
GATE3:第三閘極電極
GL:閘極線
GL1:第一閘極線
GL2:第二閘極線
H1:第一通孔
H2:第二通孔
P1:第一板
P2:第二板
P3:第三板
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
VREF:參考電壓線

Claims (22)

  1. 一種電子裝置，包括：一面板；一驅動器電路，被配置以驅動該面板；以及一第一電晶體和一第二電晶體，設置在該面板中，該第一電晶體和該第二電晶體包含：一第一電極，位於該第一電晶體中，該第一電極設置在一基板上；一第一絕緣膜，設置在該基板上，與該第一電極的一邊緣重疊並具有用於接收該第二電晶體的部分的一開口區域；一第二電極，位於該第一電晶體中，該第二電極設置在該第一絕緣膜上並與該第一電極的一部分重疊；一第三電極和一第四電極，位於該第二電晶體中，該第三電極和該第四電極設置在與該第二電極相同層上並與該第二電極間隔開，該第一絕緣膜的該開口區域設置在該第三電極與該第四電極之間；一第一主動層，位於該第一電晶體中，該第一主動層設置在該第一電極、該第一絕緣膜和該第二電極上；一第二主動層，位於該第二電晶體中，該第二主動層設置在該第三電極和該第四電極上，並跨過該第一絕緣膜的該開口區域；一第二絕緣膜，設置在該第一主動層、該第二主動層和該第三電極上；以及一第一閘極電極和一第二閘極電極，該第一閘極電極位於該第一電晶體中且該第二閘極電極位於該第二電晶體中，該第一閘極電極設置在該第二絕緣膜上並與該第一主動層重疊，並且該第二閘極電極設置在該第二絕緣膜上並與該第二主動層重疊， 其中，該第二主動層包含一導電區域，該導電區域包含至少一個區域和至少一個傾斜區域，該至少一個區域沿著該第一絕緣膜的該開口區域的至少一側表面延伸，且該至少一個傾斜區域在與該第二閘極電極不重疊的同時，沿著該第三電極和該第四電極的至少其中之一的一側表面延伸，以及其中，該第二絕緣膜與該第二主動層的該至少一個區域和該至少一個傾斜區域兩者不重疊。
  2. 如請求項1所述的電子裝置，其中，該第一主動層包含沿該第一絕緣膜的一側表面設置的一第一通道區，以及其中，該第一通道區不平行於該基板。
  3. 如請求項1所述的電子裝置，其中，該面板中的複數條資料線與複數條閘極線相交，以及其中，該第一電晶體的該第一主動層與該複數條資料線中的一條資料線和該複數條閘極線中的一條閘極線交疊。
  4. 如請求項1所述的電子裝置，還包括：一儲存電容器的一第一板，與該第三電極一體成形；該儲存電容器的一第二板，設置在該第一板上；一第三絕緣膜，設置在該第二板上；以及該儲存電容器的一第三板，設置在該第三絕緣膜上。
  5. 如請求項4所述的電子裝置，其中，該第一板和該第三板經由延伸通過該第二絕緣膜和該第三絕緣膜的一第二通孔彼此電性連接。
  6. 如請求項4所述的電子裝置，其中，該第二板與該第二電晶體的該第二閘極電極一體成形。
  7. 如請求項4所述的電子裝置，其中，該第二絕緣膜比該第一絕緣膜更密，以及 其中，該第二絕緣膜的厚度變化小於該第一絕緣膜的厚度變化，或該第二絕緣膜的厚度比該第一絕緣膜的厚度更均勻。
  8. 如請求項1所述的電子裝置，其中，該第一電晶體的該第一電極和該第二電極中的一個電性連接到該第二電晶體的該第二閘極電極和一儲存電容器兩者。
  9. 如請求項1所述的電子裝置，其中該第二電晶體被配置以接收一資料電壓。
  10. 如請求項1所述的電子裝置，其中，該第一主動層包含一第一通道區，以及其中，該第一通道區接觸該第一絕緣膜的一側表面。
  11. 如請求項1所述的電子裝置，其中，該至少一個傾斜區域包含對應於該第二電晶體的該第三電極或該第四電極的至少一側的一區域。
  12. 如請求項1所述的電子裝置，其中，該第二閘極電極設置成比該第二電晶體的該第三電極和該第四電極更靠近該基板。
  13. 如請求項1所述的電子裝置，其中，該面板進一步包含設置在該基板上的一第三電晶體，該第三電晶體包含：一第五電極，設置在該基板上；該第一絕緣膜，暴露該第五電極的一邊和該基板的一頂表面的一部份；一第六電極，設置在該第一絕緣膜上；一第三主動層，設置在該第六電極、該第一絕緣膜和該第五電極上，該第三電晶體的該第三主動層包含與該第一絕緣膜的一側表面接觸的一第三通道區；以及一第三閘極電極，設置在該第二絕緣膜上並與該第三主動層重疊。
  14. 如請求項13所述的電子裝置，其中，該第三電晶體的該第五電極和該第六電極中的一個電性連接到該第二電晶體的該第三電極或該第四電極。
  15. 如請求項13所述的電子裝置，其中，複數條參考電壓線設置在該面板內，以平行於與複數條閘極線相交的複數條資料線，以及其中，該第三主動層與該複數條參考電壓線中的一條參考電壓線和該複數條閘極線中的一條閘極線重疊。
  16. 如請求項15所述的電子裝置，其中，該第三電晶體的該第五電極與重疊該第三主動層的該條參考電壓線一體成形。
  17. 如請求項15所述的電子裝置，其中，重疊於該第三主動層的該條閘極線也與該第一主動層重疊。
  18. 如請求項15所述的電子裝置，其中，該第三主動層和該第一主動層與該複數條閘極線中的不同閘極線重疊。
  19. 如請求項13所述的電子裝置，其中，該面板的一主動區域中的複數個子像素中的每一個均包含該第一電晶體、該第二電晶體和該第三電晶體。
  20. 如請求項19所述的電子裝置，另包括：一第三絕緣膜，設置在該第二電晶體的該第三電極和該第四電極上；以及一像素電極，設置在該第三絕緣膜上，該像素電極經由該第二絕緣膜和該第三絕緣膜中的一第二通孔與該第三電極或該第四電極電性連接。
  21. 如請求項13所述的電子裝置，其中，該第一電晶體、該第二電晶體和該第三電晶體中的至少一個電晶體包含在一閘極驅動器電路中，該閘極驅動器電路設置在該面板的一主動區域的一外圍中的一非主動區域內。
  22. 一種薄膜電晶體陣列基板，包括：一基板； 一第一電極，位於一第一電晶體中，設置在該基板上；一第一絕緣膜，設置在該基板上，與該第一電極的一邊緣重疊並具有用於接收一第二電晶體的部分的一開口區域；一第二電極，位於該第一電晶體中，設置在該第一絕緣膜上並與該第一電極的一部分重疊；一第三電極和一第四電極，位於該第二電晶體中，設置在與該第二電極相同層上並與該第二電極間隔開，該第一絕緣膜的該開口區域設置在該第三電極與該第四電極之間；一第一主動層，位於該第一電晶體中，設置在該第一電極、該第一絕緣膜和該第二電極上；一第二主動層，位於該第二電晶體中，設置在該第三電極和該第四電極上，並跨過該第一絕緣膜的該開口區域；一第二絕緣膜，設置在該第一主動層、該第二主動層和該第三電極上；以及一第一閘極電極和一第二閘極電極，該第一閘極電極位於該第一電晶體中且該第二閘極電極位於該第二電晶體中，該第一閘極電極設置在該第二絕緣膜上並與該第一主動層重疊，並且該第二閘極電極設置在該第二絕緣膜上並與該第二主動層重疊，其中，該第二主動層包含一導電區域，該導電區域包含至少一個區域和至少一個傾斜區域，該至少一個區域沿著該第一絕緣膜的該開口區域的至少一側表面延伸，且該至少一個傾斜區域在與該第二閘極電極不重疊的同時，沿著該第三電極和該第四電極的至少其中之一的一側表面延伸，以及其中，該第二絕緣膜與該第二主動層的該至少一個區域和該至少一個傾斜區域兩者不重疊。
TW108142382A 2018-12-10 2019-11-21 薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置 TWI761729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180158517A KR102586145B1 (ko) 2018-12-10 2018-12-10 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR10-2018-0158517 2018-12-10

Publications (2)

Publication Number Publication Date
TW202025499A TW202025499A (zh) 2020-07-01
TWI761729B true TWI761729B (zh) 2022-04-21

Family

ID=68847943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142382A TWI761729B (zh) 2018-12-10 2019-11-21 薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置

Country Status (6)

Country Link
US (1) US10943546B2 (zh)
EP (1) EP3667726A1 (zh)
JP (1) JP6848037B2 (zh)
KR (1) KR102586145B1 (zh)
CN (1) CN111293140B (zh)
TW (1) TWI761729B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556579A (zh) * 2020-09-10 2022-05-27 京东方科技集团股份有限公司 显示基板和显示面板
CN114973993B (zh) * 2022-05-24 2024-01-02 Tcl华星光电技术有限公司 显示面板及显示装置
TWI823754B (zh) * 2023-01-17 2023-11-21 友達光電股份有限公司 畫素結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104871A (en) * 2009-03-05 2011-02-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201203556A (en) * 2010-02-19 2012-01-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201604558A (zh) * 2014-05-02 2016-02-01 半導體能源研究所股份有限公司 顯示裝置及輸入／輸出裝置
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置
US20170005200A1 (en) * 2015-07-02 2017-01-05 Japan Display Inc. Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158517B1 (ko) 1995-12-28 1998-12-01 김태구 자동차의 내,외부와의 의사소통 장치
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
US20070254402A1 (en) 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
KR101994657B1 (ko) 2012-12-12 2019-07-02 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20150060129A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
TW201620146A (zh) * 2014-11-28 2016-06-01 Sharp Kk 半導體裝置
GB2540334B (en) * 2015-04-22 2019-12-11 Flexenable Ltd A control component for a current-driven optical media
KR102389668B1 (ko) * 2015-08-19 2022-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105655407A (zh) 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
KR102512718B1 (ko) * 2016-03-17 2023-03-23 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법
KR102568778B1 (ko) * 2016-05-12 2023-08-22 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
CN106252363B (zh) * 2016-09-29 2020-11-03 上海中航光电子有限公司 阵列基板、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104871A (en) * 2009-03-05 2011-02-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201203556A (en) * 2010-02-19 2012-01-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201604558A (zh) * 2014-05-02 2016-02-01 半導體能源研究所股份有限公司 顯示裝置及輸入／輸出裝置
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置
US20170005200A1 (en) * 2015-07-02 2017-01-05 Japan Display Inc. Semiconductor device

Also Published As

Publication number Publication date
TW202025499A (zh) 2020-07-01
US10943546B2 (en) 2021-03-09
CN111293140B (zh) 2023-11-03
JP2020095267A (ja) 2020-06-18
KR102586145B1 (ko) 2023-10-05
JP6848037B2 (ja) 2021-03-24
US20200184903A1 (en) 2020-06-11
EP3667726A1 (en) 2020-06-17
CN111293140A (zh) 2020-06-16
KR20200070882A (ko) 2020-06-18

Similar Documents

Publication Publication Date Title
TWI727404B (zh) 具有垂直結構的電晶體及電子裝置
TWI761729B (zh) 薄膜電晶體陣列基板及包含該薄膜電晶體陣列基板的電子裝置
US20230071094A1 (en) Display panel and electronic device including same
US10777772B2 (en) Panel, transistor and electronic device
TWI712167B (zh) 具有垂直結構的電晶體及電子裝置
US11705460B2 (en) Panel, electronic device and transistor
US11476281B2 (en) Transistor and electronic device
CN112992922A (zh) 晶体管阵列基板和包括其的电子装置
KR20200046508A (ko) 전자장치, 패널 및 게이트 구동회로
KR102486147B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR102551989B1 (ko) 트랜지스터 및 전자장치
KR20200075610A (ko) 트랜지스터 및 전자장치