TWI760066B

TWI760066B - 顯示面板以及用於驅動顯示面板的顯示驅動電路

Info

Publication number: TWI760066B
Application number: TW110101707A
Authority: TW
Inventors: 鄭彥誠; 楊琇惠
Original assignee: 聯詠科技股份有限公司
Priority date: 2020-01-16
Filing date: 2021-01-15
Publication date: 2022-04-01
Also published as: US20210225248A1; TW202129615A; US11551600B2

Abstract

提供了一種顯示面板。顯示面板包括像素陣列、多條數據線和第一掃描線。像素陣列以多個像素列和多個像素行排列，包括為相鄰像素列的第一像素列、第二像素列和第三像素列。第一掃描線耦合到多個第一像素組，其中每個第一像素組包括所述第一像素列中的多個第一像素以及與所述第一像素列相鄰的所述第二像素列中的多個第二像素。還提供了用於驅動顯示面板的顯示驅動電路。

Description

顯示面板以及用於驅動顯示面板的顯示驅動電路

本發明涉及一種顯示面板，特別是可執行電荷回收機制的顯示面板。

透過使顯示面板顯示黑白橫條相間的測試圖案（以下簡稱“H Line”），可以測得顯示面板的耗電程度。圖1繪示為顯示面板顯示“H Line”的示意圖。在圖1中，顯示面板100包括多條數據線（如DL1~DL6）、多條掃描線（如SL0~SL3）以及由多個像素行（如C1~C6）與多個像素列（如R1~R4）所構成的像素陣列。在圖1中，“+”與“-”分別代表正極性的資料電壓與負極性的資料電壓，數字部分（如0與255）表示像素的灰階值。請見圖1，以8 bits資料解析度來說，隨著掃描線週期期間的推進，顯示面板100的源極驅動器（圖未示）經由多條數據線DL1~DL6所輸出的資料電壓，在對應灰階值255的最高資料電壓與對應灰階值0的最低資料電壓兩者之間轉換。藉此，可以使顯示畫面呈現黑白橫條相間的圖案。因此，顯示面板100 在顯示“H Line”時處於高耗電的狀態。此外，顯示面板100的尺寸越大，數據線的長度也會越長。在這種狀況下，數據線的大寄生電容也會增加顯示面板100的耗電程度。

一般來說，通常會採用電荷回收機制來降低顯示面板的耗電程度。詳細來說，在當前個掃描線週期期間之後，透過將輸出同極性且灰階值差距大的多條數據線短路（於一段時間）在一起，以獲得下一掃描線週期的數據線上的初始資料電壓（或稱起始資料電壓），並且前述初始資料電壓相當於一中間灰階值。如此一來，源極驅動器可使短路的數據線（在當前掃描線週期中的數據線充放電已完成之後）在下一掃描線週期期間從對應於中間灰階值的初始資料電壓開始充電，而不是從當前掃描線週期期間的當前資料電壓充電，從而通過電荷回收機制達到省電的目的，從而達到省電的目的。顯示面板100可以在下一掃描線週期期間，使像素的資料電壓由初始資料電壓開始充電，以達到省電的目的。然而，以圖1所示耦接關係來看，由於顯示面板100的源極驅動器在同一掃描線週期期間所輸出的資料電壓所對應的灰階值都相同（不是255就是0），因此圖1所示顯示面板100的架構在顯示“H Line”時執行電荷回收機制是沒有效果的。

因此，需要提出一種技術方案，以減少顯示面板的耗電程度。

本發明提供一種顯示面板以及用於驅動顯示面板的顯示驅動電路，以透過執行電荷回收機制來降低顯示面板的耗電程度。

本發明提出一種顯示面板。顯示面板包括像素陣列、多條數據線以及第一掃描線。像素陣列以多個像素列和多個像素行排列，並包括為相鄰像素列的第一像素列、第二像素列以及第三像素列。第一掃描線耦合到多個第一像素組，其中每個第一像素組包括第一像素列中的多個第一像素以及與第一像素列相鄰的第二像素列中的多個第二像素。

本發明提出一種用於驅動顯示面板的顯示驅動電路。顯示面板包括以多個像素列和多個像素行佈置的像素陣列、多條數據線和多條掃描線。每個掃描線耦合到多個像素組。每個像素組包括分佈在兩個相鄰像素列中的像素。顯示驅動電路包括多個第一輸出節點、多個第二輸出節點以及開關控制電路。多個第一輸出節點分別被配置成耦合到顯示面板的數據線中的多條第一數據線。多個第二輸出節點分別被配置成耦合到顯示面板的數據線中的多條第二數據線。開關控制電路用於產生多個控制信號。在像素列的第一像素列已經顯示之後且在第一像素列的下一個像素列的第二像素列顯示之前的電荷再利用期間內，根據控制信號，第一輸出節點的至少一部分被短路到第一公共節點，並且第二輸出節點的至少一部分被短路到與第一公共節點不同的第二公共節點。

基於上述，基於改變顯示面板多個像素、多條數據線以及多條掃描線之間的特別的耦接關係，並透過開關控制電路控制多個開關，可以使輸出通道（數據線）輸出的資料電壓在電荷再利用期間短路在一起。藉此，可在電荷再利用期間進行電荷回收動作，以減少顯示面板的耗電程度。

為了使上述內容更易理解，下面結合附圖對幾種實施方式進行詳細說明。

本發明可以透過改變顯示面板多個像素、多條數據線以及多條掃描線之間的耦接關係，使在同一個掃描線週期期間透過輸出通道（數據線）輸出的資料電壓可以包括灰階值差異大的資料電壓，以利執行電荷回收機制。

圖2繪示為本發明第一實施例的顯示面板的像素陣列的示意圖。在第一實施例中，源極驅動電路（圖未示）包括多個輸出節點，並且多個輸出節點分別耦合至多條數據線。第一實施例的電荷回收機制是以12個數據線為一組。顯示面板上像素極性的排列方式可視為行反轉（column inversion）相同。圖2的重點在於，耦合到任意掃描線的像素分佈在不同的相鄰像素行中，並且耦合到任意數據線的像素分佈在同一像素列中。請見圖2，顯示面板200包括多條數據線（如DL1~DL12）、多條掃描線（如SL1~SL3）以及由多個像素行（如C1~C12）與多個像素列（如R1~R4）所構成的像素陣列。在圖2中，“+”與“-”分別代表正極性的資料電壓與負極性的資料電壓。依照所要顯示的顏色的不同，於像素本身標記不同的紋路。舉例來說，要顯示紅色的像素以疏斜紋表示、要顯示綠色的像素以密斜紋表示，以及要顯示藍色的像素以更密的斜紋表示。

請見圖2，開關組210包括多個開關SW1~SW12。在一實施例中，開關組210可以在源極驅動器（又稱數據驅動器）中實現。開關SW1至SW12分別耦合到可做為源極驅動器的輸出節點（即輸出針腳）的多個節點P1至P12的一端，並且多條數據線DL1至DL12分別耦合至多個節點P1至P12的另一端。每個開關耦合在一公共節點（第一公共節點CS_P或第二公共節點CS_N）與一輸出節點（耦接至數據線）之間。奇數開關SW1、SW3、SW5、SW7、SW9與SW11用以將輸出為正極性資料電壓的數據線短路，數據線短路視為像素的像素電極短路。偶數開關SW2、SW4、SW6、SW8、SW10與SW12用以將輸出為負極性資料電壓的數據線短路。開關SW1~SW12的開關動作分別受控於控制信號S1~S12。受益於耦合到任何掃描線的像素分佈在不同的相鄰像素行中並且耦合到任何數據線的像素分佈在同一像素列中的事實，透過控制開關SW1~SW12，可以在當前掃描線週期期間之後，將輸出同極性且灰階值差距大的至少六條數據線短路（short）在一起（例如短路到第一公共節點CS_P或第二公共節點CS_N），以獲得對應於中間灰階值的初始資料電壓（或前述下一掃描線週期的起始資料電壓）。如此一來，源極驅動器可以使短路的數據線（在完成對當前掃描線週期中的數據線的充放電動作之後）能夠在下一個掃描線週期期間從對應於中間灰階值的初始資料電壓被充電，以透過電荷回收機制達到省電的目的。

圖2的重點在於，任意一條掃描線所耦接的像素分佈於相鄰的不同像素列，並且任意一條數據線所耦接的像素分佈於同一個像素行。下面將以圖3A~3C來說明多條數據線、多條掃描線以及像素陣列之間的耦接關係。圖3A~3C繪示為在第一實施例下的多條數據線、多條掃描線以及像素陣列之間的耦接關係的示意圖。為了方便說明並使圖面更加簡潔，圖3A~3C僅針對掃描線SL1~SL3所耦接的像素分別進行繪示。然而在實際上，圖3A~3C所示結構與圖2無異。

請見圖3A，掃描線SL1所耦接的像素分佈在像素列R1與像素列R2，其中像素列R1與像素列R2為相鄰像素列。可以看到，掃描線SL1所耦接的像素在螢幕呈現的排列方式類似於在水平方向的鋸齒形（zigzag），或稱「之」字形。請見圖3B，掃描線SL2所耦接的像素分佈在像素列R2與像素列R3，其中像素列R2與像素列R3為相鄰像素列。可以看到，掃描線SL2所耦接的像素在螢幕呈現的排列方式類似於在水平方向的鋸齒形（zigzag），或稱「之」字形。請見圖3C，掃描線SL3所耦接的像素分佈在像素列R3與像素列R4，其中像素列R3與像素列R4為相鄰像素列。可以看到，掃描線SL3所耦接的像素在螢幕呈現的排列方式也是類似於在水平方向的鋸齒形（zigzag），或稱「之」字形。簡單來說，顯示面板200的相鄰兩列畫素以「zigzag」方式與對應的掃描線連接。

圖4繪示為在第一實施例下操作開關組的步驟流程圖。請見圖4，在步驟S401中，計算對應於要在第一掃描線週期期間由數據線傳輸的第一資料電壓的第一灰階值和對應於要在第二掃描線週期期間由前述數據線傳輸的第二資料電壓的第二灰階值之間的差值，其中第一資料電壓和第二資料電壓分別對應於第一灰階值和第二灰階值。在步驟S402中，確認前述差值是否大於一閾值。若是，如果是，則控制相應的開關在電荷再利用期間內導通(步驟S403)，前述電荷再利用期間可以是包括在每個掃描線時段中的一個短時間段，並且其定位於在對當前顯示線的充電/放電已經完成之後。在本公開中，電荷再利用期間也可被表示為在當前（第一）像素列（又稱顯示線）已經顯示之後和下一個（第二）像素列顯示之前的短時間段。若否，則控制相應的開關斷開（步驟S404）。下面將在此操作準則的基礎上，以包含“H Line”在內的多個測試圖案進行說明。其中，前述第一掃描線週期期間可視為當前掃描線週期期間，並且前述第二掃描線週期期間可視為下一掃描線週期期間。閾值可以基於以高功耗顯示的圖像內容來設置，並且可以基於對顯示面板的省電要求程度來設置。在一個示例中，在8位元資料解析度的情況下，閾值可以設置為127(這意味著只要對應於在兩個連續掃描線週期期間由同一數據線傳輸的兩個資料電壓的灰階值之間灰階值的灰階值差大於最高灰階值的一半則啟用電荷回收功能)，或者設置為255(這意味著僅回應於顯示“H Line”的極端情況才啟用電荷回收功能)。

圖5繪示為以第一實施例的顯示面板顯示“H Line”的示意圖。由圖5可以看到，像素列R1與R3的資料電壓都相當於灰階值255，並且像素列R2與R4的資料電壓都相當於灰階值0。也就是說，隨著掃描線週期期間的推進，顯示面板200的源極驅動器（圖未示）經由多條數據線DL1~DL12所輸出的資料電壓，在灰階值255與灰階值0兩者之間轉換。詳細來說，在第一掃描線週期期間，像素列R1被開啟以接收灰階值為255的資料電壓。在第二掃描線週期期間，像素列R2被開啟以接收灰階值為0的資料電壓。在第三掃描線週期期間，像素列R3被開啟以接收灰階值為255的資料電壓。在第四掃描線週期期間，像素列R4被開啟以接收灰階值為0的資料電壓。其中，255與0分別為基於8位元資料解析度的最大以及最小的灰階值。藉此，可以使顯示畫面呈現黑白橫條相間的圖案。

開關控制電路（圖未示）用以產生控制信號S1~S12來分別控制開關SW1~SW12。開關控制電路可以計算對應於在第N個掃描線週期期間由數據線傳輸的第一資料電壓的第一灰階值和對應於在第(N+1)個掃描線週期期間由同一數據線傳輸的第二資料電壓的第二灰階值之間的差值，其中N是正整數。具體地說，開關控制電路可以計算第一灰階值和第二灰階值之間的差值，以確定開關SW1至SW12是接通還是關斷。需注意的是，要轉換為在當前掃描線週期和下一掃描線週期期間由數據線傳輸的資料電壓的灰階值可以存儲在源極驅動器的寄存器中。以數據線DL1為例，在第一掃描線週期期間（假設為當前掃描線週期期間），數據線DL1所傳輸的資料電壓為灰階值255。在下一掃描線週期期間（即第二掃描線週期期間），數據線DL1所傳輸的資料電壓預計為灰階值0。在此情況下，開關控制電路可以計算兩個灰階值的差值並判斷該差值大於一閾值，以透過控制信號S1來控制開關SW1導通。

這樣，在電荷再利用期間，由於開關SW1導通，數據線DL1短路到第一公共節點CS_P。同時，基於相同的圖案，由於開關SW3、SW5、SW7、SW9和SW11導通，數據線DL3、DL5、DL7、DL9和DL11也分別短路到第一公共節點CS_P。類似地，在電荷再利用期間，由於開關SW2、SW4、SW6、SW8、SW10和SW12導通，數據線DL2、DL4、DL6、DL8、DL10和DL12也短路到第二公共節點CS_N。簡單地說，當顯示“H Line”時，從每個當前掃描線週期到其下一個掃描線週期，任何數據線的資料電壓的轉變如虛線箭頭所示，從對應於灰階值255的資料電壓轉變為對應於灰階值0的資料電壓，或者從對應於灰階值0的資料電壓轉變為對應於灰階值255的資料電壓。因此，開關SW1至SW12在電荷再利用期間全部導通，以啟動電荷回收機制。

電荷再利用期間請同時參照圖3A和圖5。在充電再利用期間，由於開關SW1、SW3、SW5、SW7、SW9和SW11導通，數據線DL1、DL3、DL5、DL7、DL9和DL11的資料電壓分別短路到第一公共節點CS_P。換言之，有三條數據線輸出對應於灰階值255的正極性資料電壓，以及有三條數據線輸出對應於灰階值0的正極性資料電壓。這些正極性資料電壓在電荷再利用期間被一起短路到第一公共節點CS_P，以獲得對應於中間灰階值128的正極性初始資料電壓。同時，由於開關SW2、SW4、SW6、SW8、SW10和SW12導通，數據線DL2、DL4、DL6、DL8、DL10和DL12的資料電壓也分別短路到第二公共節點CS_N。也就是說，有三條數據線輸出對應於灰階值255的負極性資料電壓，以及三條數據線輸出對應於灰階值0的負極性資料電壓在電荷再利用期間一起短路到第二公共節點CS_N，以獲得對應於中間灰階值128的負極性初始資料電壓。

請同時參閱圖3B和圖5。在電荷再利用期間，由於開關導通，第一公共節點CS_P將獲得相當於灰階值128的初始資料電壓。同時，由於開關導通，第二公共節點CS_N也將獲得相當於灰階值128的初始資料電壓。請同時參閱圖3C和圖5。在第三掃描線週期之後但在進入第四掃描線週期之前，由於開關導通，第一公共節點CS_P將獲得相當於灰階值128的初始資料電壓。同時，由於開關導通，第二公共節點CS_N也將獲得相當於灰階值128的初始資料電壓。以此方式，源極驅動器可以使得在電荷再利用週期期間短路的顯示面板200的數據線能夠在下一掃描線週期期間從對應於中間灰階值的初始資料電壓充電。由於灰階值128在灰階值0和灰階值255之間，所以灰階值128對應的初始資料電壓比灰階值0(或255)對應的當前目標資料電壓更接近灰階值255(或0)對應的下一個目標資料電壓，從而降低了在下一個掃描線週期內實現數據線充放電的電荷量，可以達到最佳的節能效果。

圖6繪示為以第一實施例的顯示面板顯示紅色測試圖案（以下簡稱“R Pattern”）的示意圖。由圖6可以看到，像素行C1、C4、C7與C10的像素都是要顯示紅色的像素且其灰階值皆為255。像素行C2、C3、C5、C6、C8、C9、C11與C12的像素（要顯示綠色及藍色的像素）的灰階值皆為0。由此，顯示面板200可以顯示“R Pattern”。可以看出，對於每條數據線，當顯示“R Pattern”時，從任何當前掃描線週期到其下一掃描線週期輸出到數據線的資料電壓不改變(如實心箭頭所示)。因此，開關SW1至SW12在電荷再利用期間全部關斷。換言之，當顯示“R Pattern”時，不需要啟動電荷回收機制。

圖7繪示為以第一實施例的顯示面板顯示棋盤式測試圖案（以下簡稱“Checker pattern”）的示意圖。由圖7可以看到，在像素列R1的多個像素中，與像素行C1~C3、C7~C9、C13交錯的像素都顯示灰階值255，與像素行C4~C6、C10~C12交錯的像素都顯示灰階值0。在像素列R2的多個像素中，與像素行C1~C3、C7~C9、C13交錯的像素都顯示灰階值0，與像素行C4~C6、C10~C12交錯的像素都顯示灰階值255。在像素列R3的多個像素中，與像素行C1~C3、C7~C9、C13交錯的像素都顯示灰階值255，與像素行C4~C6、C10~C12交錯的像素都顯示灰階值0。在像素列R4的多個像素中，與像素行C1~C3、C7~C9、C13交錯的像素都顯示灰階值0，與像素行C4~C6、C10~C12交錯的像素都顯示灰階值255。藉此，顯示面板200可以顯示出“Checker pattern”。

可以看出，當針對每條數據線顯示“Checker pattern”時，從任何當前掃描線週期到其下一掃描線週期輸出到數據線的資料電壓從灰階值255轉變為0或從0轉變為255。因此，開關SW1至SW12在電荷再利用期間全部導通，以啟動電荷回收機制。請同時參考圖3A至圖3C和圖7。對於第一公共節點CS_P和第二公共節點CS_N，在電荷再利用期間，將有三條輸出與灰階值255對應的同極性資料電壓的數據線和三條輸出與灰階值0對應的同極性資料電壓的數據線一起短路。由於開關導通，第一公共節點CS_P將獲得對應於灰階值128的初始資料電壓。類似地，在電荷再利用週期期間，由於開關導通，第二公共節點CS_N也將獲得對應於灰階值128的初始資料電壓。以此方式，源極驅動器可以使得在電荷再利用週期期間短路的顯示面板的數據線能夠在下一掃描線週期期間從對應於中間灰階值的初始資料電壓充電。由於灰階值128在灰階值0和灰階值255之間，所以對應於灰階值128的初始資料電壓比對應於灰階值0(或255)的當前目標資料電壓更接近灰階值255(或0)對應的下一個目標資料電壓，從而降低了在下一個掃描線週期內實現數據線充電或放電的電荷量，並且可以達到最佳的省電效果。

圖8繪示為以第一實施例的顯示面板顯示子棋盤式測試圖案（以下簡稱“Sub Checker pattern”）的示意圖。由圖8可以看到，在像素列R1的多個像素中，與單數像素行交錯的像素都顯示灰階值255，與雙數像素行交錯的像素都顯示灰階值0。在像素列R2的多個像素中，與單數像素行交錯的像素都顯示灰階值0，與雙數像素行交錯的像素都顯示灰階值255。在像素列R3的多個像素中，與單數像素行交錯的像素都顯示灰階值255，與雙數像素行交錯的像素都顯示灰階值0。在像素列R4的多個像素中，與單數像素行交錯的像素都顯示灰階值0，與雙數像素行交錯的像素都顯示灰階值255。藉此，顯示面板200可以顯示出“Sub Checker pattern”。

可以看出，對於每條數據線，當顯示“Sub Checker pattern”時，從任何當前掃描線週期到其下一掃描線週期輸出到數據線的資料電壓從灰階值255轉變為0或從0轉變為255。因此，開關SW1至SW12在電荷再利用期間全部導通，以啟動電荷回收機制。請同時參考圖3A至圖3C和圖8。對於第一公共節點CS_P和第二公共節點CS_N，將有三條數據線輸出對應於灰階值255的同極性資料電壓，以及三條輸出對應於灰階值0的同極性資料電壓的數據線在任何電荷再利用週期期間短路在一起。由於開關導通，第一公共節點CS_P將獲得對應於灰階值128的初始資料電壓。同時，由於開關導通，第二公共節點CS_N也將獲得對應於灰階值128的初始資料電壓。以此方式，源極驅動器可以使得在電荷再利用週期期間短路的顯示面板的數據線能夠在下一掃描線週期期間從對應於中間灰階值的初始資料電壓充電。由於灰階值128在灰階值0和灰階值255之間，所以與灰階值128對應的初始資料電壓比灰階值0(或255)對應的當前目標資料電壓更接近灰階值255(或0)對應的下一個目標資料電壓，從而可以達到最佳的節能效果。

圖9繪示為本發明第二實施例的顯示面板的像素陣列的示意圖。第二實施例的電荷回收機制是仍以12個數據線為一組。在第二實施例中，顯示面板上像素極性的排列方式與點反轉（dot inversion）相同。然而，由源極驅動器經由每個資料通道輸出的資料電壓的極性不隨掃描線週期而改變，這被認為是用於資料通道的列反轉驅動方案。另一方面，由於資料通道的輸出不需要極性反轉，因此顯示面板具有更好的節電效果。請見圖9，顯示面板300包括多條數據線（如DL1~DL12）、多條掃描線（如SL1~SL3）以及由多個像素行（如C1~C13）與多個像素列（如R1~R4）所構成的像素陣列。請同時參酌圖2與圖9，第二實施例（圖9）與第一實施例（圖2）的差異僅在於多條數據線、多條掃描線以及像素陣列之間的耦接關係。在第一實施例中，各數據線僅會耦接位在同一個像素行的多個像素，並且各掃描線會耦接位於相鄰的兩個像素列的多個像素。然而在第二實施例中，各數據線會耦接位在相鄰的兩個像素行的多個像素，並且各掃描線會耦接位於相鄰的兩個像素列的多個像素。例如，數據線D1耦合到像素行C1和C2，以便將資料電壓輸出到像素行C1的一部分像素和像素行C2的一部分像素。數據線D2耦合到像素行C2和C3，以便將資料電壓輸出到像素行C2的一部分像素和像素行C3的一部分像素，依此類推。

圖10A~10C繪示為在第二實施例下的多條數據線、多條掃描線以及像素陣列之間的耦接關係的示意圖。為了方便說明並使圖面更加簡潔，圖10A~10C僅針對掃描線SL1~SL3所耦接的像素分別進行繪示。然而在實際上，圖10A~10C所示結構與圖9無異。請見圖10A，掃描線SL1所耦接的像素分佈在像素列R1與相鄰於像素列R1的像素列R2。可以看到，掃描線SL1所耦接的像素在螢幕呈現的排列方式類似於在水平方向的鋸齒形（zigzag），或稱「之」字形。在圖10B與10C中，掃描線SL2與SL3所耦接的像素在螢幕呈現的排列方式也類似於在水平方向的鋸齒形（zigzag），或稱「之」字形。

進一步地，就單一條掃描線（例如掃描線SL1）來看，該掃描線與像素之間的耦接方式仍有差異。在第一實施例中，各掃描線是交替地耦接至相鄰的兩個像素列的多個像素（以兩個相鄰像素為單位），如圖3A所示。在第二實施例中，各掃描線同樣是交替地耦接至相鄰的兩個像素列（以兩個相鄰像素為單位）。但對於一掃描線來說，該掃描線所耦接的多個像素（分布在相鄰的兩個像素列）中至少有兩個像素位在同一個像素行。以圖10A來說，在與掃描線SL1耦接的多個像素中，有兩個像素位在一個像素行C5，並且有另外兩個像素位於像素行C9。需說明的是，為了使本領域之技術人員方便從圖面理解多個像素間的相對位置，本發明將第一實施例與第二實施例的顯示面板的多個像素以陣列方式進行排列。然而在實際應用時，顯示面板200與300的多個像素之間不一定會對齊排列。

圖11繪示為以第二實施例的顯示面板顯示“H Line”的示意圖。從圖11可以看出，隨著掃描線週期的推進，對應於由顯示面板300的源極驅動器(未示出)經由多條數據線DL1至DL12輸出的資料電壓的灰階值在最大灰階值255和最小灰階值0之間轉換。以這種方式，顯示屏幕可以顯示具有交替的黑白水準條紋的圖案。基於圖4所示的操作方法，開關控制電路(未示出)控制開關SW1至SW12在電荷再利用期間導通，從而啟動電荷回收機制。在電荷回收機制被啟動的情況下，對於第一公共節點CS_P和第二公共節點CS_N，將有3條三條數據線輸出對應於灰階值255的同極性資料電壓，以及三條輸出對應於灰階值0的同極性資料電壓的數據線一起短路，以獲得對應於中等灰階值128的初始資料電壓。

以掃描線SL1為例，如圖10A和圖11所示，有三條數據線DL1、DL5、DL9輸出對應於灰階值255的正極性資料電壓，以及三條數據線DL3、DL7、DL11輸出對應於灰階值0的正極性資料電壓，在電荷再利用期間一起短路到第一公共節點CS_P，以獲得。或者，在另一方面，由耦合到掃描線SL1並且位於像素行C1、C4、C5、C8、C9和C12中的正極性資料電壓驅動的像素被短路到第一公共節點CS_P。此外，輸出對應於灰階值255的負極性資料電壓的三條數據線DL2、DL6、DL10和輸出對應於灰階值0的負極性資料電壓的三條數據線DL4、DL8、DL12在電荷再利用期間被短路到第二公共節點CS_N灰階值，獲得與中間灰階值128對應的負極性初始資料電壓；或者，在另一方面，耦合到掃描線SL1並且位於像素行C2、C5、C6、C9、C10和C13中的像素被短路到第二公共節點CS_N。在諸如SL2或SL3的任何其他掃描線上操作的電荷回收機制可以參照圖10B、10C和11，並且在此省略文字描述。以此方式，源極驅動器可使在電荷再利用期間短路的顯示面板的數據線在下一掃描線週期期間從對應於中間灰階值的初始資料電壓充電，從而減少在下一掃描線週期中實現對數據線充電或放電的電荷量，從而達到最佳的節能效果。

圖12繪示為以第二實施例的顯示面板顯示“R Pattern”的示意圖。請見圖12，隨著掃描線週期期間的推進，對應於數據線DL1、DL3、DL4、DL6、DL7、DL9、DL10與DL12所輸出的資料電壓的灰階值會如虛線箭頭所示，在最大灰階值255與最小灰階值0兩者之間轉換。隨著掃描線週期期間的推進，數據線DL2、DL5、DL8與DL11所輸出的資料電壓則如實線箭頭所示不會變動。因此，在電荷再利用期間，開關控制電路（圖未示）會控制開關SW1、SW3、SW4、SW6、SW7、SW9、SW10與SW12導通，以啟動電荷回收機制。同時，開關控制電路控制開關SW2、SW5、DL8與SW11斷開（因為資料電壓沒有變化故不需啟動電荷回收機制）。需要注意的是，對於第一公共節點CS_P和第二公共節點CS_N，有兩條數據線輸出對應於灰階值255的同極性資料電壓，以及兩條輸出對應於灰階值0的同極性資料電壓的數據線在電荷再利用期間被一起短路到各自的公共節點，以獲得具有灰階值128的初始資料電壓。因此，可以達到最佳的節電效果。

具體地說，以掃描線SL1為例，輸出正極性資料電壓的數據線DL1、DL3、DL7、DL9在電荷再利用期間被短路到第一公共節點CS_P，而另一方面，耦合到掃描線SL1並且位於像素行C1、C4、C8和C9中的像素在電荷再利用期間被短路到第一公共節點CS_P。此外，輸出負極性資料電壓的數據線DL4、DL6、DL10、DL12在電荷再利用期間被短路到第二公共節點CS_N，而另一方面，耦合到掃描線SL1並且位於像素行C5、C6、C10和C13中的像素在電荷再利用期間被短路到第二公共節點CS_N。以掃描線SL2為例，在電荷再利用期間，輸出正極性資料電壓的數據線DL1、DL3、DL7、DL9被短路到第一公共節點CS_P，在其他方面，耦合到掃描線SL2並且位於像素行C2、C3、C7和C10中的像素在電荷再利用期間被短路到第一公共節點CS_P。此外，輸出負極性資料電壓的數據線DL4、DL6、DL10、DL12在電荷再利用期間被短路到第二公共節點CS_N，而另一方面，耦合到掃描線SL2並且位於像素行C4、C7、C11和C12中的像素在電荷再利用期間被短路到第二公共節點CS_N。以掃描線SL3為例，在電荷再利用期間，輸出正極性資料電壓的數據線DL1、DL3、DL7、DL9被短路到第一公共節點CS_P，另一方面，耦合到掃描線SL3並且位於像素行C1、C4、C8和C9中的多個像素的資料電壓在電荷再利用期間被短路到第一公共節點CS_P。此外，輸出負極性資料電壓的數據線DL4、DL6、DL10、DL12被短路到第二公共節點CS_N，而在其他方面，耦合到掃描線SL3並且位於像素行C5、C6、C10和C13中的多個像素的資料電壓被短路到第二公共節點CS_N。

圖13繪示為以第二實施例的顯示面板顯示“Checker pattern”的示意圖。請見圖13，隨著掃描線週期期間的推進，對應於數據線DL1、DL2、DL4、DL5、DL7、DL8、DL10與DL11所輸出的資料電壓的灰階值會如虛線箭頭所示，在最大灰階值255與最小灰階值0兩者之間轉換。隨著掃描線週期期間的推進，數據線DL3、DL6、DL9與DL12所輸出的資料電壓則如實線箭頭所示不會變動。因此，在電荷再利用期間，開關控制電路（圖未示）會控制開關SW1、SW2、SW4、SW5、SW7、SW8、SW10與SW11導通，以啟動電荷回收機制。同時，開關控制電路控制開關SW3、SW6、DL9與SW12斷開（因為資料電壓沒有變化故不需啟動電荷回收機制）。需要注意的是，對於第一公共節點CS_P或第二公共節點CS_N，當電荷回收機制被啟動時，有兩條數據線輸出與灰階值255相對應的同極性資料電壓，並且有兩條數據線輸出與灰階值0相對應的相同極性資料電壓，這些資料電壓在電荷再利用期間被一起短路到各自的公共節點(即第一公共節點CS_P或第二公共節點CS_N)，以獲得初始資料電壓因此，可以達到最佳省電效果。

具體來說，以掃描線SL1舉例，與掃描線SL1耦接並且位於像素行C1、C5、C8與C12的多個像素的資料電壓在電荷再利用期間被短路至第一公共節點CS_P。並且，與掃描線SL1耦接並且位於像素行C2、C5、C9與C10的多個像素的資料電壓被短路至第二公共節點CS_N。以掃描線SL2舉例，與掃描線SL2耦接並且位於像素行C2、C6、C7與C11的多個像素的資料電壓在電荷再利用期間被短路至第一公共節點CS_P。並且，與掃描線SL2耦接並且位於像素行C3、C4、C8與C11的多個像素的資料電壓在電荷再利用期間被短路至第二公共節點CS_N。以掃描線SL3舉例，與掃描線SL3耦接並且位於像素行C1、C5、C8與C12的多個像素的資料電壓在電荷再利用期間被短路至第一公共節點CS_P。並且，與掃描線SL3耦接並且位於像素行C2、C5、C9與C10的多個像素的資料電壓在電荷再利用期間被短路至第二公共節點CS_N。

圖14繪示為以第二實施例的顯示面板顯示“Sub Checker pattern”的示意圖。請見圖14，隨著掃描線週期期間的推進，數據線DL1~DL12所輸出的資料電壓會如實線箭頭所示不會變動。由於資料電壓沒有變化故不需啟動電荷回收機制。因此，在電荷再利用期間，開關控制電路（圖未示）會控制開關SW1~ SW12斷開。

圖15繪示為本發明第三實施例的顯示面板的像素陣列的示意圖。圖15所示第三實施例與圖2所示第一實施例的差異僅在於，第三實施例的電荷回收機制是以6個數據線為一組，而非以12個數據線為一組。當以第三實施例的顯示面板400來顯示“H Line”時，隨著掃描線週期期間的推進，對應多條數據線DL1~DL6所輸出的資料電壓的灰階值如虛線箭頭所示，在灰階值255與灰階值0兩者之間轉換。基於圖4所示操作方法，開關控制電路（圖未示）控制開關組410的多個開關SW1~SW6在電荷再利用期間導通，以啟動電荷回收機制。然而，對於第一公共節點CS_P，當電荷回收機構被啟動時，有兩條數據線輸出對應於灰階值255的正極性資料電壓和一條輸出對應於灰階值0的正極性資料電壓的數據線一起短路，或者存在一條輸出對應於灰階值255的正極性資料電壓的數據線和兩條輸出對應於灰階值0的正極性資料電壓的數據線。換句話說，灰階值255和灰階值0的數量不相等。在這種情況下，初始資料電壓對應於灰階值85或170。同樣的情況也適用於第二公共節點CS_N。需要注意的是，獲得對應於灰階值85或170的初始資料電壓仍然可以帶來省電效果，但效果不如對應於灰階值128的初始資料電壓。

當以第三實施例的顯示面板400來顯示“R Pattern”時，隨著掃描線週期期間的推進，經由多條數據線DL1~DL6所輸出的資料電壓不會變動。由於沒有進行電荷回收的需求，開關SW1~SW6皆被控制在在電荷再利用期間斷開。當以第三實施例的顯示面板400來顯示“Checker Pattern”時，隨著掃描線週期期間的推進，對應於多條數據線DL1~DL6所輸出的資料電壓的灰階值在灰階值255與灰階值0兩者之間轉換。由於有進行電荷回收的需求，因此開關SW1~SW6皆被控制在在電荷再利用期間導通，而可取得灰階值為為85或170的初始資料電壓。類似地，當以第三實施例的顯示面板400來顯示“Sub Checker Pattern”時，對應於多條數據線DL1~DL6所輸出的資料電壓的灰階值隨著掃描線週期期間的推進在灰階值255與灰階值0兩者之間轉換，因此開關SW1~SW6皆被控制在在電荷再利用期間導通，而可取得對應灰階值為為85或170的初始資料電壓。由此可知，以第三實施例的顯示面板400來顯示“Checker Pattern”以及“Sub Checker Pattern”時，存在灰階值為255與灰階值為0的數量不相等的情況。因此，省電效果較不如對應於灰階值128的初始資料電壓。

需說明的是，上述三個實施例的電荷回收機制雖是以12個數據線或6個數據線為一組，但本發明不以此為限。在其他實施例中，電荷回收機制可以其他數量（例如24個）的數據線為一組。在上述三個實施例中，開關組210可以設置在源極驅動電路內部，並透過多個接點P1~P12（例如驅動IC的襯墊（pad））耦接至多條數據線DL1~DL12。舉例來說，上述的開關控制電路可以設置於源極驅動電路並以一邏輯電路來實現，然而本發明不以此為限。在另一實施例中，上述的開關控制電路可以設置於時序控制器（Timing Controller）並以一邏輯電路來實現。在另一實施例中，開關組210可以設置在顯示面板（例如採用低溫多晶矽（Low Temperature Poly-silicon，LTPS）技術製造TFT基板的面板）上而非源極驅動電路或時序控制器內部。圖16繪示為開關控制電路設置於顯示面板的示意圖。圖16與圖2的差異僅在於，開關組210設置於顯示面板200上，而非源極驅動器220內。

總合來說，上述開關控制電路的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為硬體。並且，可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路（Application-specific integrated circuit, ASIC）、數位訊號處理器（digital signal processor, DSP）、場可程式邏輯閘陣列（Field Programmable Gate Array, FPGA）及/或其他處理單元中的各種邏輯區塊、模組和電路。

綜上而論，本發明可以改變顯示面板的多個像素、多條數據線和多條掃描線之間的耦合關係，使得在每個掃描線週期期間從源極驅動器輸出的資料電壓可以驅動分佈在兩個相鄰顯示線(像素列)中的像素，從而即使在顯示某些指定圖案時也可以有效地操作電荷回收機制。通過電荷回收機制，可以結合開關組的動作來降低顯示面板的功耗，以使使用效率更佳。

對於本領域技術人員將顯而易見的是，在不脫離本公開的範圍或精神的情況下，可以對所公開的實施例進行各種修改和變型。鑑於前述內容，意圖是本公開涵蓋落入所附權利要求及其等同物的範圍內的修改和變型。

0:灰階值 100:顯示面板 200:顯示面板 210:開關組 220:源極驅動器 255:灰階值 300:顯示面板 310:開關組 400:顯示面板 410:開關組 C1~C13:像素行 CS_P:第一公共節點 CS_N:第二公共節點 DL1~DL12:數據線 P1~P12:節點 R1~R4:像素列 S401~S404:步驟 SL0~SL3:掃描線 S1~S12:控制信號 SW1~SW12:開關

附圖被包括以提供對本公開的進一步理解，並且附圖被併入本說明書中並構成本說明書的一部分。附圖示出了本公開的示例性實施例，並且與說明書一起用於解釋本公開的原理。圖1繪示為顯示面板顯示“H Line”的示意圖。圖2繪示為本發明第一實施例的顯示面板的像素陣列的示意圖。圖3A~3C繪示為在第一實施例下的多條數據線、多條掃描線以及像素陣列之間的耦接關係的示意圖。圖4繪示為在第一實施例下操作開關組的步驟流程圖。圖5繪示為以第一實施例的顯示面板顯示“H Line”的示意圖。圖6繪示為以第一實施例的顯示面板顯示“R Pattern”的示意圖。圖7繪示為以第一實施例的顯示面板顯示“Checker pattern”的示意圖。圖8繪示為以第一實施例的顯示面板顯示“Sub Checker pattern”的示意圖。圖9繪示為本發明第二實施例的顯示面板的像素陣列的示意圖。圖10A~10C繪示為在第二實施例下的多條數據線、多條掃描線以及像素陣列之間的耦接關係的示意圖。圖11繪示為以第二實施例的顯示面板顯示“H Line”的示意圖。圖12繪示為以第二實施例的顯示面板顯示“R Pattern”的示意圖。圖13繪示為以第二實施例的顯示面板顯示“Checker pattern”的示意圖。圖14繪示為以第二實施例的顯示面板顯示“Sub Checker pattern”的示意圖。圖15繪示為本發明第三實施例的顯示面板的像素陣列的示意圖。圖16繪示為開關控制電路設置於顯示面板的示意圖。

200:顯示面板

210:開關組

C1~C13:像素行

CS_P:第一公共節點

CS_N:第二公共節點

DL1~DL12:數據線

P1~P12:節點

R1~R4:像素列

SL1~SL3:掃描線

S1~S12:控制信號

SW1~SW12:開關

Claims

一種顯示面板，包括：一像素陣列，以多個像素列和多個像素行排列，包括為相鄰像素列的一第一像素列、一第二像素列和一第三像素列；多條數據線；以及一第一掃描線，耦合到多個第一像素組，其中每個第一像素組包括所述第一像素列中的多個第一像素以及與所述第一像素列相鄰的所述第二像素列中的多個第二像素，其中所述多個第一像素組中的至少一個被配置為一電荷再利用組，並且在當前掃描線時段中的一電荷再利用期間，所述電荷再利用組中由正極性資料電壓驅動的像素的像素電極被短路，且所述電荷再利用組中由負極性資料電壓驅動的像素的像素電極被短路。
如請求項1所述的顯示面板，其中所述多條數據線中的每一條皆與所述多個像素行中的對應像素行的像素耦接，並且所述多個第一像素組中的每個像素均與所述多條數據線中的相應數據線耦接。
如請求項1所述的顯示面板，其中所述多條數據線中的每一條都耦合到所述多個像素行中的兩個相鄰像素行的像素，並且所述第一像素列中的所述多個第一像素之一和所述第二像素列中的所述多個第二像素之一佈置在同一像素行中。
如請求項1所述的顯示面板，還包括：一第二掃描線，其鄰近所述第一掃描線並耦合到多個第二像素組，其中每個第二像素組包括所述第二像素列中的所述多個第二像素以及與所述第二像素列相鄰的所述第三像素列中的多個第三像素。
如請求項1所述的顯示面板，其中在所述電荷再利用組中，由所述正極性資料電壓驅動的像素數等於由所述負極性資料電壓驅動的像素數。
如請求項1所述的顯示面板，還包括：多個開關，包括多個第一開關和多個第二開關；一第一公共節點和一第二公共節點；其中所述多個第一開關中的每一個耦合在所述第一公共節點和所述多條數據線中的多條第一數據線的對應第一數據線之間，並且所述第一數據線耦合到由一第一極性資料電壓驅動的像素，其中每個第二開關耦合在所述第二公共節點和所述多條數據線中的多條第二數據線的對應第二數據線之間，並且所述第二數據線耦合到由一第二極性資料電壓驅動的像素，其中所述第一極性是正極性和負極性中的一種，並且所述第二極性是正極性和負極性中的另一種。
如請求項6所述的顯示面板，其中在所述當前掃描線時段中的所述電荷再利用期間，所述多個開關分別被配置為處於接通狀態或關斷狀態，使得存儲在由所述第一像素組的第一極性資料電壓驅動的像素中的電荷被平均，並且存儲在由所述第一像素組的第二極性資料電壓驅動的像素中的電荷被平均。
如請求項7所述的顯示面板，其中所述第一開關和所述第二開關中的每一個是否接通，取決於第一掃描線週期內所述多個數據線中對應的數據線要傳輸的對應資料電壓的第一灰度資訊與第二掃描線週期內前述對應的數據線傳輸的對應資料電壓的第二灰度資訊之間的差值，其中所述第二掃描線週期緊接在所述第一掃描線週期之後。
一種用於驅動顯示面板的顯示驅動電路，其中所述顯示面板包括以多個像素列和多個像素行佈置的像素陣列、多條數據線和多條掃描線，每個掃描線耦合到多個像素組，其中每個像素組包括分佈在兩個相鄰像素列中的像素，所述顯示驅動電路包括：多個第一輸出節點和多個第二輸出節點，其中所述多個第一輸出節點分別被配置成耦合到所述顯示面板的數據線中的多條第一數據線，所述多個第二輸出節點分別被配置成耦合到所述顯示面板的數據線中的多條第二數據線；以及開關控制電路，用於產生多個控制信號，其中在當前掃描線時段中的電荷再利用期間內，根據所述控制信號，所述多個第一輸出節點的至少一部分被短路到第一公共節點，並且所述多個第二輸出節點的至少一部分被短路到與所述第一公共節點不同的第二公共節點；其中所述多個第一輸出節點的所述至少一部分配置成輸出第一極性資料電壓，所述多個第二輸出節點的所述至少一部分配置成輸出第二極性資料電壓，第一極性是正極性和負極性之一，第二極性是正極性和負極性中的另一個。
如請求項9所述的顯示驅動電路，還包括分別耦合到所述多個第一輸出節點與所述多個第二輸出節點的多個開關，所述多個開關包括多個第一開關和多個第二開關，其中所述第一開關中的每一個耦合在所述第一公共節點和所述多個第一輸出節點中的對應一個之間，並且所述第二開關中的每個耦合在所述第二公共節點和所述多個第二輸出節點中的對應一個之間。
如請求項10所述的顯示驅動電路，其中所述控制信號被配置為分別控制所述多個第一開關與所述多個第二開關中的每一個處於接通狀態或關斷狀態，使得所述多個第一輸出節點的所述至少一部分在接通狀態下通過所述多個第一開關的至少一部分短路到所述第一公共節點，並且所述多個第二輸出節點的所述至少一部分在接通狀態下通過所述第二開關的至少一部分短路到所述第二公共節點。
如請求項9所述的顯示驅動電路，其中所述顯示面板還包括多個開關，所述多個開關包括多個第一開關和多個第二開關，並且其中每個第一開關耦合在所述第一公共節點和所述第一數據線的對應的第一數據線之間，每個所述第二開關耦合在所述第二公共節點和所述第二數據線的對應的第二數據線之間。
如請求項10或11所述的顯示驅動電路，其中所述控制信號被配置為根據對應於在第一掃描線週期期間由相應數據線傳輸的資料電壓的第一灰度資訊與對應於在第二掃描線週期期間由前述相應數據線傳輸的資料電壓的第二灰度資訊之間的差值接通或關斷所述第一開關和所述第二開關中的每一個，其中第二掃描線週期緊跟在第一掃描線週期之後。
如請求項13所述的顯示驅動電路，其中通過比較所述差值和閾值來確定所述第一開關和所述第二開關中的每一個是否導通。