TWI758155B - 用於降低放大器雜訊的電路和負阻抗電路 - Google Patents

用於降低放大器雜訊的電路和負阻抗電路 Download PDF

Info

Publication number
TWI758155B
TWI758155B TW110112319A TW110112319A TWI758155B TW I758155 B TWI758155 B TW I758155B TW 110112319 A TW110112319 A TW 110112319A TW 110112319 A TW110112319 A TW 110112319A TW I758155 B TWI758155 B TW I758155B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
operational amplifier
source
inverting input
Prior art date
Application number
TW110112319A
Other languages
English (en)
Other versions
TW202139591A (zh
Inventor
鄭泰勳
派翠克 庫尼
Original Assignee
新加坡商聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/840,537 external-priority patent/US11228283B2/en
Application filed by 新加坡商聯發科技（新加坡）私人有限公司 filed Critical 新加坡商聯發科技（新加坡）私人有限公司
Publication of TW202139591A publication Critical patent/TW202139591A/zh
Application granted granted Critical
Publication of TWI758155B publication Critical patent/TWI758155B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一種電路，包括：第一運算放大器，具有反向輸入和非反向輸入；以及負電阻電路，連接至所述運算放大器的反向輸入。負電阻電路包括第二運算放大器，由第二運算放大器控制的電流源以及具有至少一個電晶體的交叉耦接電晶體電路，該至少一個電晶體被電流源產生的電流偏置。

Description

用於降低放大器雜訊的電路和負阻抗電路
本文描述的技術整體涉及用於減小例如在音頻應用中的運算放大器中的雜訊的負電阻電路。
運算放大器（operational amplifier，op-amp）是一種廣泛使用的放大器電路。 運算放大器具有用符號“-”表示的“反向（inverting）輸入”和用符號“ +”表示的非反向（non-inverting）輸入。運算放大器的輸入具有高輸入阻抗。運算放大器的輸出具有低輸出阻抗。一個或多個組件可以連接在輸入和輸出之間。運算放大器使用回饋將反向和非反向輸入驅動到相同的電壓，也稱為虛擬短路。
本發明提供一種電路，包括第一運算放大器和負電阻電路，第一運算放大器具有反向輸入和非反向輸入，負電阻電路連接到第一運算放大器的反向輸入，該負電阻電路包括：第二運算放大器，由第二運算放大器控制的電流源，以及交叉耦接電晶體電路，該交叉耦接電晶體電路具有由電流源產生的電流偏置的至少一個電晶體。
其中，至少一個電晶體具有連接到第二運算放大器的非反向輸入的源極。
交叉耦接電晶體電路可以包括第一電晶體和第二電晶體。第一電晶體的閘極連接至第二電晶體的漏極，第二電晶體的閘極連接至第一電晶體的漏極。
第一電晶體的源極和第二電晶體的源極可以連接到第二運算放大器的非反向輸入。
第一電晶體的漏極連接到第一運算放大器的反向輸入，並且第二電晶體的漏極連接到接地端或差分輸入。
該電路可以進一步包括第二交叉耦接電晶體電路，該第二交叉耦接電晶體電路具有由第二電流源產生的電流偏置的至少一個電晶體，該第二電流源由第二運算放大器控制。
第二交叉耦接電晶體電路可以包括第三電晶體和第四電晶體，其中第三電晶體的閘極連接到第四電晶體的漏極，第四電晶體的閘極連接到第三電晶體的漏極。
第三電晶體的源極和第四電晶體的源極可以連接到第二運算放大器的非反向輸入。
該電路可以進一步包括耦接在第三電晶體和地之間的第一阻抗，以及耦接在第四電晶體和地之間的第二阻抗。
該電路可以進一步包括第一電晶體和第二電晶體，該第一電晶體的源極連接到第二運算放大器的反向輸入。第二電晶體的源極連接到第二運算放大器的非反向輸入。第一電晶體和第二電晶體中每一個的閘極連接到各自的漏極。
該電路可以進一步包括第三電流源和第四電流源，該第三電流源由第二運算放大器控制並偏置第一電晶體，第四電流源由第二運算放大器控制並偏置第二電晶體。
該電路可以進一步包括耦接在第一電晶體和接地端之間的阻抗。
其中，第二電晶體的漏極連接到接地端。
該電路可以具有連接在第一電晶體的源極和第二電晶體的源極之間的阻抗。
本發明提供一種負電阻電路，該負電阻電路可以包括運算放大器，由運算放大器控制的電流源和交叉耦接電晶體電路；其中，交叉耦接電晶體電路具有由電流源產生的電流偏置的至少一個電晶體。
其中，至少一個電晶體的源極可以連接到運算放大器的非反向輸入。
其中，交叉耦接電晶體電路可以包括第一電晶體和第二個電晶體。第一電晶體的閘極可以連接至第二電晶體的漏極，第二電晶體的閘極可以連接至第一電晶體的漏極。
其中，第一電晶體的源極和第二電晶體的源極可以連接到運算放大器的非反向輸入。
其中，負電阻電路可以進一步包括第一電晶體和第二電晶體，該第一電晶體的源極連接到運算放大器的反向輸入。第二電晶體的源極連接到運算放大器的非反向輸入。第一電晶體和第二電晶體中每一個的閘極連接至各自的漏極。
其中，負電阻電路還可以包括第三電流源和第四電流源，該第三電流源由運算放大器控制並偏置第一電晶體。第四電流源由運算放大器控制並偏置第二電晶體。
前述概述是通過示例的方式提供的，並且不旨在進行限制。
本發明實施例所提供的電路能夠降低運算放大器的內部雜訊。
運算放大器(Op-amp)的內部雜訊可能會出現在輸出信號中。儘管可以將運算放大器設計為具有降低的內部雜訊，但這樣做可能會增加功耗。因此，期望使用不同的技術來減少出現在輸出信號中的內部雜訊。
已經認識到，反向輸入和地之間的分流（shunt）負電阻值可以至少部分消除運算放大器的內部雜訊。第1圖示出了內部雜訊可以被建模為與反向輸入串聯的電壓源VNI 。分流負電阻（-R3）產生極性合適的電流，該電流流經電阻R2到達輸出，並至少部分消除外部雜訊。
這種方法的一個挑戰是用於消除運算放大器的內部雜訊的負電阻的最佳值會導致電路變得不穩定。第2圖說明| R3 |的最佳歸一化（normalized）值為0.5，回饋因數（β）在0.5的任一側變為無窮大（infinity）或負無窮大，這表明電路在|R3|=0.5時不穩定。因此，期望使負電阻值接近但不等於用於消除內部雜訊的最佳值。將負電阻值設置為接近導致電路不穩定的值的一個挑戰是，由於工藝電壓或溫度（process voltage or temperature，PVT）引起的組件（component）值中的變化（PVT變化）可能導致負電阻值漂移到使電路變得不穩定所處的值。因此，希望負電阻電路對PVT變化不敏感。
本文所述的電路產生小的信號負電阻值，並且對PVT變化不敏感。在一些實施例中，可以包括以強反型（strong inversion）或弱反型（weak inversion）偏置的恒定-Gm的交叉耦接電晶體，其中，Gm表示跨導（transconductance）。
第3圖示出了根據一些實施例的負電阻電路100的示例。負電阻電路100包括第一交叉耦接電晶體電路110，第二交叉耦接電晶體電路120，運算放大器130和電流源電路140。
第一交叉耦接電晶體電路110可以連接到第1圖的運算放大器的反向輸入，也稱為求和節點Vs。第一交叉耦接電晶體電路110可以在端子VX0 處連接到運算放大器130的非反向輸入。第一交叉耦接電晶體電路110包括電晶體111，電晶體111的源極連接到端VX0 ，並且漏極連接到求和節點Vs。第一交叉耦接電晶體電路110還包括電晶體112，電晶體112的源極連接到端VX0 ，並且漏極連接到接地端。電晶體111和112具有溝道（channel）寬度W和長度L，比率為W/L。如第3圖所示，電晶體111和112交叉耦接，一個電晶體的閘極連接到另一電晶體的漏極。更具體地說，電晶體111的閘極連接到電晶體112的漏極，電晶體112的閘極連接到電晶體111的漏極。電流源141提供偏置電流給第一交叉耦接電晶體電路110，該電流源141由運算放大器130的輸出來控制。在一些實施例中，可以使用恒定-Gm偏置來偏置第一交叉耦接電晶體電路110。第一交叉耦接電晶體電路110可以在強反型（strong inversion）或弱反型（weak inversion）中被偏置。
第二交叉耦接電晶體電路120可以在端子VX1 處連接到運算放大器130的反向輸入。第二交叉耦接電晶體電路120包括電晶體121，該電晶體121的源極連接至端子VX1 且漏極連接至阻抗123。第二交叉耦接電晶體電路120還包括電晶體122，該電晶體122的源極連接至端子VX1 及漏極連接到阻抗124。電晶體121和122的溝道寬度與長度之比為M乘以W/L。如第3圖所示，電晶體121和122交叉耦接，一個電晶體的閘極連接到另一電晶體的漏極。更具體地說，電晶體121的閘極連接到電晶體122的漏極，並且電晶體122的閘極連接到電晶體121的漏極。電流源142提供偏置電流給第二交叉耦接電晶體電路120，電流源142由運算放大器130的輸出來控制。在一些實施例中，可以使用恒定-Gm偏置來偏置第二交叉耦接電晶體電路120。第二交叉耦接電晶體電路120可以在強反型或弱反型中被偏置。
運算放大器130將VX1 和VX0 維持在相同的電壓。 運算放大器130的輸出控制電流源142和141。因此，負電阻電路100保持其（小信號）電阻並且對PVT變化不敏感。在第3圖中，ID 可以與較小NMOS的（Vgs-Vth）與較大NMOS的（Vgs-Vth）之差成正比。回饋迴路(feedback loop)使ID 與Vgs-Vth具有此關係，因此如果此電流ID 用於偏置NMOS，則NMOS的Gm將保持恒定，其中較小的NMOS包括電晶體111和/或112，較大的NMOS包括電晶體121和/或122。
儘管第3圖示出了負電阻電路100的單端版本，但是可以使用負電阻電路的差分版本。例如，代替將電晶體112的漏極連接到接地端，可以在電晶體111和112的漏極之間提供差分信號。
第4圖示出了根據一些實施例的負電阻電路200的另一示例。運算放大器230的反向輸入連接到電晶體221的源極，運算放大器230的非反向輸入連接到電晶體222的源極。電晶體221和222中每個是二極體連接的：它們的閘極連接到它們的漏極。電晶體222的寬度與長度之比為W/L。電晶體221的寬度與長度之比為M乘以W/L。運算放大器230將電晶體221和222的源極保持在相同的電壓。電晶體221由電流源241偏置，電流源241由運算放大器230的輸出控制。電晶體222由電流源242偏置，電流源242由運算放大器230的輸出控制。電晶體221與阻抗225串聯。阻抗225可以連接在電晶體221的漏極與地之間。電晶體222的漏極可以耦接到地。電晶體221和222可以形成提供恒定的恒定-Gm偏置的二極體連接的（diode-connected）複製（replica）偏置電路。這樣的複製偏置電路可以具有低功耗的優點。另一個進步是，用於恒定-Gm偏置的回饋迴路可以與主回饋迴路隔離。
交叉耦接的電晶體電路210可以連接到第1圖的運算放大器的反向輸入，也稱為求和節點Vs。交叉耦接電晶體電路210包括電晶體211，該電晶體211的源極連接到電流源243，漏極連接到求和節點Vs。第一交叉耦接電晶體電路210還包括電晶體212，該電晶體212的源極連接到電流源243，漏極連接到接地端。電晶體211和212每一個的溝道寬度與長度之比為K乘以W/L。如第4圖所示，電晶體211和212交叉耦接，一個電晶體的閘極連接到另一電晶體的漏極。更具體地說，電晶體211的閘極連接到電晶體212的漏極，電晶體212的閘極連接到電晶體211的漏極。電流源243提供偏置電流給交叉耦接電晶體電路210，該電流源243由運算放大器230的輸出控制。在一些實施例中，可以使用恒定-Gm偏置來偏置交叉耦接的電晶體電路210。交叉耦接電晶體電路210可以在強反型或弱反型中被偏置。
可以包括可選的PMOS互補電路250。電路250可以增強交叉耦接電晶體211和212的整體（overall）Gm。NMOS電晶體可以吸收（sink）電流，而PMOS電晶體可以推（push）電流。如果還包括PMOS器件，則對於相同電流，Gm將為兩倍。第5圖示出了PMOS互補電路250的示例。如果INN接地，假設Gmp＝Gmn＝Gm，INP看到的輸入阻抗為-1/Gm。第5圖中的點A，B，C和D連接到第4圖和第6圖中的對應點。
第6圖示出可選地方式，顯式阻抗（explicit impedance）Z可以連接在電晶體211和212的源極之間和/或電晶體221和222的源極之間。如果電晶體211和212的源極被阻抗Z分開，則電流源243 可以被分為兩個單獨的電流源243a和243b，以分別偏置電晶體211和212。如第6圖所示，電晶體222的溝道寬度與長度之比為W/L，電晶體221的溝道寬度與長度之比為M乘以W/L，電晶體211和212的溝道寬度與長度之比為K乘以W/L。
本文描述的裝置和技術的各個方面可以單獨使用，組合使用或以在先前描述中描述的實施例中未具體討論的各種佈置使用，因此，其應用不限於在前面的描述中或在附圖中示出的組件的細節和佈置。例如，一個實施例中描述的方面可以以任何方式與其他實施例中描述的方面組合。
在請求項中使用諸如“第一”，“第二”，“第三”等序數術語來修改請求項元素本身並不意味著一個請求項元素相對於另一個的任何優先權，優先順序或順序，或者在時間上的方法的執行順序，但僅作為區分請求項元素的標籤，以區分具有特定名稱的一個請求項元素與具有相同名稱的另一元素。
本文所使用的措詞和術語是出於描述的目的，並且不應被視為限制。本文中“包括”，“包含”或“具有”，“涉及”及其變體的使用意在涵蓋其後列出的項目及其等同物以及其他項目。
100:負電阻電路 110:第一交叉耦接電晶體電路 111、112:電晶體 120:第二交叉耦接電晶體電路 123、124:阻抗 121、122:電晶體 130:運算放大器 141、142:電流源 200:負電阻電路 250:電路 221、222:電晶體 211、212:電晶體 210:交叉耦接的電晶體電路 225:阻抗 230:運算放大器 241、242、243:電流源 243a、243b:電流源
在附圖中，在各個附圖中示出的每個相同或幾乎相同的組件由相同的附圖標記表示。為了清楚起見，並非每個組件都可以在每個附圖中標記。附圖不一定按比例繪製，而是著重于說明本文描述的技術和設備的各個方面。 第1圖示出了運算放大器的內部雜訊可以被建模為與反向輸入串聯的電壓源。 第2圖示出了在R3歸一化絕對值的範圍值上的回饋因數β（beta）。 第3圖示出了根據一些實施例的負電阻(negative resistance)電路的示例。 第4圖示出了根據一些實施例的使用二極體連接(diode-connected)的電晶體的負電阻電路的示例。 第5圖示出了根據一些實施例的互補PMOS電路的示例。 第6圖示出了根據一些實施例的使用二極體連接的電晶體和顯式阻抗（explicit impedance）Z的負電阻電路的示例。
100:負電阻電路
110:第一交叉耦接電晶體電路
111、112:電晶體
120:第二交叉耦接電晶體電路
123、124:阻抗
121、122:電晶體
130:運算放大器
141、142:電流源

Claims (20)

  1. 一種電路，包括：第一運算放大器，具有反向輸入和非反向輸入；負電阻電路，連接到所述第一運算放大器的反向輸入，所述負電阻電路包括：第二運算放大器；由所述第二運算放大器控制的電流源；以及交叉耦接電晶體電路，具有被所述電流源產生的電流偏置的至少一個電晶體；其中，所述至少一個電晶體的源極連接到所述第二運算放大器的非反向輸入。
  2. 如請求項1之電路，其中，所述交叉耦接電晶體電路包括：第一電晶體；以及第二電晶體其中，所述第一電晶體的閘極連接到所述第二電晶體的漏極，所述第二電晶體的閘極連接到所述第一電晶體的漏極。
  3. 如請求項2之電路，其中，所述第一電晶體的源極和所述第二電晶體的源極連接至所述第二運算放大器的非反向輸入。
  4. 如請求項3之電路，其中，所述第一電晶體的漏極連接到所述第一運算放大器的反向輸入，所述第二電晶體的漏極連接到接地端或差分輸入。
  5. 如請求項1或者4之電路，還包括第二交叉耦接電晶體電路，所述第二交叉耦接電晶體電路具有被第二電流源產生的電流偏置的至少一個電晶體，所述第二電流源由所述第二運算放大器控制。
  6. 如請求項5之電路，其中，所述第二交叉耦接電晶體電路包括： 第三電晶體；以及第四電晶體，其中，所述第三電晶體的閘極連接所述第四電晶體的漏極，所述第四電晶體的閘極連接所述第三電晶體的漏極。
  7. 如請求項6之電路，其中，所述第三電晶體的源極和所述第四電晶體的源極連接所述第二運算放大器的反向輸入。
  8. 如請求項7之電路，還包括：耦接在所述第三電晶體與地之間的第一阻抗，以及耦接在所述第四電晶體與地之間的第二阻抗。
  9. 一種電路，包括：第一運算放大器，具有反向輸入和非反向輸入；負電阻電路，連接到所述第一運算放大器的反向輸入，所述負電阻電路包括：第二運算放大器；由所述第二運算放大器控制的電流源；以及交叉耦接電晶體電路，具有被所述電流源產生的電流偏置的至少一個電晶體；其中，所述負電阻電路還包括：第一電晶體，所述第一電晶體的源極連接所述第二運算放大器的反向輸入；以及第二電晶體，所述第一電晶體的源極連接所述第二運算放大器的非反向輸入，其中，所述第一電晶體和所述第二電晶體中每一個的閘極連接到各自的漏極。
  10. 如請求項9之電路，其中，所述交叉耦接電晶體電路包括： 第三電晶體；以及第四電晶體其中，所述第三電晶體的閘極連接到所述第四電晶體的漏極，所述第四電晶體的閘極連接到所述第三電晶體的漏極。
  11. 如請求項9之電路，其中，還包括：第三電流源，被所述第二運算放大器控制並偏置所述第一電晶體；以及第四電流源，被所述第二運算放大器控制並偏置所述第二電晶體。
  12. 如請求項11之電路，其中，還包括：耦接在所述第一電晶體與接地端之間的阻抗。
  13. 如請求項12之電路，其中，其中所述第二電晶體的漏極連接到接地端。
  14. 如請求項9或者13之電路，其中，具有連接在所述第一電晶體的源極和所述第二電晶體的源極之間的阻抗。
  15. 一種負電阻電路，包括：運算放大器；由所述運算放大器控制的電流源；以及交叉耦接電晶體電路，具有被所述電流源產生的電流偏置的至少一個電晶體；其中，所述至少一個電晶體的源極連接所述運算放大器的非反向輸入。
  16. 如請求項15之負電阻電路，其中，所述交叉耦接電晶體電路包括：第一電晶體；以及第二電晶體 其中，所述第一電晶體的閘極連接所述第二電晶體的漏極，所述第二電晶體的閘極連接所述第一電晶體的漏極。
  17. 如請求項16之負電阻電路，其中，所述第一電晶體的源極和所述第二電晶體的源極連接所述運算放大器的非反向輸入。
  18. 一種負電阻電路，包括：運算放大器；由所述運算放大器控制的電流源；以及交叉耦接電晶體電路，具有被所述電流源產生的電流偏置的至少一個電晶體；第一電晶體，所述第一電晶體的源極連接所述運算放大器的反向輸入；以及第二電晶體，所述第二電晶體的源極連接所述運算放大器的非反向輸入，其中，所述第一電晶體和所述第二電晶體中每一個的閘極連接到各自的漏極。
  19. 如請求項18之負電阻電路，其中，所述交叉耦接電晶體電路包括：第三電晶體；以及第四電晶體其中，所述第三電晶體的閘極連接到所述第四電晶體的漏極，所述第四電晶體的閘極連接到所述第三電晶體的漏極。
  20. 如請求項18之負電阻電路，還包括：第三電流源，被所述運算放大器控制並偏置所述第一電晶體；以及第四電流源，被所述運算放大器控制並偏置所述第二電晶體。
TW110112319A 2020-04-06 2021-04-06 用於降低放大器雜訊的電路和負阻抗電路 TWI758155B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/840,537 2020-04-06
US16/840,537 US11228283B2 (en) 2019-04-08 2020-04-06 Negative impedance circuit for reducing amplifier noise

Publications (2)

Publication Number Publication Date
TW202139591A TW202139591A (zh) 2021-10-16
TWI758155B true TWI758155B (zh) 2022-03-11

Family

ID=77997470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112319A TWI758155B (zh) 2020-04-06 2021-04-06 用於降低放大器雜訊的電路和負阻抗電路

Country Status (2)

Country Link
CN (1) CN113497590A (zh)
TW (1) TWI758155B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001735A (en) * 1975-11-20 1977-01-04 Northern Electric Company Limited Single amplifier immittance network
EP0768533B1 (fr) * 1995-10-11 2002-06-12 SOCIETE NATIONALE D'ETUDE ET DE CONSTRUCTION DE MOTEURS D'AVIATION -Snecma Amplificateur de charge différentiel pour capteur piézoélectrique
US20030034849A1 (en) * 2001-08-16 2003-02-20 Sanduleanu Mihai Adrian Tiberiu Ring oscillator stage
TW544995B (en) * 2002-08-09 2003-08-01 Advanic Technologies Inc Flash A/D converter with new autozeroing and interpolation possessing negative impedance compensation
TW200726070A (en) * 2005-12-30 2007-07-01 Ind Tech Res Inst Transimpedance amplifier using negative impedance compensation
US20090010054A1 (en) * 2007-07-04 2009-01-08 Hee Bok Kang Semiconductor memory device with ferroelectric device
US8963641B1 (en) * 2013-03-15 2015-02-24 Maxim Integrated Products, Inc. Source-series terminated differential line driver circuit
US20160156318A1 (en) * 2013-03-14 2016-06-02 Quantance, Inc. Self setting power supply using negative output impedance
US20180138860A1 (en) * 2016-10-25 2018-05-17 Shenzhen GOODIX Technology Co., Ltd. Amplitude limiting oscillation circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001735A (en) * 1975-11-20 1977-01-04 Northern Electric Company Limited Single amplifier immittance network
EP0768533B1 (fr) * 1995-10-11 2002-06-12 SOCIETE NATIONALE D'ETUDE ET DE CONSTRUCTION DE MOTEURS D'AVIATION -Snecma Amplificateur de charge différentiel pour capteur piézoélectrique
US20030034849A1 (en) * 2001-08-16 2003-02-20 Sanduleanu Mihai Adrian Tiberiu Ring oscillator stage
WO2003017487A1 (en) * 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Ring oscillator stage
TW544995B (en) * 2002-08-09 2003-08-01 Advanic Technologies Inc Flash A/D converter with new autozeroing and interpolation possessing negative impedance compensation
TW200726070A (en) * 2005-12-30 2007-07-01 Ind Tech Res Inst Transimpedance amplifier using negative impedance compensation
US20090010054A1 (en) * 2007-07-04 2009-01-08 Hee Bok Kang Semiconductor memory device with ferroelectric device
US20160156318A1 (en) * 2013-03-14 2016-06-02 Quantance, Inc. Self setting power supply using negative output impedance
US8963641B1 (en) * 2013-03-15 2015-02-24 Maxim Integrated Products, Inc. Source-series terminated differential line driver circuit
US20180138860A1 (en) * 2016-10-25 2018-05-17 Shenzhen GOODIX Technology Co., Ltd. Amplitude limiting oscillation circuit

Also Published As

Publication number Publication date
CN113497590A (zh) 2021-10-12
TW202139591A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US4333058A (en) Operational amplifier employing complementary field-effect transistors
US9874893B2 (en) Self-biased multiple cascode current mirror circuit
US6469579B2 (en) Boosted high gain, very wide common mode range, self-biased operational amplifier
WO2000020942A1 (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US6891433B2 (en) Low voltage high gain amplifier circuits
US7495510B2 (en) Current source circuit and differential amplifier
WO2005050834A1 (ja) Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路
US6278323B1 (en) High gain, very wide common mode range, self-biased operational amplifier
TWI758155B (zh) 用於降低放大器雜訊的電路和負阻抗電路
US5457426A (en) Operational amplifier for low supply voltage applications
KR20140102603A (ko) 센서 회로
JP2002344261A (ja) Ｃｍｏｓ演算増幅回路
EP3723283A1 (en) Negative impedance circuit for reducing amplifier noise
US6798292B1 (en) Highly linear low voltage rail-to-rail input/output operational amplifier
JP3341945B2 (ja) 演算増幅器
US20010035776A1 (en) Fixed transconductance bias apparatus
US6326820B1 (en) High-frequency high-current line driver
US20080030240A1 (en) Low systematic offset, temperature independent voltage buffering
US7852157B2 (en) Differential amplifier
US20050237106A1 (en) Constant-current generating circuit
US6538511B2 (en) Operational amplifier including a right-half plane zero reduction circuit and related method
US6549073B1 (en) Operational amplifier with common mode gain control using impedance transport
JPH10107562A (ja) 可変利得増幅器
JP2701331B2 (ja) バイアス回路
JP2002314352A (ja) 半導体回路