TWI757432B - 提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式 - Google Patents

提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式 Download PDF

Info

Publication number
TWI757432B
TWI757432B TW107106015A TW107106015A TWI757432B TW I757432 B TWI757432 B TW I757432B TW 107106015 A TW107106015 A TW 107106015A TW 107106015 A TW107106015 A TW 107106015A TW I757432 B TWI757432 B TW I757432B
Authority
TW
Taiwan
Prior art keywords
mode
data rate
rcd
data
clock
Prior art date
Application number
TW107106015A
Other languages
English (en)
Other versions
TW201835778A (zh
Inventor
利永 王
庫爾吉特 辛格 班斯
韋斯利 昆霖
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201835778A publication Critical patent/TW201835778A/zh
Application granted granted Critical
Publication of TWI757432B publication Critical patent/TWI757432B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)

Abstract

本發明之態樣係關於向用於一記憶體之一註冊時脈驅動(RCD)提供一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式。因此，設備及方法可包括：判定資料速率模式選擇準則；基於該等資料速率模式選擇準則來選擇一資料速率模式；針對該資料速率模式組態一主機介面；及針對該資料速率模式組態一RCD輸入介面。在一個態樣中，該設備及方法進一步包括：在該主機介面上及在該RCD輸入介面上啟動一時脈信號；使用該時脈信號將資料自該主機介面傳送至該RCD輸入介面；及在1N模式抑或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料。且，該資料速率模式為該SDR模式或該DDR模式中之一者。

Description

提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式
本發明大體上係關於記憶體裝置之命令及位址(CA)匯流排之領域，且尤其係關於提供用於動態隨機存取記憶體(DRAM)之註冊時脈驅動(RCD)之命令及位址(CA)匯流排之單一資料速率(SDR)模式或雙重資料速率(DDR)模式。
動態隨機存取記憶體(DRAM)技術可在定址機構(例如，註冊時脈驅動(RCD)自主機之命令/位址(CA)輸入匯流排)上利用雙重資料速率(DDR)模式，且在RCD至DRAM裝置之CA輸出匯流排上利用單一資料速率(SDR)模式。在一個實例中，CA輸入匯流排可在自主機至RCD輸入之冗長信號路徑上路由。然而，由於路徑長度、路徑雜訊、路徑衰減及路徑反射(例如，阻抗失配)，尤其是隨著時脈速率增加，CA輸入匯流排之信號完整性可能會受到嚴重損害。 舉例而言，信號完整性降級可能會限制時脈頻率按比例調整(亦即，以較高速率執行時脈頻率)以改良總體處理系統效能。另外，信號完整性降級可能會在DRAM初始化期間導致次最佳信號校準。又，隨著多個記憶體裝置(例如，DRAM)與一共同CA匯流排一起進行安裝，信號完整性降級可能會惡化，此安裝可能會增加匯流排負載且導致進一步的信號完整性降級。因此，需要改良式儲存元件架構，其會隨著時脈頻率增加而保持針對記憶體控制路徑(例如，CA匯流排)之信號完整性要求。
以下內容呈現本發明之一或多個態樣之簡化概述，以便提供對此等態樣之基本理解。此概述並非本發明之所有預期特徵之廣泛概觀，且既不意欲識別本發明之所有態樣之關鍵或決定性要素，亦不意欲劃定本發明之任何或所有態樣之範疇。其唯一目的係以簡化形式呈現本發明之一或多個態樣之一些概念作為稍後呈現之更詳細描述之序言。 在一個態樣中，本發明提供模式選擇。因此，一種用於向用於一記憶體之一註冊時脈驅動(RCD)提供一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式之方法包括：判定一或多個資料速率模式選擇準則；基於該一或多個資料速率模式選擇準則來選擇一資料速率模式；針對該資料速率模式組態一主機介面；及針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面。 在一個實例中，該資料速率模式為該SDR模式或該DDR模式中之一者。在一個實例中，該主機介面為用於經由一輸入匯流排連接至該註冊時脈驅動(RCD)的一主機之一輸出。在一個實例中，該RCD輸入介面為用於經由該輸入匯流排連接至該主機的該註冊時脈驅動(RCD)之一輸入。在一個實例中，該資料速率模式在初始化時被設定且貫穿一工作階段保持靜態。在一個實例中，該資料速率模式貫穿一工作階段在該SDR模式與該DDR模式之間可變。 在一個實例中，該方法進一步包括使用一時脈信號在該主機介面與該RCD輸入介面之間傳送資料。在一個實例中，該傳送資料包括一寫入(WRITE)操作。在一個實例中，該傳送資料包括一讀取(READ)操作。在一個實例中，該資料包括一命令或一位址。 在一個實例中，該方法進一步包括在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料。在一個實例中，該RCD輸出介面為經由一輸出匯流排至該記憶體的該RCD之一輸出。在一個實例中，該記憶體為一動態隨機存取記憶體(DRAM)。 在一個實例中，該方法進一步包括在該主機介面上及在該RCD輸入介面上啟動該時脈信號。在一個實例中，該方法進一步包括組態該主機介面以使用一時脈信號在該主機介面上起始一資料傳送。在一個實例中，該方法進一步包括組態該RCD輸入介面以使用該時脈信號在該RCD輸入介面上起始一資料接收。在一個實例中，該一或多個資料速率模式選擇準則包括以下各者中之至少一者：一時脈速度、一叢發長度、一存取統計、一讀取/寫入比率、一潛時、一工作因數、一頁面叢集、一串流特性、一直流電功率約束，或使用一位址相關性度量而量化之一資料訊務特性。 本發明之另一態樣提供一種用於向用於一記憶體之一註冊時脈驅動(RCD)提供一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式之設備，該設備包括：一記憶體控制器，其中該記憶體控制器判定一或多個資料速率模式選擇準則，基於該一或多個資料速率模式選擇準則來選擇一資料速率模式，針對該資料速率模式組態一主機介面，且針對該資料速率模式組態一RCD輸入介面；一時脈產生器，其耦接至該記憶體控制器，其中該時脈產生器在該主機介面上及在該RCD輸入介面上啟動一時脈信號；及一主機，其耦接至該記憶體控制器，其中該主機使用該時脈信號在該主機介面與該RCD輸入介面之間傳送資料。 在一個實例中，該設備進一步包括一註冊時脈驅動(RCD)，該RCD耦接至該記憶體控制器，其中該RCD在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料。在一個實例中，該主機包括該主機介面，且該註冊時脈驅動(RCD)包括該RCD輸入介面及該RCD輸出介面。在一個實例中，該資料速率模式為該SDR模式或該DDR模式中之一者。在一個實例中，該資料速率模式在初始化時被設定且貫穿一工作階段保持靜態。在一個實例中，該資料速率模式貫穿一工作階段在該SDR模式與該DDR模式之間可變。 本發明之另一態樣提供一種用於向用於一記憶體之一註冊時脈驅動(RCD)提供一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式之設備，其包括：用於判定一或多個資料速率模式選擇準則的構件；用於基於該一或多個資料速率模式選擇準則來選擇一資料速率模式的構件；用於針對該資料速率模式組態一主機介面的構件；及用於針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面的構件。 在一個實例中，該設備進一步包括：用於在該主機介面上及在該RCD輸入介面上啟動一時脈信號的構件；及用於使用該時脈信號將資料自該主機介面傳送至該RCD輸入介面的構件。在一個實例中，該設備進一步包括用於在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料的構件。在一個實例中，該資料速率模式為該SDR模式或該DDR模式中之一者。 本發明之另一態樣提供一種電腦可讀媒體，其儲存電腦可執行程式碼，該電腦可執行程式碼可在一裝置上操作，該裝置包括至少一個處理器及耦接至該至少一個處理器之至少一個記憶體，其中該至少一個處理器經組態以向用於一記憶體之一註冊時脈驅動(RCD)提供一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式，該電腦可執行程式碼包括：用於致使一電腦判定一或多個資料速率模式選擇準則的指令；用於致使該電腦基於該一或多個資料速率模式選擇準則來選擇一資料速率模式的指令；用於致使該電腦針對該資料速率模式組態一主機介面的指令；及用於致使該電腦針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面的指令。 在一個實例中，該電腦可讀媒體進一步包括：用於致使該電腦在該主機介面上及在該RCD輸入介面上啟動一時脈信號的指令；用於致使該電腦使用該時脈信號將資料自該主機介面傳送至該RCD輸入介面的指令，且其中該資料速率模式為該SDR模式或該DDR模式中之一者；及用於致使該電腦在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料的指令。 在檢閱以下詳細描述後，本發明之此等及其他態樣就將變得更充分地理解。在檢閱結合附圖的本發明之特定例示性實施例之以下描述後，本發明之其他態樣、特徵及實施例就將對於一般技術者而言變得顯而易見。雖然下文可關於某些實施例及圖來論述本發明之特徵，但本發明之所有實施例可包括本文中所論述之有利特徵中之一或多者。換言之，雖然可將一或多個實施例論述為具有某些有利特徵，但根據本文中所論述的本發明之各個實施例亦可使用此等特徵中之一或多者。以相似方式，雖然下文可將例示性實施例論述為裝置、系統或方法實施例，但應理解，可在各種裝置、系統及方法中實施此等例示性實施例。
相關申請案之交叉參考 本申請案主張2017年2月27日在美國專利商標局申請之申請中美國臨時申請案第62/463,896號及2018年2月21日在美國專利商標局申請之非臨時申請案第15/901,693號的優先權。 下文結合隨附圖式所闡述之詳細描述意欲作為本發明之各個態樣之描述，且並不意欲表示可實踐本發明之僅有態樣。本發明中所描述之每一態樣係僅僅作為本發明之實例或說明而提供，且未必應被認作比其他態樣較佳或有利。為了提供對本發明之透徹理解之目的，詳細描述包括特定細節。然而，對於熟習此項技術者而言將顯而易見，可在沒有此等特定細節之情況下實踐本發明。在一些例子中，以方塊圖形式展示熟知的結構及裝置以便避免混淆本發明之概念。縮寫字及其他描述性術語可僅僅出於方便及清楚起見而使用，且並不意欲限制本發明之範疇。 雖然出於闡釋簡單起見而將方法展示及描述為一系列動作，但應理解及瞭解，該等方法並不受到動作之次序限制，此係因為：根據一或多個態樣，一些動作可以與本文中所展示及描述之次序不同的次序發生及/或與其他動作同時發生。舉例而言，熟習此項技術者應理解及瞭解，方法可替代地被表示為一系列相互關聯狀態或事件，諸如呈狀態圖。此外，根據一或多個態樣，可能並不需要所有所說明動作來實施方法。 動態隨機存取記憶體(DRAM)裝置通常用作諸如個人電腦(PC)、膝上型電腦、行動裝置、個人數位助理(PDA)等等之處理系統中之儲存元件。DRAM可包括複數個記憶體胞元，其中每一記憶體胞元可包括電晶體及電容器以儲存單一資訊位元。DRAM可用於至少兩種類型之資料傳送操作：寫入操作及讀取操作。DRAM可將複數個位元儲存至記憶體中，此為寫入操作，其使用寫入資料線以將位元自資料源傳送至DRAM資料輸入埠以用於將資料儲存至記憶體中。又，DRAM可自記憶體擷取多個位元，此為讀取操作，其使用讀取資料線以將位元自DRAM資料輸出埠傳送至資料目的地以用於自記憶體擷取資料。寫入操作及讀取操作可經由單獨控制路徑(例如，命令/位址(CA)匯流排)進行控制。命令為指定所要操作或狀態(例如，寫入、讀取、清除、重設等等)之一組位元型樣。位址為指定用於寫入操作或讀取操作之所要記憶體位置之特定位元型樣群組。應注意，位址位元型樣中之位元的數量未必等於寫入操作或讀取操作中傳送之位元的數量。 通常，處理系統中之資料傳送操作發生於主機與儲存元件之間。主機可包括處理器(例如，中央處理器單元(CPU)、微處理器、微控制器、多處理器等等)。在一個實例中，自主機至儲存元件(例如，DRAM)之控制路徑(例如，CA匯流排)可能需要用於信號調節之中間裝置(例如，註冊時脈驅動(RCD))。信號調節可包括例如緩衝、信號註冊、重新計時、重新驅動等等。RCD可為儲存元件之部分，例如，DRAM；或RCD可為記憶體模組中之一個組件，例如，雙同軸記憶體模組(DIMM)。 記憶體裝置(例如，DRAM)可使用時脈信號，例如，週期性方波參考信號(例如，具有交替的低位準及高位準)，以調節DRAM之同步操作。時脈信號可包括複數個重複時脈循環。一般而言，DRAM可在各種模式(例如，資料速率模式)中運行。所使用之兩種資料速率模式為單一資料速率(SDR)模式及雙重資料速率(DDR)模式。資料速率模式可用於控制路徑(例如，CA匯流排)。舉例而言，在SDR模式中，僅在時脈循環之上升邊緣(亦即，低/高轉變)或下降邊緣(亦即，高/低轉變)時傳送資料。亦即，每時脈循環僅發生一次資料傳送操作。在DDR模式中，在時脈循環之上升邊緣及下降邊緣時傳送資料。亦即，每時脈循環發生兩次資料傳送操作。 DRAM技術已隨著時間推移而演進以達成功能漸進地愈來愈強大的記憶體裝置。舉例而言，DRAM技術已自DDR1發展至DDR2、DDR3、DDR4、DDR5等等。DRAM介面要求係由工業標準組織(例如，聯合電子裝置工程委員會(JEDEC))規定以確保不同廠商之間的裝置相容性。 一種形式之揮發性記憶體(亦即，儲存元件)為動態隨機存取記憶體(DRAM)。主機(例如，電腦、處理器、控制器等等)可使用DRAM以用於快速地儲存及擷取資料及指令。可使用定址機構(例如，記憶體控制路徑)在DRAM中儲存及/或擷取資料以指定用於資料儲存或資料擷取之DRAM位置。一種類型之記憶體控制路徑為命令/位址(CA)匯流排。在一些狀況下，被稱為註冊時脈驅動(RCD)之中間裝置藉由提供信號調節而在主機與DRAM之間進行調解。RCD具有輸入CA匯流排及輸出CA匯流排。一種形式之調解為資料速率模式調解。所使用之兩種DRAM資料速率模式為單一資料速率(SDR)模式及雙重資料速率(DDR)模式。 圖1繪示展示記憶體控制器與記憶體之間的傳信之實例記憶體系統100。圖1中展示兩個元件：記憶體控制器110及記憶體120。圖1中亦展示記憶體控制器110與記憶體120之間的三個信號路徑：a)命令/位址(CA)匯流排130；b)資料匯流排140；及c)時脈信號150。在一個實例中，記憶體控制器110為主機之部分，該主機作為寫入操作之部分而在資料匯流排140上將資料發送至記憶體120，或作為讀取操作之部分而在資料匯流排140上自記憶體120接收資料。命令/位址(CA)匯流排130可用以執行寫入操作或讀取操作，且針對任一操作指定所要記憶體位址。另外，時脈信號150可用以使寫入操作及讀取操作之步調同步。在一個實例中，時脈信號150係由耦接至記憶體控制器110之時脈產生器160產生。在另一實例中，雖然未展示，但時脈產生器160可直接耦接至記憶體120。在另一實例中，時脈產生器160可經由時脈分配電路(未展示)耦接至記憶體控制器110及記憶體120中之任一者或兩者。 圖2繪示在主機210與記憶體230之間具有註冊時脈裝置(RCD) 220之實例記憶體系統200。在一個實例中，記憶體230為動態隨機存取記憶體(DRAM)。圖2中展示控制/位址(CA)輸入匯流排240及控制/位址(CA)輸出匯流排250。主機210可包括主機介面，該主機介面為連接至CA輸入匯流排240的主機210之輸出，該輸出被輸入至RCD 220。RCD 220可包括RCD輸入介面，該RCD輸入介面為自主機210連接至CA輸入匯流排240的RCD之輸入。主機介面及RCD輸入介面允許使用CA輸入匯流排240在主機210與RCD 220之間互連。RCD 220可包括RCD輸出介面，該RCD輸出介面為經由CA輸出匯流排250至記憶體230的記憶體230之輸出。 具有(N+p)個位元之CA輸入匯流排240將命令資料及位址輸入資料自主機210遞送至RCD 220。N標示經由CA輸入匯流排傳送之位元的數量，且p標示經由CA輸入匯流排之同位位元的數量。舉例而言，p=0標示無同位狀況，p = 1標示單一同位狀況，p = 2標示雙重同位狀況等等。具有(2N+q)個位元之CA輸出匯流排250將命令輸出資料及位址輸出資料自RCD 220遞送至記憶體230。2N標示經由CA輸出匯流排傳送之位元的數量，且p標示經由CA輸出匯流排之同位位元的數量。CA輸出匯流排可添加同位位元(亦即，q ≠ 0)或可能不添加同位位元(亦即，q = 0)。又，模式選擇控制線260被展示為RCD之模式選擇輸入。在一個實例中，模式選擇控制線260可用以針對CA輸入匯流排240選擇資料速率模式。舉例而言，資料速率模式可為單一資料速率(SDR)、雙重資料速率(DDR)、四重資料速率(QDR)等等。在一個實例中，資料速率模式可在初始化時被設定且可針對工作階段保持靜態。在另一實例中，資料速率模式可在工作階段當中改變。亦即，資料速率模式可在SDR模式與DDR模式之間變化。在一個實例中，工作階段為用於執行操作步驟群組之持續時間。舉例而言，工作階段可為使用者登入與使用者登出之間的持續時間。 在一個實例中，資料速率模式選擇可允許最佳化操作情境。舉例而言，資料速率模式選擇可取決於各種操作情境來最佳化SDR模式抑或DDR模式之選擇。在一個態樣中，資料速率模式選擇可基於時脈速度、叢發長度、直流電功率約束、資料訊務特性、存取統計、讀取/寫入比率、潛時、工作因數、頁面叢集，及/或串流特性。舉例而言，可取決於時脈速度來選擇資料速率模式，此係因為DDR模式操作可能受到最大DDR模式時脈速度限定(例如，由於DDR模式中之較高速度按比例調整有限)。舉例而言，可取決於叢發長度來選擇資料速率模式，此係因為較長叢發長度提供較高資料傳送速率，使得SDR模式可最佳。舉例而言，可取決於直流電功率約束來選擇資料速率模式，此係因為DDR模式操作相比於SDR模式可消耗較多的直流電功率。舉例而言，可取決於存取統計或資料訊務特性(例如，隨機存取或叢集(相關)存取)來選擇資料速率模式。在一個實例中，對於DDR模式，隨機存取可能更適當，且對於SDR模式，叢集存取可能更適當。在一個實例中，可使用位址相關性度量來量化資料訊務特性。位址相關性度量量化循序記憶體存取之隨機性。在一個實例中，位址相關性度量為範圍自0至1變動之正規化值，其中0標示完全不相關的循序記憶體存取(例如，隨機存取)，且1標示完全相關的循序記憶體存取(例如，叢集記憶體存取)。 在一個實例中，當選擇SDR模式時，資料速率模式選擇可允許較寬鬆的時序約束、直流電功率節省、縮減通道特性化訓練時間(例如，等化器訓練)等等。舉例而言，較寬鬆的時序約束可包括較寬鬆的介面設置及保持時間，例如，自DDR模式中之半時脈循環放寬至SDR模式中之全時脈循環。在一個實例中，此寬鬆時序約束會促進按比例調整至較高的時脈速度且達成嚴格的時脈時間滯後要求。此外，在一個實例中，板約束可能不允許使用DDR模式。 圖3繪示具有兩個CA輸入匯流排及四個CA輸出匯流排之雙通道RCD 300之實例。在圖3之實例中，展示兩個CA輸入匯流排(D0CA 320及D1CA 330)，且展示四個CA輸出匯流排(Q0ACA 340、Q0BCA 350、Q1ACA 360及Q1BCA 370)。RCD 300之每一通道可包括一個CA輸入匯流排及兩個CA輸出匯流排。舉例而言，第一通道可包括用於CA輸入匯流排之D0CA 320及用於兩個CA輸出匯流排之Q0ACA 340及Q0BCA 350。舉例而言，第二通道可包括用於CA輸入匯流排之D1CA 330及用於兩個CA輸出匯流排之Q1ACA 360及Q1BCA 370。在一個實例中，CA輸入匯流排各自包括N個位元，且CA輸出匯流排各自包括2N個位元。CA輸入匯流排亦可包括長度為p個位元之輸入同位位元；亦即，p = 0，p = 1或p ＞ 1。且，CA輸出匯流排可包括長度為q之輸出同位位元；亦即，q = 0，q = 1或q ＞ 1。在一個實例中，CA輸入匯流排可在SDR模式或DDR模式中操作，且CA輸出匯流排可在SDR模式中操作。對於CA輸出匯流排，SDR模式亦可被標示為2N模式。在2N模式中，僅在每隔一個時脈邊緣時傳送資料，例如每隔一個上升邊緣。在1N模式中，在每一時脈邊緣時傳送資料，例如每一上升邊緣。 在一個實例中，RCD 300在CA輸入匯流排(亦即，面對主機)上支援兩種輸入資料速率模式：單一資料速率(SDR)模式及雙重資料速率(DDR)模式，以控制CA輸入匯流排上之位元之註冊。舉例而言，可使用至RCD之模式選擇控制線來選擇輸入資料速率模式。在圖2中將模式選擇控制線之實例繪示為模式選擇控制線260。在另一實例中，可藉由程式化RCD中之模式控制位元來選擇輸入資料模式。舉例而言，經由CA輸入匯流排上之命令來程式化模式控制位元。 在一個實例中，模式選擇控制線之預設狀態為SDR模式。在一個實例中，預設狀態為在沒有明確命令用以設定系統狀態之情況下所使用之系統狀態。CA輸入匯流排具有N個位元之位元寬度。在一個實例中，N = 7。作為一實例，可將單一輸入同位位元或多個輸入同位位元添加至CA輸入匯流排，超出N個位元。亦即，p = 1或p ＞ 1。CA輸出匯流排具有2N個位元之位元寬度。在一個實例中，2N = 14。作為一實例，可能不將輸出同位位元添加至CA輸出匯流排；亦即，q = 0。或，可將輸出同位位元添加至CA輸出匯流排；亦即，q = 1或q ＞ 1。在一實例中，RCD可將CA輸入匯流排之位元寬度自N個位元擴展至CA輸出匯流排上之2N個位元。 表1繪示CA輸入匯流排位元(亦稱為DCA)至CA輸出匯流排位元(亦稱為QCA)之一種可能映射。舉例而言，CA輸入匯流排位元可被個別地指定為輸入位元0、輸入位元1、輸入位元2等等，其中輸入位元0可為CA輸入匯流排位元之最低有效位元(LSB)。舉例而言，DCA0可指D0CA或D1CA之輸入位元0，DCA1可指D0CA或D1CA之輸入位元1，DCA2可指D0CA或D1CA之輸入位元2等等。舉例而言，CA輸出匯流排位元可被個別地指定為輸出位元0、輸出位元1、輸出位元2等等，其中輸出位元0可為CA輸出匯流排位元之最低有效位元(LSB)。舉例而言，QCA0可指Q0CA或Q1CA之輸出位元0，QCA1可指Q0CA或Q1CA之輸出位元1，QCA2可指Q0CA或Q1CA之輸出位元2等等。表 1
Figure 107106015-A0304-0001
 又，在一個實例中，UI標示單位間隔，亦被稱為符號持續時間。舉例而言，一個UI為信號狀態改變之間的最小時間間隔(例如，脈衝時間或符號持續時間)，其中一個UI為每一連續脈衝或符號所花費之時間。在一個實例中，表1展示輸入資料至輸出資料之映射，其中可存在7個輸入資料位元(例如，DCA)及14個輸出資料位元(例如，QCA)。舉例而言，可遍及被標記為UI 0及UI 1之兩個UI傳送輸入資料(例如，DCA)。舉例而言，來自UI 0之輸入資料可產生第一輸出資料子集(例如，QCA 0至QCA 6)，且來自UI 1之輸入資料可產生第二輸出資料子集(例如，QCA 7至QCA 13)。 舉例而言，在用於CA輸入匯流排(亦即，DCA)之SDR模式中，對於主機介面，模式選擇控制線保持於SDR模式，且當在CA輸入匯流排(DCA)上啟用SDR模式時，CA輸出匯流排(亦即，QCA)在2N模式中操作。在此狀況下，優點可為RCD在2N模式中在CA輸出匯流排上獲得較多的設置及保持時間，此會改良信號完整性裕度。 在一個實例中，在SDR模式中在CA輸出匯流排上可存在額外半循環時脈延遲，此係因為在時脈信號之下一上升邊緣而非時脈信號之下一下降邊緣時捕捉資料。在一個實例中，因為讀取潛時通常為數十個時脈循環，所以此延遲之效能影響最小。另外，CA輸出匯流排利用率在SDR模式中可能加倍，但效能影響最小，此係因為通常花費八個時脈循環以將用於每一命令之資料傳送至DRAM。 圖4繪示單一資料速率(SDR)模式中之單單位間隔(UI)時序圖400之實例。在圖4之實例中，遍及一個UI傳送命令或位址，其中一個UI表示符號持續時間。在圖4之頂部處展示輸入時脈DCK_t及其補體DCK_c，其中時脈上升邊緣係運用起立箭頭標示。輸入晶片選擇信號DCS_n用以選擇用於記憶體輸入操作之晶片。使用輸入CA匯流排信號DCA來傳送命令或位址。在一個實例中，DCA具有7個輸入位元，被標示為DCA[6:0]。可使用同位信號DPAR (未展示)來傳達用於輸入CA匯流排信號之同位。亦繪示輸出時脈QCK_t及其補體QCK_c。輸出晶片選擇信號QCS_n用以選擇用於記憶體輸出操作之晶片。使用輸出CA匯流排信號QCA來傳送命令或位址。在一個實例中，QCA具有14個輸出位元，被標示為DCA[13:0]。在一個實例中，QCA每隔一個時脈循環傳送資料，亦即，每UI一次。 圖5繪示單一資料速率(SDR)模式中之雙單位間隔(UI)時序圖500之實例。在圖5之實例中，遍及兩個UI傳送命令或位址，其中一個UI表示符號持續時間。在圖5之頂部處展示輸入時脈DCK_t及其補體DCK_c，其中時脈上升邊緣係運用起立箭頭標示。輸入晶片選擇信號DCS_n用以選擇用於記憶體輸入操作之晶片。使用輸入CA匯流排信號DCA來傳送命令或位址。在一個實例中，DCA具有7個輸入位元，被標示為DCA[6:0]。可使用同位信號DPAR (未展示)來傳達用於輸入CA匯流排信號之同位。亦繪示輸出時脈QCK_t及其補體QCK_c。輸出晶片選擇信號QCS_n用以選擇用於記憶體輸出操作之晶片。使用輸出CA匯流排信號QCA來傳送命令或位址。在一個實例中，QCA具有14個輸出位元，被標示為DCA[13:0]。在一個實例中，QCA每隔一個時脈循環傳送資料，亦即，每2個UI一次。 表2繪示經由註冊時脈驅動(RCD)之傳播延遲tPDM之特性。表 2
Figure 107106015-A0304-0002
 1. tPDM係針對0nCK命令潛時加法器而定義。 2. 用於SDR模式之tPDM係自要輸出的CK_t/CK_c上升邊緣交叉點而量測。 圖6繪示用於針對用於動態隨機存取記憶體(DRAM)之註冊時脈驅動(RCD)之命令/位址(CA)匯流排選擇及執行資料速率模式之實例流程圖600。在區塊610中，判定一或多個資料速率模式選擇準則。在一個態樣中，資料速率模式選擇準則可基於記憶體特徵及/或應用需要。記憶體特徵之實例可包括時脈速度及/或叢發長度。應用需要之實例可包括存取統計、讀取/寫入比率、潛時、工作因數、頁面叢集，及/或串流特性。在一個實例中，資料速率模式選擇準則可包括直流電功率約束及/或資料訊務特性。 舉例而言，對於超出速度臨限值之時脈速度，DDR模式可能不可行，且資料速率模式選擇準則可基於時脈速度。在一個實例中，若時脈速度超過速度臨限值，則選擇SDR模式。若時脈速度未超過速度臨限值，則選擇DDR模式。在一個實例中，速度臨限值可為4.8十億傳送每秒(Gtps)。 舉例而言，資料速率模式選擇準則可基於叢發長度。在一個實例中，若叢發長度大於或等於叢發長度臨限值，則選擇SDR模式。若叢發長度小於叢發長度臨限值，則選擇DDR模式。在一個實例中，叢發長度臨限值為16個時脈循環。在另一實例中，叢發長度臨限值為32個時脈循環。在一個實例中，叢發長度為在CA輸入匯流排240 (圖2所展示)上傳送之符號群組(以時脈循環而量測)。 舉例而言，資料速率模式選擇準則可基於資料訊務特性或存取統計，諸如位址相關性度量。位址相關性度量量化循序記憶體存取之隨機性。在一個實例中，位址相關性度量為範圍自0至1變動之正規化值，其中0標示完全不相關的循序記憶體存取(例如，隨機存取)，且1標示完全相關的循序記憶體存取(例如，叢集記憶體存取)。在一個實例中，針對資料速率模式選擇準則定義位址相關性度量臨限值。舉例而言，若位址相關性度量超過位址相關性度量臨限值，則選擇SDR模式。否則，選擇DDR模式。在一個實例中，由記憶體控制器(例如，記憶體控制器110)執行區塊610中之步驟。 在區塊620中，基於一或多個資料速率模式選擇準則來選擇資料速率模式。在一個實例中，資料速率模式為單一資料速率(SDR)模式及雙重資料速率(DDR)模式。在另一實例中，資料速率模式為四重資料速率(QDR)模式。在一個實例中，由記憶體控制器(例如，記憶體控制器110)執行區塊620中之步驟。 在區塊630中，針對資料速率模式組態主機介面。主機介面為例如經由第一匯流排(例如，圖2所展示之CA輸入匯流排240)至RCD的主機之輸出。舉例而言，若SDR模式為資料速率模式，則針對SDR模式組態主機介面。在另一實例中，若DDR模式為資料速率模式，則針對DDR模式組態主機介面。在一個態樣中，主機介面為第一命令/位址匯流排介面。在一個態樣中，主機介面包括第一資料匯流排及第一時脈信號。在一個態樣中，組態主機介面可包括使用第一時脈信號經由第一資料匯流排在主機介面上起始資料傳送。在一個實例中，由記憶體控制器(例如，記憶體控制器110)執行區塊630中之步驟。 在區塊640中，針對資料速率模式(亦即，SDR模式或DDR模式)組態RCD輸入介面。RCD輸入介面為例如自主機經由第一匯流排(例如，圖2所展示之CA輸入匯流排240)至RCD之輸入。在一個實例中，RCD輸入介面為第二命令/位址匯流排介面。第一命令/位址匯流排介面及第二命令/位址匯流排介面可連接至CA輸入匯流排。在一個實例中，用於SDR模式之主機介面及RCD輸入介面包括N個輸入位元。且，在另一實例中，用於DDR模式之主機介面及RCD輸入介面包括N個輸入位元。在一個實例中，主機介面及RCD輸入介面可包括複數個輸入同位位元。且，在一個態樣中，組態RCD輸入介面可包括使用時脈信號在RCD輸入介面上起始資料接收。在一個實例中，由記憶體控制器(例如，記憶體控制器110)執行區塊640中之步驟。 在區塊650中，在主機介面上及在RCD輸入介面上啟動時脈信號。在一個實例中，時脈信號為方波信號。在另一實例中，時脈信號為正弦波信號。在另一實例中，時脈信號為具有時脈速率R之週期性信號。在一個實例中，SDR模式在時脈信號上升邊緣時傳送資料。在另一實例中，SDR模式在時脈信號下降邊緣時傳送資料。在一個實例中，DDR模式在時脈信號上升邊緣及時脈信號下降邊緣兩者時傳送資料。在一個實例中，由時脈產生器(例如，時脈產生器160)執行區塊650中之步驟。 在區塊660中，針對資料速率模式(亦即，SDR模式或DDR模式)使用時脈信號將資料自主機介面傳送至RCD輸入介面。在一個實例中，經傳送資料為命令。在一個實例中，經傳送資料為位址。在一個實例中，位址用以指定用於資料儲存或資料擷取之記憶體位置。在一個實例中，在區塊660中，在主機介面與RCE輸入介面之間傳送資料。在一個實例中，傳送資料包括寫入操作。在一個實例中，傳送資料包括讀取操作。在一個實例中，資料包括命令或位址。在一個實例中，命令包括指定所要操作或狀態(例如，寫入、讀取、清除、重設等等)之一組位元型樣。在一個實例中，位址為指定用於寫入操作或讀取操作之所要記憶體位置之特定位元型樣群組。 在一個實例中，由主機(例如，主機210)執行區塊660中之步驟。在一個實例中，由主機(例如，主機210)結合RCD (例如，RCD 220)而執行區塊660中之步驟。在一個實例中，使用輸入匯流排(例如，CA輸入匯流排240)來執行區塊660中之步驟。 在區塊670中，在1N模式或2N模式中使用時脈信號將資料自RCD輸出介面傳送至記憶體。在1N模式中，在每一時脈信號邊緣時傳送資料，例如每一上升邊緣或每一下降邊緣。RCD輸出介面為經由第二匯流排(例如，圖2所展示之CA輸出匯流排250)至記憶體(例如，圖2所展示之記憶體230)的RCD之輸出。在2N模式中，在每隔一個時脈信號邊緣時傳送資料，例如每隔一個上升邊緣或每隔一個下降邊緣。在一個實例中，經傳送資料為命令。在一個實例中，經傳送資料為位址。在一個實例中，位址用以指定用於資料儲存(例如，寫入操作)或資料擷取(例如，讀取操作)之記憶體位置。在一個實例中，記憶體為動態隨機存取記憶體(DRAM)。在一個實例中，由RCD (例如，RCD 220)執行區塊670中之步驟。在一個實例中，由RCD (例如，RCD 220)結合記憶體(例如，記憶體230)而執行區塊670中之步驟。在一個實例中，使用輸出匯流排(例如，CA輸出匯流排250)來執行區塊670中之步驟。 熟習此項技術者應理解，在不脫離本發明之範疇及精神之情況下，圖6中之實例流程圖中所揭示之步驟可按其次序進行互換。又，熟習此項技術者應理解，流程圖中所說明之步驟並非獨佔式，且可包括其他步驟，或可刪除實例流程圖中之一或多個步驟，而不影響本發明之範疇及精神。 熟習此項技術者應進一步瞭解，結合本文中所揭示之實例而描述之各種說明性組件、邏輯區塊及/或演算法步驟可被實施為電子硬體、韌體、電腦軟體或其組合。為了清楚地說明硬體、韌體及軟體之此可互換性，各種說明性組件、邏輯區塊及/或演算法步驟已在上文大體上在其功能性方面予以描述。此功能性被實施為硬體、韌體抑或軟體取決於特定應用及強加於整個系統之設計約束。熟習此項技術者可針對每一特定應用以不同方式實施所描述功能性，但不應將此等實施決策解譯為導致脫離本發明之範疇或精神。 舉例而言，對於圖6之區塊中所描述之各個步驟，實施方案可包括硬體及/或軟體。在一些實例中，駐存於主機(例如，圖2所展示之主機210)中或主機外部之記憶體控制器可容納硬體及/或軟體。對於硬體實施方案，處理單元可實施於以下各者內：一或多個特殊應用積體電路(ASIC)、數位信號處理器(DSP)、數位信號處理裝置(DSPD)、可程式化邏輯裝置(PLD)、場可程式化閘陣列(FPGA)、處理器、控制器、微控制器、微處理器、經設計以執行其中所描述之功能之其他電子單元，或其組合。在運用軟體之情況下，實施方案可經由執行其中所描述之功能之模組(例如，程序、函式等等)。軟體程式碼可儲存於記憶體單元中且由處理器單元執行。另外，本文中所描述之各種說明性流程圖、邏輯區塊及/或演算法步驟亦可被編碼為此項技術中所知之任何電腦可讀媒體上攜載之電腦可讀指令，或實施於此項技術中所知之任何電腦程式產品中。在一個態樣中，電腦可讀媒體包括非暫時性電腦可讀媒體。 電腦可讀媒體可包括電腦儲存媒體及通信媒體兩者，通信媒體包括促進將電腦程式自一個位置傳送至另一位置之任何媒體。儲存媒體可為可由電腦存取之任何可用媒體。作為實例而非限制，此電腦可讀媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存裝置、磁碟儲存裝置或其他磁性儲存裝置，或可用以攜載或儲存呈指令或資料結構形式之所要程式碼且可由電腦存取之任何其他媒體。 在一個態樣中，圖6中用於提供用於動態隨機存取記憶體(DRAM)之註冊時脈驅動(RCD)之命令及位址(CA)匯流排之單一資料速率(SDR)模式或雙重資料速率(DDR)模式的步驟中之一或多者可由一或多個處理器執行，該一或多個處理器可包括硬體、軟體、韌體等等。在一個態樣中，圖6中之步驟中之一或多者可由一或多個處理器執行，該一或多個處理器可包括硬體、軟體、韌體等等。舉例而言，該一或多個處理器可用以執行為執行圖14之流程圖中之步驟所需要的軟體或韌體。軟體應被廣義地認作意謂指令、指令集、代碼(code)、程式碼片段、程式碼(program code)、程式、子程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、子常式、物件、可執行碼、執行緒、程序、函式等等，而無論被稱為軟體、韌體、中間軟體、微碼、硬體描述語言抑或其他。軟體可駐存於電腦可讀媒體上。電腦可讀媒體可為非暫時性電腦可讀媒體。作為實例，非暫時性電腦可讀媒體包括磁性儲存裝置(例如，硬碟、軟碟、磁條)、光碟(例如，緊密光碟(CD)或數位多功能光碟(DVD))、智慧型卡、快閃記憶體裝置(例如，卡、棒或隨身碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM (PROM)、可抹除PROM (EPROM)、電可抹除PROM (EEPROM)、暫存器、抽取式磁碟，及用於儲存可由電腦存取及讀取之軟體及/或指令之任何其他合適媒體。 作為實例，電腦可讀媒體亦可包括載波、傳輸線，及用於傳輸可由電腦存取及讀取之軟體及/或指令之任何其他合適媒體。電腦可讀媒體可駐存於處理系統中，駐存於處理系統外部，或橫越包括處理系統之多個實體而分佈。電腦可讀媒體可體現於電腦程式產品中。作為實例，電腦程式產品可包括封裝材料中之電腦可讀媒體。電腦可讀媒體可包括用於動態隨機存取記憶體(DRAM)之註冊時脈驅動(RCD)之命令及位址(CA)匯流排之單一資料速率(SDR)模式或雙重資料速率(DDR)模式的軟體或韌體。熟習此項技術者將認識到如何最佳地實施貫穿本發明所呈現之所描述功能性，此取決於特定應用及強加於整個系統之整體設計約束。 提供所揭示態樣之先前描述以使任何熟習此項技術者皆能夠製作或使用本發明。在不脫離本發明之精神或範疇之情況下，對此等態樣之各種修改對於熟習此項技術者而言將容易顯而易見，且可將本文中所定義之一般原理應用於其他態樣。
100‧‧‧記憶體系統110‧‧‧記憶體控制器120‧‧‧記憶體130‧‧‧命令/位址(CA)匯流排140‧‧‧資料匯流排150‧‧‧時脈信號160‧‧‧時脈產生器200‧‧‧記憶體系統210‧‧‧主機220‧‧‧註冊時脈驅動(RCD)230‧‧‧記憶體240‧‧‧控制/位址(CA)輸入匯流排250‧‧‧控制/位址(CA)輸出匯流排260‧‧‧模式選擇控制線300‧‧‧註冊時脈驅動(RCD)340‧‧‧控制/位址(CA)輸出匯流排350‧‧‧控制/位址(CA)輸出匯流排360‧‧‧控制/位址(CA)輸出匯流排370‧‧‧控制/位址(CA)輸出匯流排400‧‧‧單單位間隔(UI)時序圖500‧‧‧雙單位間隔(UI)時序圖600‧‧‧流程圖610‧‧‧區塊620‧‧‧區塊630‧‧‧區塊640‧‧‧區塊650‧‧‧區塊660‧‧‧區塊670‧‧‧區塊
圖1繪示展示記憶體控制器與記憶體之間的傳信之實例記憶體系統。 圖2繪示在主機與記憶體之間具有註冊時脈裝置(RCD)之實例記憶體系統。 圖3繪示具有兩個輸入匯流排及四個輸出匯流排之雙通道RCD之實例。 圖4繪示單一資料速率(SDR)模式中之單單位間隔(UI)時序圖之實例。 圖5繪示單一資料速率(SDR)模式中之雙單位間隔(UI)時序圖之實例。 圖6繪示用於針對用於動態隨機存取記憶體(DRAM)之註冊時脈驅動(RCD)之命令/位址(CA)匯流排選擇及執行資料速率模式之實例流程圖。
600‧‧‧流程圖
610‧‧‧區塊
620‧‧‧區塊
630‧‧‧區塊
640‧‧‧區塊
650‧‧‧區塊
660‧‧‧區塊
670‧‧‧區塊

Claims (30)

  1. 一種向用於一記憶體之一註冊時脈驅動(RCD)提供一資料速率模式之方法，其包含：判定一或多個資料速率模式選擇準則；基於該一或多個資料速率模式選擇準則來針對一命令/位址(CA)匯流排選擇該資料速率模式，其中該一或多個資料速率模式選擇準則包含以下各者中之一者：一存取統計，或使用一位址相關性度量而量化之一資料訊務特性；針對該資料速率模式組態耦接至該記憶體之一主機之一主機介面；及針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面。
  2. 如請求項1之方法，其中該資料速率模式為一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式。
  3. 如請求項2之方法，其中該主機介面為用於經由一輸入匯流排連接至該註冊時脈驅動(RCD)的該主機之一輸出。
  4. 如請求項3之方法，其中該RCD輸入介面為用於經由該輸入匯流排連接至該主機的該註冊時脈驅動(RCD)之一輸入。
  5. 如請求項1之方法，其中該資料速率模式在初始化時被設定且貫穿一工作階段保持靜態。
  6. 如請求項1之方法，其中該資料速率模式貫穿一工作階段在一SDR模式與一DDR模式之間可變。
  7. 如請求項1之方法，其進一步包含使用一時脈信號在該主機介面與該RCD輸入介面之間傳送資料。
  8. 如請求項7之方法，其中該傳送資料包括一寫入操作。
  9. 如請求項7之方法，其中該傳送資料包括一讀取操作。
  10. 如請求項7之方法，其中該資料包括一命令或一位址。
  11. 如請求項7之方法，其進一步包含在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料，其中該1N模式在每一時脈邊緣時傳送該資料，且其中該2N模式在每隔一個時脈邊緣時傳送該資料。
  12. 如請求項11之方法，其中該RCD輸出介面為經由一輸出匯流排至該記憶體的該RCD之一輸出。
  13. 如請求項12之方法，其中該記憶體為一動態隨機存取記憶體(DRAM)。
  14. 如請求項7之方法，其進一步包含在該主機介面上及在該RCD輸入介面上啟動該時脈信號。
  15. 如請求項1之方法，其進一步包含組態該主機介面以使用一時脈信號在該主機介面上起始一資料傳送。
  16. 如請求項15之方法，其進一步包含組態該RCD輸入介面以使用該時脈信號在該RCD輸入介面上起始一資料接收。
  17. 如請求項1之方法，其中該一或多個資料速率模式選擇準則包括以下各者中之至少一者：一叢發長度、一讀取/寫入比率、一潛時、一頁面叢集、一串流特性，或一直流電功率約束。
  18. 一種向用於一記憶體之一註冊時脈驅動(RCD)提供一資料速率模式之設備，該設備包含：一記憶體控制器，其中該記憶體控制器判定一或多個資料速率模式選擇準則，基於該一或多個資料速率模式選擇準則來針對一命令/位址(CA)匯流排選擇該資料速率模式，針對該資料速率模式組態一主機介面，且針對該資料速率模式組態一RCD輸入介面，其中該一或多個資料速率模式選擇準則包含以下各者中之一者：一存取統計，或使用一位址相關性度量而量化之一資料訊務特性； 一時脈產生器，其耦接至該記憶體控制器，其中該時脈產生器在該主機介面上及在該RCD輸入介面上啟動一時脈信號；及一主機，其耦接至該記憶體控制器，其中該主機使用該時脈信號在該主機介面與該RCD輸入介面之間傳送資料。
  19. 如請求項18之設備，其進一步包含一註冊時脈驅動(RCD)，該RCD耦接至該記憶體控制器，其中該RCD在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料，其中該1N模式在每一時脈邊緣時傳送該資料，且其中該2N模式在每隔一個時脈邊緣時傳送該資料。
  20. 如請求項19之設備，其中該主機包含該主機介面，且該註冊時脈驅動(RCD)包含該RCD輸入介面及該RCD輸出介面。
  21. 如請求項18之設備，其中該資料速率模式為一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式。
  22. 如請求項21之設備，其中該資料速率模式在初始化時被設定且貫穿一工作階段保持靜態。
  23. 如請求項21之設備，其中該資料速率模式貫穿一工作階段在該SDR模式與該DDR模式之間可變。
  24. 一種向用於一記憶體之一註冊時脈驅動(RCD)提供一資料速率模式之設備，其包含： 用於判定一或多個資料速率模式選擇準則的構件；用於基於該一或多個資料速率模式選擇準則來針對一命令/位址(CA)匯流排選擇一資料速率模式的構件，其中該一或多個資料速率模式選擇準則包含以下各者中之一者：一存取統計，或使用一位址相關性度量而量化之一資料訊務特性；用於針對該資料速率模式組態耦接至該記憶體之一主機之一主機介面的構件；及用於針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面的構件。
  25. 如請求項24之設備，其進一步包含：用於在該主機介面上及在該RCD輸入介面上啟動一時脈信號的構件；及用於使用該時脈信號將資料自該主機介面傳送至該RCD輸入介面的構件。
  26. 如請求項25之設備，其進一步包含用於在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料的構件，其中該1N模式在每一時脈邊緣時傳送該資料，且其中該2N模式在每隔一個時脈邊緣時傳送該資料。
  27. 如請求項24之設備，其中該資料速率模式為一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式。
  28. 一種電腦可讀媒體，其儲存電腦可執行程式碼，該電腦可執行程式碼可在一裝置上操作，該裝置包含至少一個處理器及耦接至該至少一個處理器之至少一個記憶體，其中該至少一個處理器經組態以向用於一記憶體之一註冊時脈驅動(RCD)提供一資料速率模式，該電腦可執行程式碼包含：用於致使一電腦判定一或多個資料速率模式選擇準則的指令；用於致使該電腦基於該一或多個資料速率模式選擇準則來針對一命令/位址(CA)匯流排選擇該資料速率模式的指令，其中該一或多個資料速率模式選擇準則包含以下各者中之一者：一存取統計，或使用一位址相關性度量而量化之一資料訊務特性；用於致使該電腦針對該資料速率模式組態一主機介面的指令；及用於致使該電腦針對該資料速率模式組態該註冊時脈驅動(RCD)之一RCD輸入介面的指令。
  29. 如請求項28之電腦可讀媒體，其進一步包含：用於致使該電腦在該主機介面上及在該RCD輸入介面上啟動一時脈信號的指令；及用於致使該電腦使用該時脈信號將資料自該主機介面傳送至該RCD輸入介面的指令，且其中該資料速率模式為一單一資料速率(SDR)模式或一雙重資料速率(DDR)模式。
  30. 如請求項29之電腦可讀媒體，其進一步包含：用於致使該電腦在1N模式或2N模式中使用該時脈信號自一RCD輸出介面傳送該資料的指令，其中該1N模式在每一時脈邊緣時傳送該資料，且其中該2N模式在每隔一個時脈邊緣時傳送該資料。
TW107106015A 2017-02-27 2018-02-22 提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式 TWI757432B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762463896P 2017-02-27 2017-02-27
US62/463,896 2017-02-27
US15/901,693 US10884639B2 (en) 2017-02-27 2018-02-21 Providing single data rate (SDR) mode or double data rate (DDR) mode for the command and address (CA) bus of registering clock drive (RCD) for dynamic random access memory (DRAM)
US15/901,693 2018-02-21

Publications (2)

Publication Number Publication Date
TW201835778A TW201835778A (zh) 2018-10-01
TWI757432B true TWI757432B (zh) 2022-03-11

Family

ID=63246284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106015A TWI757432B (zh) 2017-02-27 2018-02-22 提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式

Country Status (10)

Country Link
US (1) US10884639B2 (zh)
EP (1) EP3586237B1 (zh)
JP (1) JP6873257B2 (zh)
KR (1) KR102265828B1 (zh)
CN (1) CN110291511B (zh)
BR (1) BR112019017665A2 (zh)
CA (1) CA3051008C (zh)
ES (1) ES2867956T3 (zh)
TW (1) TWI757432B (zh)
WO (1) WO2018156780A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828248B (zh) * 2022-03-23 2024-01-01 中國大陸商長鑫存儲技術有限公司 一種信號取樣電路以及半導體記憶體

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111066353A (zh) 2017-09-08 2020-04-24 Oppo广东移动通信有限公司 无线通信方法、网络设备和终端设备
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
DE102018003106A1 (de) * 2018-02-28 2019-08-29 Diehl Metering Systems Gmbh Funkempfänger
CN109726150A (zh) * 2018-12-29 2019-05-07 灿芯半导体(上海)有限公司 一种实现多种ddr协议的命令发送的方法
CN111694772A (zh) * 2019-03-11 2020-09-22 澜起科技股份有限公司 存储器控制器
US11626149B2 (en) * 2020-09-15 2023-04-11 Integrated Silicon Solution, (Cayman) Inc. SPI NOR memory with optimized read and program operation
US12124729B2 (en) * 2021-04-13 2024-10-22 Micron Technology, Inc. Controller to alter systems based on metrics and telemetry
KR20220157609A (ko) * 2021-05-21 2022-11-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128977A1 (en) * 2008-07-31 2011-06-02 Fujitsu Limited Data transfer device, data transmitting device, data receiving device, and data transfer method
TW201243605A (en) * 2011-02-08 2012-11-01 Lsi Corp Selective enablement of operating modes or features via host transfer rate detection
US20160314085A1 (en) * 2013-12-18 2016-10-27 Rambus Inc. High capacity memory system with improved command-address and chip-select signaling mode
WO2017023508A1 (en) * 2015-08-06 2017-02-09 Rambus Inc. High performance, high capacity memory modules and systems

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067577A (ja) * 1998-06-10 2000-03-03 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2002007200A (ja) * 2000-06-16 2002-01-11 Nec Corp メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
KR100543913B1 (ko) * 2003-05-31 2006-01-23 주식회사 하이닉스반도체 Ｓｄｒ／ｄｄｒ 모드를 지원하는 콤보형 동기식 디램
US7941150B2 (en) * 2005-05-19 2011-05-10 Nortel Networks Limited Method and system for allocating media access control layer resources in a wireless communication environment
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
KR100784865B1 (ko) * 2006-12-12 2007-12-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
US7865756B2 (en) * 2007-03-12 2011-01-04 Mosaid Technologies Incorporated Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices
US20100005219A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US9116856B2 (en) * 2012-11-08 2015-08-25 Qualcomm Incorporated Intelligent dual data rate (DDR) memory controller
US8972685B2 (en) * 2012-12-21 2015-03-03 Intel Corporation Method, apparatus and system for exchanging communications via a command/address bus
CN105868125B (zh) * 2015-01-23 2018-10-19 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法
US10255220B2 (en) * 2015-03-30 2019-04-09 Rambus Inc. Dynamic termination scheme for memory communication
CN107220193B (zh) * 2016-03-21 2019-06-11 综合器件技术公司 用于单端信号均衡的装置和方法
US10032497B2 (en) * 2016-04-05 2018-07-24 Integrated Device Technology, Inc. Flexible point-to-point memory topology
US10628343B2 (en) * 2017-02-03 2020-04-21 Futurewei Technologies, Inc. Systems and methods for utilizing DDR4-DRAM chips in hybrid DDR5-DIMMs and for cascading DDR5-DIMMs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128977A1 (en) * 2008-07-31 2011-06-02 Fujitsu Limited Data transfer device, data transmitting device, data receiving device, and data transfer method
TW201243605A (en) * 2011-02-08 2012-11-01 Lsi Corp Selective enablement of operating modes or features via host transfer rate detection
US20160314085A1 (en) * 2013-12-18 2016-10-27 Rambus Inc. High capacity memory system with improved command-address and chip-select signaling mode
WO2017023508A1 (en) * 2015-08-06 2017-02-09 Rambus Inc. High performance, high capacity memory modules and systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828248B (zh) * 2022-03-23 2024-01-01 中國大陸商長鑫存儲技術有限公司 一種信號取樣電路以及半導體記憶體

Also Published As

Publication number Publication date
BR112019017665A2 (pt) 2020-03-31
JP6873257B2 (ja) 2021-05-19
KR20190122682A (ko) 2019-10-30
EP3586237A1 (en) 2020-01-01
CN110291511A (zh) 2019-09-27
WO2018156780A1 (en) 2018-08-30
EP3586237B1 (en) 2021-03-24
US20180246665A1 (en) 2018-08-30
JP2020508515A (ja) 2020-03-19
US10884639B2 (en) 2021-01-05
TW201835778A (zh) 2018-10-01
KR102265828B1 (ko) 2021-06-15
CN110291511B (zh) 2024-04-05
CA3051008A1 (en) 2018-08-30
ES2867956T3 (es) 2021-10-21
CA3051008C (en) 2022-11-29

Similar Documents

Publication Publication Date Title
TWI757432B (zh) 提供用於動態隨機存取記憶體之註冊時脈驅動之命令及位址匯流排之單一資料速率模式或雙重資料速率模式
JP5709855B2 (ja) 周波数構成可能クロックドメインを有するブリッジデバイス（ｂｒｉｄｇｉｎｇｄｅｖｉｃｅ）
US8135890B2 (en) Selective switching of a memory bus
KR20130030277A (ko) 동적 메모리 종단을 위한 방법 및 장치
JP2019102119A (ja) メモリデバイス及びその動作方法
TWI791436B (zh) 晶粒上終端電路與記憶體系統
KR100956783B1 (ko) 반도체 메모리 장치
KR20130131454A (ko) 메모리의 동적 전력 관리를 위한 방법 및 시스템
US9704547B2 (en) Semiconductor apparatus configured to control data output timing
TWI761659B (zh) 記憶體裝置以及記憶體系統
US10127973B2 (en) Training controller, and semiconductor device and system including the same
US11222687B2 (en) System and method for power plane noise reduction in a memory subsystem of an information handling system
JP4921451B2 (ja) ポートからポートへの遅延を実装することにより雑音を減らす方法
US11211112B2 (en) Semiconductor devices controlling column operation of banks
US20130111101A1 (en) Semiconductor memory device and operating method thereof
TWI713042B (zh) 記憶體介面電路、記憶體儲存裝置及設定狀態檢測方法
US20160111136A1 (en) Address decoding circuit and semiconductor apparatus including the same
US9685221B1 (en) Memory control circuit unit, memory storage device and reference voltage generation method
KR20140118657A (ko) 지연동기회로를 가지는 반도체 메모리 장치 및 그에 따른 동작 제어방법
US20240119982A1 (en) Power reduction in a clock buffer of a memory module based upon memory module speed
US20240119980A1 (en) Controlling memory module clock buffer power in a system with dual memory clocks per memory module
TW201701147A (zh) 應用於電子系統的混合儲存裝置