TWI757143B - 功率模組 - Google Patents

功率模組 Download PDF

Info

Publication number
TWI757143B
TWI757143B TW110112551A TW110112551A TWI757143B TW I757143 B TWI757143 B TW I757143B TW 110112551 A TW110112551 A TW 110112551A TW 110112551 A TW110112551 A TW 110112551A TW I757143 B TWI757143 B TW I757143B
Authority
TW
Taiwan
Prior art keywords
terminal
bar
leg
assembly
terminal assembly
Prior art date
Application number
TW110112551A
Other languages
English (en)
Other versions
TW202143420A (zh
Inventor
布萊斯 麥菲遜
Original Assignee
美商克里菲亞特維拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克里菲亞特維拉公司 filed Critical 美商克里菲亞特維拉公司
Publication of TW202143420A publication Critical patent/TW202143420A/zh
Application granted granted Critical
Publication of TWI757143B publication Critical patent/TWI757143B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0034—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having an overmolded housing covering the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本發明係關於一種功率模組，其包含一基板、第一複數個垂直功率裝置及第二複數個垂直功率裝置，以及第一端子總成及第二端子總成。該基板具有帶有一第一跡線及一第二跡線之一頂部表面。該第一複數個垂直功率裝置與該第二複數個垂直功率裝置經電氣耦接以形成一電力電路之一部分。該第一複數個垂直功率裝置電氣地且機械地直接耦接於該第一跡線與該第一端子總成之一第一細長條棒的一底部之間。該第二複數個垂直功率裝置電氣地且機械地直接耦接於該第二跡線與該第二端子總成之一第二細長條棒的一底部之間。

Description

功率模組
本發明係關於用於高功率應用之功率模組。
本申請案主張2020年4月7日申請的美國臨時專利申請案第63/006,126號之權益，該美國臨時專利申請案之揭示內容以全文引用之方式併入本文中。
在高功率應用中，用於電路之全部或一部分的多個組件常常封裝於電子模組中。這些模組通常稱為功率模組，其容納於熱塑性、環氧樹脂等模製殼體中，該殼體囊封該些組件及安裝有該些組件之電路板或基板。用於功率模組之輸入/輸出連接由延伸超出殼體以促進併入及連接至其他系統的端子總成提供。此類系統可包括電動車輛、功率轉換及控制等。
本發明係關於一種功率模組，其包含一基板、第一複數個垂直功率裝置及第二複數個垂直功率裝置，以及第一端子總成及第二端子總成。該基板具有帶有一第一跡線及一第二跡線之一頂部表面。該第一複數個垂直功率裝置與該第二複數個垂直功率裝置經電氣耦接以形成一電力電路之一部分。該第一端子總成具有一第一細長條棒、至少兩個第一端子觸點，及至少兩個第一端子支腿，該至少兩個第一端子支腿分別在該第一細長條棒的不同點及該至少兩個第一端子觸點之間延伸。該第二端子總成具有一第二細長條棒、至少兩個第二端子觸點，及至少兩個第二端子支腿，該至少兩個第二端子支腿分別在該第二細長條棒的不同點及該至少兩個第二端子觸點之間延伸。該第一複數個垂直功率裝置電氣地且機械地直接耦接於該第一跡線與該第一端子總成之該第一細長條棒的一底部之間。該第二複數個垂直功率裝置導熱地、電氣地且機械地直接耦接於該第二跡線與該第二端子總成之該第二細長條棒的一底部之間。
該功率模組亦可具有一第三端子總成及一第四端子總成。該第三端子總成及該第四端子總成可接近該基板之對置側而導熱地、電氣地且機械地耦接至該第一跡線。
在一個實施例中，該基板具有四個側，該第三端子總成在一第一側上，且第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側。
在一個實施例中，一殼體囊封該第一端子總成及該第二端子總成的至少一部分。該至少兩個第一端子支腿中之每一者可延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第一端子觸點在該殼體之一頂部部分上方且與其平行地延伸。類似地，該至少兩個第二端子支腿中之每一者可延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第二端子觸點在該殼體之一頂部部分上方且與其平行地延伸。
在一個實施例中，一第三端子總成及一第四端子總成接近該基板之對置側而電氣地且機械地耦接至該第一跡線，其中該基板具有四個側，該第三端子總成在一第一側上，且第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側。
該第三端子總成可具有延伸超出該殼體之一側部分的一第三端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第三端子觸點。該第四端子總成可具有延伸超出該殼體之一側部分的一第四端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第四端子觸點。
該殼體之該頂部表面可具有複數個凹槽，該複數個凹槽充當爬電延伸器以有效地延長該功率模組之特定導電元件之間的一表面距離。
在一個實施例中，該第一端子總成之第一條棒及該至少兩個第一端子支腿形成一U形，且該第二端子總成之第二條棒及該至少兩個第二端子支腿形成一U形。
在一個實施例中，該功率模組亦具有一第一接腳總成，該第一接腳總成具有一第一接腳條棒及自該第一接腳條棒延伸之至少一個第一接腳支腿。該第一接腳條棒可定位成鄰近於該第一條棒且在該至少兩個第一端子支腿之間。該第二接腳總成可具有一第二接腳條棒及自該第二接腳條棒延伸之至少一個第二接腳支腿。該第二接腳條棒可定位成鄰近於該第二條棒且在該至少兩個第二端子支腿之間。
該至少一個第一接腳支腿可具有兩個第一接腳支腿，且該至少一個第二接腳支腿可具有兩個第二接腳支腿。在此實施例中，該功率模組亦可具有第三接腳總成及第四接腳總成。該第三接腳總成可具有一第三接腳條棒及自該第三接腳條棒延伸之至少一個第三接腳支腿，其中該第三接腳條棒定位成鄰近於該第一接腳條棒且在該兩個第一接腳支腿之間。該第四接腳總成可具有一第四接腳條棒及自該第四接腳條棒延伸之至少一個第四接腳支腿，其中該第四接腳條棒定位成鄰近於該第二接腳條棒且在該兩個第二接腳支腿之間。
在一個實施例中，該至少一個第三接腳支腿可具有兩個第三接腳支腿，且該至少一個第四接腳支腿可具有兩個第四接腳支腿。
在一個實施例中，該第一接腳總成可經由第一接合線電氣連接至該第一複數個垂直功率裝置之第一觸點。該第二接腳總成可經由第二接合線電氣連接至該第二複數個垂直功率裝置之第二觸點。該第三接腳總成可經由第三接合線電氣連接至該第一複數個垂直功率裝置之第三觸點。該第四接腳總成可經由第二接合線電氣連接至該第二複數個垂直功率裝置之第四觸點。
在一個實施例中，該功率模組具有一殼體，該殼體囊封該第一端子總成、該第二端子總成、該第一接腳總成及該第二接腳總成之至少一部分。該至少一個第一接腳支腿及該至少一個第二接腳支腿延伸超出該殼體之各別側部分，且接著以87與93度之間的一角度向上朝向該殼體之頂部轉向。
在一個實施例中，該第一複數個垂直功率裝置及該第二複數個垂直功率裝置為場效電晶體。另外，該第一接腳總成電氣耦接至該第一複數個垂直功率裝置之閘極觸點或源極觸點中之一者；且該第二接腳總成電氣耦接至該第二複數個垂直功率裝置之閘極觸點或源極觸點中之一者。
在一個實施例中，該第三接腳總成電氣耦接至該第一複數個垂直功率裝置之該些閘極觸點或源極觸點中之另一者。該第四接腳總成電氣耦接至該第二複數個垂直功率裝置之該些閘極觸點或源極觸點中之另一者。
在一個實施例中，該第一複數個垂直功率裝置具有彼此並聯地電氣耦接之至少三個第一垂直電晶體，且該第二複數個垂直功率裝置具有彼此並聯地電氣耦接之至少三個第二垂直電晶體。在此實施例中，該至少三個第一垂直電晶體及該至少三個第二垂直電晶體可為碳化矽電晶體，且該基板可為碳化矽。
在一個實施例中，該第一複數個垂直功率裝置及該第二複數個垂直功率裝置包含功率場效電晶體，且該電力電路為一半H橋電路。
在一個實施例中，該第一端子總成具有複數個跨接線，該複數個跨接線自該第一細長條棒延伸至該第二跡線，使得該複數個跨接線電氣地且機械地連接至該第二跡線。
在一個實施例中，該第一端子總成及該第二端子總成為一共同引線框架之組件。
在一個實施例中，該電力電路具有一電力迴路及至少一個信號迴路。該電力迴路延行經過該第一複數個垂直功率裝置及該第二複數個垂直功率裝置。該電力迴路獨立於該至少一個信號迴路。該至少一個信號迴路可提供用於該第一複數個垂直功率裝置或該第二複數個垂直功率裝置之至少一個控制信號。在一個組態中，該電力迴路不延行經過與該功率模組之任何接合線。
在一個實施例中，該第一端子總成與該第二端子總成兩者沿著至少一個軸線對稱。
基於上述內容，本發明係關於一種緊湊、高電壓、高電流、低電感半橋功率模組，其經設計用於下一代碳化矽（silicon carbide，SiC）及其他材料系統功率裝置及功率電子應用。其利用併有大小及成本最佳化之電力基板的新穎佈局，該電力基板具有互連裝置之頂部襯墊的多功能銅層，同時亦充當外部端子。
此設計之特徵為可縮放性及模組化。該佈局可加寬且伸長以（1）容納較大裝置或（2）同時置放更多裝置。基本上，封裝概念可按比例放大或按比例縮小以符合功率處理需要，而不會放棄封裝提供之效能益處中之任一者。並聯配置這些封裝亦係直接的，從而增大轉換器之電流及/或形成諸如全橋（常常用於DC-DC電力轉換中）及三相（用於馬達驅動及反相器中）之拓樸。
可縮放性及模組化為此產品設計之態樣，使得可藉由平台支援產品及組態之廣泛組合。如下文所描述，本發明可按比例放大或縮小以最佳地滿足特定應用的需要。
所屬技術領域中具有通常知識者將瞭解本發明的範疇，且在閱讀與隨附圖式結合的以下詳細描述之後認識到本發明的額外態樣。
下文所闡述之實施例表示使所屬技術領域中具有通常知識者能夠實踐實施例所必需的資訊，且說明實踐實施例之最佳方式。熟習此項技術者結合附圖閱讀以下說明後，將瞭解本發明之構思且將認識本文中未具體提出的構思之應用。應理解，這些概念及應用屬於本發明及隨附申請專利範圍之範疇內。
應理解，雖然術語第一、第二等可在本文中用以描述各種元件，但這些元件不應受這些術語限制。這些術語僅用以將一元件與另一元件進行區分。舉例而言，在不脫離本發明之範圍的情況下，可將第一元件稱為第二元件，且類似地，可將第二元件稱為第一元件。如本文中所使用，術語「及/或」包含相關聯所列項目中的一或多者中的任一者以及所有組合。
應理解，當諸如層、區或基板的元件被稱作在另一元件「上」或延伸「至」另一元件「上」時，其可直接在另一元件上或直接延伸至另一元件上，或亦可存在介入元件。相比之下，當一元件被稱作「直接位於另一元件上」或「直接延伸至另一元件上」時，不存在介入元件。同樣，應瞭解，當諸如層、區域或基板之元件被稱作位於另一元件「上方」或在另一元件「上方」延伸時，其可直接位於另一元件上方或直接在另一元件上方延伸，或亦可存在介入元件。相比之下，當一元件被稱作「直接在另一元件上方」或「直接在另一元件上方」延伸時，不存在介入元件。應理解，當一元件被稱作「連接」或「耦接」至另一元件時，其可直接地連接或耦接至另一元件，或可存在介入元件。相比之下，當將一元件稱為「直接連接」或「直接耦接」至另一元件時，不存在介入元件。
諸如「下方」或「上方」或「上部」或「下部」或「水平」或「垂直」的相對術語可在本文中用於描述如諸圖中所說明的一個元件、層或區與另一元件、層或區的關係。應瞭解，這些術語及上文所論述之術語意欲涵蓋除圖中所描繪之定向之外的不同裝置定向。
本文中使用之術語僅用於描述特定實施例之目的，且並不意欲限制本發明。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有清晰指示。進一步應瞭解，術語「包含」及/或「包括」當在本文中使用時說明所述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
除非另外定義，否則本文中所使用的所有術語（包含技術以及科學術語）具有與由本發明所屬領域的一般技術者通常理解的含義相同的含義。應進一步瞭解，本文所用的術語應解釋為具有符合其在本說明書上下文中及相關技術中之含義的含義，且不應在理想化或過度正式的意義上解釋，除非本文中明確如此定義。
本發明係關於用於高功率應用中之功率模組。功率模組可含有配置成多種電路拓樸之一或多個功率半導體裝置，諸如金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistor，MOSFET）、絕緣閘雙極電晶體（insulated gate bipolar transistor，IGBT）、二極體等。典型電路拓樸包括但不限於：單一開關、半H橋電路、全H電橋電路及三相切換電路，該三相切換電路常常稱為六封裝（six-pack）。
對於以下論述，半橋電路用以促進對本文所揭示之封裝概念的理解。基本半H橋電路為用以將不同電壓切換至負載的共同電力電路，諸如如圖1中所說明之馬達。半H橋電路的關鍵組件為高側電晶體Q1及低側電晶體Q2，其串聯耦接於V+端子與V-端子之間。對於此實例，假定電晶體Q1及Q2為具有汲極（D）、閘極（G1，G2）、源極（S）及源極-開爾文（K1、K2）連接的功率MOSFET。電晶體Q1的汲極（D）耦接至V+端子，且電晶體Q2的源極（S）耦接至V-端子。電晶體Q1的源極與電晶體Q2的汲極耦接在一起，且表示MID端子，該MID端子基本上為連接至負載（圖中未示）的輸出節點。
為增大功率處置，多個功率裝置可彼此並聯耦接。在所說明的實施例中且如圖2中所描繪，電晶體Q1由彼此並聯耦接的三個電晶體Q1'、Q1''及Q1'''表示，且電晶體Q2由彼此並聯耦接的三個電晶體Q2'、Q2''及Q2'''表示。為了簡潔性及可讀性，可將並聯電晶體Q1'、Q1''及Q1'''統稱電晶體Q1，且可將電晶體Q2'、Q2''及Q2'''統稱為電晶體Q2。在此實例中，電晶體Q1及Q2為垂直N通道MOSFET，其中汲極觸點在裝置之底部上，且源極、閘極及源極-開爾文觸點在裝置之頂部上。圖2之半H橋電路實施於下文所描述之功率模組實施例中，但僅僅為將受益於本文所提供之概念的許多類型電路中之一者。
根據第一實施例，例示性功率模組10說明於圖3、圖4、圖5及圖6中。圖3為具有可經模製的殼體12之功率模組10的等角視圖。圖4及圖5為不具有囊封模製殼體12之功率模組10的等角視圖及平面圖。圖6為功率模組10之分解圖。以下描述共同地參考圖3、圖4、圖5及圖6中之每一者。
在功率模組10之核心處駐留基板14，其中功率裝置16安裝至其頂部表面。在此實施例中，功率裝置16為電晶體Q1（亦即Q1'、Q1''、Q1'''）及Q2（亦即Q2'、Q2''、Q2'''）。第一端子總成（其稱為V-端子總成18）在電晶體Q2（16）上方安裝於功率模組10的側A附近。V-端子總成18為導電的，且直接附接至電晶體Q2之頂側上的源極觸點以形成圖2之V-節點。
稱為V+端子總成22的兩個對置端子在側C及D附近在基板14的頂部表面上安裝至第一跡線/襯墊34（圖6）。電晶體Q1安裝於基板14上，使得電晶體Q1的汲極直接附接至第一跡線/襯墊34。由此，電晶體Q1之汲極及V+端子總成22形成圖2之V+節點。
稱為MID端子總成20之另一端子總成在功率模組10的側B附近安裝於電晶體Q1（16）上方。MID端子總成20為導電的，且直接附接至電晶體Q1之頂側上的源極觸點。MID端子總成20包括延伸至且直接附接至第二跡線/襯墊34的一體式跨接線20J，電晶體Q2的汲極觸點直接附接於第二跡線/襯墊上。由此，電晶體Q2的汲極觸點、電晶體Q1的源極觸點以及MID端子總成20形成圖2的MID節點。
電晶體Q1之閘極（G1）及源極-開爾文觸點（K1）分別使用接合線32電氣耦接至接腳總成24、26。類似地，電晶體Q2的閘極（G2）及源極-開爾文觸點（K2）分別使用接合線32電氣耦接至接腳總成28、30。接腳總成24、26、28、30直接安裝至基板14之頂部表面，使得其彼此以及與高功率V-節點、V+節點及MID節點電隔離。下文進一步提供關於接腳總成24、26、28、30、V-端子總成18、對置的MID端子總成20及V+端子總成22之設計及形狀的細節。值得注意地，此類設計可包括為由功率模組10提供之電子件提供輸入或輸出節點的額外接腳或接腳總成。這些額外接腳及接腳總成可用於電流感測、溫度感測、偏壓等。
現參考圖6中之功率模組10的分解圖。自圖的底部開始，包括電晶體Q1、Q2的功率裝置16使用裝置附接材料40在安裝位置38處附接至第一跡線34及第二跡線36。裝置附接材料40可為提供機械結構、高電流互連及高熱導率之焊料、黏著劑、經燒結金屬等。
接腳總成24、26、28、30、V-端子總成18、MID端子總成20及V+端子總成22由單一引線框架44形成。使用引線框架附接材料42將功率裝置16及基板14之頂部的部分連接至V-端子總成18、MID端子總成20及V+端子總成22之對應底部部分。引線框架附接材料可為提供機械結構、高電流互連及高熱導率之焊料、黏著劑、經燒結金屬、雷射焊接件、超音波焊接件等。引線框架44典型地為用於高電流外部連接及內部互連之金屬接觸條帶。任何觸點在單一薄片上接合在一起，常常每薄片具有多個產品，且在形成及單一化之前經處理為陣列。
接合線32典型地用以將功率裝置16之控制觸點連接至各種接腳總成24、26、28、30。接合線32可為能夠支援相對高電流電氣互連之以超音波方式或熱超音方式接合的直徑較大的線。或者，接腳總成26、26、28、30可直接接合至功率裝置16、基板18上之跡線等。
可使用轉移或注射模製製程形成殼體12以提供機械結構、高電壓隔離。殼體12囊封功率模組10之內部部分。用於殼體12之模製化合物可為能夠提供機械結構、高電壓隔離、熱膨脹係數（coefficient of thermal expansion，CTE）匹配及低濕度吸收之轉移或壓縮模製環氧樹脂模製化合物（epoxy molding compound，EMC）。
V-端子總成18包括細長第一條棒18B，其駐留於兩個端子支腿18L之間。在所說明之實施例中，細長第一條棒18B及兩個端子支腿18L一起形成U形。預想其他形狀，諸如T、V及C形。端子支腿18L中之每一者經塑形以使得其自第一條棒18B向外朝向功率模組10之側A延伸、穿過殼體12之該側、向上朝向殼體12之頂部轉向且接著在殼體12之頂部之一部分上方向內轉向以提供V-端子觸點18C。由此，端子支腿18L中之每一者的遠端部分在其中間部分上方向後彎曲。如上文所指出，V-端子總成18的第一條棒18B的底部部分直接附接至電晶體Q2（功率裝置16）的源極觸點。端子支腿18L之所曝露遠端處之V-端子觸點18C為第一端子總成18提供端子觸點。
類似地，MID端子總成20包括細長第二條棒20B，其駐留於兩個端子支腿20L之間。在所說明之實施例中，第二條棒20B及兩個端子支腿20L一起形成U形。預想其他形狀，諸如T、V及C形。端子支腿20L中之每一者經塑形以使得其自第二條棒20B之末端向外朝向功率模組之側B延伸、穿過殼體12之該側、向上朝向殼體12之頂部轉向且接著在殼體12之頂部之一部分上方向內轉向以提供MID端子觸點20C。由此，端子支腿20L中之每一者的遠端部分在其中間部分上方向後彎曲。MID端子總成20的第二條棒20B的底部部分直接附接至電晶體Q1（功率裝置16）的源極觸點。第二端子支腿30之所曝露遠端為第二端子總成20提供端子觸點。
在此實施例中，MID端子總成20亦包括多個（3）一體成型跨接線20J，其自第二條棒20B朝向第一端子總成18的第一條棒18B延伸。跨接線20J的遠端直接附接至基板14的頂部表面上的第一跡線34，如上文所描述。跨接線20J可用單一條棒替換。另外，跨接線20J在不同實施例中的數目可以變化。在某些實施例中，每個功率裝置16將存在耦接至MID端子總成20之一個跨接線20J。
兩個對置V+端子總成22各自類似於第一端子總成18及第二端子總成20之端子支腿18L、20L而塑形。預想其他形狀。每一對置端子22之一個末端直接附接至基板14之頂部上的第二跡線36。自基板14，每一對置端子22向外朝向功率模組10之側C及D延伸，穿過殼體12之各別側，朝向殼體12之頂部向上轉向，且接著在殼體12之頂部之一部分上方向內轉向。因此，V+端子總成22中之每一者的遠端部分在其中間部分上方向後彎曲。對置端子22之曝露遠端為V+端子總成22提供端子觸點22C。如所說明，V-端子總成18及MID端子總成20位於功率模組10之對置側A及B上。兩個對置V+端子總成22位於功率模組10之其餘對置側C及D上。值得注意地，V-端子觸點18C、V+端子觸點22C及MID端子觸點20C可取決於應用而為共面或非平面的。將觸點置於兩個、三個或更多個不同平面上的非平面組態可提供用於將這些觸點連接至外部匯流條的額外選項。
嵌套式信號接腳總成24、26及28、30之群組設置於V-端子總成18之端子支腿18L與MID端子總成20之端子支腿20L之間。在所說明之實施例中，接腳總成24、26、28、30為U形，且包括接腳條棒24B、26B、28B、30B及一對接腳支腿24L、26L、28L、30L，其自每一接腳條棒24B、26B、28B、30B延伸。接腳支腿24L、26L、28L、30L向外延伸穿過殼體12之各別側，且垂直向上轉向。接合線32將功率裝置16電氣連接至接腳總成24、26、28、30之接腳條棒24B、26B、28B、30B。
大體而言，在功率模組中存在兩個種類之電氣迴路：電力迴路及信號迴路。電力迴路為經過電晶體Q1、Q2之用於經由電晶體Q1、Q2之汲極（或集極）及源極（或發射極）遞送電力至負載的高電壓高電流路徑，其中負載典型地連接至MID端子總成20。信號迴路為經過電晶體Q1、Q2的閘極G1、G2（或基極）及源極S（或發射極）的低電壓低電流路徑。閘極-源極（或基極-發射極）信號路徑致動電晶體Q1、Q2以有效地接通或斷開電晶體Q1、Q2。如下詳述，信號迴路亦可能需要電晶體Q1、Q2的源極-開爾文連接K1、K2。
電力迴路有效地在V+端子總成22與V-端子總成18之間延行。V+端子總成22及V-端子總成18典型地跨越DC供應器（諸如與大電容並聯之電池）連接。圖8中展示用於所說明之功率模組10的例示性電力迴路。
對置V+端子總成22直接附接至基板14上之第二跡線36的對置末端。電力經由兩個V+端子總成22之觸點22C及支腿22L流動至功率模組10中。由此，電力經由端子總成22流動至基板14上的第二跡線36的相對末端上並流動至電晶體Q1的汲極觸點。電晶體Q1的汲極觸點在電晶體Q1的底部上，且亦直接附接至第二跡線36。電晶體Q1在兩個V+端子總成22附接至第二跡線36的點之間附接至第二跡線36，且電晶體Q1與彼此及兩個V+端子總成22之附接點相等地間隔開。
電力接著經由電晶體Q1自電晶體Q1的汲極向上流動至電晶體Q1的源極。電晶體Q1的源極附接至mid端子總成20的第二條棒20B的底側。mid端子總成20之mid端子跨接線20J將mid端子總成20之第二條棒20B連接至基板14上之第一跡線34。電晶體Q2的汲極直接附接至第一跡線34，且彼此相等地間隔開。自電晶體Q2的汲極，電力經由電晶體Q2向上流動至電晶體Q2的源極。電晶體Q2的源極直接連接至V-端子總成18的第一條棒18B的底側。由此，電力沿著第一條棒18B經由對置支腿18L流動至V-端子總成18之觸點18C。
藉由使用對稱的V+端子總成22及對稱的V-端子總成18，裝置之間共用的電流得以平衡，可使用較小外部觸點，其有助於引線框架面板化，且電感藉由縮短電力迴路之總體電流路徑而極大地減小。如下文進一步描述，V-端子總成18、MID端子總成20及V+端子總成22之觸點18C、20C及22C可為使用雷射焊接、焊料、超音波焊接、機械接合（夾具、彈簧等）、導電黏著劑或任何其他導電接合的電氣連接之外部互連件。
電流必須流經閉合電路。因此，封裝自身之雜散電感並非完整迴路電感之僅有貢獻因素。應考慮完整迴路之電感，包括電源供應器及跨越電源供應器而設置之電容器、外部匯流連接及佈線以及功率模組10自身的任何電容。由此，不僅功率模組10之內部佈局應為低電感的，而且V-端子總成18、MID端子總成20、V+端子總成22之位置亦應允許低電感層壓匯流連接或類似互連方法以將功率模組10連接至DC供應器。
存在將端子連接至高效能匯流連接之許多有效方法。圖9A及圖9B描繪使用層壓匯流條：V-匯流條48、MID匯流條50及V+匯流條52分別連接至V-端子總成18、MID端子總成20及V+端子總成22的方法。由此，用於匯流連接之金屬平面在功率模組10之頂部上方延行。為了清楚起見，僅展示V-匯流條48、MID匯流條50以及V+匯流條52的金屬組件，但不展示層壓膜自身。所說明組態提供高密度及低電感解決方案，其中相鄰功率模組10可在彼此附近緊密地定位，諸如用於並聯或形成多模組拓樸。
特別參考圖9A，V-匯流條48具有本體48B，兩個觸點48C自該本體延伸。觸點48C實體地且電氣地連接至V-端子總成18之觸點18C。類似地，MID匯流條50具有本體50B，兩個觸點50C自該本體延伸。觸點50C實體地及電氣地連接至MID端子總成20之觸點20C。轉向圖9B，V+匯流條52具有本體52B，單一寬觸點52C自該本體延伸。觸點52C實體地且電氣地連接至對置V+端子總成22之觸點22C。V+匯流條52中的開口提供對V-匯流條48的觸點48C的接取以及用於閘極G2及源極-開爾文K2信號的接腳總成28、30的通道。圖9B展示V+匯流條48中之彎曲，在一些情形中可藉由升高V+端子總成22使得其不與V-端子總成18共面來避免該彎曲。
圖9C提供用於V+匯流條52之替代組態。V+匯流條52具有自本體52B延伸的延伸部52E。本體具有兩個對置支腳52F，其自延伸部52E下降至V+端子總成22之觸點22。圖9C中之組態將稍微犧牲一些電感（亦即，歸因於較小層壓面積而增大之電感），以相對於圖9B之組態獲得較大應變緩解及較小剛性。
另一匯流連接方法說明於圖10A及圖10B中。此處，匯流連接更多地沿著功率模組10之側或圍繞其周邊延行。此可適用於需要更多地接取接觸區域或通常接取功率模組10之情境。舉例而言，若釺焊或焊接工具需要直接觸碰各種觸點之金屬表面。
特定參考圖10A，V-匯流條48'具有本體48B'，兩個觸點48C'自該本體延伸。V-匯流條48'偏置於功率模組10之周邊外部，其中兩個觸點48C'在向內及向下延伸以與V-端子總成18之觸點18C接觸之前環繞功率模組10之對置側。類似地，MID匯流條50'具有本體50B'，兩個觸點50C'自該本體延伸。MID匯流條50'偏置於功率模組10之周邊外部，其中兩個觸點50C'在向內及向下延伸以與MID端子總成20之觸點20C接觸之前環繞功率模組10之對置側。
轉向圖10B，V+匯流條52'偏置於功率模組10之周邊外部，且駐留於V-匯流條48'上方。V+匯流條52'具有兩個觸點52C'，該些觸點在向內及向下延伸以與V+端子總成22之各別觸點22C接觸之前環繞功率模組10之對置側。可取決於特定系統組態設想更多匯流連接方法及模組變型。最終，最終目標為提供通用且有效的端子配置以允許多種最終使用者解決方案。
對於每一電晶體（Q1、Q2）位置，信號迴路或閘極及源極連接亦受益於低阻抗以在切換期間將電晶體Q1、Q2的閘極上的電壓應力降至最低。雖然閘極應力可藉由添加電阻器來緩衝或減少，但此舉通常以具有較高封裝複雜度、較高成本及較慢切換速度為代價。最重要地，為了獲得最佳切換效能，電力迴路及信號迴路應完全彼此獨立以在快速、良好控制之動力學情況下實現低切換損耗。
汲極-源極（或集極-發射極）及閘極-源極（或閘極-發射極）迴路共用裝置之源極（或發射極）處的相同連接。若電力路徑耦接至信號路徑中，則經由正或負回饋引入額外動力學。典型地，負回饋引入額外損耗，此係因為電力路徑耦接對抗控制信號（亦即，當控制信號正嘗試接通裝置時，電力路徑耦接嘗試斷開裝置）。正回饋典型地引起不穩定性，此係因為電力路徑耦接放大控制信號，直至裝置被毀壞。最終，電力路徑及信號路徑之耦接導致切換品質降低、切換速度較慢、損耗增大且可能導致毀壞。
因此，獨立迴路改良切換品質。在所說明之實施例中，電源連接具有與信號源（稱為源極-開爾文）分離之路徑，使得一者不會重疊或干擾另一者。個別連接愈接近電晶體，切換效能愈佳。
圖11說明用於所說明實施例的內部信號迴路。用於電晶體Q1的信號迴路流動至且流過G1接腳總成24，且接著經由接合線32流動至電晶體Q1的閘極觸點，在此處信號呈現給電晶體Q1。信號迴路經由電晶體Q1的源極觸點自電晶體Q1流動。自源極觸點，信號迴路經由另一接合線32直接流動至且流過K1接腳總成26。
類似地，用於電晶體Q2的信號迴路流動至且流過G2接腳總成28，且接著經由接合線32流動至電晶體Q2的閘極觸點，在此處信號呈現給電晶體Q2。信號迴路經由電晶體Q2的源極觸點自電晶體Q2流動。從源極觸點，信號迴路經由另一接合線32直接流動至且流過K2接腳總成30。如所展示，此為真實源極-開爾文實施方案，其中電力迴路與信號迴路完全獨立。
圖11中之信號迴路僅為一個實施例。如圖12中所展示，其他實施例可包括基板14之頂部上的額外信號跡線54。在此類實施例中，一組接合線32首先將電晶體的閘極及源極觸點連接至額外信號跡線54，且第二組接合線32將這些額外信號跡線54連接至適當接腳總成24至30（G1、G2、K1、K2）。雖然後一組態確實允許更簡單的信號接腳實施，但其需要顯著更多的基板面積，此可導致成本增大。最終，佈局為靈活的以與兩者相容，且每一實施例可經增強或最佳化以用於不同應用或規格。
另一問題在於並聯裝置之間的跨導不匹配。跨導在效果上為裝置之電流增益，且對應於輸出電流與輸入電壓之間的關係。在切換期間，輸入電壓上升，且引起輸出電流的相關聯升高。若在並聯裝置之間存在跨導差異（其在碳化矽功率裝置中為常見的），則該些裝置將各自具有稍微不同之接通特性。在不同電流流過裝置之情況下，每一裝置呈現略微不同的電壓。這些電壓不匹配將導致在切換期間在裝置之間流動的「平衡電流」。
此平衡電流將偏好最小阻抗之路徑，該路徑可經過信號迴路而非電力迴路。類似於經耦接電力迴路及信號迴路干擾的問題，此平衡電流可能影響切換品質。經由信號迴路引入此高的不可控電流亦可引入可靠性問題，此係因為信號迴路並不意欲攜載高電流。
在一個實施例中，經由跨越裝置之頂側上的源極襯墊延行的金屬薄片發現顯著較低的電感。這些路徑描繪於圖13中。相比之下，源極結合路徑之有效路徑長度及橫截面具有相對較高阻抗。實務上，平衡電流將流過電力觸點，且不干擾信號。
現轉向圖14A至圖14D，封裝經由轉移模製、壓縮模製、射出模製或類似製程而藉由保護性塑膠或環氧樹脂殼體12圍封。殼體12之若干值得注意的特徵在圖14A至圖14D中突顯且在下文論述。如圖14B中所示，電力基板14之背側金屬曝露於功率模組10之下側上以提供熱襯墊56。熱襯墊56用作熱接觸表面以自功率模組10移除熱。可將熱襯墊56燒結、焊接、環氧化或以類似方式附接至散熱片或冷板（圖中未示）以進一步輔助自功率模組10移除廢熱。
殼體中之特徵可基於製造方法而變化。圖14A至圖14D之實施例表示轉移模製之結構特性。展示四個壓製接腳殘部（vestige）57，但取決於功率模組10之總體大小可能存在更多或更少。壓製接腳（圖中未示）在轉移模製製程期間直接下壓電力基板，以限制熱襯墊56之曝露部分上的塑膠滲出或閃蒸之量。此確保熱表面不含碎屑，且能夠用以有效地移除熱。在殼體12之周邊周圍亦存在推出器標記58。推出器標記58係由推出器接腳（圖中未示）產生之小凹部，該些推出器接腳用以在模具仍熱的同時自模具（圖中未示）移除功率模組10。這些特徵之特定位置及相關聯幾何形狀將取決於特定產品大小及實施而變化。
間隙及爬電可為用於高電壓產品之重要態樣。在處於不同電壓電位之導體之間，間隙為導體之間的空氣中之最短直接路徑。爬電為沿著導體之間的表面的最短直接路徑。滿足安全性標準為一種挑戰，且常常與製造方法（工具、環氧樹脂流量等）及產品大小（佔據面積及功率密度）相對立。對於小轉移模製封裝，尤其低剖面及高電壓SiC基產品，達成適當平衡係困難的。
在某些實施例中，間隙距離為足夠的且在標準內。為增大漏電距離且對應地增大最大可允許電壓，使用爬電延伸器60。爬電延伸器60為凹槽、波紋或在不同電位下延長導體之間的表面距離的其他表面增強。如所說明，包括爬電延伸器60作為塑膠或環氧樹脂殼體14之部分，從而在不添加成本的情況下提供額外功能性。圖14C及圖14D展示功率模組10之殼體12上的這些特徵之一個實施。取決於特定設計實施，其他圖案可能在頂側及背側上。
為了使電力迴路之長度最小化，相較於信號觸點（諸如如圖15中所示之接腳總成24、26、28、30），邊緣電力觸點中之一些或全部（諸如用於V-端子總成18及MID端子總成20之邊緣電力觸點）可自殼體12之邊緣插入。由接腳總成24、26、28、30提供之信號觸點需要更多空間以更佳地容納來自裝置之接合線32；因此，其殼體區段自整個殼體12之邊緣延伸出。此波狀特徵允許針對獨立電力迴路及信號迴路中之每一者的電感最佳化。
接腳總成24、26、28、30沿著水平條帶延行以同時容納若干裝置。在外部，存在形成觸點之接腳的多種方法，該些接腳將附接至印刷電路板閘極驅動器、電線等。一些變化描繪於圖16A至圖16D中。為了簡明及清楚起見，僅論述接腳總成28、30，但相同概念將適用於接腳總成24、26。
第一方法展示於圖16A中，其中接腳總成28、30如上文所描述為U形且同心的。在這些實施例中，接腳之支腿行進至該殼體之各別側部分之外，且接著以87度與93度之間的一角度朝向該殼體之頂部向上轉向。
第一方法利用產品對稱性。取決於接腳總成28、30離開殼體12之位置，外部接腳總成30之接腳條棒30B中之孔30H提供應變緩解。圖16B中提供之第二方法不包括用於應變緩解之孔。實情為，由於為U形且允許殼體12之某一部分存在於接腳總成28、30之U形彎曲部中，應變緩解為接腳條棒30B所固有。在其他方法中，可使用三個接腳，如圖16C及圖16D中所展示。在這些方法中，外部接腳總成28仍為U形的，具有兩個支腿28L。然而，居中定位之內部接腳總成30具有僅單個支腿30L。用於接腳總成30之條棒30B可採用幾乎任何形狀，諸如圖16C之角形或三角形形狀或圖16D之T形。
取決於最終系統之特定需要及其閘極驅動器之格式，存在可考慮之更多接腳總成變化。在考慮模組化及靈活性的情況下開發所說明實施例，從而實現許多潛在產品變化。
其他接腳修改包括自接腳總成24、26、28、30修整支腿中的一些，如圖17A及圖17B中所說明。舉例而言，自接腳總成24、26、28、30移除一個支腿以允許PCB上之閘極及或源極-開爾文驅動器僅使用兩個觸點（相較於先前實施例中之四個）。非對稱方法可用於最大化外部匯流連接所使用之金屬區域的量。在圖17A中，內部接腳總成26、30分別具有支腿26L、30L兩者。外部接腳總成24、28使一個支腿經修整以使得僅一個支腿24L、28L保持用於接腳總成24、28中之每一者。在圖17B中，內部接腳總成26、30及外部接腳總成24、28兩者使一個支腿經修整以使得僅一個支腿24L、26L、28L、30L保持用於接腳總成24、26、28、30中之每一者。
如上所指出，端子總成18及接腳總成30由引線框架44形成，且組合功能性以提供高電流內部互連、接合線位置及外部端子接觸表面。引線框架44之若干部分或部件附接至電晶體Q1、Q2之頂側源極襯墊以及基板14兩者。引線框架44可以若干方式附接至各種組件，包括釺焊、燒結、導電環氧樹脂、雷射焊接、超音波焊接等。表面增強特徵（諸如孔、槽、羽化邊緣等）稱為「焊料或環氧樹脂捕獲件」，且可用以增強接合之強度，如圖18中所展示。
引線框架44上直接附接至頂側源極襯墊之條帶可具有幾個區分特徵。取決於所封裝之裝置的特定佈局，其可具有多種焊料捕獲實施。其亦可包括裝置之間的波紋（未描畫）以用於熱膨脹應力緩解及增強的模具流動。引線框架44中之各種彎曲可用作其他應力緩解之手段。
在功率模組10外部，端子總成18及接腳總成30將附接至匯流條、導線、印刷電路板等。系統中之振動可在端子總成18至接腳總成30上拉動。需要不具有在功率裝置或接合線上推動或拉動之外部力。為此目的，在需要時，將孔及/或其他保持特徵置放於引線框架44中，使得當其被拉動時，填充這些孔之模製化合物採取應變，而非敏感內部組件。
引線框架44中之孔62及/或其他保持特徵置放為匹配用於轉移模製方法中之壓製接腳的位置。理想情況下，這些接腳直接按壓於基板上。這些孔62提供間隙，使得接腳可實現此情形。其在總成模製之後亦充當應變緩解。
為節約成本，引線框架44在蝕刻或衝壓製程中由薄片金屬製成。此情形之一個實例呈現於圖19A及圖19B中。觸點及內部特徵藉由狹窄突片接合至外部框架。為了簡化面板或匣盒中之處理，許多薄片金屬開始時為扁平的。僅形成內部彎曲部。歸因於總成在製造生產期間所需的多個加熱過程，添加熱膨脹槽以打破大銅區域。這些限制了總成之擴展及翹曲。
在引線框架44已附接至功率裝置及基板、進行線接合且接著模製之後，其在接合突片之位置處遠離外部框架而修整。摺疊及形成外部觸點的彎曲部，其常常伴隨程序步驟及選擇性修整。
為進行自動化大批量生產，常常將引線框架44圖案化成陣列。這些陣列在常常自匣盒或托架裝載之多個機器中進行處置。頂部及底部邊緣上之孔用於夾持、定位、鍵控及處置。具有四個引線框架44之實例引線框架陣列64展示於圖20中。引線框架44及引線框架陣列64之特定特徵將取決於產品組態、產品大小變化及製造設備類型而變化。
所說明實施例之潛在益處為按比例放大或縮小主佈局以最佳地滿足大範圍系統及應用之功率處理及預算要求的能力。功率模組10可藉由以參數化方式在相關維度上拉伸而適應各種計數下的裝置寬度與長度的不同組合。值得注意地，以此方式縮放功率模組10將不減小或限制基本封裝方法之核心益處。可縮放性的實例呈現於圖5及圖21中，其中圖5說明具有三個電晶體Q1（16）及三個電晶體Q2（16）的功率模組10，且圖21說明具有六個電晶體Q1（16）及六個電晶體Q2（16）的橫向拉伸式功率模組10。
在某些實施例中，需要共用材料集合以最小化製造組件所需的獨特生產工具之數目。由此，替代形式之可縮放性將為保持相同的基板與引線框架佈局，且調整設定佔據面積中之裝置之數目或尺度。舉例而言，裝置可在一些情況下加寬（較高電流）且在其他情況下變窄（較低成本）。位置亦可經去填充，以相對於經完全填充之功率模組10減小最大功率處置。實例提供於圖22A及圖22B中。圖22A及圖22B兩者中的功率模組10相對於圖5中所提供的功率模組橫向地拉伸，以具有用於電晶體Q1（16）的五個位置及用於電晶體Q2（16）的五個位置。圖22A的功率模組10以五個電晶體Q1（16）及五個電晶體Q2（16）完全填充。圖22B的功率模組10填充有三個電晶體Q1（16）及三個電晶體Q2（16）。由此，圖22B中之位置中之兩者（未填充位置70）有意地保持未填充，且可對應於功率處置相對於圖22A之功率處置降低40%，假定在兩種情形下使用相同類型之組件。
可縮放性特徵允許封裝內最佳化。提供亦可在外部增強或最佳化之設計亦係有幫助的。功率模組10之半橋支腿可經配置以形成許多拓樸變化。在大多數情況下，各別V-端子總成18及V+端子總成20中之每一者將連接至相同的低電感匯流條。MID端子總成22或AC輸出將（1）連接至並聯封裝以用於較高電流，（2）對於個別橋支腿保持獨立，或（3）具有兩者之某一組合。
圖23說明具有層壓匯流連接之並聯組態的實例，其中三個功率模組10A、10B及10C之V-、V+及MID端子總成分別並聯連接至細長V-匯流條（圖中未示）、細長V+匯流條72及細長MID匯流條74。可增大或減少並聯功率模組10X之數目以適當地或最佳地匹配系統之功率要求。此特徵允許以具成本效益的方式將相同核心產品用於所有電力位準之許多系統中。
圖24說明經連接以使用適當匯流連接形成單一全H橋電路的兩個半H橋功率模組10A及10B之實例。如所說明，兩個功率模組10A及10B之V-端子總成（圖中未示）及V+端子總成22分別並聯連接至細長V-匯流條（圖中未示）及細長V+匯流條72。第一MID匯流條74A經提供用於功率模組10A之MID端子總成20，且第二MID匯流條74B經提供用於功率模組10B之MID端子總成20。
圖25說明具有三個橋支腿且使用層壓匯流連接之三相拓樸。提供三個功率模組10A、10B及10C。功率模組10A、10B及10C之V-端子總成（圖中未示）及V+端子總成22分別並聯連接至細長V-匯流條（圖中未示）及細長V+匯流條72。第一MID匯流條74A經提供用於功率模組10A之MID端子總成20，第二MID匯流條74B經提供用於功率模組10B之MID端子總成20，且第三MID匯流條74C經提供用於功率模組10C之MID端子總成20。
可組合圖23及圖24中所提供之概念。圖26展現使用層壓匯流連接以提供每橋支腿同時具有兩個功率模組10的三個橋支腿之配置。特定言之，功率模組10A及10B針對第一支腿並聯連接，功率模組10C及10D針對第二支腿並聯連接，且功率模組10E及10F針對第三支腿使用三個MID匯流條74A、74B以及74C並聯連接。
碳化矽（SiC）功率裝置提供高級效能益處，包括高電壓阻斷、低導通電阻、高電流、快速切換、低切換損耗、高接面溫度及高熱導率。最終，這些特性導致在每區域或體積中經功率處理的潛在功率密度顯著增大。
然而，達成此可能性需要解決封裝及系統層級的顯著挑戰。較高電壓、電流及切換速度顯現為施加至愈來愈受限區域上之顯著較高實體應力。為充分利用SiC技術必須提供的內容，解決以下挑戰中之一或多者： •    在封裝內（內部佈局）及無（互連）封裝兩者提供共同電路拓樸； •    自裝置移除源自導電及切換損耗之廢熱； •    提供高電壓電位之間的有效電氣隔離； •    在高速切換期間提供用於最小高電壓突增之低電力迴路電感； •    獲得用於最小閘極電壓突增及振盪之低信號迴路電感； •    最佳化內部佈局以用於功率裝置之並聯以達成動態及穩態電流共用； •    在無過熱之情況下提供用於高電流攜載之低電力迴路電阻； •    提供良好適合於並聯模組且特徵在於直接配置成電路拓樸之外部端子配置；及 •    提供功率裝置之平衡配置。
封裝組件的內部佈局或實體配置對這些因素中的每一者具有顯著影響。隨著封裝內部的裝置數目增大，實現最佳佈局變得愈來愈困難。並聯為用於使SiC裝置增大封裝之電流能力的常見技術。在較多裝置並聯的情況下，熱散佈、電力迴路電感、信號迴路電感與封裝大小之間的權衡變得愈來愈難以平衡。形成半橋拓樸引入額外佈局挑戰，此係因為諸如電力迴路電感及開關位置之間的相等熱傳遞之重要參數變得更具有設計挑戰。
除效能之外，為吸引大範圍的市場及應用，成本應保持為低。幫助降低成本之幾個技術包括： •    藉由伺服來自同一組件之多個功能而限制個別組件之使用； •    經由設計使每一組件之功能性及效能最佳化； •    限制次要或表面加工操作之要求； •    使用已知用於高產率的習知或完善的製造方法； •    在可能時，使用使用面板、條帶、陣列、匣盒等的分批或連續處理；及 •    基於子組件之製造方法使封裝大小及形式最佳化，諸如設定條帶或面板上製造之部件的大小以使原材料之利用率最大化。
最終，內部可縮放性與外部模組化之組合產生可應用於廣泛範圍之系統要求的高度可調適之核心佈局。
本發明係關於但不限於以下： •    用於下一代SiC產品之經高度最佳化之半橋封裝設計； •    其中產品可藉由延長或加寬封裝來加以實施以允許更多SiC區域（經由較大裝置或並聯的較多裝置）的可縮放佈局； •    針對外部端子位置進行模組化方法，以易於並聯多個封裝或將其配置成共同電路拓樸； •    超低電感、平衡的電力迴路佈局； •    低電感、平衡的信號迴路佈局； •    用於信號迴路的真實開爾文實施； •    左側或右側信號接腳相容性； •    經由使所使用之獨特部件之數目降至最低的低成本； •    經由使電力基板之面積降至最低之低成本； •    經由引線框架陣列處理之低成本； •    利用廣泛採用的引線框架陣列處理及轉移模製的高可製造性； •    在封裝之頂側及底側上的模製於內的電壓爬電延伸器；以及 •    裝置頂側至引線框架之直接電力附接。
上文提供之概念處理上述中之一者、一些或全部以提供獨特且新穎的功率模組10。所屬技術領域中具有通常知識者將認識到對本發明之改良及修改。所有此類改良及修改皆視為在本文中所揭示之概念之範疇內。
10:功率模組 10A:功率模組 10B:功率模組 10C:功率模組 10D:功率模組 10E:功率模組 10F:功率模組 12:殼體 14:基板 16:功率裝置 18:V-端子總成/第一端子總成 18B:第一條棒 18C:V-端子觸點 18L:端子支腿 20:MID端子總成/第二端子總成 20B:第二條棒 20C:端子觸點 20J:跨接線 20L:端子支腿 22:V+端子總成 22C:觸點 22L:支腿 24:接腳總成 24B:接腳條棒 24L:接腳支腿 26:接腳總成 26B:接腳條棒 26L:接腳支腿 28:接腳總成 28B:接腳條棒 28L:接腳支腿 30:接腳總成/第二端子支腿 30B:接腳條棒 30H:孔 30L:接腳支腿 32:接合線 34:第一跡線/襯墊 36:第二跡線 38:安裝位置 40:裝置附接材料 42:引線框架附接材料 44:引線框架 48:V-匯流條 48':V-匯流條 48B:本體 48C:觸點 48C':觸點 50:MID匯流條 50':MID匯流條 50B:本體 50C:觸點 50C':觸點 52:V+匯流條 52':V+匯流條 52B:本體 52C:觸點 52C':觸點 52E:延伸部 52F:支腳 54:額外信號跡線 56:熱襯墊 57:壓製接腳殘部 58:推出器標記 60:爬電延伸器 62:孔 64:引線框架陣列 70:未填充位置 72:V+匯流條 74:MID匯流條 74A:第一MID匯流條 74B:第二MID匯流條 74C:第三MID匯流條 D:汲極 G1:閘極 G2:閘極 K1:源極-開爾文觸點/源極-開爾文連接 K2:源極-開爾文觸點/源極-開爾文連接 Q1:高側電晶體 Q1':電晶體 Q1'':電晶體 Q1''':電晶體 Q2:低側電晶體 Q2':電晶體 Q2'':電晶體 Q2''':電晶體 S:源極
併入於本說明書中且形成本說明書之一部分的隨附圖式說明本發明之若干態樣，且與描述一起用於解釋本發明之原理。
[圖1]說明典型半H橋電路之示意圖。
[圖2]說明圖1之半H橋電路的實務實施。
[圖3]為根據本發明之第一實施例的功率模組之外部結構的等角視圖。
[圖4]為本發明之第一實施例之內部結構的等角視圖。
[圖5]為本發明之第一實施例之內部結構的俯視圖。
[圖6]為本發明之第一實施例的分解圖。
[圖7]為本發明之替代實施例的內部結構之俯視圖。
[圖8]說明用於本發明之第一實施例的例示性電力迴路。
[圖9A]說明根據本發明之至低電感匯流條下部層之端子連接的第一實施例。
[圖9B]說明根據本發明之至低電感匯流條上部層之端子連接的第一實施例。
[圖9C]說明根據本發明之至低電感匯流條上部層之端子連接的第二實施例。
[圖10A]說明根據本發明之至低電感匯流條下部層之端子連接的第二實施例。
[圖10B]說明根據本發明之至低電感匯流條上部層之端子連接的第三實施例。
[圖11]說明根據本發明之第一實施例的例示性信號迴路。
[圖12]說明根據本發明之一個實施例的至電力基板之直接接合。
[圖13]說明由於跨導不匹配而平衡裝置之間的電流路徑。
[圖14A及圖14B]為根據本發明之一個實施例之功率模組的外部殼體之前等角視圖及後等角視圖。
[圖14C及圖14D]為圖14A及圖14B之功率模組之外部殼體的俯視圖及橫截面圖。
[圖15]說明根據本發明之一個實施例之功率模組殼體的輪廓。
[圖16A、圖16B、圖16C及圖16D]說明根據本發明之信號接腳總成之各種實例。
[圖17A及圖17B]說明根據本發明之信號接腳修整的實例。
[圖18]說明根據本發明之一個實施例之引線框架特徵。
[圖19A及圖19B]為根據本發明之引線框架區段之等角視圖及平面圖。
[圖20]說明根據本發明之引線框架陣列的一個實施例。
[圖21]說明根據本發明之功率模組的較大變化。
[圖22A及圖22B]說明根據本發明之完全填充功率模組及部分填充功率模組。
[圖23]說明根據本發明之一個實施例的具有層壓匯流連接以形成較高功率半橋的並聯功率模組之實例。
[圖24]說明根據本發明之一個實施例的配置為全橋拓樸之功率模組。
[圖25]說明根據本發明之一個實施例的配置為三相拓樸之功率模組。
[圖26]說明根據本發明之一個實施例的配置為三相拓樸之功率模組，其中每支腿同時具有兩個功率模組。
10:功率模組 14:基板 16:功率裝置 18:V-端子總成/第一端子總成 18B:第一條棒 18C:V-端子觸點 18L:端子支腿 20:MID端子總成/第二端子總成 20B:第二條棒 20C:端子觸點 20J:跨接線 20L:端子支腿 22:V+端子總成 22C:觸點 22L:支腿 24:接腳總成 24B:接腳條棒 24L:接腳支腿 26:接腳總成 26B:接腳條棒 26L:接腳支腿 28:接腳總成 28B:接腳條棒 28L:接腳支腿 30:接腳總成/第二端子支腿 30B:接腳條棒 30L:接腳支腿 32:接合線 G1:閘極 G2:閘極 K1:源極-開爾文觸點/源極-開爾文連接 K2:源極-開爾文觸點/源極-開爾文連接 Q2:低側電晶體

Claims (41)

  1. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分； 一第一端子總成，其包含一第一細長條棒、至少兩個第一端子觸點，及至少兩個第一端子支腿，該至少兩個第一端子支腿分別在該第一細長條棒的不同點及該至少兩個第一端子觸點之間延伸；及 一第二端子總成，其包含一第二細長條棒、至少兩個第二端子觸點，及至少兩個第二端子支腿，該至少兩個第二端子支腿分別在該第二細長條棒的不同點及該至少兩個第二端子觸點之間延伸； 其中該第一複數個垂直功率裝置電氣地且機械地直接耦接於該第一跡線與該第一端子總成之該第一細長條棒的一底部之間；且 其中該第二複數個垂直功率裝置電氣地且機械地直接耦接於該第二跡線與該第二端子總成之該第二細長條棒的一底部之間。
  2. 如請求項1之功率模組，其進一步包含一第三端子總成及一第四端子總成，該第三端子總成及該第四端子總成接近該基板之對置側而電氣地且機械地耦接至該第一跡線。
  3. 如請求項2之功率模組，其中該基板具有四個側，該第三端子總成在一第一側上，該第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側。
  4. 如請求項1之功率模組，其包含一殼體，該殼體囊封該第一端子總成及該第二端子總成的至少一部分。
  5. 如請求項4之功率模組，其中： 該至少兩個第一端子支腿中之每一者延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第一端子觸點在該殼體之一頂部部分上方且與其平行地延伸；且 該至少兩個第二端子支腿中之每一者延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第二端子觸點在該殼體之一頂部部分上方且與其平行地延伸。
  6. 如請求項5之功率模組，其進一步包含一第三端子總成及一第四端子總成，該第三端子總成及該第四端子總成接近該基板之對置側而電氣地且機械地耦接至該第一跡線，其中該基板具有四個側，該第三端子總成接近一第一側，該第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側。
  7. 如請求項6之功率模組，其中： 該第三端子總成包含延伸超出該殼體之一側部分的一第三端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第三端子觸點；且 該第四端子總成包含延伸超出該殼體之一側部分的一第四端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第四端子觸點。
  8. 如請求項5之功率模組，其中該殼體之該頂部表面包含複數個凹槽，該複數個凹槽充當爬電延伸器，該些爬電延伸器有效地延長該功率模組之特定導電元件之間的一表面距離。
  9. 如請求項1之功率模組，其中該第一端子總成之該第一細長條棒及該至少兩個第一端子支腿形成一U形，且該第二端子總成之該第二細長條棒及該至少兩個第二端子支腿形成一U形。
  10. 如請求項9之功率模組，其進一步包含： 一第一接腳總成，其包含一第一接腳條棒及自該第一接腳條棒延伸之至少一個第一接腳支腿，其中該第一接腳條棒定位成鄰近於該第一細長條棒且在該至少兩個第一端子支腿之間；及 一第二接腳總成，其包含一第二接腳條棒及自該第二接腳條棒延伸之至少一個第二接腳支腿，其中該第二接腳條棒定位成鄰近於該第二細長條棒且在該至少兩個第二端子支腿之間。
  11. 如請求項10之功率模組，其中該至少一個第一接腳支腿包含兩個第一接腳支腿，且該至少一個第二接腳支腿包含兩個第二接腳支腿，該功率模組進一步包含： 一第三接腳總成，其包含一第三接腳條棒及自該第三接腳條棒延伸之至少一個第三接腳支腿，其中該第三接腳條棒定位成鄰近於該第一接腳條棒且在該兩個第一接腳支腿之間；及 一第四接腳總成，其包含一第四接腳條棒及自該第四接腳條棒延伸之至少一個第四接腳支腿，其中該第四接腳條棒定位成鄰近於該第二接腳條棒且在該兩個第二接腳支腿之間。
  12. 如請求項11之功率模組，其中該至少一個第三接腳支腿包含兩個第三接腳支腿，且該至少一個第四接腳支腿包含兩個第四接腳支腿。
  13. 如請求項11之功率模組，其中該第一接腳總成經由第一接合線電氣連接至該第一複數個垂直功率裝置之第一觸點，該第二接腳總成經由第二接合線電氣連接至該第二複數個垂直功率裝置之第二觸點，該第三接腳總成經由第三接合線電氣連接至該第一複數個垂直功率裝置之第三觸點，該第四接腳總成經由第四接合線電氣連接至該第二複數個垂直功率裝置之第四觸點。
  14. 如請求項11之功率模組，其包含一殼體，該殼體囊封該第一端子總成、該第二端子總成、該第一接腳總成及該第二接腳總成之至少一部分，其中該至少一個第一接腳支腿及該至少一個第二接腳支腿延伸超出該殼體之各別側部分，且接著以87與93度之間的一角度向上朝向該殼體之頂部轉向。
  15. 如請求項11之功率模組，其中： 該第一複數個垂直功率裝置及該第二複數個垂直功率裝置為場效電晶體； 該第一接腳總成電氣耦接至該第一複數個垂直功率裝置之閘極觸點或源極觸點中之一者；且 該第二接腳總成電氣耦接至該第二複數個垂直功率裝置之閘極觸點或源極觸點中之一者。
  16. 如請求項15之功率模組，其中： 該第三接腳總成電氣耦接至該第一複數個垂直功率裝置之該些閘極觸點或該些源極觸點中之另一者；且 該第四接腳總成電氣耦接至該第二複數個垂直功率裝置之該些閘極觸點或該些源極觸點中之另一者。
  17. 如請求項1之功率模組，其中該第一複數個垂直功率裝置包含彼此並聯地電氣耦接之至少三個第一垂直電晶體，且該第二複數個垂直功率裝置包含彼此並聯地電氣耦接之至少三個第二垂直電晶體。
  18. 如請求項17之功率模組，其中該至少三個第一垂直電晶體及該至少三個第二垂直電晶體為碳化矽電晶體，且該基板包含碳化矽。
  19. 如請求項1之功率模組，其中該第一複數個垂直功率裝置及該第二複數個垂直功率裝置包含功率場效電晶體，且該電力電路為一半H橋電路。
  20. 如請求項1之功率模組，其中該第一端子總成進一步包含複數個跨接線，該複數個跨接線自該第一細長條棒延伸至該第二跡線，使得該複數個跨接線電氣地且機械地連接至該第二跡線。
  21. 如請求項1之功率模組，其中該第一端子總成及該第二端子總成為一共同引線框架之組件。
  22. 如請求項1之功率模組，其中： 該電力電路包含一電力迴路及至少一個信號迴路；且 該電力迴路延行經過該第一複數個垂直功率裝置及該第二複數個垂直功率裝置。
  23. 如請求項22之功率模組，其中該電力迴路獨立於該至少一個信號迴路。
  24. 如請求項23之功率模組，其中該至少一個信號迴路提供用於該第一複數個垂直功率裝置或該第二複數個垂直功率裝置之至少一個控制信號。
  25. 如請求項22之功率模組，其中該電力迴路不延行經過該功率模組之任何接合線。
  26. 如請求項1之功率模組，其中該第一端子總成與該第二端子總成兩者沿著至少一個軸線對稱。
  27. 如請求項1之功率模組，其中該基板、該第一複數個垂直功率裝置及該第二複數個垂直功率裝置包含碳化矽。
  28. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分； 一第一端子總成，其包含一第一細長條棒、至少兩個第一端子觸點，及至少兩個第一端子支腿，該至少兩個第一端子支腿分別在該第一細長條棒的不同點及該至少兩個第一端子觸點之間延伸； 一第二端子總成，其包含一第二細長條棒、至少兩個第二端子觸點，及至少兩個第二端子支腿，該至少兩個第二端子支腿分別在該第二細長條棒的不同點及該至少兩個第二端子觸點之間延伸； 一第三端子總成及一第四端子總成，該第三端子總成及該第四端子總成接近該基板之對置側而電氣地且機械地耦接至該第一跡線；及 一殼體，其囊封該第一端子總成、該第二端子總成、該第三端子總成及該第四端子總成之至少一部分，其中該基板具有四個側，該第三端子總成在一第一側上，且該第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側； 其中該第一複數個垂直功率裝置電氣地且機械地直接耦接於該第一跡線與該第一端子總成之該第一細長條棒的一底部之間；且 其中該第二複數個垂直功率裝置電氣地且機械地直接耦接於該第二跡線與該第二端子總成之該第二細長條棒的一底部之間。
  29. 如請求項28之功率模組，其中： 該至少兩個第一端子支腿中之每一者延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第一端子觸點在該殼體之一頂部部分上方且與其平行地延伸；且 該至少兩個第二端子支腿中之每一者延伸超出該殼體之一側部分，且摺疊以使得該至少兩個第二端子觸點在該殼體之一頂部部分上方且與其平行地延伸。
  30. 如請求項29之功率模組，其中： 該第三端子總成包含延伸超出該殼體之一側部分的一第三端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第三端子觸點；且 該第四端子總成包含延伸超出該殼體之一側部分的一第四端子支腿及在該殼體之一頂部部分上方且與其平行地延伸之一第四端子觸點。
  31. 如請求項30之功率模組，其進一步包含： 一第一接腳總成，其包含一第一接腳條棒及自該第一接腳條棒延伸之至少一個第一接腳支腿，其中該第一接腳條棒定位成鄰近於該第一細長條棒且在該至少兩個第一端子支腿之間；及 一第二接腳總成，其包含一第二接腳條棒及自該第二接腳條棒延伸之至少一個第二接腳支腿，其中該第二接腳條棒定位成鄰近於該第二細長條棒且在該至少兩個第二端子支腿之間。
  32. 如請求項31之功率模組，其中該至少一個第一接腳支腿包含兩個第一接腳支腿，且該至少一個第二接腳支腿包含兩個第二接腳支腿，該功率模組進一步包含： 一第三接腳總成，其包含一第三接腳條棒及自該第三接腳條棒延伸之至少一個第三接腳支腿，其中該第三接腳條棒定位成鄰近於該第一接腳條棒且在該兩個第一接腳支腿之間；及 一第四接腳總成，其包含一第四接腳條棒及自該第四接腳條棒延伸之至少一個第四接腳支腿，其中該第四接腳條棒定位成鄰近於該第二接腳條棒且在該兩個第二接腳支腿之間。
  33. 如請求項32之功率模組，其中： 該電力電路包含一電力迴路及至少一個信號迴路； 該電力迴路延行經過該第一複數個垂直功率裝置及該第二複數個垂直功率裝置； 該電力迴路獨立於該至少一個信號迴路；且 該至少一個信號迴路提供用於該第一複數個垂直功率裝置或該第二複數個垂直功率裝置之至少一個控制信號。
  34. 如請求項33之功率模組，其中該電力迴路不延行經過該功率模組之任何接合線。
  35. 如請求項28之功率模組，其中該基板、該第一複數個垂直功率裝置及該第二複數個垂直功率裝置包含碳化矽。
  36. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分； 一第一端子總成，其包含一第一細長條棒及經由至少一個第一端子支腿耦接至該第一細長條棒之至少一個第一端子觸點； 一第二端子總成，其包含一第二細長條棒及經由至少一個第二端子支腿耦接至該第二細長條棒之至少一個第二端子觸點； 一殼體，其囊封該第一端子總成及該第二端子總成的至少一部分，其中： 該至少一個第一端子支腿延伸超出該殼體之一第一側部分，且摺疊以使得該至少一個第一端子觸點在該殼體之一頂部部分上方延伸且與其平行；且 該至少一個第二端子支腿延伸超出該殼體之一第二側部分，且摺疊以使得該至少一個第二端子觸點在該殼體之一頂部部分上方延伸且與其平行。
  37. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分； 一第一端子總成，其包含一第一細長條棒、至少兩個第一端子觸點，及至少兩個第一端子支腿，該至少兩個第一端子支腿分別在該第一細長條棒的不同點及該至少兩個第一端子觸點之間延伸；及 一第二端子總成，其包含一第二細長條棒、至少兩個第二端子觸點，及至少兩個第二端子支腿，該至少兩個第二端子支腿分別在該第二細長條棒的不同點及該至少兩個第二端子觸點之間延伸，其中該第一端子總成及該第二端子總成由單一引線框架形成。
  38. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分；及 一第一端子總成、一第二端子總成、一第三端子總成，及一第四端子總成，其中： 該第一複數個垂直功率裝置電氣耦接於該第一跡線與該第一端子總成之間，且該第二複數個垂直功率裝置電氣耦接於該第二跡線與該第二端子總成之間；且 該基板具有四個側，該第三端子總成在一第一側上，該第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側。
  39. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分； 一第一端子總成，其包含一第一細長條棒、至少兩個第一端子觸點，及至少兩個第一端子支腿，該至少兩個第一端子支腿分別在該第一細長條棒的不同點及該至少兩個第一端子觸點之間延伸；及 一第二端子總成，其包含一第二細長條棒、至少兩個第二端子觸點，及至少兩個第二端子支腿，該至少兩個第二端子支腿分別在該第二細長條棒的不同點及該至少兩個第二端子觸點之間延伸； 一第一接腳總成，其包含一第一接腳條棒及自該第一接腳條棒延伸之至少一個第一接腳支腿； 一第二接腳總成，其包含一第二接腳條棒及自該第二接腳條棒延伸之至少一個第二接腳支腿，其中： 該第一端子總成之該第一細長條棒及該至少兩個第一端子支腿形成一U形， 該第二端子總成之該第二細長條棒及該至少兩個第二端子支腿形成一U形， 該第一接腳條棒定位成鄰近於該第一細長條棒且在該至少兩個第一端子支腿之間，且 該第二接腳條棒定位成鄰近於該第二細長條棒且在該至少兩個第二端子支腿之間。
  40. 如請求項39之功率模組，其中該至少一個第一接腳支腿包含兩個第一接腳支腿，且該至少一個第二接腳支腿包含兩個第二接腳支腿，該功率模組進一步包含： 一第三接腳總成，其包含一第三接腳條棒及自該第三接腳條棒延伸之至少一個第三接腳支腿，其中該第三接腳條棒定位成鄰近於該第一接腳條棒且在該兩個第一接腳支腿之間；及 一第四接腳總成，其包含一第四接腳條棒及自該第四接腳條棒延伸之至少一個第四接腳支腿，其中該第四接腳條棒定位成鄰近於該第二接腳條棒且在該兩個第二接腳支腿之間。
  41. 一種功率模組，其包含： 一基板，其具有帶有一第一跡線及一第二跡線之一頂部表面； 第一複數個垂直功率裝置及第二複數個垂直功率裝置，其經電氣耦接以形成一電力電路之一部分；及 一第一端子總成、一第二端子總成、一第三端子總成，及一第四端子總成，其中： 該第一複數個垂直功率裝置電氣耦接於該第一跡線與該第一端子總成之間，且該第二複數個垂直功率裝置電氣耦接於該第二跡線與該第二端子總成之間；且 該基板具有四個側，該第三端子總成在一第一側上，該第四端子總成接近與該第一側相對的一第二側，該第一端子總成接近在該第一側與該第二側之間的一第三側，且該第二端子總成接近在該第一側與該第二側之間且與該第三側相對的一第四側，且 該第一端子總成進一步包含複數個跨接線，該複數個跨接線自一第一細長條棒延伸至該第二跡線，使得該複數個跨接線電氣地連接至該第二跡線且駐留於該第三端子總成與該第四端子總成之間。
TW110112551A 2020-04-07 2021-04-07 功率模組 TWI757143B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063006126P 2020-04-07 2020-04-07
US63/006,126 2020-04-07
US16/937,857 US11735488B2 (en) 2020-04-07 2020-07-24 Power module
US16/937,857 2020-07-24

Publications (2)

Publication Number Publication Date
TW202143420A TW202143420A (zh) 2021-11-16
TWI757143B true TWI757143B (zh) 2022-03-01

Family

ID=77921663

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112551A TWI757143B (zh) 2020-04-07 2021-04-07 功率模組

Country Status (7)

Country Link
US (1) US11735488B2 (zh)
EP (1) EP4133522A1 (zh)
JP (2) JP7492602B2 (zh)
KR (1) KR20220166829A (zh)
CN (1) CN115428144A (zh)
TW (1) TWI757143B (zh)
WO (1) WO2021207042A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828542B (zh) * 2022-06-02 2024-01-01 信通交通器材股份有限公司 功率模組

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721617B2 (en) 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module
US11735488B2 (en) 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module
US20220328990A1 (en) * 2021-04-12 2022-10-13 Cree Fayetteville, Inc. Power module having electrical interconnections using mechanical fittings and process of implementing the same
WO2022226142A1 (en) * 2021-04-23 2022-10-27 Wolfspeed, Inc. Power module
US11984433B2 (en) 2021-08-27 2024-05-14 Wolfspeed, Inc. Arrangements of power semiconductor devices for improved thermal performance
CN115411018B (zh) * 2022-04-08 2023-07-14 安世半导体科技(上海)有限公司 优化寄生参数的功率半导体器件封装结构
US20230363097A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dual inline power module
DE102022207271A1 (de) 2022-07-18 2024-01-18 Zf Friedrichshafen Ag Leistungsmodul für einen Stromrichter für einen elektrischen Achsantrieb eines Kraftfahrzeugs und Verfahren zum Betreiben eines Leistungsmoduls
DE102022207270A1 (de) 2022-07-18 2024-01-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen einer Anschlussvorrichtung zum Anschließen zumindest eines elektrischen oder elektronischen Bauteils für ein elektrisches oder elektronisches Modul
DE102022207269A1 (de) 2022-07-18 2024-01-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Herstellen einer Anschlussvorrichtung zum Anschließen zumindest eines elektrischen oder elektronischen Bauteils für ein elektrisches oder elektronisches Modul
TWI829465B (zh) * 2022-12-13 2024-01-11 台達電子工業股份有限公司 功率模組
TWI836795B (zh) * 2022-12-15 2024-03-21 信通交通器材股份有限公司 功率裝置
US20240213124A1 (en) * 2022-12-22 2024-06-27 Wolfspeed, Inc. Power electronics package layouts, structures, and/or configurations for one or more power devices and processes implementing the same
US20240304507A1 (en) * 2023-03-06 2024-09-12 Wolfspeed, Inc. Power Semiconductor Package
CN117393528B (zh) * 2023-10-30 2024-06-25 西安电子科技大学 一种轴对称的碳化硅功率模块封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275938B1 (en) * 2012-08-31 2016-03-01 Cree Fayetteville, Inc. Low profile high temperature double sided flip chip power packaging
CN107017239A (zh) * 2016-01-27 2017-08-04 英飞凌科技股份有限公司 多芯片半导体功率封装体
US20190237439A1 (en) * 2018-01-30 2019-08-01 Cree Fayetteville, Inc. Silicon carbide power module
EP3582598A1 (en) * 2014-01-30 2019-12-18 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
US20200053900A1 (en) * 2017-01-13 2020-02-13 Cree Fayetteville, Inc. High Power Multilayer Module Having Low Inductance and Fast Switching for Paralleling Power Devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5469932B2 (ja) 2009-06-30 2014-04-16 株式会社 日立パワーデバイス パワーモジュール及びそれを用いた車両用インバータ
JP5661052B2 (ja) 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
US9095054B1 (en) 2012-10-12 2015-07-28 Arkansas Power Electronics International, Inc. High temperature equalized electrical parasitic power packaging method for many paralleled semiconductor power devices
CN107546214B (zh) 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
US11735488B2 (en) 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module
US11721617B2 (en) 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275938B1 (en) * 2012-08-31 2016-03-01 Cree Fayetteville, Inc. Low profile high temperature double sided flip chip power packaging
EP3582598A1 (en) * 2014-01-30 2019-12-18 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
CN107017239A (zh) * 2016-01-27 2017-08-04 英飞凌科技股份有限公司 多芯片半导体功率封装体
US20200053900A1 (en) * 2017-01-13 2020-02-13 Cree Fayetteville, Inc. High Power Multilayer Module Having Low Inductance and Fast Switching for Paralleling Power Devices
US20190237439A1 (en) * 2018-01-30 2019-08-01 Cree Fayetteville, Inc. Silicon carbide power module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828542B (zh) * 2022-06-02 2024-01-01 信通交通器材股份有限公司 功率模組

Also Published As

Publication number Publication date
JP2023521767A (ja) 2023-05-25
EP4133522A1 (en) 2023-02-15
JP7492602B2 (ja) 2024-05-29
WO2021207042A1 (en) 2021-10-14
US11735488B2 (en) 2023-08-22
JP2024119826A (ja) 2024-09-03
US20210313243A1 (en) 2021-10-07
CN115428144A (zh) 2022-12-02
TW202143420A (zh) 2021-11-16
KR20220166829A (ko) 2022-12-19

Similar Documents

Publication Publication Date Title
TWI757143B (zh) 功率模組
US12080635B2 (en) Power module
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
TWI716075B (zh) 功率模組
JP2003197862A (ja) 電力モジュール及びその組立て方法
JP2003250278A (ja) 半導体装置
US8018730B2 (en) Power converter apparatus
US20230146272A1 (en) Semiconductor apparatus
JP7530522B2 (ja) 電力モジュール
KR20240101579A (ko) 콤팩트 파워 모듈
US20240213124A1 (en) Power electronics package layouts, structures, and/or configurations for one or more power devices and processes implementing the same
US20230363097A1 (en) Dual inline power module
US20230411359A1 (en) Power module
CN118693065A (zh) 功率半导体模块和功率电子装置
JP2019197763A (ja) 半導体パワーモジュール