TWI750071B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI750071B
TWI750071B TW110111269A TW110111269A TWI750071B TW I750071 B TWI750071 B TW I750071B TW 110111269 A TW110111269 A TW 110111269A TW 110111269 A TW110111269 A TW 110111269A TW I750071 B TWI750071 B TW I750071B
Authority
TW
Taiwan
Prior art keywords
pad
layer
sidewall
side wall
stepped
Prior art date
Application number
TW110111269A
Other languages
English (en)
Other versions
TW202238900A (zh
Inventor
賴二琨
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI750071B publication Critical patent/TWI750071B/zh
Publication of TW202238900A publication Critical patent/TW202238900A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供半導體結構。半導體結構包含階梯結構，階梯結構包含第一階梯層與在第一階梯層上的第二階梯層。第一階梯層包含第一導電膜。半導體結構包含設置於第一導電膜上的著陸接墊。著陸接墊具有面朝第二階梯層之第一接墊側壁，介於第一接墊側壁之上部與第二階梯層之間的第一橫向間距小於介於第一接墊側壁之下部與第二階梯層之間的第二橫向間距。

Description

半導體結構
本發明係有關於半導體結構，且特別有關於包含著陸接墊之半導體結構。
隨著半導體結構之尺寸不斷微縮，在半導體結構中形成互連結構，例如接觸結構，變成愈來愈困難。例如，半導體結構之縮小會導致半導體結構中的導電膜非常薄，用以形成互連結構之蝕刻處理會難以停止在導電膜上。所以經常發生過蝕刻問題，且使良率下降。
因此，提供具有改良的互連結構之半導體結構是相當重要的。
本發明係有關於包含著陸接墊之半導體結構及其製造方法。具體而言，半導體結構可用於記憶裝置之階梯區域。
根據本發明之一實施例，提供半導體結構。半導體結構包含階梯結構，階梯結構包含第一階梯層與在第一階梯層上的第二階梯層，其中第一階梯層包含第一導電膜。半導體結構包含設置於第一導電膜上的著陸接墊。著陸接墊具有面朝第二階梯層之第一接墊側壁， 介於第一接墊側壁之上部與第二階梯層之間的第一橫向間距小於介於第一接墊側壁之下部與第二階梯層之間的第二橫向間距。
根據本發明之另一實施例，提供半導體結構。半導體結構包含階梯結構，階梯結構包含第一階梯層與在第一階梯層上的第二階梯層，其中第一階梯層包含第一導電膜。半導體結構包含設置於第一導電膜上的著陸接墊。著陸接墊具有第一接墊側壁，第一接墊側壁包含面朝第二階梯層之凹陷側壁部。
根據本發明之又一實施例，提供半導體結構。半導體結構包含階梯結構，階梯結構包含階梯層，其中階梯層包含絕緣膜與在絕緣膜上的導電膜，絕緣膜與導電膜具有共平面階梯側壁。半導體結構包含設置於導電膜上的著陸接墊。著陸接墊包含延伸超過共平面階梯側壁之底表面。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下。
10,20,30:半導體結構
100:階梯堆疊
101,103,105,107:絕緣膜
102,104,106,108:介電膜
107A:絕緣膜側壁
109:氧化物膜
110:硬遮罩膜
111,112,113,114:絕緣階梯層
115:上階梯層
201,202,203,204:間隔物
201A,202A,203A,204A:第一間隔物側壁
201B,202B,203B,204B:第二間隔物側壁
301,302,303,304:犧牲層
303A:犧牲層側壁
401,402,403,404:凹室
405:介電結構
501,502,503,504:導電膜
502A,504A:導電膜側壁
505,506,507,508,701,702,703,704,801,802,803,804:著陸接墊
506A,507A,702A:第一接墊側壁
506A1,702A2:凹陷側壁部
506A2,702A1:直側壁部
506B:第二接墊側壁
506C:底表面
600:階梯結構
601,602,603,604:階梯層
602A,604A:共平面階梯側壁
605,606,607,608:接觸結構
IA:內角
GD1,GD2,GD3,GD4:橫向間距
H1,H2,H3,H4,H5,H6:高度
S1,S2:上表面
第1-6圖係繪示根據本發明之一實施例之用以製造半導體結構之方法；第7圖係繪示根據本發明之一實施例之半導體結構的示意圖；及第8圖係繪示根據本發明之一實施例之半導體結構的示意圖。
以下係提出相關實施例，配合圖式以詳細說明本發明所提出之半導體結構及其製造方法。
同時，須注意的是，本發明並非顯示出所有可能的實施例。相關技術領域者當可在不脫離本發明之精神和範圍之前提下，對實施例之結構和製造方法加以變化與修飾，以符合實際應用所需。因此，未於本發明提出的其他實施態樣也可能可以應用。再者，圖式係簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖式僅作敘述實施例之用，而非用以限縮本發明保護範圍。相同或相似的元件符號用以代表相同或相似的元件。
再者，說明書與申請專利範圍中所使用的序數例如「第一」、「第二」、「第三」等用詞是為了修飾元件，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用，僅是用來使具有某命名的一元件得以和另一具有相同命名的元件能作出清楚區分。
第1-6圖係繪示根據本發明之一實施例之用以製造半導體結構之方法。
請參照第1圖，提供階梯堆疊100。階梯堆疊100包含堆疊的多個絕緣階梯層。每一絕緣階梯層包含絕緣膜與在絕緣膜上的介電膜。例如，階梯堆疊100包含絕緣階梯層111、在絕緣階梯層111上的絕緣階梯層112、在絕緣階梯層112上的絕緣階梯層113、以及在絕緣階梯層113上的絕緣階梯層114。絕緣階梯層111包含絕緣膜101 與在絕緣膜101上的介電膜102；絕緣階梯層112包含絕緣膜103與在絕緣膜103上的介電膜104；絕緣階梯層113包含絕緣膜105與在絕緣膜105上的介電膜106；絕緣階梯層114包含絕緣膜107與在絕緣膜107上的介電膜108。階梯堆疊100可包含更多或更少的絕緣階梯層。多個絕緣階梯層中，下方的絕緣階梯層的面積大於上方的絕緣階梯層的面積。階梯堆疊100可更包含在絕緣階梯層114上的上階梯層115。上階梯層115包含氧化物膜109與在氧化物膜109上的硬遮罩膜110。在一實施例中，絕緣膜可包含氧化物，例如氧化矽。介電膜可包含氮化物，例如氮化矽。氧化物膜109可包含氧化矽。硬遮罩膜110可包含矽，例如多晶矽。在相同絕緣階梯層中的絕緣膜與介電膜可具有共平面(coplanar)階梯側壁。
請參照第2圖，接著，間隔物201、202、203和204分別形成於絕緣階梯層111、112、113和114上。間隔物201形成於絕緣階梯層111上且在絕緣階梯層112之側壁上。間隔物202形成於絕緣階梯層112上且在絕緣階梯層113之側壁上。間隔物203形成於絕緣階梯層113上且在絕緣階梯層114之側壁上。間隔物204形成於絕緣階梯層114上且在上階梯層115之側壁上。在一實施例中，可藉由沉積處理與反應性離子蝕刻(reactive-ion etch；RIE)處理以形成間隔物。間隔物可包含不同於絕緣階梯層之材料，且間隔物包含之材料相較於絕緣階梯層可具有蝕刻選擇性。例如，間隔物可包含導電材料，如金屬，或可包含半導體材料，如多晶矽。間隔物201/202/203/204具有第一間隔物側壁201A/202A/203A/204A與相對於第一間隔物側 壁201A/202A/203A/204A之第二間隔物側壁201B/202B/203B/204B。間隔物201/202/203之第一間隔物側壁201A/202A/203A背對絕緣階梯層112/113/114之側壁，此側壁有間隔物201/202/203形成於其上。間隔物204之第一間隔物側壁204A背對上階梯層115之側壁，此側壁有間隔物204形成於其上。間隔物201/202/203之第二間隔物側壁201B/202B/203B面朝，或接觸，絕緣階梯層112/113/114之側壁，此側壁有間隔物201/202/203形成於其上。間隔物204之第二間隔物側壁204B面朝，或接觸，上階梯層115之側壁，此側壁有間隔物204形成於其上。間隔物201/202/203/204之第一間隔物側壁201A/202A/203A/204A可包含曲側壁部。在一實施例中，間隔物201/202/203/204之第一間隔物側壁201A/202A/203A/204A可包含圓角。在一實施例中，間隔物201/202/203/204之第一間隔物側壁201A/202A/203A/204A可包含凸起側壁部。
請參照第3圖，接著，犧牲層301、302、303和304分別形成於絕緣階梯層111、112、113和114上。例如，可藉由介電質上介電質(dielectric on dielectric)選擇性成長製程形成犧牲層301、302、303和304。犧牲層301、302、303和304相互隔離。間隔物將位於階梯堆疊100之相同階層中的犧牲層隔離於相同階層之絕緣階梯層。例如，間隔物202將相同階層之犧牲層302隔離於相同階層之絕緣階梯層113。犧牲層301、302、303和304可分別形成於間隔物201/202/203/204之第一間隔物側壁201A/202A/203A/204A上。在一實施例中，犧牲層301、302、303和304可分別共形地(conformally) 形成於間隔物201/202/203/204之第一間隔物側壁201A/202A/203A/204A上。犧牲層301/302/303/304之犧牲層側壁可和間隔物201/202/203/204之至少部分的第一間隔物側壁201A/202A/203A/204A形狀互補，此至少部分的第一間隔物側壁201A/202A/203A/204A亦是犧牲層301/302/303/304之犧牲層側壁形成之處。例如，如第3圖所示，犧牲層303之犧牲層側壁303A可具有凹陷曲形狀，形狀互補於間隔物203之第一間隔物側壁203A的一部分(亦即間隔物203之第一間隔物側壁203A被犧牲層側壁303A覆蓋的部分)。犧牲層301/302/303/304之底表面可延伸超過相鄰於且位於下方之絕緣階梯層111/112/113/114。例如，犧牲層303之底表面可延伸超過絕緣階梯層113，且接觸間隔物202。
在第3圖中，犧牲層301、302、303和304可具有分別小於絕緣階梯層112、113和114與上階梯層115之高度的高度，但本發明不限於此。犧牲層301/302/303/304之高度可基於製程裕度(process window)加以調整；例如，犧牲層301/302/303之高度可高於、等於或小於位於階梯堆疊100之相同階層中的絕緣階梯層112/113/114之高度，且犧牲層304之高度可高於、等於或小於上階梯層115。犧牲層301/302/303/304可包含氮化物，例如氮化矽。
請參照第4圖，接著，間隔物201、202、203和204與硬遮罩膜110被移除以形成凹室401、402、403和404，例如使用SC1或TMAH化學物質以移除間隔物201、202、203和204與硬遮罩膜110。介電結構405形成於犧牲層301-304、絕緣階梯層111-114 與氧化物膜109上且填充凹室401-404。介電結構405可包含氧化物，例如氧化矽。
請參照第5圖，介電膜102、104、106和108被移除以形成多個空間，且這些空間被導電膜501、502、503和504之材料填充；例如，藉由進行蝕刻處理以移除介電膜102、104、106和108，又例如藉由沉積處理以使導電膜501、502、503和504之材料填充這些空間。因此，介電膜102、104、106和108被導電膜501、502、503和504取代。相似地，犧牲層301-304被移除以形成多個空間，且這些空間被著陸接墊505、506、507和508之材料填充；例如，藉由進行蝕刻處理以移除犧牲層301-304，又例如藉由沉積處理以使著陸接墊505、506、507和508之材料填充這些空間。因此，犧牲層301-304被著陸接墊505-508取代。導電膜501-504與著陸接墊505-508之形成可同時進行。導電膜501-504可包含鎢(tungsten；W)或鈦/鎢(titanium/tungsten；Ti/W)。著陸接墊505-508可包含鎢或鈦/鎢。
通過進行第1-5圖所示之方法，可得到半導體結構10。半導體結構10包含階梯結構600、著陸接墊505-508與在階梯結構600和著陸接墊505-508上的介電結構405。階梯結構600包含階梯層601、在階梯層601上的階梯層602、在階梯層602上的階梯層603、在階梯層603上的階梯層604、以及在階梯層604上的氧化物膜109。階梯層601包含絕緣膜101與在絕緣膜101上的導電膜501。階梯層602包含絕緣膜103與在絕緣膜103上的導電膜502。階梯層603包含絕緣膜105與在絕緣膜105上的導電膜503。階梯層604包含絕緣膜107與在 絕緣膜107上的導電膜504。多個階梯層中，下方的階梯層的面積大於上方的階梯層的面積。著陸接墊505、506、507和508分別位於階梯層601、602、603和604上。著陸接墊505、506、507和508分別隔離於階梯層602、603和604與氧化物膜109。
在一實施例中，在相同階梯層中的絕緣膜與導電膜可具有共平面階梯側壁。例如，絕緣膜107與導電膜504可具有共平面階梯側壁604A。在一實施例中，在相同階梯層中的絕緣膜之絕緣膜側壁與導電膜之導電膜側壁可為垂直的且相互對齊。例如，絕緣膜107之絕緣膜側壁107A與導電膜504之導電膜側壁504A可為垂直的且相互對齊。
著陸接墊505、506、507和508的形狀可能取決於犧牲層301、302、303和304之形狀。例如，設置於階梯層602(例如第一階梯層)之導電膜502(例如第一導電膜)著陸接墊506上的著陸接墊506具有面朝階梯層602上的階梯層603(例如第二階梯層)之第一接墊側壁506A。著陸接墊506具有相對於第一接墊側壁506A之第二接墊側壁506B。第一接墊側壁506A可包含面朝階梯層603(例如第二階梯層)之凹陷側壁部506A1。著陸接墊506之第一接墊側壁506A之凹陷側壁部506A1可位於第一接墊側壁506A之上部。如第5圖所示，著陸接墊506之第一接墊側壁506A之凹陷側壁部506A1可為曲部。第一接墊側壁506A可更包含面朝階梯層603(例如第二階梯層)之直側壁部506A2，且直側壁部506A2位於凹陷側壁部506A1下方。著陸接墊506之第二接墊側壁506B可包含傾斜側壁部，換言之，第二接墊側 壁506B可能不是垂直的。在此實施例中，著陸接墊可具有一內角在第二接墊側壁與著陸接墊之底表面之間，該內角係為一銳角。例如，在第二接墊側壁506B與著陸接墊506之底表面506C之間的著陸接墊506之一內角IA可能是一銳角。
著陸接墊506之底表面506C可延伸超過導電膜502之導電膜側壁502A。在一實施例中，階梯層602之絕緣膜103與導電膜502可具有共平面階梯側壁602A，且著陸接墊506之底表面506C可延伸超過階梯層602之共平面階梯側壁602A
由於著陸接墊之第一接墊側壁可包含凹陷側壁部，介於著陸接墊之第一接墊側壁與階梯層之間的橫向間距可能具有多個數值。例如，由於著陸接墊506之第一接墊側壁506A包含凹陷側壁部506A1，介於第一接墊側壁506A與階梯層603之間的橫向間距可定義為具有多個數值之橫向間距GD1、GD2、GD3和GD4。在一實施例中，第一接墊側壁506A包含位於上部的凹陷側壁部506A1，介於第一接墊側壁506A與階梯層603之間的橫向間距可從下往上逐漸變小。介於第一接墊側壁506A之上部與階梯層603(例如第二階梯層)之間的橫向間距GD1和GD2(例如第一橫向間距)可小於介於第一接墊側壁506A之下部與階梯層603(例如第二階梯層)之間的橫向間距GD3和GD4(例如第二橫向間距)。橫向間距GD1可定義為介於第一接墊側壁506A之頂部(亦即著陸接墊506之上表面)與階梯層603(例如第二階梯層)的導電膜503(例如第二導電膜)之間，且橫向間距GD2可定義為介於第一接墊側壁 506A之上部之任意處(除了第一接墊側壁506A之頂部之外的任意處)與階梯層603之間。在一實施例中，橫向間距GD2(例如第一橫向間距)可定義為介於第一接墊側壁506A之上部與階梯層603(例如第二階梯層)之導電膜503(例如第二導電膜)之間。在一實施例中，橫向間距GD2(例如第一橫向間距)沿著遠離階梯層602(例如第一階梯層)的方向逐漸變小。橫向間距GD1可小於橫向間距GD2。橫向間距GD1可為介於第一接墊側壁506A與階梯層603(例如第二階梯層)之間的多個橫向間距中的最小橫向間距。
橫向間距GD4可定義為介於第一接墊側壁506A之底部與階梯層603(例如第二階梯層)的絕緣膜105之間，且橫向間距GD3可定義為介於第一接墊側壁506A之下部之任意處(除了第一接墊側壁506A之底部之外的任意處)與階梯層603之間。在一實施例中，橫向間距GD3(例如第二橫向間距)可定義為介於第一接墊側壁506A之下部與階梯層603(例如第二階梯層)的絕緣膜105之間。橫向間距可以是沿著正交於垂直方向之水平方向的間距。
在一實施例中，第一接墊側壁506A包含直側壁部506A2，位於凹陷側壁部506A1下方且位於第一接墊側壁506A之下半部，橫向間距GD3可相等於橫向間距GD4。
著陸接墊相對於階梯層之關係可以此類推。例如，設置於階梯層603(例如第一階梯層)之導電膜503(例如第一導電膜)上的 著陸接墊507具有第一接墊側壁507A，第一接墊側壁507A面朝階梯層603上的階梯層604(例如第二階梯層)。
請參照第6圖，半導體結構10可更包含形成於介電結構405中且分別形成於著陸接墊505、506、507和508上的接觸結構605、606、607和608。接觸結構605-608可包含導電材料，以提供電連接。例如，接觸結構605電性連接於著陸接墊505與導電膜501。在此實施例中，著陸接墊505、506和507之高度可分別小於階梯層602、603和604之高度。例如，著陸接墊506之高度H1小於階梯層603(例如第二階梯層)之高度H2。
第7圖係繪示根據本發明之一實施例之半導體結構20的示意圖。半導體結構20和半導體結構10之差異在於著陸接墊701、702、703和704之形狀及/或高度。在此實施例中，著陸接墊701、702和703之高度分別大於階梯層602、603和604之高度。例如，著陸接墊703之高度H3大於階梯層604(例如第二階梯層)之高度H4。但本發明不限於此。在另一實施例中，如第8圖所示，半導體結構30之著陸接墊801、802、803和804的形狀及/或高度和第7圖所示之著陸接墊701、702、703和704不同。在第8圖中，著陸接墊801、802和803之高度可分別相等於階梯層602、603和604之高度。例如，著陸接墊803之高度H5相等於階梯層604(例如第二階梯層)之高度H6。在一實施例中，著陸接墊之上表面可和階梯層之上表面在相同水平面上；例如，著陸接墊802之上表面S1可和階梯層603(例如第二階梯層)之上表面S2在相同水平面上。
請再次參照第7圖，著陸接墊702具有第一接墊側壁702A，第一接墊側壁702A包含面朝階梯層603(例如第二階梯層)之凹陷側壁部702A2。第一接墊側壁702A可更包含面朝階梯層603(例如第二階梯層)且位於凹陷側壁部702A2上方之直側壁部702A1。
本發明提供包含著陸接墊之半導體結構以實質增加著陸區域中的導電膜厚度。透過設置著陸接墊，可良好的控制用以形成接觸結構之蝕刻處理，因此可避免過蝕刻問題，且亦可提升良率。
應注意的是，如上所述之圖式、結構和步驟，是用以敘述本發明之部分實施例或應用例，本發明並不限制於上述結構和步驟之範圍與應用態樣。其他不同結構態樣之實施例，例如不同內部組件的已知構件都可應用，其示例之結構和步驟可根據實際應用之需求而調整。因此圖式之結構僅用以舉例說明之，而非用以限制本發明。通常知識者當知，應用本發明之相關結構和步驟過程，例如半導體結構中的相關元件和層的排列方式或構型，或製造步驟細節等，都可能依實際應用樣態所需而可能有相應的調整和變化。
綜上所述，雖然本發明已以實施例揭露如上，然而其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍前提下，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:半導體結構
101,103,105,107:絕緣膜
109:氧化物膜
405:介電結構
501,502,503,504:導電膜
505,506,507,508:著陸接墊
600:階梯結構
601,602,603,604:階梯層
605,606,607,608:接觸結構
H1,H2:高度

Claims (9)

  1. 一種半導體結構，包含：一階梯結構，包含一第一階梯層與在該第一階梯層上的一第二階梯層，其中該第一階梯層包含一第一導電膜；以及一著陸接墊，設置於該第一導電膜上，其中該著陸接墊具有面朝該第二階梯層之一第一接墊側壁和相對於該第一接墊側壁之一第二接墊側壁，介於該第一接墊側壁之一上部與該第二階梯層之間的一第一橫向間距小於介於該第一接墊側壁之一下部與該第二階梯層之間的一第二橫向間距；該第二接墊側壁包含一傾斜側壁部。
  2. 如請求項1所述之半導體結構，其中該第二階梯層包含一絕緣膜與在該絕緣膜上的一第二導電膜，該第一橫向間距介於該第一接墊側壁之該上部與該第二導電膜之間，該第二橫向間距介於該第一接墊側壁之該下部與該絕緣膜之間。
  3. 如請求項1所述之半導體結構，其中該第一橫向間距沿著遠離該第一階梯層的一方向逐漸變小。
  4. 如請求項1所述之半導體結構，其中該著陸接墊之一高度大於或小於該第二階梯層之一高度。
  5. 如請求項1所述之半導體結構，其中該著陸接墊之一高度等於該第二階梯層之一高度。
  6. 一種半導體結構，包含： 一階梯結構，包含一第一階梯層與在該第一階梯層上的一第二階梯層，其中該第一階梯層包含一第一導電膜；以及一著陸接墊，設置於該第一導電膜上，其中該著陸接墊具有一第一接墊側壁和相對於該第一接墊側壁之一第二接墊側壁，該第一接墊側壁包含面朝該第二階梯層之一凹陷側壁部，該第二接墊側壁包含一傾斜側壁部。
  7. 如請求項6所述之半導體結構，其中該著陸接墊具有一內角在該第二接墊側壁與該著陸接墊之一底表面之間，該內角係為一銳角。
  8. 一種半導體結構，包含：一階梯結構，包含一階梯層，其中該階梯層包含一絕緣膜與在該絕緣膜上的一導電膜，該絕緣膜與該導電膜具有一共平面階梯側壁；以及一著陸接墊，設置於該導電膜上，其中該著陸接墊包含一底表面和背對該階梯結構之一接墊側壁，該底表面延伸超過該共平面階梯側壁，該接墊側壁包含由上往下向外傾斜的一傾斜側壁部。
  9. 如請求項8所述之半導體結構，其中該共平面階梯側壁係為垂直的。
TW110111269A 2021-03-16 2021-03-29 半導體結構 TWI750071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/249,837 2021-03-16
US17/249,837 US11688688B2 (en) 2021-03-16 2021-03-16 Memory device including a landing pad with increased thickness of a conductive film in the landing area

Publications (2)

Publication Number Publication Date
TWI750071B true TWI750071B (zh) 2021-12-11
TW202238900A TW202238900A (zh) 2022-10-01

Family

ID=80681345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111269A TWI750071B (zh) 2021-03-16 2021-03-29 半導體結構

Country Status (3)

Country Link
US (1) US11688688B2 (zh)
CN (1) CN115084090A (zh)
TW (1) TWI750071B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201907490A (zh) * 2017-04-26 2019-02-16 荷蘭商Ａｓｍ知識產權私人控股有限公司 基底處理方法與應用其所製造的半導體裝置
US20200286916A1 (en) * 2019-02-12 2020-09-10 Sandisk Technologies Llc Three-dimensional memory device including locally thickened electrically conductive layers and methods of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104817A (ko) 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102094470B1 (ko) * 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20180019807A (ko) * 2016-08-16 2018-02-27 삼성전자주식회사 반도체 소자
US9941153B1 (en) 2016-12-22 2018-04-10 Macronix International Co., Ltd. Pad structure and manufacturing method thereof
CN108231731B (zh) * 2016-12-22 2020-10-09 旺宏电子股份有限公司 接垫结构及其制造方法
CN107644876B (zh) * 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
US10580783B2 (en) * 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
KR102541001B1 (ko) * 2018-09-28 2023-06-07 삼성전자주식회사 수직형 메모리 장치
US10985169B2 (en) * 2019-03-04 2021-04-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201907490A (zh) * 2017-04-26 2019-02-16 荷蘭商Ａｓｍ知識產權私人控股有限公司 基底處理方法與應用其所製造的半導體裝置
US20200286916A1 (en) * 2019-02-12 2020-09-10 Sandisk Technologies Llc Three-dimensional memory device including locally thickened electrically conductive layers and methods of manufacturing the same

Also Published As

Publication number Publication date
US11688688B2 (en) 2023-06-27
US20220302029A1 (en) 2022-09-22
CN115084090A (zh) 2022-09-20
TW202238900A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US11183421B2 (en) Interconnection structure of metal lines, method of fabricating the same and semiconductor device
TW201727874A (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
TW201909387A (zh) 動態隨機存取記憶體及其製造方法
US10593596B2 (en) Semiconductor device, method of fabricating the same, and patterning method
US10910382B2 (en) Method for fabricating semiconductor device
JP2008205180A (ja) 半導体装置及びその製造方法
KR20210085699A (ko) 단차부를 가진 스토리지 노드 전극을 포함하는 반도체 소자 및 이의 제조 방법
JP2020010031A (ja) 半導体メモリ素子
TW202125701A (zh) 積體電路、半導體結構及形成溝槽電容器的方法
KR102224847B1 (ko) 반도체 소자의 제조방법
KR20140074655A (ko) 반도체 장치의 캐패시터 제조 방법
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
TWI755766B (zh) 半導體元件及其形成方法
TWI750071B (zh) 半導體結構
US20210082844A1 (en) Integrated circuit device and method of manufacturing the same
CN111180315A (zh) 形成半导体器件的方法
US20230009279A1 (en) Semiconductor device with capacitor and method for forming the same
TWI769053B (zh) 積體晶片及其形成方法
US20210359083A1 (en) Semiconductor device and method for forming the same
US20230282511A1 (en) Semiconductor structure
TW202105680A (zh) 三維記憶體元件及其製造方法
US20240071906A1 (en) Semiconductor structure and manufacturing method thereof
TWI713154B (zh) 記憶體裝置
KR20130082374A (ko) 반도체 소자의 제조 방법
TWI834217B (zh) 半導體結構及其形成方法