TWI746120B - 記憶體裝置以及操作其的方法 - Google Patents

記憶體裝置以及操作其的方法 Download PDF

Info

Publication number
TWI746120B
TWI746120B TW109128254A TW109128254A TWI746120B TW I746120 B TWI746120 B TW I746120B TW 109128254 A TW109128254 A TW 109128254A TW 109128254 A TW109128254 A TW 109128254A TW I746120 B TWI746120 B TW I746120B
Authority
TW
Taiwan
Prior art keywords
memory cell
bias
memory
gate electrodes
gate
Prior art date
Application number
TW109128254A
Other languages
English (en)
Other versions
TW202147307A (zh
Inventor
曹斯鈞
洪照俊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI746120B publication Critical patent/TWI746120B/zh
Publication of TW202147307A publication Critical patent/TW202147307A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中所公開內容涉及一種記憶體裝置以及操作其的方法。記憶體裝置包含記憶體單元和將偏壓電壓提供到記憶體單元的偏壓電源電路。在一個方面中，偏壓電源電路包含耦合到記憶體單元的偏壓記憶體單元，其中偏壓記憶體單元與記憶體單元可具有相同半導體導電性類型。記憶體單元可包含至少兩個閘極電極，且偏壓記憶體單元可包含至少兩個閘極電極。在一個配置中，偏壓記憶體單元包含耦合到偏壓記憶體單元的至少兩個閘極電極中的一個的汲極電極。在此配置中，可通過調節或控制提供到偏壓記憶體單元的汲極電極的電流來控制提供到記憶體單元的偏壓電壓。

Description

記憶體裝置以及操作其的方法
在本發明的實施例中闡述的技術大體來說涉及記憶體裝置，且更具體來說，涉及記憶體裝置以及操作其的方法。
如電腦、便攜式裝置、智能手機、物聯網(internet of thing，IoT)裝置等電子裝置的發展已促使對記憶體裝置的需求增加。一般來說，記憶體裝置可以是揮發性記憶體裝置和非揮發性記憶體裝置。揮發性記憶體裝置在提供電力時可儲存數據，但一旦切斷電力就可能失去所儲存的數據。不同於揮發性記憶體裝置，非揮發性記憶體裝置即使在切斷電力之後仍可以保留數據，但可能比揮發性記憶體裝置更慢。
本發明實施例提供一種記憶體裝置，包括：記憶體單元，包含至少兩個閘極電極；以及偏壓電源電路，用以將偏壓電壓提供到所述記憶體單元的所述至少兩個閘極電極中的一個，其中所述偏壓電源電路包含偏壓記憶體單元，所述偏壓記憶體單元包含至少兩個閘極電極和汲極電極，其中所述偏壓記憶體單元的所述 至少兩個閘極電極中的一個與所述偏壓記憶體單元的所述汲極電極彼此耦合，其中所述記憶體單元與所述偏壓記憶體單元具有相同半導體導電性類型。
本發明實施例提供一種操作記憶體裝置的方法，包括：在第一時間段期間，將偏壓記憶體單元的至少兩個閘極電極中的一個處的偏壓電壓提供到記憶體單元的至少兩個閘極電極中的一個，其中所述偏壓記憶體單元的汲極電極耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，其中所述偏壓記憶體單元和所述記憶體單元具有相同半導體導電性類型；以及在第二時間段期間使所述記憶體單元的所述至少兩個閘極電極中的所述一個放電。
本發明實施例提供一種記憶體裝置，記憶體單元，包含第一閘極電極和第二閘極電極；以及偏壓電源電路，耦合到所述記憶體單元，所述偏壓電源電路包含：偏壓記憶體單元，具有第一閘極電極、第二閘極電極以及汲極電極，其中所述偏壓記憶體單元的所述汲極電極耦合到所述偏壓記憶體單元的所述第一閘極電極，以及第一開關，用以在所述偏壓記憶體單元的所述第一閘極電極與所述記憶體單元的所述第一閘極電極之間電耦合或電解耦。
100、910:記憶體裝置
105、940:記憶體控制器
110:定時控制器
112:位元線控制器
114:閘極線控制器
120、945:記憶體陣列
125、625:儲存電路
150:偏壓控制器
155:數位類比轉換器
200、300、400、500、600、700、BSC0、BSC1、BSCJ:偏壓電源電路
210:溫度係數調節電流源
250:類比偏壓產生器
420:緩衝器電路
620:放大器
800:方法
810、820、830、840、850、860:操作
900:計算系統
905:主機裝置
915:輸入裝置
920:輸出裝置
925A、925B、925C:介面
930A、930N:中央處理單元核心
935:標準單元應用程式
BL、BL0、BL1、BL2、BLK:位元線
CG:控制閘極電極
CL:控制線
EG:擦除閘極電極
GL、GL0、GL1、GL2、GLJ:閘極線
M0:偏壓記憶體單元
M1、M2、MK:記憶體單元
MC:共源共閘電晶體
S1、S2、S3、S4、S11、S12、S1K、S31、S32、S3K:開關
SG:分離閘極電極
WL、WL1、WL2、WLK:字線
在結合附圖閱讀時，根據以下詳細描述最好地理解本公開的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清楚起見，可以任意增大或減小各種 特徵的尺寸。
圖1為根據一個實施例的記憶體裝置的圖。
圖2是根據一個實施例的偏壓電源電路和儲存電路的圖。
圖3是根據一個實施例的偏壓電源電路和多個記憶體單元的圖。
圖4是根據一個實施例的包含緩衝器電路的偏壓電源電路的圖。
圖5是根據一個實施例的控制記憶體單元的多個閘極電極的偏壓電源電路的圖。
圖6是根據一個實施例的包含放大器電路以控制記憶體單元的共源共閘電晶體的偏壓電源電路的圖。
圖7是根據一個實施例的控制記憶體單元的控制閘極的偏壓電源電路的圖。
圖8是根據一些實施例的通過偏壓記憶體單元來配置記憶體單元的流程圖。
圖9是根據一些實施例的計算系統的實例方塊圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和佈置的特定實例來簡化本公開內容。當然，這些特定實例只是實例且並不意圖是限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一 特徵與第二特徵可以不直接接觸的實施例。另外，本公開可在各種實例中重複附圖標號和/或字母。此重複是出於簡化和清楚的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，本文中可使用如“在......之下”、“在......下方”、“下部”、“在......上方”、“上部”以及類似物的空間相對術語，以描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了圖中所描繪的定向以外，空間相對術語意圖涵蓋裝置在使用或操作中的不同定向。設備可以按其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞因此可以同樣地進行解釋。
根據一些實施例，記憶體裝置包含記憶體單元和將偏壓電壓提供到記憶體單元的偏壓電源電路。在一個方面中，偏壓電源電路包含耦合到記憶體單元的偏壓記憶體單元。在一些實施例中，偏壓記憶體單元與記憶體單元具有相同半導體導電性類型。記憶體單元可包含至少兩個閘極電極，且偏壓記憶體單元可包含耦合到至少兩個閘極電極中的對應閘極電極的至少兩個閘極電極。在一個配置中，偏壓記憶體單元包含耦合到偏壓記憶體單元的至少兩個閘極電極中的一個的汲極電極。在此配置中，偏壓記憶體單元可根據提供到偏壓記憶體單元的汲極電極的電流產生偏壓電壓。根據偏壓電壓，可控制或調整通過記憶體單元的電流以確保記憶體單元的穩定操作(例如讀取、寫入或重置)。
在一些實施例中，偏壓記憶體單元可將偏壓電壓提供到多個記憶體單元。在一個方面中，偏壓電源電路包含將偏壓電壓選擇性提供到記憶體單元的開關。舉例來說，偏壓電源電路包含 耦合在偏壓記憶體單元的至少兩個閘極電極中的一個與記憶體單元的至少兩個閘極電極中的一個之間的第一開關。偏壓電源電路還可包含耦合在偏壓記憶體單元的至少兩個閘極電極中的一個與另一記憶體單元的至少兩個閘極電極中的一個之間的第二開關。通過所述開關，可將偏壓電壓選擇性提供到記憶體單元以執行記憶體單元的各種操作(例如讀取、寫入或重置)。
有利地，偏壓電源電路可按面積優化方式控制通過記憶體單元的電流。在一個實施方案中，可通過採用串聯耦合到記憶體單元的感測放大器和共源共閘電晶體來控制提供到記憶體單元的電流。舉例來說，感測放大器可感測記憶體單元的汲極電極(或共源共閘電晶體的源極電極)處的電壓，且根據所感測電壓來調整共源共閘電晶體的閘極電極處的電壓。然而，針對每一記憶體單元實施對應共源共閘電晶體和對應感測放大器可消耗較大面積。通過採用具有相同記憶體單元類型的偏壓記憶體單元且通過如本文中所公開的記憶體單元的偏壓記憶體單元產生偏壓電壓，可省略記憶體單元的共源共閘電晶體和感測放大器以實現面積效率。
圖1是根據一個實施例的記憶體裝置100的圖。在一些實施例中，將記憶體裝置100實施為積體電路。在一些實施例中，記憶體裝置100包含記憶體控制器105和記憶體陣列120。記憶體陣列120可包含以二維陣列或三維陣列佈置的多個記憶體單元或儲存電路125。每一儲存電路可耦合到對應閘極線GL和對應位元線BL。每一閘極線可包含任何導電材料。記憶體控制器105可根據通過閘極線GL和位元線BL的電信號將數據寫入到記憶體陣列 120或從記憶體陣列120讀取數據。在其它實施例中，相較於圖1中所繪示，記憶體裝置100包含更多、更少或不同的組件。
記憶體陣列120是儲存數據的硬體組件。在一個方面中，將記憶體陣列120實施為半導體記憶體裝置。記憶體陣列120包含多個記憶體單元或儲存電路125。在一些實施例中，記憶體陣列120包含各自在第一方向(例如X方向)上延伸的閘極線GL0、閘極線GL1......閘極線GLJ以及各自在第二方向(例如Y方向)上延伸的位元線BL0、位元線BL1......位元線BLK。閘極線GL和位元線BL可以是導電金屬或導電軌道。在一個方面中，每一儲存電路125耦合到對應閘極線GL和對應位元線BL，且可根據通過對應閘極線GL和對應位元線BL的電壓或電流來操作。在一個方面中，每一儲存電路125包含具有至少兩個閘極電極的快閃記憶體單元。在一些實施例中，記憶體陣列120包含額外線(例如選擇線、參考線、參考控制線、電力軌等)。
記憶體控制器105是控制記憶體陣列120的操作的硬體組件。在一些實施例中，記憶體陣列120包含位元線控制器112、閘極線控制器114以及定時控制器110。在一個配置中，閘極線控制器114是提供通過記憶體陣列120的一或多根閘極線GL的電壓或電流的電路，且位元線控制器112是提供或感測通過記憶體陣列120的一或多根位元線BL的電壓或電流的電路。在一個配置中，定時控制器110是提供控制信號或時鐘信號以使位元線控制器112和閘極線控制器114的操作同步的電路。位元線控制器112可耦合到記憶體陣列120的位元線BL，且閘極線控制器114可耦合到記憶體陣列120的閘極線GL。在一個實例中，為將數據寫入 到儲存電路125，閘極線控制器114通過耦合到儲存電路125的閘極線GL將電壓或電流提供到儲存電路125，且通過耦合到儲存電路125的位元線BL來施加對應於待儲存到儲存電路125的數據的電壓或電流。在一個實例中，為從儲存電路125讀取數據，閘極線控制器114通過耦合到儲存電路125的閘極線GL將電壓或電流提供到儲存電路125，且通過耦合到儲存電路125的位元線BL來感測對應於由儲存電路125所儲存的數據的電壓或電流。在一些實施例中，相較於圖1中所繪示，記憶體控制器105包含更多、更少或不同的組件。
閘極線控制器114是將偏壓電壓提供到儲存電路125的硬體組件。在一些實施例中，閘極線控制器114包含偏壓電源電路BSC0、偏壓電源電路BSC1......偏壓電源電路BSCJ以及偏壓控制器150。偏壓電源電路BSC中的每一個可配置成根據來自偏壓控制器150的一或多個控制信號將偏壓電壓提供到一組對應儲存電路125。在一個實例中，每一偏壓電源電路BSC通過一或多根閘極線耦合到一組儲存電路125。舉例來說，偏壓電源電路BSC0耦合到64或128數量個儲存電路125。在一些實施例中，每一儲存電路125包含至少兩個閘極電極，且每一閘極線GL包含多根閘極線，偏壓電源電路BSC可通過所述多個閘極線電耦合到儲存電路125。舉例來說，閘極線GL0包含三根閘極線(例如字線、控制閘極線以及擦除閘極線)，偏壓電源電路BSC0可通過所述三根閘極線根據來自偏壓控制器150的控制信號對儲存電路125執行操作。在一些實施例中，偏壓控制器150包含用於配置偏壓電源電路BSC的操作的數位類比轉換器(digital to analog converter， DAC)155。舉例來說，DAC 155可針對偏壓電源電路BSC的每一開關(例如開關S1、開關S2、開關S3、開關S4、開關S11......開關S1K、開關S31......開關S3K)產生對應於開關的目標狀態的類比電壓作為控制信號，且將控制信號提供到開關以執行本文中所公開的各種操作。下文參照圖2到圖9提供對偏壓電源電路BSC和儲存電路125的配置和操作的詳細描述。
圖2是根據一個實施例的偏壓電源電路200和儲存電路125的圖。偏壓電源電路200可以是圖1的偏壓電源電路BSC。在一些實施例中，偏壓電源電路200產生偏壓電壓且將偏壓電壓提供到儲存電路125。偏壓電源電路200可將偏壓電壓提供到其它儲存電路125。
儲存電路125是根據來自偏壓電源電路200的偏壓電壓儲存數據和/或輸出所儲存數據的電路組件。在一些實施例中，儲存電路125包含記憶體單元M1。記憶體單元M1可以是快閃記憶體單元，所述快閃記憶體單元具有耦合到偏壓電源電路200的至少兩個閘極電極、耦合到位元線BL的汲極電極以及耦合到用於提供電源電壓(例如電源電壓GND或電源電壓VSS)的電力軌或感測線的源極電極。在一個實例中，記憶體單元M1包含耦合到偏壓電源電路200的分離閘極電極SG、控制閘極電極CG以及擦除閘極電極EG。為了對記憶體單元M1執行操作，可將各種電壓施加到閘極電極。在一個方面中，對記憶體單元M1的操作可根據施加到分離閘極電極SG的偏壓電壓和記憶體單元M1的閾值電壓來執行，其中記憶體單元M1的閾值電壓可根據控制閘極電極CG處的電壓與記憶體單元M1的擦除閘極電極EG處的電壓之間的差來確 定。舉例來說，為了儲存數據，可分別將1伏、8伏以及4伏施加到閘極電極SG、閘極電極CG、閘極電極EG。舉例來說，為了讀取數據，可分別將1.1伏、0.8伏以及0伏施加到閘極電極SG、閘極電極CG、閘極電極EG。另舉例來說，為了擦除數據，可分別將0伏、0伏以及8伏施加到閘極電極SG、閘極電極CG、閘極電極EG。
偏壓電源電路200是將偏壓電壓提供到記憶體單元M1的電路組件。在一些實施例中，偏壓電源電路200包含溫度係數調節電流源210、偏壓記憶體單元M0以及類比偏壓產生器250。在一些實施例中，將溫度係數調節電流源210、類比偏壓產生器250或兩者實施為與偏壓電源電路200分離的組件。在這些實施例中，閘極線控制器114可包含在多個偏壓電源電路BSC當中共享的一或多個溫度係數調節電流源210和/或一或多個類比偏壓產生器250。
在一個方面中，偏壓記憶體單元M0具有相同記憶體單元M1類型，以使得偏壓記憶體單元M0和記憶體單元M1具有相同或類似特性。在一個配置中，偏壓記憶體單元M0包含耦合到記憶體單元M1的相應閘極電極(例如閘極電極SG、閘極電極CG、閘極電極EG)的閘極電極(例如閘極電極SG、閘極電極CG、閘極電極EG)。在一些實施例中，偏壓記憶體單元M0的分離閘極電極SG通過開關S1和字線WL耦合到記憶體單元M1的分離閘極電極SG。在一些實施例中，偏壓記憶體單元M0的控制閘極電極CG在其與記憶體單元M1的控制閘極電極CG之間沒有任何有源組件(例如開關)的情況下通過控制線CL直接耦合到記憶體單 元M1的控制閘極電極CG，且偏壓記憶體單元M0的擦除閘極電極EG在其與記憶體單元M1的擦除閘極電極EG之間沒有任何有源組件(例如開關)的情況下通過擦除線EL直接耦合到記憶體單元M1的擦除閘極電極EG。偏壓記憶體單元M0更包含耦合到提供電源電壓(例如電源電壓GND或電源電壓VSS)的電力軌的源極電極以及耦合到i)溫度係數調節電流源210和ii)偏壓記憶體單元M0的分離閘極電極SG的汲極電極。溫度係數調節電流源210可以是帶隙電路或在一定溫度範圍(例如-40℃到150℃)內提供受控或受調節電流的任何電路。類比偏壓產生器250可以是將類比電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極CG、閘極電極EG以用於執行如上文所描述的各種操作(例如讀取、寫入、擦除數據)的電路。在此配置中，根據由溫度係數調節電流源210供應的電流，可在分離閘極電極SG處產生在所述溫度範圍內受控或受調節的偏壓電壓。由偏壓記憶體單元M0產生的偏壓電壓可提供到記憶體單元M1，且促使對應於偏壓電壓的電流流過記憶體單元M1，藉此允許記憶體單元M1在一定溫度範圍(例如-40℃到150℃)內的可靠操作。
在一些實施例中，偏壓電源電路200更包含開關S1、開關S2、開關S3以將偏壓電壓選擇性提供到記憶體單元M1，且執行記憶體單元M1的操作。可根據來自偏壓控制器150的控制信號來控制開關S1、開關S2、開關S3。可將開關S1、開關S2、開關S3實施為電晶體(例如金屬氧化物半導體場效應電晶體或任何類型的電晶體)。在一些實施例中，相較於圖2中所繪示，偏壓電源電路200包含額外或更少的開關。在一些實施例中，開關S1、 開關S2、開關S3可按與圖2中所繪示不同的配置來佈置。
在一個配置中，開關S1安置在偏壓記憶體單元M0的分離閘極電極SG與記憶體單元M1的分離閘極電極SG之間。在此配置中，可啟用開關S1以將偏壓記憶體單元M0的分離閘極電極SG電耦合到記憶體單元M1的分離閘極電極SG，從而將來自偏壓記憶體單元M0的偏壓電壓提供到記憶體單元M1。舉例來說，可禁用開關S1以將偏壓記憶體單元M0的分離閘極電極SG與記憶體單元M1的分離閘極電極SG電解耦，從而將記憶體單元M1與偏壓記憶體單元M0電隔離。
在一個配置中，開關S2安置在偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的分離閘極電極SG之間。在此配置中，可啟用開關S2以將偏壓記憶體單元M0的汲極電極電耦合到偏壓記憶體單元M0的分離閘極電極SG，以使得偏壓記憶體單元M0可在偏壓記憶體單元M0的分離閘極電極SG處產生偏壓電壓。舉例來說，可禁用開關S2以將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的分離閘極電極SG電解耦，從而將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的分離閘極電極SG電隔離。
在一個配置中，開關S3安置在記憶體單元M1的分離閘極電極SG與用於提供電源電壓(例如電源電壓GND或電源電壓VSS)的電力軌之間。在此配置中，可啟用開關S3以將記憶體單元M1的分離閘極電極SG電耦合到電力軌，從而使記憶體單元M1的分離閘極電極SG放電。舉例來說，可通過響應於禁用開關S1而啟用開關S3將記憶體單元M1的分離閘極電極SG處的電壓 設定成電力軌的電源電壓。舉例來說，可響應於啟用開關S1而禁用開關S3以將記憶體單元M1的分離閘極電極SG與電力軌電解耦，從而將記憶體單元M1的分離閘極電極SG與電力軌電隔離。
在一種方法中，偏壓控制器150啟用開關S2以使得偏壓記憶體單元M0可按二極體連接配置來佈置，且促使偏壓記憶體單元M0根據來自溫度係數調節電流源210的電流產生偏壓電壓。在第一時間段期間，當啟用開關S2時，偏壓控制器150可啟用開關S1且禁用開關S3以將偏壓電壓提供到記憶體單元M1。根據所施加的偏壓電壓，可執行記憶體單元M1的各種操作(例如讀取、寫入或重置)。在第二時間段期間，當啟用開關S2時，偏壓控制器150可禁用開關S1且啟用開關S3以使記憶體單元M1的分離閘極電極SG放電。在第二時間段之後，偏壓控制器150可禁用開關S2，以使得記憶體單元M0的分離閘極電極SG處的電壓不再受來自溫度係數調節電流源210的電流控制或影響。在禁用開關S2之後，可通過啟用開關S1和開關S3使偏壓記憶體單元M0的分離閘極電極SG放電。
有利地，採用偏壓記憶體單元M0的偏壓電源電路200允許按面積效率方式來實施記憶體裝置100。在一個實施方案中，可通過採用串聯耦合到記憶體單元M1的感測放大器和共源共閘電晶體來控制提供到記憶體單元M1的電流。舉例來說，感測放大器可感測記憶體單元M1的汲極電極(或共源共閘電晶體的源極電極)處的電壓，且根據所感測電壓來調整共源共閘電晶體的閘極電極處的電壓。然而，實施共源共閘電晶體和感測放大器可能消耗較大面積。在本文中所公開的一或多個實施例中，可根據通過 具有記憶體單元M1的類似特性的偏壓記憶體單元M0的電流來控制或調整通過記憶體單元M1的電流，以確保記憶體單元M1的穩定操作(例如讀取、寫入或重置)。利用通過偏壓記憶體單元M0來控制通過記憶體單元M1的電流，可省略記憶體單元M1的共源共閘電晶體和感測放大器以實現面積效率。
在一個方面中，採用與記憶體單元M1具有相同半導體導電性類型或具有相同電晶體類型的記憶體單元M0的偏壓電源電路200允許在製程、電壓、溫度(process,voltage,temperature，PVT)變化內減小通過位元線BL的電流的變化。舉例來說，當對記憶體單元M0、記憶體單元M1實施不同類型的半導體裝置時，由於製程和電壓變化的在低溫(例如-40℃)下的電流變化可以是500%。同時，當對如本文中所公開的記憶體單元M0、記憶體單元M1實施相同類型的半導體裝置時，可將由於製程和電壓變化的在低溫(例如-40℃)下的電流變化減小到40%。另舉例來說，當對記憶體單元M0、記憶體單元M1實施不同類型的半導體裝置時，由於製程和電壓變化的在高溫(例如150℃)下的電流變化可以是500%。同時，當對如本文中所公開的記憶體單元M0、記憶體單元M1實施相同類型的半導體裝置時，可將由於製程和電壓變化的在高溫(例如150℃)下的電流變化減小到35%。
圖3是根據一個實施例的偏壓電源電路300和多個記憶體單元M1、記憶體單元M2......記憶體單元MK的圖。偏壓電源電路300可以是圖1的偏壓電源電路BSC，且記憶體單元M1、記憶體單元M2......記憶體單元MK可以是圖1中的儲存電路125的記憶體單元。除了偏壓電源電路300包含通過對應字線WL1、字 線WL2......字線WLK連接到記憶體單元M1、記憶體單元M2......記憶體單元MK的多個開關S11、開關S12......開關S1K以及開關S31、開關S32...開關S3K以外，偏壓電源電路300類似於圖2的偏壓電源電路200。可將開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K實施為電晶體(例如金屬氧化物半導體場效應電晶體或任何類型的電晶體)。偏壓電源電路300可包含或耦合到類比偏壓產生器250，所述類比偏壓產生器250將各種電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極CG、閘極電極EG。在一個方面中，一對開關S1X與開關S3X通過對應字線WLX按與圖1的開關S1、開關S3以及記憶體單元M1類似的方式連接到對應記憶體單元MX。在一個配置中，開關S11、開關S12......開關S1K中的每一個通過對應字線WL耦合在偏壓記憶體單元M0的分離閘極電極SG與對應記憶體單元的對應分離閘極電極SG之間。
在一種方法中，偏壓控制器150可產生控制信號以選擇性啟用或禁用開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K，從而將偏壓記憶體單元M0的分離閘極電極SG處的偏壓電壓提供到所選記憶體單元的分離閘極電極SG。舉例來說，偏壓控制器150可啟用開關S11以將偏壓記憶體單元M0的分離閘極電極SG電耦合到記憶體單元M1的分離閘極電極SG，且禁用開關S31以將記憶體單元M1的分離閘極電極SG與電力軌電解耦，以使得可將偏壓電壓提供到記憶體單元M1的分離閘極電極SG。在一些實施例中，偏壓控制器150可配置開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K以將 偏壓記憶體單元M0的分離閘極電極SG處的偏壓電壓依序或同時提供到記憶體單元M1、記憶體單元M2......記憶體單元MK中的兩個或多於兩個的分離閘極電極SG。
在一個方法中，偏壓控制器150可產生控制信號以選擇性啟用或禁用開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K，從而使所選記憶體單元的分離閘極電極SG放電。舉例來說，偏壓控制器150可禁用開關S12以將偏壓記憶體單元M0的分離閘極電極SG與記憶體單元M2的分離閘極電極SG電解耦，且啟用開關S32以將記憶體單元M2的分離閘極電極SG電耦合到電力軌，從而將記憶體單元M2的分離閘極電極SG處的電壓設定成電力軌的電源電壓(例如電源電壓VSS或電源電壓GND)。
有利地，偏壓電源電路300允許以減小的面積來實施記憶體裝置100。在一個方面中，單個偏壓記憶體單元M0可由記憶體單元M1、記憶體單元M2......記憶體單元MK通過採用開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K來共享。因此，可減少用於產生偏壓電壓的偏壓記憶體單元的數量以實現面積效率。
圖4是根據一個實施例的包含緩衝器電路420的偏壓電源電路400的圖。偏壓電源電路400可以是圖1的偏壓電源電路BSC。除了偏壓電源電路400包含緩衝器電路420以外，偏壓電源電路400類似於圖2的偏壓電源電路200。偏壓電源電路400可包含或耦合到類比偏壓產生器250，所述類比偏壓產生器250將各種電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極 CG、閘極電極EG。在一個方面中，緩衝器電路420電耦合在開關S1與偏壓記憶體單元M0的分離閘極電極SG之間。在一個方面中，將緩衝器電路420實施為單位增益緩衝器。舉例來說，將緩衝器電路420實施為放大器(或運算放大器(operational amplifier，OPAMP))，所述放大器具有耦合到偏壓記憶體單元M0的分離閘極電極SG的正輸入端口、耦合到開關S1的負輸入端口以及耦合到開關S1的輸出端口。在此配置中，緩衝器電路420的輸出端口處的電壓可追蹤正輸入端口(或偏壓記憶體單元M0的分離閘極電極SG)處的電壓。
有利地，緩衝器電路420可以減小由於開關S1引起的偏壓記憶體單元M0的分離閘極電極SG處的偏壓電壓的降低。在一個方面中，在沒有緩衝器電路420的情況下，來自開關S1的電荷注入可能影響或更改偏壓記憶體單元M0的分離閘極電極SG處的偏壓電壓。通過實施如圖4中所示的緩衝器電路420，由於開關S1引起的電荷注入可能不影響或降低偏壓記憶體單元M0的分離閘極電極SG處的偏壓電壓，因此偏壓電壓可保持穩定。
圖5是根據一個實施例的控制記憶體單元的多個閘極電極的偏壓電源電路500的圖。偏壓電源電路500可以是圖1的偏壓電源電路BSC。除了偏壓電源電路500另外包含以二極體連接配置耦合在偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG之間的開關S4以外，偏壓電源電路500類似於圖2的偏壓電源電路200。在其它實施例中，開關S4可耦合在偏壓記憶體單元M0的另一閘極電極(例如擦除閘極電極EG)之間。偏壓電源電路500可包含或耦合到類比偏壓產生器250，所述 類比偏壓產生器250將各種電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極EG。
通過實施開關S4，可根據來自偏壓控制器150的控制信號來選擇性配置偏壓記憶體單元M0的控制閘極電極CG處的電壓。舉例來說，可啟用開關S4以將偏壓記憶體單元M0的汲極電極電耦合到偏壓記憶體單元M0的控制閘極電極CG，以使得偏壓記憶體單元M0可根據來自溫度係數調節電流源210的電流在偏壓記憶體單元M0的控制閘極電極CG處產生電壓。舉例來說，可禁用開關S4以將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG電解耦，從而將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG電隔離。
圖6是根據一個實施例的控制包含記憶體單元M1的共源共閘電晶體MC的儲存電路625的偏壓電源電路600的圖。可將共源共閘電晶體MC實施為電晶體(例如金屬氧化物半導體場效應電晶體或任何類型的電晶體)。在一些實施例中，偏壓電源電路600可以是圖1的偏壓電源電路BSC。除了偏壓電源電路600另外包含放大器620以外，偏壓電源電路600類似於圖2的偏壓電源電路200。另外，儲存電路625包含串聯耦合到記憶體單元M1的共源共閘電晶體MC。偏壓電源電路600可包含或耦合到類比偏壓產生器250，所述類比偏壓產生器250將各種電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極CG、閘極電極EG。
在一個方面中，放大器620和共源共閘電晶體MC一起操作以提供對通過記憶體單元M1的電流的額外控制。在一個配置中，放大器620包含耦合到溫度係數調節電流源210的正輸入端 口、耦合到共源共閘電晶體MC的源極電極的負輸入端口以及耦合到共源共閘電晶體MC的閘極電極的輸出端口。在此配置中，放大器620可感測偏壓記憶體單元M0的汲極電極處的電壓與記憶體單元M1的汲極電極處的電壓之間的差，且可根據所感測差來調整電晶體MC的閘極電極處的電壓。舉例來說，響應於記憶體單元M1的汲極電極處的電壓低於偏壓記憶體單元M0的汲極電極處的電壓，放大器620可增大共源共閘電晶體MC的閘極電極處的電壓，以使得記憶體單元M1的汲極電極處的電壓可增大。另舉例來說，響應於記憶體單元M1的汲極電極處的電壓高於偏壓記憶體單元M0的汲極電極處的電壓，放大器620可減小共源共閘電晶體MC的閘極電極處的電壓，以使得記憶體單元M1的汲極電極處的電壓可減小。根據記憶體單元M1的汲極電極處的所調整電壓，對應電流可流過電晶體MC和記憶體單元M1。
圖7是根據一個實施例的控制記憶體單元M1的控制閘極的偏壓電源電路700的圖。偏壓電源電路700可以是圖1的偏壓電源電路BSC。除了省略開關S1、開關S2、開關S3且包含開關S4以外，偏壓電源電路700類似於圖2的偏壓電源電路200。偏壓電源電路700可包含或耦合到類比偏壓產生器250，所述類比偏壓產生器250將各種電壓提供到偏壓記憶體單元M0和記憶體單元M1的閘極電極EG。在一個方面中，開關S4以二極體連接配置耦合在偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG之間。在其它實施例中，開關S4可耦合在偏壓記憶體單元M0的另一閘極電極(例如擦除閘極電極EG)與偏壓記憶體單元M0的汲極電極之間。
通過實施開關S4，可根據來自偏壓控制器150的控制信號來選擇性配置偏壓記憶體單元M0的控制閘極電極CG處的電壓。舉例來說，可啟用開關S4以將偏壓記憶體單元M0的汲極電極電耦合到偏壓記憶體單元M0的控制閘極電極CG，以使得偏壓記憶體單元M0可根據來自溫度係數調節電流源210的電流在偏壓記憶體單元M0的控制閘極電極CG處產生電壓。舉例來說，可禁用開關S4以將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG電解耦，從而將偏壓記憶體單元M0的汲極電極與偏壓記憶體單元M0的控制閘極電極CG電隔離。
圖8是根據一些實施例的通過偏壓記憶體單元來配置記憶體單元的方法800的流程圖。方法800可由圖1的記憶體控制器105執行。在一些實施例中，方法800由其它實體執行。在一個方面中，方法800在讀取、寫入和/或重置期間執行。在一些實施例中，相較於圖8中所繪示，方法800包含更多、更少或不同的操作。
在操作810中，記憶體控制器105從多個記憶體單元選擇第一記憶體單元M1。多個記憶體單元可以是耦合到偏壓記憶體單元M0的快閃記憶體單元。在一個方面中，偏壓記憶體單元M0與多個記憶體單元具有相同半導體導電性類型或具有相同電晶體類型，以使得偏壓記憶體單元M0和多個記憶體單元具有相同特性。偏壓記憶體單元M0可呈二極體連接配置。在此配置中，偏壓記憶體單元M0可根據在偏壓記憶體單元M0的汲極電極處注入的電流產生偏壓電壓。舉例來說，偏壓記憶體單元M0可根據從溫度係數調節電流源210注入的電流產生偏壓電壓。多個記憶體單元 中的每一個可通過對應直通開關耦合到偏壓記憶體單元M0。此外，多個記憶體單元中的每一個可通過放電開關耦合到用於提供電源電壓(例如電源電壓VSS或電源電壓GND)的電力軌。
在操作820中，記憶體控制器105在第一時間段期間將偏壓記憶體單元M0的至少兩個閘極電極中的一個處的偏壓電壓提供到所選第一記憶體單元M1的至少兩個閘極電極中的一個。所選第一記憶體單元M1的至少兩個閘極電極中的另一個可以在其與偏壓記憶體單元M0的至少兩個閘極電極中的另一個之間沒有任何有源組件(例如開關)的情況下直接耦合到偏壓記憶體單元M0的至少兩個閘極電極中的另一個。記憶體控制器105可在第一時間段期間將偏壓記憶體單元M0電耦合到所選第一記憶體單元M1。舉例來說，在第一時間段期間，記憶體控制器105啟用偏壓記憶體單元M0的至少兩個閘極電極中的一個與所選第一記憶體單元M1的至少兩個閘極電極中的一個之間的直通開關(例如開關S11)，且禁用所選第一記憶體單元M1的至少兩個閘極電極中的一個與電力軌之間的放電開關(例如開關S31)。
在操作830中，記憶體控制器105在第一時間段期間使第二記憶體單元M2的至少兩個閘極電極中的一個放電。舉例來說，在第一時間段期間，記憶體控制器105禁用偏壓記憶體單元M0的至少兩個閘極電極中的一個與第二記憶體單元M2的至少兩個閘極電極中的一個之間的直通開關(例如開關S12)，且啟用第二記憶體單元M2的至少兩個閘極電極中的一個與電力軌之間的放電開關(例如開關S32)。第二記憶體單元M2的至少兩個閘極電極中的另一個可以在其與偏壓記憶體單元M0的至少兩個閘極 電極中的另一個之間沒有任何有源組件(例如開關)的情況下直接耦合到偏壓記憶體單元M0的至少兩個閘極電極中的另一個。因此，在第一時間段期間，可將偏壓電壓提供到第一記憶體單元M1的閘極電極，但不提供到第二記憶體單元M2的閘極電極。
在操作840中，記憶體控制器105選擇第二記憶體單元M2。記憶體控制器105可取消選擇第一記憶體單元M1。
在操作850中，記憶體控制器105在第二時間段期間將偏壓記憶體單元M0的至少兩個閘極電極中的一個處的偏壓電壓提供到所選第二記憶體單元M2的至少兩個閘極電極中的一個。記憶體控制器105可在第二時間段期間將偏壓記憶體單元M0電耦合到所選第二記憶體單元M2。舉例來說，在第二時間段期間，記憶體控制器105啟用偏壓記憶體單元M0的至少兩個閘極電極中的一個與所選第二記憶體單元M2的至少兩個閘極電極中的一個之間的直通開關(例如開關S12)，且禁用所選第二記憶體單元M2的至少兩個閘極電極中的一個與電力軌之間的放電開關(例如開關S32)。
在操作860中，記憶體控制器105在第二時間段期間使第一記憶體單元M1的至少兩個閘極電極中的一個放電。舉例來說，在第二時間段期間，記憶體控制器105禁用偏壓記憶體單元M0的至少兩個閘極電極中的一個與第一記憶體單元M1的至少兩個閘極電極中的一個之間的直通開關(例如開關S11)，且啟用第一記憶體單元M1的至少兩個閘極電極中的一個與電力軌之間的放電開關(例如開關S31)。因此，在第二時間段間，可將偏壓電壓提供到第二記憶體單元M2的閘極電極，但不提供到第一記憶體 單元M1的閘極電極。
雖然將方法800描述為在不同時間段期間將偏壓電壓依序提供到記憶體單元(例如記憶體單元M1、記憶體單元M2)，但在一些實施例中，可以不同方式將偏壓電壓提供到不同記憶體單元。在一個實例中，可在相同時間段期間將偏壓電壓同時提供到不同記憶體單元(例如記憶體單元M1、記憶體單元M2)。在一個實例中，可在彼此部分交疊的不同時間段期間將偏壓電壓提供到不同記憶體單元(例如記憶體單元M1、記憶體單元M2)。
有利地，通過偏壓記憶體單元M0產生偏壓電壓以及將偏壓電壓選擇性提供到一或多個記憶體單元允許以面積效率方式來實施記憶體裝置。在一個方面中，單個偏壓記憶體單元M0可由記憶體單元M1、記憶體單元M2......記憶體單元MK通過採用開關S11、開關S12......開關S1K以及開關S31、開關S32......開關S3K來共享。因此，可減少用於產生偏壓電壓的偏壓記憶體單元的數量以實現面積效率。
現參考圖9，根據本公開的一些實施例，繪示了計算系統900的實例方塊圖。計算系統900可由電路或積體電路設計的佈局設計者使用。如本文中所使用的“電路”是電子組件的內連線，所述電子組件如電阻器、電晶體、開關、電池、電感器或配置成用於實施所需功能性的其它類型的半導體裝置。計算系統900包含與記憶體裝置910相關聯的主機裝置905。主機裝置905可配置成從一或多個輸入裝置915接收輸入，且將輸出提供到一或多個輸出裝置920。主機裝置905可配置成分別經由適當介面925A、介面925B以及介面925C與記憶體裝置910、輸入裝置915以及輸 出裝置920通訊。可將計算系統900實施於多種計算裝置中，所述計算裝置如電腦(例如桌上型電腦、膝上型電腦、服務器、數據中心等)、平板電腦、個人數位助理、移動裝置、其它手持式或便攜式裝置，或適用於使用主機裝置905來執行示意性設計和/或佈局設計的任何其它計算單元。
輸入裝置915可包含多種輸入技術中的任一種，所述輸入技術如鍵盤、觸控筆、觸摸屏、鼠標、跟蹤球、小鍵盤、麥克風、語音識別、動作識別、遠程控制器、輸入端口、一或多個按鈕、撥號盤、操縱杆以及與主機裝置905相關聯且允許外部源(如用戶(例如電路或佈局設計者))將信息(例如數據)鍵入到主機裝置中並將指令發送到主機裝置的任何其它輸入外圍設備。類似地，輸出裝置920可包含多種輸出技術，所述輸出技術如外部記憶體、打印機、揚聲器、顯示器、麥克風、發光二極體、頭戴式耳機、視頻裝置以及配置成從主機裝置905接收信息(例如數據)的任何其它輸出外圍設備。輸入到主機裝置905中和/或從主機裝置輸出的“數據”可包含多種文本數據、電路數據、信號數據、半導體裝置數據、圖形數據、其組合或適用於使用計算系統900來處理的其它類型的類比和/或數位數據中的任一種。
主機裝置905包含一或多個處理單元/處理器(如中央處理單元(Central Processing Unit，“CPU”))核心930A到中央處理單元核心930N或與所述一或多個處理單元/處理器(如中央處理單元核心930A到中央處理單元核心930N)相關聯。可將CPU核心930A到CPU核心930N實施為專用積體電路(Application Specific Integrated Circuit，“ASIC”)、現場可程式閘陣列(Field Programmable Gate Array，“FPGA”)或任何其它類型的處理單元。CPU核心930A到CPU核心930N中的每一個可配置成執行用於運行主機裝置905的一或多個應用程式的指令。在一些實施例中，可將用以運行一或多個應用程式的指令和數據儲存在記憶體裝置910內。主機裝置905還可配置成在記憶體裝置910內儲存運行一或多個應用程式的結果。因此，主機裝置905可配置成請求記憶體裝置910執行多個操作。舉例來說，主機裝置905可請求記憶體裝置910讀取數據、寫入數據、更新或刪除數據和/或執行管理或其它操作。主機裝置905可配置成運行的一個這類應用程式可以是標準單元應用程式935。標準單元應用程式935可以是可由主機裝置905的用戶使用以使用、形成或修改電路的標準單元的電腦輔助設計或電子設計自動化軟體套件的部分。在一些實施例中，用以執行或運行標準單元應用程式935的指令可儲存在記憶體裝置910內。標準單元應用程式935可由CPU核心930A到CPU核心930N中的一或多個使用與來自記憶體裝置910的標準單元應用程式相關聯的指令來執行。在一個實例中，標準單元應用程式935允許用戶利用記憶體裝置100或記憶體裝置100的部分的預產生示意性和/或佈局設計來輔助積體電路設計。在積體電路的佈局設計完成之後，可根據佈局設計通過製作設施來製作例如包含記憶體裝置100或記憶體裝置100的部分的多個積體電路。
仍參考圖9，記憶體裝置910包含配置成從記憶體陣列945讀取數據或將數據寫入到記憶體陣列945的記憶體控制器940。記憶體陣列945可包含多種揮發性和/或非揮發性記憶體。舉例來說，在一些實施例中，記憶體陣列945可包含NAND快閃記 憶體核心。在其它實施例中，記憶體陣列945可包含NOR快閃記憶體核心、靜態隨機存取記憶體(Static Random Access Memory，SRAM)核心、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)核心、磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)核心、相變記憶體(Phase Change Memory，PCM)核心、電阻性隨機存取記憶體(Resistive Random Access Memory，ReRAM)核心、3D XPoint記憶體核心、鐵電隨機存取記憶體(ferroelectric random-access memory，FeRAM)核心以及適用於在記憶體陣列內使用的其它類型的記憶體核心。記憶體陣列945內的記憶體可單獨且獨立地受記憶體控制器940控制。換句話說，記憶體控制器940可配置成單獨且獨立地與記憶體陣列945內的每一記憶體通訊。通過與記憶體陣列945通訊，記憶體控制器940可配置成響應於從主機裝置905接收到的指令而從記憶體陣列讀取數據或將數據寫入到記憶體陣列。雖然繪示為記憶體裝置910的部分，但在一些實施例中，記憶體控制器940可以是主機裝置905的部分或計算系統900的另一組件的部分，且與記憶體裝置相關聯。可將記憶體控制器940實施為軟體、硬體、韌體或其組合中的邏輯電路以執行本文中所描述的功能。舉例來說，在一些實施例中，記憶體控制器940可配置成在從主機裝置905接收請求時擷取與儲存在記憶體裝置910的記憶體陣列945中的標準單元應用程式935相關聯的指令。
應理解，圖9中僅繪示和描述計算系統900的一些組件。然而，計算系統900可包含其它組件，如各種電池和電源、網路介面、路由器、開關、外部記憶體系統、控制器等。一般來說， 計算系統900可包含在執行本文中所描述的功能時所需要或被視為合乎需要的多種硬體、軟體和/或韌體組件中的任一種。類似地，主機裝置905、輸入裝置915、輸出裝置920以及包含記憶體控制器940和記憶體陣列945的記憶體裝置910可包含在執行本文中所描述的功能時被視為必需或合乎需要的其它硬體、軟體和/或韌體組件。
本說明書的一個方面涉及一種記憶體裝置。在一些實施例中，記憶體裝置包含記憶體單元，所述記憶體單元包含至少兩個閘極電極。在一些實施例中，記憶體裝置包含偏壓電源電路，所述偏壓電源電路用以將偏壓電壓提供到記憶體單元的至少兩個閘極電極中的一個。偏壓電源電路可包含偏壓記憶體單元，所述偏壓記憶體單元包含至少兩個閘極電極和汲極電極，其中偏壓記憶體單元的至少兩個閘極電極中的一個和偏壓記憶體單元的汲極電極可彼此耦合。在一個方面中，記憶體單元與偏壓記憶體單元具有相同半導體導電性類型或具有相同電晶體類型。
在相關實施例中，所述的記憶體裝置更包括：第一開關，用以：在第一時間段期間，將所述記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，以將所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓電壓提供到所述記憶體單元的所述至少兩個閘極電極中的所述一個，以及在第二時間段期間，將所述記憶體單元的所述至少兩個閘極電極中的所述一個與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個電解耦。
在相關實施例中，所述的記憶體裝置更包括：另一記憶體單元，包含至少兩個閘極電極；以及第二開關，用以：在所述第一時間段期間，將所述另一記憶體單元的所述至少兩個閘極電極中的一個電耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，以將所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓電壓提供到所述另一記憶體單元的所述至少兩個閘極電極中的所述一個，以及在所述第二時間段期間，將所述另一記憶體單元的所述至少兩個閘極電極中的所述一個與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個電解耦。
在相關實施例中，所述偏壓電源電路更包含：第二開關，用以響應於所述第一開關將所述記憶體單元的所述至少兩個閘極電極中的所述一個與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個電解耦，而將所述記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到電力軌，以使所述記憶體單元的所述至少兩個閘極電極中的所述一個放電。
在相關實施例中，所述第二開關用以響應於所述第一開關將所述記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，而將所述記憶體單元的所述至少兩個閘極電極中的所述一個與所述電力軌電解耦。
在相關實施例中，所述的記憶體裝置更包括：緩衝器電路，在所述記憶體單元的所述至少兩個閘極電極中的所述一個與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個之間 串聯耦合到所述第一開關，其中所述緩衝器電路用以減少從所述第一開關到所述偏壓記憶體單元的電荷注入。
在相關實施例中，所述的記憶體裝置更包括：溫度係數調節電流源，用以在一定溫度範圍內將調節的電流提供到所述偏壓記憶體單元的所述汲極電極。
在相關實施例中，所述的記憶體裝置更包括：共源共閘電晶體，串聯耦合到所述記憶體單元，其中所述偏壓電源電路更包含耦合到所述記憶體單元、所述偏壓記憶體單元以及所述共源共閘電晶體的放大器電路，其中所述放大器電路將用以根據所述偏壓記憶體單元的所述汲極電極處的偏壓電壓來調整所述記憶體單元的汲極電極處的電壓。
在相關實施例中，基於通過所述偏壓記憶體單元的所述汲極電極的電流來控制通過所述記憶體單元的汲極電極的電流。
在相關實施例中，所述記憶體單元的所述至少兩個閘極電極中的另一個耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的另一個，其中根據所述偏壓記憶體單元的所述至少兩個閘極電極中的所述另一個處的電壓來控制所述記憶體單元的閾值電壓。
在相關實施例中，所述的記憶體裝置更包括：第一開關，用以在所述偏壓記憶體單元的所述汲極電極與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個之間進行電耦合或電解耦；以及第二開關，用以在所述偏壓記憶體單元的所述汲極電極與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述另一個之間進行電耦合或電解耦。
本說明書的一個方面涉及一種操作記憶體裝置的方法。在一些實施例中，方法包含在第一時間段期間將偏壓記憶體單元的至少兩個閘極電極中的一個處的偏壓電壓提供到記憶體單元的至少兩個閘極電極中的一個。偏壓記憶體單元的汲極電極可耦合到偏壓記憶體單元的至少兩個閘極電極中的一個。在一個方面中，偏壓記憶體單元與記憶體單元具有相同半導體導電性類型或具有相同電晶體類型。在一些實施例中，方法包含在第二時間段期間使記憶體單元的至少兩個閘極電極中的一個放電。
在相關實施例中，所述第一時間段期間提供所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓電壓包含：在所述第一時間段期間，啟用第一開關以將所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到所述記憶體單元的所述至少兩個閘極電極中的所述一個。
在相關實施例中，在所述第二時間段期間使所述記憶體單元的所述至少兩個閘極電極中的所述一個放電包含：在所述第二時間段期間，啟用第二開關以將所述記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到提供電源電壓的電力軌。
在相關實施例中，在所述第二時間段期間使所述記憶體單元的所述至少兩個閘極電極中的所述一個放電包含：在所述第二時間段期間，禁用所述第一開關以將所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個與所述記憶體單元的所述至少兩個閘極電極中的所述一個電解耦。
在相關實施例中，在所述第一時間段期間提供所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓 電壓包含：在所述第一時間段期間，禁用所述第二開關以將所述記憶體單元的所述至少兩個閘極電極中的所述一個與提供所述電源電壓的所述電力軌電解耦。
本說明書的一個方面涉及一種記憶體裝置。在一些實施例中，記憶體裝置包含記憶體單元，所述記憶體單元包含第一閘極電極和第二閘極電極。在一些實施例中，記憶體裝置包含耦合到記憶體單元的偏壓電源電路。在一些實施例中，偏壓電源電路包含具有第一閘極電極、第二閘極電極以及汲極電極的偏壓記憶體單元，其中偏壓記憶體單元的汲極電極耦合到偏壓記憶體單元的第一閘極電極和記憶體單元的第一閘極電極。偏壓記憶體單元的第二閘極電極可在偏壓記憶體單元的第二閘極電極與記憶體單元的第二閘極電極之間沒有任何有源組件的情況下通過閘極線直接耦合到記憶體單元的第二閘極電極。在一些實施例中，偏壓電源電路包含用以在偏壓記憶體單元的第一閘極電極與記憶體單元的第一閘極電極之間電耦合或電解耦的第一開關。
在相關實施例中，所述偏壓記憶體單元的所述第二閘極電極通過閘極線直接耦合到所述記憶體單元的所述第二閘極電極。
在相關實施例中，所述的記憶體裝置更包括：另一記憶體單元，其中所述偏壓電源電路更包含用以在所述偏壓記憶體單元的所述第一閘極電極與所述另一記憶體單元的第一閘極電極之間電耦合或電解耦的第二開關。
在相關實施例中，所述偏壓電源電路更包含：第二開關，用以響應於所述第一開關將所述偏壓記憶體單元的所述第一閘極 電極與所述記憶體單元的所述第一閘極電極電解耦，而將所述偏壓記憶體單元的所述第一閘極電極電耦合到電力軌，以使所述偏壓記憶體單元的所述第一閘極電極放電。
文概述數個實施例的特徵以使得本領域的技術人員可以更好地理解本公開內容的各方面。本領域的技術人員應瞭解，其可以很容易地將本公開內容用作設計或修改用於實施本文中引入的實施例的相同目的和/或實現相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這類等效構造並不脫離本公開的精神和範圍，且本領域的技術人員可以在不脫離本公開的精神和範圍的情況下在本文中作出各種改變、替代以及更改。
100:記憶體裝置
105:記憶體控制器
110:定時控制器
112:位元線控制器
114:閘極線控制器
120:記憶體陣列
125:儲存電路
150:偏壓控制器
155:數位類比轉換器
BL0、BL1、BL2、BLK:位元線
BSC0、BSC1、BSCJ:偏壓電源電路
GL0、GL1、GL2、GLJ:閘極線

Claims (10)

  1. 一種記憶體裝置，包括：記憶體單元，包含至少兩個閘極電極；以及偏壓電源電路，用以將偏壓電壓提供到所述記憶體單元的所述至少兩個閘極電極中的一個，其中所述偏壓電源電路包含偏壓記憶體單元，所述偏壓記憶體單元包含至少兩個閘極電極和汲極電極，其中所述偏壓記憶體單元的所述至少兩個閘極電極中的一個與所述偏壓記憶體單元的所述汲極電極彼此耦合，其中所述記憶體單元與所述偏壓記憶體單元具有相同半導體導電性類型。
  2. 如請求項1所述的記憶體裝置，更包括：第一開關，用以：在第一時間段期間，將所述記憶體單元的所述至少兩個閘極電極中的所述一個電耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，以將所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓電壓提供到所述記憶體單元的所述至少兩個閘極電極中的所述一個，以及在第二時間段期間，將所述記憶體單元的所述至少兩個閘極電極中的所述一個與所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個電解耦。
  3. 如請求項1所述的記憶體裝置，更包括：溫度係數調節電流源，用以在一定溫度範圍內將調節的電流提供到所述偏壓記憶體單元的所述汲極電極。
  4. 如請求項1所述的記憶體裝置，更包括：共源共閘電晶體，串聯耦合到所述記憶體單元，其中所述偏 壓電源電路更包含耦合到所述記憶體單元、所述偏壓記憶體單元以及所述共源共閘電晶體的放大器電路，其中所述放大器電路將用以根據所述偏壓記憶體單元的所述汲極電極處的偏壓電壓來調整所述記憶體單元的汲極電極處的電壓。
  5. 如請求項1所述的記憶體裝置，其中基於通過所述偏壓記憶體單元的所述汲極電極的電流來控制通過所述記憶體單元的汲極電極的電流。
  6. 如請求項1所述的記憶體裝置，其中所述記憶體單元的所述至少兩個閘極電極中的另一個耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的另一個，其中根據所述偏壓記憶體單元的所述至少兩個閘極電極中的所述另一個處的電壓來控制所述記憶體單元的閾值電壓。
  7. 一種操作記憶體裝置的方法，包括：在第一時間段期間，將偏壓記憶體單元的至少兩個閘極電極中的一個處的偏壓電壓提供到記憶體單元的至少兩個閘極電極中的一個，其中所述偏壓記憶體單元的汲極電極耦合到所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個，其中所述偏壓記憶體單元和所述記憶體單元具有相同半導體導電性類型；以及在第二時間段期間使所述記憶體單元的所述至少兩個閘極電極中的所述一個放電。
  8. 如請求項7所述的方法，其中在所述第一時間段期間提供所述偏壓記憶體單元的所述至少兩個閘極電極中的所述一個處的所述偏壓電壓包含：在所述第一時間段期間，啟用第一開關以將所述偏壓記憶體 單元的所述至少兩個閘極電極中的所述一個電耦合到所述記憶體單元的所述至少兩個閘極電極中的所述一個。
  9. 一種記憶體裝置，包括：記憶體單元，包含第一閘極電極和第二閘極電極；以及偏壓電源電路，耦合到所述記憶體單元，所述偏壓電源電路包含：偏壓記憶體單元，具有第一閘極電極、第二閘極電極以及汲極電極，其中所述偏壓記憶體單元的所述汲極電極耦合到所述偏壓記憶體單元的所述第一閘極電極，以及第一開關，用以在所述偏壓記憶體單元的所述第一閘極電極與所述記憶體單元的所述第一閘極電極之間電耦合或電解耦。
  10. 如請求項9所述的記憶體裝置，其中所述偏壓記憶體單元的所述第二閘極電極通過閘極線直接耦合到所述記憶體單元的所述第二閘極電極。
TW109128254A 2020-06-12 2020-08-19 記憶體裝置以及操作其的方法 TWI746120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,720 2020-06-12
US16/900,720 US11257550B2 (en) 2020-06-12 2020-06-12 Bias control for memory cells with multiple gate electrodes

Publications (2)

Publication Number Publication Date
TWI746120B true TWI746120B (zh) 2021-11-11
TW202147307A TW202147307A (zh) 2021-12-16

Family

ID=77220171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128254A TWI746120B (zh) 2020-06-12 2020-08-19 記憶體裝置以及操作其的方法

Country Status (3)

Country Link
US (2) US11257550B2 (zh)
CN (1) CN113257316A (zh)
TW (1) TWI746120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257550B2 (en) * 2020-06-12 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Bias control for memory cells with multiple gate electrodes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969985A (en) * 1996-03-18 1999-10-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8964477B2 (en) * 2012-04-11 2015-02-24 Fujitsu Semiconductor Limited Nonvolatile memory, electronic apparatus, and verification method
US9189007B2 (en) * 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
US9275732B2 (en) * 2013-12-13 2016-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Write buffer for resistive random access memory
US9378805B2 (en) * 2012-01-03 2016-06-28 Medtronic, Inc. Stable memory source bias over temperature and method
CN107015596A (zh) * 2016-01-27 2017-08-04 台湾积体电路制造股份有限公司 两个晶体管的带隙基准电路、集成电路及其形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638326A (en) * 1996-04-05 1997-06-10 Advanced Micro Devices, Inc. Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device
KR100276653B1 (ko) * 1998-08-27 2001-01-15 윤종용 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법
US6560152B1 (en) * 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
US8384149B2 (en) * 2007-04-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd Memory cell having a shared programming gate
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
CN103927965B (zh) * 2014-03-21 2017-02-22 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
TWI527056B (zh) * 2014-03-28 2016-03-21 Zhi-Cheng Xiao Low power memory
JP6230512B2 (ja) * 2014-09-10 2017-11-15 東芝メモリ株式会社 半導体メモリ
US9928911B2 (en) 2014-09-15 2018-03-27 NEO Semiconductor, Inc. Method and apparatus for providing multi-page read and write using SRAM and nonvolatile memory devices
JP6434344B2 (ja) * 2015-03-17 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022543A (ja) * 2016-08-05 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2018049674A (ja) * 2016-09-21 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
US10402342B2 (en) 2016-10-20 2019-09-03 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
US9881683B1 (en) * 2016-12-13 2018-01-30 Cypress Semiconductor Corporation Suppression of program disturb with bit line and select gate voltage regulation
US9911494B1 (en) 2017-01-11 2018-03-06 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices
US11763891B2 (en) * 2020-05-28 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reliable sensing of memory cells
US11257550B2 (en) * 2020-06-12 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Bias control for memory cells with multiple gate electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969985A (en) * 1996-03-18 1999-10-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9189007B2 (en) * 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
US9378805B2 (en) * 2012-01-03 2016-06-28 Medtronic, Inc. Stable memory source bias over temperature and method
US8964477B2 (en) * 2012-04-11 2015-02-24 Fujitsu Semiconductor Limited Nonvolatile memory, electronic apparatus, and verification method
US9275732B2 (en) * 2013-12-13 2016-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Write buffer for resistive random access memory
CN107015596A (zh) * 2016-01-27 2017-08-04 台湾积体电路制造股份有限公司 两个晶体管的带隙基准电路、集成电路及其形成方法

Also Published As

Publication number Publication date
US20220130470A1 (en) 2022-04-28
US11257550B2 (en) 2022-02-22
TW202147307A (zh) 2021-12-16
CN113257316A (zh) 2021-08-13
US20210391021A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US11657873B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US11763891B2 (en) System and method for reliable sensing of memory cells
US20230386536A1 (en) Memory device with source line control
US20220068378A1 (en) Memory Cell Including Programmable Resistors With Transistor Components
TWI746120B (zh) 記憶體裝置以及操作其的方法
US20230178122A1 (en) Low power wake up for memory
TW202318410A (zh) 記憶體陣列
US20240038294A1 (en) Programming and reading circuit for dynamic random access memory
TWI783473B (zh) 記憶體系統及其操作方法
US11854616B2 (en) Memory including metal rails with balanced loading
US20230061700A1 (en) Three-dimensional one time programmable memory
US11670362B2 (en) Sub-word line driver placement for memory device
CN220895196U (zh) 记忆体装置
US20210335797A1 (en) Static random access memory with magnetic tunnel junction cells
US20230067791A1 (en) Reducing capacitive loading of memory system based on switches
US20230260558A1 (en) Memory device with reset voltage control
TW202414397A (zh) 記憶體裝置及其操作方法