CN113257316A - 存储器装置以及操作其的方法 - Google Patents

存储器装置以及操作其的方法 Download PDF

Info

Publication number
CN113257316A
CN113257316A CN202010856724.1A CN202010856724A CN113257316A CN 113257316 A CN113257316 A CN 113257316A CN 202010856724 A CN202010856724 A CN 202010856724A CN 113257316 A CN113257316 A CN 113257316A
Authority
CN
China
Prior art keywords
memory cell
bias
gate electrodes
memory
biased
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010856724.1A
Other languages
English (en)
Other versions
CN113257316B (zh
Inventor
曹斯钧
洪照俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113257316A publication Critical patent/CN113257316A/zh
Application granted granted Critical
Publication of CN113257316B publication Critical patent/CN113257316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中所公开内容涉及一种存储器装置以及操作其的方法。存储器装置包含存储单元和将偏压电压提供到存储单元的偏压电源电路。在一个方面中，偏压电源电路包含耦合到存储单元的偏压存储单元，其中偏压存储单元与存储单元可具有相同半导体导电性类型。存储单元可包含至少两个栅极电极，且偏压存储单元可包含至少两个栅极电极。在一个配置中，偏压存储单元包含耦合到偏压存储单元的至少两个栅极电极中的一个的漏极电极。在此配置中，可通过调节或控制提供到偏压存储单元的漏极电极的电流来控制提供到存储单元的偏压电压。

Description

存储器装置以及操作其的方法
技术领域
在本发明的实施例中阐述的技术大体来说涉及存储器装置，且更具体来说，涉及存储器装置以及操作其的方法。
背景技术
如计算机、便携式装置、智能手机、物联网(internet of thing，IoT)装置等电子装置的发展已促使对存储器装置的需求增加。一般来说，存储器装置可以是易失性存储器装置和非易失性存储器装置。易失性存储器装置在提供电力时可存储数据，但一旦切断电力就可能失去所存储的数据。不同于易失性存储器装置，非易失性存储器装置即使在切断电力之后仍可以保留数据，但可能比易失性存储器装置更慢。
发明内容
本发明实施例提供一种存储器装置，包括：存储单元，包含至少两个栅极电极；以及偏压电源电路，用以将偏压电压提供到所述存储单元的所述至少两个栅极电极中的一个，其中所述偏压电源电路包含偏压存储单元，所述偏压存储单元包含至少两个栅极电极和漏极电极，其中所述偏压存储单元的所述至少两个栅极电极中的一个与所述偏压存储单元的所述漏极电极彼此耦合，其中所述存储单元与所述偏压存储单元具有相同半导体导电性类型。
本发明实施例提供一种操作存储器装置的方法，包括：在第一时间段期间，将偏压存储单元的至少两个栅极电极中的一个处的偏压电压提供到存储单元的至少两个栅极电极中的一个，其中所述偏压存储单元的漏极电极耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，其中所述偏压存储单元和所述存储单元具有相同半导体导电性类型；以及在第二时间段期间使所述存储单元的所述至少两个栅极电极中的所述一个放电。
本发明实施例提供一种存储器装置，存储单元，包含第一栅极电极和第二栅极电极；以及偏压电源电路，耦合到所述存储单元，所述偏压电源电路包含：偏压存储单元，具有第一栅极电极、第二栅极电极以及漏极电极，其中所述偏压存储单元的所述漏极电极耦合到所述偏压存储单元的所述第一栅极电极，以及第一开关，用以在所述偏压存储单元的所述第一栅极电极与所述存储单元的所述第一栅极电极之间电耦合或电解耦。
附图说明
在结合附图阅读时，根据以下详细描述最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。
图1为根据一个实施例的存储器装置的图。
图2是根据一个实施例的偏压电源电路和存储电路的图。
图3是根据一个实施例的偏压电源电路和多个存储单元的图。
图4是根据一个实施例的包含缓冲器电路的偏压电源电路的图。
图5是根据一个实施例的控制存储单元的多个栅极电极的偏压电源电路的图。
图6是根据一个实施例的包含放大器电路以控制存储单元的共源共栅晶体管的偏压电源电路的图。
图7是根据一个实施例的控制存储单元的控制栅极的偏压电源电路的图。
图8是根据一些实施例的通过偏压存储单元来配置存储单元的流程图。
图9是根据一些实施例的计算系统的实例框图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来简化本公开内容。当然，这些特定实例只是实例且并不意图是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，本文中可使用如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”以及类似物的空间相对术语，以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除了图中所描绘的定向以外，空间相对术语意图涵盖装置在使用或操作中的不同定向。设备可以按其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可以同样地进行解释。
根据一些实施例，存储器装置包含存储单元和将偏压电压提供到存储单元的偏压电源电路。在一个方面中，偏压电源电路包含耦合到存储单元的偏压存储单元。在一些实施例中，偏压存储单元与存储单元具有相同半导体导电性类型。存储单元可包含至少两个栅极电极，且偏压存储单元可包含耦合到至少两个栅极电极中的对应栅极电极的至少两个栅极电极。在一个配置中，偏压存储单元包含耦合到偏压存储单元的至少两个栅极电极中的一个的漏极电极。在此配置中，偏压存储单元可根据提供到偏压存储单元的漏极电极的电流产生偏压电压。根据偏压电压，可控制或调整通过存储单元的电流以确保存储单元的稳定操作(例如读取、写入或复位)。
在一些实施例中，偏压存储单元可将偏压电压提供到多个存储单元。在一个方面中，偏压电源电路包含将偏压电压选择性提供到存储单元的开关。举例来说，偏压电源电路包含耦合在偏压存储单元的至少两个栅极电极中的一个与存储单元的至少两个栅极电极中的一个之间的第一开关。偏压电源电路还可包含耦合在偏压存储单元的至少两个栅极电极中的一个与另一存储单元的至少两个栅极电极中的一个之间的第二开关。通过所述开关，可将偏压电压选择性提供到存储单元以执行存储单元的各种操作(例如读取、写入或复位)。
有利地，偏压电源电路可按面积优化方式控制通过存储单元的电流。在一个实施方案中，可通过采用串联耦合到存储单元的感测放大器和共源共栅晶体管来控制提供到存储单元的电流。举例来说，感测放大器可感测存储单元的漏极电极(或共源共栅晶体管的源极电极)处的电压，且根据所感测电压来调整共源共栅晶体管的栅极电极处的电压。然而，针对每一存储单元实施对应共源共栅晶体管和对应感测放大器可消耗较大面积。通过采用具有相同存储单元类型的偏压存储单元且通过如本文中所公开的存储单元的偏压存储单元产生偏压电压，可省略存储单元的共源共栅电晶体和感测放大器以实现面积效率。
图1是根据一个实施例的存储器装置100的图。在一些实施例中，将存储器装置100实施为集成电路。在一些实施例中，存储器装置100包含存储控制器105和存储阵列120。存储阵列120可包含以二维阵列或三维阵列布置的多个存储单元或存储电路125。每一存储电路可耦合到对应栅极线GL和对应位线BL。每一栅极线可包含任何导电材料。存储控制器105可根据通过栅极线GL和位线BL的电信号将数据写入到存储阵列120或从存储阵列120读取数据。在其它实施例中，相较于图1中所绘示，存储器装置100包含更多、更少或不同的组件。
存储阵列120是存储数据的硬件组件。在一个方面中，将存储阵列120实施为半导体存储器装置。存储阵列120包含多个存储单元或存储电路125。在一些实施例中，存储阵列120包含各自在第一方向(例如X方向)上延伸的栅极线GL0、栅极线GL1……栅极线GLJ以及各自在第二方向(例如Y方向)上延伸的位线BL0、位线BL1……位线BLK。栅极线GL和位线BL可以是导电金属或导电轨道。在一个方面中，每一存储电路125耦合到对应栅极线GL和对应位线BL，且可根据通过对应栅极线GL和对应位线BL的电压或电流来操作。在一个方面中，每一存储电路125包含具有至少两个栅极电极的闪存存储单元。在一些实施例中，存储阵列120包含额外线(例如选择线、参考线、参考控制线、电力轨等)。
存储控制器105是控制存储阵列120的操作的硬件组件。在一些实施例中，存储阵列120包含位线控制器112、栅极线控制器114以及定时控制器110。在一个配置中，栅极线控制器114是提供通过存储阵列120的一或多根栅极线GL的电压或电流的电路，且位线控制器112是提供或感测通过存储阵列120的一或多根位线BL的电压或电流的电路。在一个配置中，定时控制器110是提供控制信号或时钟信号以使位线控制器112和栅极线控制器114的操作同步的电路。位线控制器112可耦合到存储阵列120的位线BL，且栅极线控制器114可耦合到存储阵列120的栅极线GL。在一个实例中，为将数据写入到存储电路125，栅极线控制器114通过耦合到存储电路125的栅极线GL将电压或电流提供到存储电路125，且通过耦合到存储电路125的位线BL来施加对应于待存储到存储电路125的数据的电压或电流。在一个实例中，为从存储电路125读取数据，栅极线控制器114通过耦合到存储电路125的栅极线GL将电压或电流提供到存储电路125，且通过耦合到存储电路125的位线BL来感测对应于由存储电路125所存储的数据的电压或电流。在一些实施例中，相较于图1中所绘示，存储控制器105包含更多、更少或不同的组件。
栅极线控制器114是将偏压电压提供到存储电路125的硬件组件。在一些实施例中，栅极线控制器114包含偏压电源电路BSC0、偏压电源电路BSC1……偏压电源电路BSCJ以及偏压控制器150。偏压电源电路BSC中的每一个可配置成根据来自偏压控制器150的一或多个控制信号将偏压电压提供到一组对应存储电路125。在一个实例中，每一偏压电源电路BSC通过一或多根栅极线耦合到一组存储电路125。举例来说，偏压电源电路BSC0耦合到64或128数量个存储电路125。在一些实施例中，每一存储电路125包含至少两个栅极电极，且每一栅极线GL包含多根栅极线，偏压电源电路BSC可通过所述多个栅极线电耦合到存储电路125。举例来说，栅极线GL0包含三根栅极线(例如字线、控制栅极线以及擦除栅极线)，偏压电源电路BSC0可通过所述三根栅极线根据来自偏压控制器150的控制信号对存储电路125执行操作。在一些实施例中，偏压控制器150包含用于配置偏压电源电路BSC的操作的数/模转换器(digital to analog converter，DAC)155。举例来说，DAC155可针对偏压电源电路BSC的每一开关(例如开关S1、开关S2、开关S3、开关S4、开关S11……开关S1K、开关S31……开关S3K)产生对应于开关的目标状态的模拟电压作为控制信号，且将控制信号提供到开关以执行本文中所公开的各种操作。下文参照图2到图9提供对偏压电源电路BSC和存储电路125的配置和操作的详细描述。
图2是根据一个实施例的偏压电源电路200和存储电路125的图。偏压电源电路200可以是图1的偏压电源电路BSC。在一些实施例中，偏压电源电路200产生偏压电压且将偏压电压提供到存储电路125。偏压电源电路200可将偏压电压提供到其它存储电路125。
存储电路125是根据来自偏压电源电路200的偏压电压存储数据和/或输出所存储数据的电路组件。在一些实施例中，存储电路125包含存储单元M1。存储单元M1可以是闪存存储单元，所述闪存存储单元具有耦合到偏压电源电路200的至少两个栅极电极、耦合到位线BL的漏极电极以及耦合到用于提供电源电压(例如电源电压GND或电源电压VSS)的电力轨或感测线的源极电极。在一个实例中，存储单元M1包含耦合到偏压电源电路200的分离栅极电极SG、控制栅极电极CG以及擦除栅极电极EG。为了对存储单元M1执行操作，可将各种电压施加到栅极电极。在一个方面中，对存储单元M1的操作可根据施加到分离栅极电极SG的偏压电压和存储单元M1的阈值电压来执行，其中存储单元M1的阈值电压可根据控制栅极电极CG处的电压与存储单元M1的擦除栅极电极EG处的电压之间的差来确定。举例来说，为了存储数据，可分别将1伏、8伏以及4伏施加到栅极电极SG、栅极电极CG、栅极电极EG。举例来说，为了读取数据，可分别将1.1伏、0.8伏以及0伏施加到栅极电极SG、栅极电极CG、栅极电极EG。另举例来说，为了擦除数据，可分别将0伏、0伏以及8伏施加到栅极电极SG、栅极电极CG、栅极电极EG。
偏压电源电路200是将偏压电压提供到存储单元M1的电路组件。在一些实施例中，偏压电源电路200包含温度系数调节电流源210、偏压存储单元M0以及模拟偏压产生器250。在一些实施例中，将温度系数调节电流源210、模拟偏压产生器250或两者实施为与偏压电源电路200分离的组件。在这些实施例中，栅极线控制器114可包含在多个偏压电源电路BSC当中共享的一或多个温度系数调节电流源210和/或一或多个模拟偏压产生器250。
在一个方面中，偏压存储单元M0具有相同存储单元M1类型，以使得偏压存储单元M0和存储单元M1具有相同或类似特性。在一个配置中，偏压存储单元M0包含耦合到存储单元M1的相应栅极电极(例如栅极电极SG、栅极电极CG、栅极电极EG)的栅极电极(例如栅极电极SG、栅极电极CG、栅极电极EG)。在一些实施例中，偏压存储单元M0的分离栅极电极SG通过开关S1和字线WL耦合到存储单元M1的分离栅极电极SG。在一些实施例中，偏压存储单元M0的控制栅极电极CG在其与存储单元M1的控制栅极电极CG之间没有任何有源组件(例如开关)的情况下通过控制线CL直接耦合到存储单元M1的控制栅极电极CG，且偏压存储单元M0的擦除栅极电极EG在其与存储单元M1的擦除栅极电极EG之间没有任何有源组件(例如开关)的情况下通过擦除线EL直接耦合到存储单元M1的擦除栅极电极EG。偏压存储单元M0更包含耦合到提供电源电压(例如电源电压GND或电源电压VSS)的电力轨的源极电极以及耦合到i)温度系数调节电流源210和ii)偏压存储单元M0的分离栅极电极SG的漏极电极。温度系数调节电流源210可以是带隙电路或在一定温度范围(例如-40℃到150℃)内提供受控或受调节电流的任何电路。模拟偏压产生器250可以是将模拟电压提供到偏压存储单元M0和存储单元M1的栅极电极CG、栅极电极EG以用于执行如上文所描述的各种操作(例如读取、写入、擦除数据)的电路。在此配置中，根据由温度系数调节电流源210供应的电流，可在分离栅极电极SG处产生在所述温度范围内受控或受调节的偏压电压。由偏压存储单元M0产生的偏压电压可提供到存储单元M1，且促使对应于偏压电压的电流流过存储单元M1，藉此允许存储单元M1在一定温度范围(例如-40℃到150℃)内的可靠操作。
在一些实施例中，偏压电源电路200更包含开关S1、开关S2、开关S3以将偏压电压选择性提供到存储单元M1，且执行存储单元M1的操作。可根据来自偏压控制器150的控制信号来控制开关S1、开关S2、开关S3。可将开关S1、开关S2、开关S3实施为晶体管(例如金属氧化物半导体场效应晶体管或任何类型的晶体管)。在一些实施例中，相较于图2中所绘示，偏压电源电路200包含额外或更少的开关。在一些实施例中，开关S1、开关S2、开关S3可按与图2中所绘示不同的配置来布置。
在一个配置中，开关S1安置在偏压存储单元M0的分离栅极电极SG与存储单元M1的分离栅极电极SG之间。在此配置中，可启用开关S1以将偏压存储单元M0的分离栅极电极SG电耦合到存储单元M1的分离栅极电极SG，从而将来自偏压存储单元M0的偏压电压提供到存储单元M1。举例来说，可禁用开关S1以将偏压存储单元M0的分离栅极电极SG与存储单元M1的分离栅极电极SG电解耦，从而将存储单元M1与偏压存储单元M0电隔离。
在一个配置中，开关S2安置在偏压存储单元M0的漏极电极与偏压存储单元M0的分离栅极电极SG之间。在此配置中，可启用开关S2以将偏压存储单元M0的漏极电极电耦合到偏压存储单元M0的分离栅极电极SG，以使得偏压存储单元M0可在偏压存储单元M0的分离栅极电极SG处产生偏压电压。举例来说，可禁用开关S2以将偏压存储单元M0的漏极电极与偏压存储单元M0的分离栅极电极SG电解耦，从而将偏压存储单元M0的漏极电极与偏压存储单元M0的分离栅极电极SG电隔离。
在一个配置中，开关S3安置在存储单元M1的分离栅极电极SG与用于提供电源电压(例如电源电压GND或电源电压VSS)的电力轨之间。在此配置中，可启用开关S3以将存储单元M1的分离栅极电极SG电耦合到电力轨，从而使存储单元M1的分离栅极电极SG放电。举例来说，可通过响应于禁用开关S1而启用开关S3将存储单元M1的分离栅极电极SG处的电压设定成电力轨的电源电压。举例来说，可响应于启用开关S1而禁用开关S3以将存储单元M1的分离栅极电极SG与电力轨电解耦，从而将存储单元M1的分离栅极电极SG与电力轨电隔离。
在一种方法中，偏压控制器150启用开关S2以使得偏压存储单元M0可按二极管连接配置来布置，且促使偏压存储单元M0根据来自温度系数调节电流源210的电流产生偏压电压。在第一时间段期间，当启用开关S2时，偏压控制器150可启用开关S1且禁用开关S3以将偏压电压提供到存储单元M1。根据所施加的偏压电压，可执行存储单元M1的各种操作(例如读取、写入或复位)。在第二时间段期间，当启用开关S2时，偏压控制器150可禁用开关S1且启用开关S3以使存储单元M1的分离栅极电极SG放电。在第二时间段之后，偏压控制器150可禁用开关S2，以使得存储单元M0的分离栅极电极SG处的电压不再受来自温度系数调节电流源210的电流控制或影响。在禁用开关S2之后，可通过启用开关S1和开关S3使偏压存储单元M0的分离栅极电极SG放电。
有利地，采用偏压存储单元M0的偏压电源电路200允许按面积效率方式来实施存储器装置100。在一个实施方案中，可通过采用串联耦合到存储单元M1的感测放大器和共源共栅晶体管来控制提供到存储单元M1的电流。举例来说，感测放大器可感测存储单元M1的漏极电极(或共源共栅晶体管的源极电极)处的电压，且根据所感测电压来调整共源共栅晶体管的栅极电极处的电压。然而，实施共源共栅晶体管和感测放大器可能消耗较大面积。在本文中所公开的一或多个实施例中，可根据通过具有存储单元M1的类似特性的偏压存储单元M0的电流来控制或调整通过存储单元M1的电流，以确保存储单元M1的稳定操作(例如读取、写入或复位)。利用通过偏压存储单元M0来控制通过存储单元M1的电流，可省略存储单元M1的共源共栅晶体管和感测放大器以实现面积效率。
在一个方面中，采用与存储单元M1具有相同半导体导电性类型或具有相同晶体管类型的存储单元M0的偏压电源电路200允许在工艺、电压、温度(process,voltage,temperature，PVT)变化内减小通过位线BL的电流的变化。举例来说，当对存储单元M0、存储单元M1实施不同类型的半导体装置时，由于工艺和电压变化的在低温(例如-40℃)下的电流变化可以是500％。同时，当对如本文中所公开的存储单元M0、存储单元M1实施相同类型的半导体装置时，可将由于工艺和电压变化的在低温(例如-40℃)下的电流变化减小到40％。另举例来说，当对存储单元M0、存储单元M1实施不同类型的半导体装置时，由于工艺和电压变化的在高温(例如150℃)下的电流变化可以是500％。同时，当对如本文中所公开的存储单元M0、存储单元M1实施相同类型的半导体装置时，可将由于工艺和电压变化的在高温(例如150℃)下的电流变化减小到35％。
图3是根据一个实施例的偏压电源电路300和多个存储单元M1、存储单元M2……存储单元MK的图。偏压电源电路300可以是图1的偏压电源电路BSC，且存储单元M1、存储单元M2……存储单元MK可以是图1中的存储电路125的存储单元。除了偏压电源电路300包含通过对应字线WL1、字线WL2……字线WLK连接到存储单元M1、存储单元M2……存储单元MK的多个开关S11、开关S12……开关S1K以及开关S31、开关S32…开关S3K以外，偏压电源电路300类似于图2的偏压电源电路200。可将开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K实施为晶体管(例如金属氧化物半导体场效应晶体管或任何类型的晶体管)。偏压电源电路300可包含或耦合到模拟偏压产生器250，所述模拟偏压产生器250将各种电压提供到偏压存储单元M0和存储单元M1的栅极电极CG、栅极电极EG。在一个方面中，一对开关S1X与开关S3X通过对应字线WLX按与图1的开关S1、开关S3以及存储单元M1类似的方式连接到对应存储单元MX。在一个配置中，开关S11、开关S12……开关S1K中的每一个通过对应字线WL耦合在偏压存储单元M0的分离栅极电极SG与对应存储单元的对应分离栅极电极SG之间。
在一种方法中，偏压控制器150可产生控制信号以选择性启用或禁用开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K，从而将偏压存储单元M0的分离栅极电极SG处的偏压电压提供到所选存储单元的分离栅极电极SG。举例来说，偏压控制器150可启用开关S11以将偏压存储单元M0的分离栅极电极SG电耦合到存储单元M1的分离栅极电极SG，且禁用开关S31以将存储单元M1的分离栅极电极SG与电力轨电解耦，以使得可将偏压电压提供到存储单元M1的分离栅极电极SG。在一些实施例中，偏压控制器150可配置开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K以将偏压存储单元M0的分离栅极电极SG处的偏压电压依序或同时提供到存储单元M1、存储单元M2……存储单元MK中的两个或多于两个的分离栅极电极SG。
在一个方法中，偏压控制器150可产生控制信号以选择性启用或禁用开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K，从而使所选存储单元的分离栅极电极SG放电。举例来说，偏压控制器150可禁用开关S12以将偏压存储单元M0的分离栅极电极SG与存储单元M2的分离栅极电极SG电解耦，且启用开关S32以将存储单元M2的分离栅极电极SG电耦合到电力轨，从而将存储单元M2的分离栅极电极SG处的电压设定成电力轨的电源电压(例如电源电压VSS或电源电压GND)。
有利地，偏压电源电路300允许以减小的面积来实施存储器装置100。在一个方面中，单个偏压存储单元M0可由存储单元M1、存储单元M2……存储单元MK通过采用开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K来共享。因此，可减少用于产生偏压电压的偏压存储单元的数量以实现面积效率。
图4是根据一个实施例的包含缓冲器电路420的偏压电源电路400的图。偏压电源电路400可以是图1的偏压电源电路BSC。除了偏压电源电路400包含缓冲器电路420以外，偏压电源电路400类似于图2的偏压电源电路200。偏压电源电路400可包含或耦合到模拟偏压产生器250，所述模拟偏压产生器250将各种电压提供到偏压存储单元M0和存储单元M1的栅极电极CG、栅极电极EG。在一个方面中，缓冲器电路420电耦合在开关S1与偏压存储单元M0的分离栅极电极SG之间。在一个方面中，将缓冲器电路420实施为单位增益缓冲器。举例来说，将缓冲器电路420实施为放大器(或运算放大器(operational amplifier，OPAMP))，所述放大器具有耦合到偏压存储单元M0的分离栅极电极SG的正输入端口、耦合到开关S1的负输入端口以及耦合到开关S1的输出端口。在此配置中，缓冲器电路420的输出端口处的电压可追踪正输入端口(或偏压存储单元M0的分离栅极电极SG)处的电压。
有利地，缓冲器电路420可以减小由于开关S1引起的偏压存储单元M0的分离栅极电极SG处的偏压电压的降低。在一个方面中，在没有缓冲器电路420的情况下，来自开关S1的电荷注入可能影响或更改偏压存储单元M0的分离栅极电极SG处的偏压电压。通过实施如图4中所示的缓冲器电路420，由于开关S1引起的电荷注入可能不影响或降低偏压存储单元M0的分离栅极电极SG处的偏压电压，因此偏压电压可保持稳定。
图5是根据一个实施例的控制存储单元的多个栅极电极的偏压电源电路500的图。偏压电源电路500可以是图1的偏压电源电路BSC。除了偏压电源电路500另外包含以二极管连接配置耦合在偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG之间的开关S4以外，偏压电源电路500类似于图2的偏压电源电路200。在其它实施例中，开关S4可耦合在偏压存储单元M0的另一栅极电极(例如擦除栅极电极EG)之间。偏压电源电路500可包含或耦合到模拟偏压产生器250，所述模拟偏压产生器250将各种电压提供到偏压存储单元M0和存储单元M1的栅极电极EG。
通过实施开关S4，可根据来自偏压控制器150的控制信号来选择性配置偏压存储单元M0的控制栅极电极CG处的电压。举例来说，可启用开关S4以将偏压存储单元M0的漏极电极电耦合到偏压存储单元M0的控制栅极电极CG，以使得偏压存储单元M0可根据来自温度系数调节电流源210的电流在偏压存储单元M0的控制栅极电极CG处产生电压。举例来说，可禁用开关S4以将偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG电解耦，从而将偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG电隔离。
图6是根据一个实施例的控制包含存储单元M1的共源共栅晶体管MC的存储电路625的偏压电源电路600的图。可将共源共栅晶体管MC实施为晶体管(例如金属氧化物半导体场效应晶体管或任何类型的晶体管)。在一些实施例中，偏压电源电路600可以是图1的偏压电源电路BSC。除了偏压电源电路600另外包含放大器620以外，偏压电源电路600类似于图2的偏压电源电路200。另外，存储电路625包含串联耦合到存储单元M1的共源共栅晶体管MC。偏压电源电路600可包含或耦合到模拟偏压产生器250，所述模拟偏压产生器250将各种电压提供到偏压存储单元M0和存储单元M1的栅极电极CG、栅极电极EG。
在一个方面中，放大器620和共源共栅晶体管MC一起操作以提供对通过存储单元M1的电流的额外控制。在一个配置中，放大器620包含耦合到温度系数调节电流源210的正输入端口、耦合到共源共栅晶体管MC的源极电极的负输入端口以及耦合到共源共栅晶体管MC的栅极电极的输出端口。在此配置中，放大器620可感测偏压存储单元M0的漏极电极处的电压与存储单元M1的漏极电极处的电压之间的差，且可根据所感测差来调整晶体管MC的栅极电极处的电压。举例来说，响应于存储单元M1的漏极电极处的电压低于偏压存储单元M0的漏极电极处的电压，放大器620可增大共源共栅晶体管MC的栅极电极处的电压，以使得存储单元M1的漏极电极处的电压可增大。另举例来说，响应于存储单元M1的漏极电极处的电压高于偏压存储单元M0的漏极电极处的电压，放大器620可减小共源共栅晶体管MC的栅极电极处的电压，以使得存储单元M1的漏极电极处的电压可减小。根据存储单元M1的漏极电极处的所调整电压，对应电流可流过晶体管MC和存储单元M1。
图7是根据一个实施例的控制存储单元M1的控制栅极的偏压电源电路700的图。偏压电源电路700可以是图1的偏压电源电路BSC。除了省略开关S1、开关S2、开关S3且包含开关S4以外，偏压电源电路700类似于图2的偏压电源电路200。偏压电源电路700可包含或耦合到模拟偏压产生器250，所述模拟偏压产生器250将各种电压提供到偏压存储单元M0和存储单元M1的栅极电极EG。在一个方面中，开关S4以二极管连接配置耦合在偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG之间。在其它实施例中，开关S4可耦合在偏压存储单元M0的另一栅极电极(例如擦除栅极电极EG)与偏压存储单元M0的漏极电极之间。
通过实施开关S4，可根据来自偏压控制器150的控制信号来选择性配置偏压存储单元M0的控制栅极电极CG处的电压。举例来说，可启用开关S4以将偏压存储单元M0的漏极电极电耦合到偏压存储单元M0的控制栅极电极CG，以使得偏压存储单元M0可根据来自温度系数调节电流源210的电流在偏压存储单元M0的控制栅极电极CG处产生电压。举例来说，可禁用开关S4以将偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG电解耦，从而将偏压存储单元M0的漏极电极与偏压存储单元M0的控制栅极电极CG电隔离。
图8是根据一些实施例的通过偏压存储单元来配置存储单元的方法800的流程图。方法800可由图1的存储控制器105执行。在一些实施例中，方法800由其它实体执行。在一个方面中，方法800在读取、写入和/或复位期间执行。在一些实施例中，相较于图8中所绘示，方法800包含更多、更少或不同的操作。
在操作810中，存储控制器105从多个存储单元选择第一存储单元M1。多个存储单元可以是耦合到偏压存储单元M0的闪存存储单元。在一个方面中，偏压存储单元M0与多个存储单元具有相同半导体导电性类型或具有相同晶体管类型，以使得偏压存储单元M0和多个存储单元具有相同特性。偏压存储单元M0可呈二极管连接配置。在此配置中，偏压存储单元M0可根据在偏压存储单元M0的漏极电极处注入的电流产生偏压电压。举例来说，偏压存储单元M0可根据从温度系数调节电流源210注入的电流产生偏压电压。多个存储单元中的每一个可通过对应直通开关耦合到偏压存储单元M0。此外，多个存储单元中的每一个可通过放电开关耦合到用于提供电源电压(例如电源电压VSS或电源电压GND)的电力轨。
在操作820中，存储控制器105在第一时间段期间将偏压存储单元M0的至少两个栅极电极中的一个处的偏压电压提供到所选第一存储单元M1的至少两个栅极电极中的一个。所选第一存储单元M1的至少两个栅极电极中的另一个可以在其与偏压存储单元M0的至少两个栅极电极中的另一个之间没有任何有源组件(例如开关)的情况下直接耦合到偏压存储单元M0的至少两个栅极电极中的另一个。存储控制器105可在第一时间段期间将偏压存储单元M0电耦合到所选第一存储单元M1。举例来说，在第一时间段期间，存储控制器105启用偏压存储单元M0的至少两个栅极电极中的一个与所选第一存储单元M1的至少两个栅极电极中的一个之间的直通开关(例如开关S11)，且禁用所选第一存储单元M1的至少两个栅极电极中的一个与电力轨之间的放电开关(例如开关S31)。
在操作830中，存储控制器105在第一时间段期间使第二存储单元M2的至少两个栅极电极中的一个放电。举例来说，在第一时间段期间，存储控制器105禁用偏压存储单元M0的至少两个栅极电极中的一个与第二存储单元M2的至少两个栅极电极中的一个之间的直通开关(例如开关S12)，且启用第二存储单元M2的至少两个栅极电极中的一个与电力轨之间的放电开关(例如开关S32)。第二存储单元M2的至少两个栅极电极中的另一个可以在其与偏压存储单元M0的至少两个栅极电极中的另一个之间没有任何有源组件(例如开关)的情况下直接耦合到偏压存储单元M0的至少两个栅极电极中的另一个。因此，在第一时间段期间，可将偏压电压提供到第一存储单元M1的栅极电极，但不提供到第二存储单元M2的栅极电极。
在操作840中，存储控制器105选择第二存储单元M2。存储控制器105可取消选择第一存储单元M1。
在操作850中，存储控制器105在第二时间段期间将偏压存储单元M0的至少两个栅极电极中的一个处的偏压电压提供到所选第二存储单元M2的至少两个栅极电极中的一个。存储控制器105可在第二时间段期间将偏压存储单元M0电耦合到所选第二存储单元M2。举例来说，在第二时间段期间，存储控制器105启用偏压存储单元M0的至少两个栅极电极中的一个与所选第二存储单元M2的至少两个栅极电极中的一个之间的直通开关(例如开关S12)，且禁用所选第二存储单元M2的至少两个栅极电极中的一个与电力轨之间的放电开关(例如开关S32)。
在操作860中，存储控制器105在第二时间段期间使第一存储单元M1的至少两个栅极电极中的一个放电。举例来说，在第二时间段期间，存储控制器105禁用偏压存储单元M0的至少两个栅极电极中的一个与第一存储单元M1的至少两个栅极电极中的一个之间的直通开关(例如开关S11)，且启用第一存储单元M1的至少两个栅极电极中的一个与电力轨之间的放电开关(例如开关S31)。因此，在第二时间段间，可将偏压电压提供到第二存储单元M2的栅极电极，但不提供到第一存储单元M1的栅极电极。
虽然将方法800描述为在不同时间段期间将偏压电压依序提供到存储单元(例如存储单元M1、存储单元M2)，但在一些实施例中，可以不同方式将偏压电压提供到不同存储单元。在一个实例中，可在相同时间段期间将偏压电压同时提供到不同存储单元(例如存储单元M1、存储单元M2)。在一个实例中，可在彼此部分交叠的不同时间段期间将偏压电压提供到不同存储单元(例如存储单元M1、存储单元M2)。
有利地，通过偏压存储单元M0产生偏压电压以及将偏压电压选择性提供到一或多个存储单元允许以面积效率方式来实施存储器装置。在一个方面中，单个偏压存储单元M0可由存储单元M1、存储单元M2……存储单元MK通过采用开关S11、开关S12……开关S1K以及开关S31、开关S32……开关S3K来共享。因此，可减少用于产生偏压电压的偏压存储单元的数量以实现面积效率。
现参考图9，根据本公开的一些实施例，绘示了计算系统900的实例框图。计算系统900可由电路或集成电路设计的布局设计者使用。如本文中所使用的“电路”是电子组件的内连线，所述电子组件如电阻器、晶体管、开关、电池、电感器或配置成用于实施所需功能性的其它类型的半导体装置。计算系统900包含与存储器装置910相关联的主机装置905。主机装置905可配置成从一或多个输入装置915接收输入，且将输出提供到一或多个输出装置920。主机装置905可配置成分别经由适当接口925A、接口925B以及接口925C与存储器装置910、输入装置915以及输出装置920通信。可将计算系统900实施于多种计算装置中，所述计算装置如计算机(例如台式计算机、膝上型计算机、服务器、数据中心等)、平板计算机、个人数字助理、移动装置、其它手持式或便携式装置，或适用于使用主机装置905来执行示意性设计和/或布局设计的任何其它计算单元。
输入装置915可包含多种输入技术中的任一种，所述输入技术如键盘、触控笔、触摸屏、鼠标、跟踪球、小键盘、麦克风、语音识别、动作识别、远程控制器、输入端口、一或多个按钮、拨号盘、操纵杆以及与主机装置905相关联且允许外部源(如用户(例如电路或布局设计者))将信息(例如数据)键入到主机装置中并将指令发送到主机装置的任何其它输入外围设备。类似地，输出装置920可包含多种输出技术，所述输出技术如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、头戴式耳机、视频装置以及配置成从主机装置905接收信息(例如数据)的任何其它输出外围设备。输入到主机装置905中和/或从主机装置输出的“数据”可包含多种文本数据、电路数据、信号数据、半导体装置数据、图形数据、其组合或适用于使用计算系统900来处理的其它类型的模拟和/或数字数据中的任一种。
主机装置905包含一或多个处理单元/处理器(如中央处理单元(CentralProcessing Unit，“CPU”))核心930A到中央处理单元核心930N或与所述一或多个处理单元/处理器(如中央处理单元核心930A到中央处理单元核心930N)相关联。可将CPU核心930A到CPU核心930N实施为专用集成电路(Application Specific Integrated Circuit，“ASIC”)、现场可编程门阵列(Field Programmable Gate Array，“FPGA”)或任何其它类型的处理单元。CPU核心930A到CPU核心930N中的每一个可配置成执行用于运行主机装置905的一或多个应用程序的指令。在一些实施例中，可将用以运行一或多个应用程序的指令和数据存储在存储器装置910内。主机装置905还可配置成在存储器装置910内存储运行一或多个应用程序的结果。因此，主机装置905可配置成请求存储器装置910执行多个操作。举例来说，主机装置905可请求存储器装置910读取数据、写入数据、更新或删除数据和/或执行管理或其它操作。主机装置905可配置成运行的一个这类应用程序可以是标准单元应用程序935。标准单元应用程序935可以是可由主机装置905的用户使用以使用、形成或修改电路的标准单元的计算机辅助设计或电子设计自动化软件套件的部分。在一些实施例中，用以执行或运行标准单元应用程序935的指令可存储在存储器装置910内。标准单元应用程序935可由CPU核心930A到CPU核心930N中的一或多个使用与来自存储器装置910的标准单元应用程序相关联的指令来执行。在一个实例中，标准单元应用程序935允许用户利用存储器装置100或存储器装置100的部分的预产生示意性和/或布局设计来辅助集成电路设计。在集成电路的布局设计完成之后，可根据布局设计通过制作设施来制作例如包含存储器装置100或存储器装置100的部分的多个集成电路。
仍参考图9，存储器装置910包含配置成从存储阵列945读取数据或将数据写入到存储阵列945的存储控制器940。存储阵列945可包含多种易失性和/或非易失性存储器。举例来说，在一些实施例中，存储阵列945可包含NAND闪存存储器核心。在其它实施例中，存储阵列945可包含NOR闪存存储器核心、静态随机存取存储器(Static Random AccessMemory，SRAM)核心、动态随机存取存储器(Dynamic Random Access Memory，DRAM)核心、磁阻式随机存取存储器(Magnetoresistive Random Access Memory，MRAM)核心、相变存储器(Phase Change Memory，PCM)核心、电阻性随机存取存储器(Resistive Random AccessMemory，ReRAM)核心、3D XPoint存储器核心、铁电随机存取存储器(ferroelectricrandom-access memory，FeRAM)核心以及适用于在存储阵列内使用的其它类型的存储器核心。存储阵列945内的存储器可单独且独立地受存储控制器940控制。换句话说，存储控制器940可配置成单独且独立地与存储阵列945内的每一存储器通信。通过与存储阵列945通信，存储控制器940可配置成响应于从主机装置905接收到的指令而从存储阵列读取数据或将数据写入到存储阵列。虽然绘示为存储器装置910的部分，但在一些实施例中，存储控制器940可以是主机装置905的部分或计算系统900的另一组件的部分，且与存储器装置相关联。可将存储控制器940实施为软件、硬件、固件或其组合中的逻辑电路以执行本文中所描述的功能。举例来说，在一些实施例中，存储控制器940可配置成在从主机装置905接收请求时撷取与存储在存储器装置910的存储阵列945中的标准单元应用程序935相关联的指令。
应理解，图9中仅绘示和描述计算系统900的一些组件。然而，计算系统900可包含其它组件，如各种电池和电源、网络接口、路由器、开关、外部存储器系统、控制器等。一般来说，计算系统900可包含在执行本文中所描述的功能时所需要或被视为合乎需要的多种硬件、软件和/或固件组件中的任一种。类似地，主机装置905、输入装置915、输出装置920以及包含存储控制器940和存储阵列945的存储器装置910可包含在执行本文中所描述的功能时被视为必需或合乎需要的其它硬件、软件和/或固件组件。
本说明书的一个方面涉及一种存储器装置。在一些实施例中，存储器装置包含存储单元，所述存储单元包含至少两个栅极电极。在一些实施例中，存储器装置包含偏压电源电路，所述偏压电源电路用以将偏压电压提供到存储单元的至少两个栅极电极中的一个。偏压电源电路可包含偏压存储单元，所述偏压存储单元包含至少两个栅极电极和漏极电极，其中偏压存储单元的至少两个栅极电极中的一个和偏压存储单元的漏极电极可彼此耦合。在一个方面中，存储单元与偏压存储单元具有相同半导体导电性类型或具有相同晶体管类型。
在相关实施例中，所述的存储器装置更包括：第一开关，用以：在第一时间段期间，将所述存储单元的所述至少两个栅极电极中的所述一个电耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，以将所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压提供到所述存储单元的所述至少两个栅极电极中的所述一个，以及在第二时间段期间，将所述存储单元的所述至少两个栅极电极中的所述一个与所述偏压存储单元的所述至少两个栅极电极中的所述一个电解耦。
在相关实施例中，所述的存储器装置更包括：另一存储单元，包含至少两个栅极电极；以及第二开关，用以：在所述第一时间段期间，将所述另一存储单元的所述至少两个栅极电极中的一个电耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，以将所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压提供到所述另一存储单元的所述至少两个栅极电极中的所述一个，以及在所述第二时间段期间，将所述另一存储单元的所述至少两个栅极电极中的所述一个与所述偏压存储单元的所述至少两个栅极电极中的所述一个电解耦。
在相关实施例中，所述偏压电源电路更包含：第二开关，用以响应于所述第一开关将所述存储单元的所述至少两个栅极电极中的所述一个与所述偏压存储单元的所述至少两个栅极电极中的所述一个电解耦，而将所述存储单元的所述至少两个栅极电极中的所述一个电耦合到电力轨，以使所述存储单元的所述至少两个栅极电极中的所述一个放电。
在相关实施例中，所述第二开关用以响应于所述第一开关将所述存储单元的所述至少两个栅极电极中的所述一个电耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，而将所述存储单元的所述至少两个栅极电极中的所述一个与所述电力轨电解耦。
在相关实施例中，所述的存储器装置更包括：缓冲器电路，在所述存储单元的所述至少两个栅极电极中的所述一个与所述偏压存储单元的所述至少两个栅极电极中的所述一个之间串联耦合到所述第一开关，其中所述缓冲器电路用以减少从所述第一开关到所述偏压存储单元的电荷注入。
在相关实施例中，所述的存储器装置更包括：温度系数调节电流源，用以在一定温度范围内将调节的电流提供到所述偏压存储单元的所述漏极电极。
在相关实施例中，所述的存储器装置更包括：共源共栅晶体管，串联耦合到所述存储单元，其中所述偏压电源电路更包含耦合到所述存储单元、所述偏压存储单元以及所述共源共栅晶体管的放大器电路，其中所述放大器电路将用以根据所述偏压存储单元的所述漏极电极处的偏压电压来调整所述存储单元的漏极电极处的电压。
在相关实施例中，基于通过所述偏压存储单元的所述漏极电极的电流来控制通过所述存储单元的漏极电极的电流。
在相关实施例中，所述存储单元的所述至少两个栅极电极中的另一个耦合到所述偏压存储单元的所述至少两个栅极电极中的另一个，其中根据所述偏压存储单元的所述至少两个栅极电极中的所述另一个处的电压来控制所述存储单元的阈值电压。
在相关实施例中，所述的存储器装置更包括：第一开关，用以在所述偏压存储单元的所述漏极电极与所述偏压存储单元的所述至少两个栅极电极中的所述一个之间进行电耦合或电解耦；以及第二开关，用以在所述偏压存储单元的所述漏极电极与所述偏压存储单元的所述至少两个栅极电极中的所述另一个之间进行电耦合或电解耦。
本说明书的一个方面涉及一种操作存储器装置的方法。在一些实施例中，方法包含在第一时间段期间将偏压存储单元的至少两个栅极电极中的一个处的偏压电压提供到存储单元的至少两个栅极电极中的一个。偏压存储单元的漏极电极可耦合到偏压存储单元的至少两个栅极电极中的一个。在一个方面中，偏压存储单元与存储单元具有相同半导体导电性类型或具有相同晶体管类型。在一些实施例中，方法包含在第二时间段期间使存储单元的至少两个栅极电极中的一个放电。
在相关实施例中，所述第一时间段期间提供所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压包含：在所述第一时间段期间，启用第一开关以将所述偏压存储单元的所述至少两个栅极电极中的所述一个电耦合到所述存储单元的所述至少两个栅极电极中的所述一个。
在相关实施例中，在所述第二时间段期间使所述存储单元的所述至少两个栅极电极中的所述一个放电包含：在所述第二时间段期间，启用第二开关以将所述存储单元的所述至少两个栅极电极中的所述一个电耦合到提供电源电压的电力轨。
在相关实施例中，在所述第二时间段期间使所述存储单元的所述至少两个栅极电极中的所述一个放电包含：在所述第二时间段期间，禁用所述第一开关以将所述偏压存储单元的所述至少两个栅极电极中的所述一个与所述存储单元的所述至少两个栅极电极中的所述一个电解耦。
在相关实施例中，在所述第一时间段期间提供所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压包含：在所述第一时间段期间，禁用所述第二开关以将所述存储单元的所述至少两个栅极电极中的所述一个与提供所述电源电压的所述电力轨电解耦。
本说明书的一个方面涉及一种存储器装置。在一些实施例中，存储器装置包含存储单元，所述存储单元包含第一栅极电极和第二栅极电极。在一些实施例中，存储器装置包含耦合到存储单元的偏压电源电路。在一些实施例中，偏压电源电路包含具有第一栅极电极、第二栅极电极以及漏极电极的偏压存储单元，其中偏压存储单元的漏极电极耦合到偏压存储单元的第一栅极电极和存储单元的第一栅极电极。偏压存储单元的第二栅极电极可在偏压存储单元的第二栅极电极与存储单元的第二栅极电极之间没有任何有源组件的情况下通过栅极线直接耦合到存储单元的第二栅极电极。在一些实施例中，偏压电源电路包含用以在偏压存储单元的第一栅极电极与存储单元的第一栅极电极之间电耦合或电解耦的第一开关。
在相关实施例中，所述偏压存储单元的所述第二栅极电极通过栅极线直接耦合到所述存储单元的所述第二栅极电极。
在相关实施例中，所述的存储装置更包括：另一存储单元，其中所述偏压电源电路更包含用以在所述偏压存储单元的所述第一栅极电极与所述另一存储单元的第一栅极电极之间电耦合或电解耦的第二开关。
在相关实施例中，所述偏压电源电路更包含：第二开关，用以响应于所述第一开关将所述偏压存储单元的所述第一栅极电极与所述存储单元的所述第一栅极电极电解耦，而将所述偏压存储单元的所述第一栅极电极电耦合到电力轨，以使所述偏压存储单元的所述第一栅极电极放电。
文概述数个实施例的特征以使得本领域的技术人员可以更好地理解本公开内容的各方面。本领域的技术人员应了解，其可以很容易地将本公开内容用作设计或修改用于实施本文中引入的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且本领域的技术人员可以在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种存储器装置，包括：
存储单元，包含至少两个栅极电极；以及
偏压电源电路，用以将偏压电压提供到所述存储单元的所述至少两个栅极电极中的一个，其中所述偏压电源电路包含偏压存储单元，所述偏压存储单元包含至少两个栅极电极和漏极电极，其中所述偏压存储单元的所述至少两个栅极电极中的一个与所述偏压存储单元的所述漏极电极彼此耦合，其中所述存储单元与所述偏压存储单元具有相同半导体导电性类型。
2.根据权利要求1所述的存储器装置，更包括：
第一开关，用以：
在第一时间段期间，将所述存储单元的所述至少两个栅极电极中的所述一个电耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，以将所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压提供到所述存储单元的所述至少两个栅极电极中的所述一个，以及
在第二时间段期间，将所述存储单元的所述至少两个栅极电极中的所述一个与所述偏压存储单元的所述至少两个栅极电极中的所述一个电解耦。
3.根据权利要求1所述的存储器装置，更包括：
温度系数调节电流源，用以在一定温度范围内将调节的电流提供到所述偏压存储单元的所述漏极电极。
4.根据权利要求1所述的存储器装置，更包括：
共源共栅晶体管，串联耦合到所述存储单元，其中所述偏压电源电路更包含耦合到所述存储单元、所述偏压存储单元以及所述共源共栅晶体管的放大器电路，其中所述放大器电路将用以根据所述偏压存储单元的所述漏极电极处的偏压电压来调整所述存储单元的漏极电极处的电压。
5.根据权利要求1所述的存储器装置，其中基于通过所述偏压存储单元的所述漏极电极的电流来控制通过所述存储单元的漏极电极的电流。
6.根据权利要求1所述的存储器装置，其中所述存储单元的所述至少两个栅极电极中的另一个耦合到所述偏压存储单元的所述至少两个栅极电极中的另一个，其中根据所述偏压存储单元的所述至少两个栅极电极中的所述另一个处的电压来控制所述存储单元的阈值电压。
7.一种操作存储器装置的方法，包括：
在第一时间段期间，将偏压存储单元的至少两个栅极电极中的一个处的偏压电压提供到存储单元的至少两个栅极电极中的一个，其中所述偏压存储单元的漏极电极耦合到所述偏压存储单元的所述至少两个栅极电极中的所述一个，其中所述偏压存储单元和所述存储单元具有相同半导体导电性类型；以及
在第二时间段期间使所述存储单元的所述至少两个栅极电极中的所述一个放电。
8.根据权利要求7所述的方法，其中在所述第一时间段期间提供所述偏压存储单元的所述至少两个栅极电极中的所述一个处的所述偏压电压包含：
在所述第一时间段期间，启用第一开关以将所述偏压存储单元的所述至少两个栅极电极中的所述一个电耦合到所述存储单元的所述至少两个栅极电极中的所述一个。
9.一种存储器装置，包括：
存储单元，包含第一栅极电极和第二栅极电极；以及
偏压电源电路，耦合到所述存储单元，所述偏压电源电路包含：
偏压存储单元，具有第一栅极电极、第二栅极电极以及漏极电极，其中所述偏压存储单元的所述漏极电极耦合到所述偏压存储单元的所述第一栅极电极，以及
第一开关，用以在所述偏压存储单元的所述第一栅极电极与所述存储单元的所述第一栅极电极之间电耦合或电解耦。
10.根据权利要求9所述的存储器装置，其中所述偏压存储单元的所述第二栅极电极通过栅极线直接耦合到所述存储单元的所述第二栅极电极。
CN202010856724.1A 2020-06-12 2020-08-24 存储器装置以及操作其的方法 Active CN113257316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,720 2020-06-12
US16/900,720 US11257550B2 (en) 2020-06-12 2020-06-12 Bias control for memory cells with multiple gate electrodes

Publications (2)

Publication Number Publication Date
CN113257316A true CN113257316A (zh) 2021-08-13
CN113257316B CN113257316B (zh) 2024-08-27

Family

ID=77220171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010856724.1A Active CN113257316B (zh) 2020-06-12 2020-08-24 存储器装置以及操作其的方法

Country Status (3)

Country Link
US (3) US11257550B2 (zh)
CN (1) CN113257316B (zh)
TW (1) TWI746120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257550B2 (en) * 2020-06-12 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Bias control for memory cells with multiple gate electrodes

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638326A (en) * 1996-04-05 1997-06-10 Advanced Micro Devices, Inc. Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device
US20020051387A1 (en) * 1998-08-27 2002-05-02 Kim Jin-Woo Method of operating split gate-typed non-volatile memory cell and semiconductor memory device having the cells
CN1610948A (zh) * 2001-11-02 2005-04-27 桑迪士克股份有限公司 具有温度补偿功能的数据读取的非易失性存储器
CN101350368A (zh) * 2007-04-19 2009-01-21 台湾积体电路制造股份有限公司 半导体存储器元件
CN103927965A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
CN104599714A (zh) * 2013-10-31 2015-05-06 意法半导体(鲁塞)公司 热载流子注入可编程存储器和编程该存储器的方法
US20160276038A1 (en) * 2015-03-17 2016-09-22 Renesas Electronics Corporation Semiconductor device
CN105989881A (zh) * 2014-09-10 2016-10-05 株式会社东芝 半导体存储器
CN107689244A (zh) * 2016-08-05 2018-02-13 瑞萨电子株式会社 半导体器件
CN110073441A (zh) * 2016-12-13 2019-07-30 赛普拉斯半导体公司 使用位线和选择栅极电压调节的编程干扰抑制

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244864B1 (ko) * 1996-03-18 2000-03-02 니시무로 타이죠 불휘발성 반도체 기억 장치
US7957204B1 (en) * 2005-09-20 2011-06-07 Spansion Llc Flash memory programming power reduction
US9189007B2 (en) * 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
US9378805B2 (en) * 2012-01-03 2016-06-28 Medtronic, Inc. Stable memory source bias over temperature and method
JP5891918B2 (ja) * 2012-04-11 2016-03-23 株式会社ソシオネクスト 不揮発性メモリ、電子装置及び検証方法
US9275732B2 (en) * 2013-12-13 2016-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Write buffer for resistive random access memory
TWI527056B (zh) * 2014-03-28 2016-03-21 Zhi-Cheng Xiao Low power memory
CN107124903A (zh) 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
US10466731B2 (en) * 2016-01-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor bandgap reference circuit and FinFET device suited for same
JP2018049674A (ja) * 2016-09-21 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
US10402342B2 (en) 2016-10-20 2019-09-03 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
US9911494B1 (en) 2017-01-11 2018-03-06 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices
US11936351B2 (en) * 2020-01-16 2024-03-19 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for error amplification and processing
US11763891B2 (en) * 2020-05-28 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reliable sensing of memory cells
US11257550B2 (en) * 2020-06-12 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Bias control for memory cells with multiple gate electrodes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638326A (en) * 1996-04-05 1997-06-10 Advanced Micro Devices, Inc. Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device
US20020051387A1 (en) * 1998-08-27 2002-05-02 Kim Jin-Woo Method of operating split gate-typed non-volatile memory cell and semiconductor memory device having the cells
CN1610948A (zh) * 2001-11-02 2005-04-27 桑迪士克股份有限公司 具有温度补偿功能的数据读取的非易失性存储器
CN101350368A (zh) * 2007-04-19 2009-01-21 台湾积体电路制造股份有限公司 半导体存储器元件
CN104599714A (zh) * 2013-10-31 2015-05-06 意法半导体(鲁塞)公司 热载流子注入可编程存储器和编程该存储器的方法
CN103927965A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
CN105989881A (zh) * 2014-09-10 2016-10-05 株式会社东芝 半导体存储器
US20160276038A1 (en) * 2015-03-17 2016-09-22 Renesas Electronics Corporation Semiconductor device
CN107689244A (zh) * 2016-08-05 2018-02-13 瑞萨电子株式会社 半导体器件
CN110073441A (zh) * 2016-12-13 2019-07-30 赛普拉斯半导体公司 使用位线和选择栅极电压调节的编程干扰抑制

Also Published As

Publication number Publication date
US20240355398A1 (en) 2024-10-24
US12057177B2 (en) 2024-08-06
TWI746120B (zh) 2021-11-11
US11257550B2 (en) 2022-02-22
CN113257316B (zh) 2024-08-27
TW202147307A (zh) 2021-12-16
US20220130470A1 (en) 2022-04-28
US20210391021A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US11657873B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US20240355398A1 (en) Bias control for memory cells with multiple gate electrodes
US11646079B2 (en) Memory cell including programmable resistors with transistor components
US11763891B2 (en) System and method for reliable sensing of memory cells
US20230386536A1 (en) Memory device with source line control
US12062408B2 (en) Switches to reduce routing rails of memory system
US20230178122A1 (en) Low power wake up for memory
US20240038294A1 (en) Programming and reading circuit for dynamic random access memory
US12027204B2 (en) Memory including metal rails with balanced loading
CN220895196U (zh) 记忆体装置
US12106809B2 (en) System and method for reliable sensing of memory cells
US20230061700A1 (en) Three-dimensional one time programmable memory
US20230260558A1 (en) Memory device with reset voltage control
US20230067791A1 (en) Reducing capacitive loading of memory system based on switches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant