TWI742968B - 畫素驅動電路 - Google Patents

Abstract

本發明提出一種畫素驅動電路，具有發光單元、十個開關與兩個電容。發光單元的驅動電流只會流經其中一個開關，藉此節省功率消耗。此外，此畫素驅動電路可以補償臨界電壓與操作電壓，藉此發光單元會提供一致的亮度。

Description

畫素驅動電路

本揭露是有關於發光二極體的畫素驅動電路。

目前發光二極體已經廣泛地應用於各類型的顯示器當中。發光二極體發光時的亮度與其驅動電流的大小有關，而其驅動電流的大小係由驅動電晶體來控制。然而，因為製程的變異會造成顯示器中的每個畫素的驅動電晶體的臨界電壓(threshold voltage,Vth)不盡相同，如此一來將會使得不同畫素之中的發光二極體具有不同的驅動電流而使每個發光二極體的亮度不一，進而造成顯示器在顯示畫面的時候會有亮度不均勻的問題。此外，驅動電流示由操作電壓所提供，而操作電壓容易因為傳遞路徑中的線阻產生壓降，使得每個畫素的操作電壓不同，使驅動電流產生誤差。

因此，如何針對顯示器畫素之驅動電晶體的臨界電壓做補償，並也對操作電壓做補償，是本領域的技術人員所致力研究的目標。

本發明的實施例提出一種畫素驅動電路，包括以下元件。發光單元具有第一端及第二端，發光單元的第一端連接至第一操作電壓。第一開關具有第一端、第二端及控制端，第一開關的第一端連接置發光單元的第二端，第一開關的第二端連接至第二操作電壓。第二開關具有第一端、第二端及控制端，第二開關的第一端連接至第一開關的控制端，第二開關的第二端連接至參考電壓。第一電容具有第一端及第二端，第一電容的第一端連接至第一開關的控制端及第二開關的第一端。第三開關具有第一端、第二端及控制端，第三開關的第一端連接至第二操作電壓，第三開關的控制端連接至第二開關的控制端。第四開關具有第一端、第二端及控制端，第四開關的第一端連接至第一電容的第二端及第三開關的第二端，第四開關的第二端連接至第一控制訊號，第四開關的控制端連接至第一電壓。第五開關具有第一端、第二端及控制端，第五開關的第一端連接至第二電壓，第五開關的第二端連接至第二開關的控制端及第三開關的控制端，第五開關的控制端連接至第二控制訊號。第六開關具有第一端、第二端及控制端，第六開關的第一端連接至第二開關的控制端、第三開關的控制端及第五開關的第二端，第六開關的控制端連接至第三控制訊號。第七開關具有第一端、第二端及控制端，第七開關的第一端連接至第六開關的第二端，第七開關的控制端連接至第四控制訊號。第八開關具有第一端、第二端及控制端，第八開關的第一端連接至第七開關的第二端，第八開關的第二端連接至第一控制訊號，第八開關的控制端連接至參考電壓。第二電容具有第一端及第二端，第二電容的第一端連接置第六開關的第二端及第七開關的第一端。第九開關，具有第一端、第二端及控制端，第九開關的第一端連接至第二電容的第二端，第九開關的第二端連接至一資料電壓，第九開關的控制端連接至第四控制訊號。第十開關具有第一端、第二端及控制端，第十開關的第一端連接至第二電容的第二端及第九開關的第一端，第十開關的第二端連接至第一電壓，第十開關的控制端連接至第二控制訊號。

在一些實施例中，畫素驅動電路依序操作於第一期間、第二期間、第三期間及第四期間。在第一期間內，第一開關、第三開關、第六開關及第十開關處於截止狀態，第二開關、第四開關、第五開關、第七開關、第八開關及第九開關處於導通狀態。在第二期間內，第一開關、第三開關、第六開關及第十開關處於截止狀態，第二開關、第四開關、第五開關、第七開關、第八開關、第九開關處於導通狀態。在第三期間的第一子期間內，第一開關、第三開關、第五開關、第六開關、第七開關及第九開關處於截止狀態，第二開關、第四開關、第八開關及第十開關處於導通狀態。在第三期間的第二子期間內，第二開關、第四開關、第五開關、第七開關及第九開關處於截止狀態，第一開關、第三開關、第六開關、第八開關及第十開關處於導通狀態。在第四期間內，第一開關、第三開關、第四開關、第六開關、第七開關、第九開關及第十開關處於截止狀態，第二開關、第五開關及第八開關處於導通狀態。

在一些實施例中，第三開關、第五開關、第七開關及第九開關為P型電晶體，第一開關、第二開關、第四開關、第六開關、第八開關及第十開關為N型電晶體。

在一些實施例中，第一開關的臨界電壓匹配至第四開關的臨界電壓，第六開關的臨界電壓匹配至第八開關的臨界電壓。

在一些實施例中，在第一期間內，第一控制訊號、第二控制訊號及第四控制訊號為第一低準位，第三控制訊號為第二低準位。在第二期間內，第一控制訊號為第一高準位，第二控制訊號及第四控制訊號為第一低準位，第三控制訊號為第二低準位。在第三期間內，第一控制訊號、第二控制訊號及第四控制訊號為第一高準位，第三控制訊號由第二低準位逐漸地增加至第二高準位。在第四期間內，第一控制訊號及第四控制訊號為第一高準位，第二控制訊號為第一低準位，第三控制訊號為第二低準位。

在一些實施例中，第一操作電壓大於第二操作電壓，第一電壓小於第二電壓。

在一些實施例中，上述的發光單元為發光二極體。

在一些實施例中，上述發光二極體的尺寸為次毫米。

在一些實施例中，上述的畫素驅動電路設置於顯示面板內。

在一些實施例中，上述的畫素驅動電路設置於背光模組內。

在上述的畫素驅動電路中，可以補償臨界電壓與操作電壓，並且具有節省功率消耗的功效。

關於本文中所使用之「第一」、「第二」等，並非特別指次序或順位的意思，其僅為了區別以相同技術用語描述的元件或操作。

圖1是根據一實施例繪示畫素驅動電路的電路架構圖。畫素驅動電路100可以設置在顯示裝置的背光模組上以提供背光源，或者設置在顯示面板中做為一像素，本揭露並不在此限。畫素驅動電路100包括了發光單元110、開關T1~T10、第一電容C1與第二電容C2。發光單元110例如為發光二極體，此發光二極體的尺寸可以是次毫米等級或其他合適的大小，本揭露並不在此限。

發光單元110具有第一端110-1及第二端110-2，發光單元110的第一端110-1連接至操作電壓VDD。開關T1具有第一端T1-1、第二端T1-2及控制端T1-3，開關T1的第一端T1-1連接置發光單元110的第二端110-2，開關T1的第二端T1-2連接至操作電壓VSS。開關T2具有第一端T2-1、第二端T2-2及控制端T2-3，開關T2的第一端T2-1連接至開關T1的控制端T1-3，開關T2的第二端T2-2連接至參考電壓V _ref。第一電容C1具有第一端C1-1及第二端C1-2，第一電容C1的第一端C1-1連接至開關T1的控制端T1-3及開關T2的第一端T2-1。開關T3具有第一端T3-1、第二端T3-2及控制端T3-3，開關T3的第一端T3-1連接至操作電壓VSS，開關T3的控制端T3-3連接至開關T2的控制端T2-3。開關T4具有第一端T4-1、第二端T4-2及控制端T4-3，開關T4的第一端T4-1連接至第一電容C1的第二端C1-2及開關T3的第二端T3-2，開關T4的第二端T4-2連接至控制訊號S1，開關T4的控制端T4-3連接至電壓V _L。開關T5具有第一端T5-1、第二端T5-2及控制端T5-3，開關T5的第一端T5-1連接至電壓V _H，開關T5的第二端T5-2連接至開關T2的控制端T2-3及開關T3的控制端T3-3，開關T5的控制端T5-3連接至控制訊號S2。

開關T6具有第一端T6-1、第二端T6-2及控制端T6-3，開關T6的第一端T6-1連接至開關T2的控制端T2-3、開關T3的控制端T3-3及開關T5的第二端T5-2，開關T6的控制端T6-3連接至控制訊號V _sweep。開關T7具有第一端T7-1、第二端T7-2及控制端T7-3，開關T7的第一端T7-1連接至開關T6的第二端T6-2，開關T7的控制端T7-3連接至控制訊號S3。開關T8具有第一端T8-1、第二端T8-2及控制端T8-3，開關T8的第一端T8-1連接至開關T7的第二端T7-2，開關T8的第二端T8-2連接至控制訊號S1，開關T8的控制端T3-3連接至參考電壓V _{ref .}。第二電容C2具有第一端C2-1及第二端C2-2，第二電容C2的第一端C2-1連接置開關T6的第二端T6-2及開關T7的第一端T7-1。開關T9具有第一端T9-1、第二端T9-2及控制端T9-3，開關T9的第一端T9-1連接至第二電容C2的第二端C2-2，開關T9的第二端T9-2連接至資料電壓V _DATA，開關T9的控制端T9-3連接至控制訊號S3。開關T10具有第一端T10-1、第二端T10-2及控制端T10-3，開關T10的第一端T10-1連接至第二電容C2的第二端C2-2及開關T9的第一端T9-1，開關T10的第二端T10-2連接至電壓V _L，開關T10的控制端T10-3連接至控制訊號S2。

在此實施例中，開關T1~T10例如為薄膜電晶體(thin film transistor)，其中開關T3、T5、T7、T9為P型電晶體，開關T1、T2、T4、T6、T8、T10為N型電晶體。此外，開關T1的臨界電壓匹配至開關T4的臨界電壓，開關T6的臨界電壓匹配至開關T8的臨界電壓，以下會再詳細說明臨界電壓匹配的功效。

圖2是根據一實施例繪示畫素驅動電路中各個控制訊號的時序圖。請參照圖2，畫素驅動電路依序操作於第一期間210、第二期間220、第三期間230及第四期間240，而第四期間240結束後又回到第一期間210。

在此實施例中，操作電壓VDD大於操作電壓VSS，電壓V _L小於電壓V _H，參考電壓V _ref大於電壓V _L。此外，電壓V _L大於低準位V _GL，而高準位V _GH大於電壓V _H。

圖3是根據一實施例繪示在第一期間內畫素驅動電路的開關示意圖。請參照圖2與圖3，第一期間210是用以重置畫素驅動電路100。在第一期間210內，控制訊號S1、控制訊號S2及控制訊號S3為低準位V _GL，控制訊號V _sweep為低準位V _{sweep_L}，其中低準位V _GL可相同或不同於低準位V _{sweep_L}，本揭露並不在此限。因此，在第一期間210，開關T1、T3、T6、T10處於截止狀態，而開關T2、T4、T5、T7、T8、T9處於導通狀態。具體來說，節點A的電位相同於參考電壓V _ref，但參考電壓V _ref小於開關T1的臨界電壓。電壓V _L大於開關T4的臨界電壓，因此開關T4處於導通狀態，節點B的電位相同於低準位V _GL。節點C的電位相同於電壓V _H。參考電壓V _ref大於開關T8的臨界電壓，因此開關T8處於導通狀態，節點D的電位相同於低準位V _GL。節點E的電位相同於資料電壓V _DATA。

圖4是根據一實施例繪示在第二期間內畫素驅動電路的開關示意圖。請參照圖2與圖4，第二期間220是用以做電壓補償。在第二期間220內，控制訊號S1為高準位V _GH，控制訊號S2及控制訊號S3為低準位V _GL，控制訊號V _sweep為低準位V _{sweep_L}。因此在第二期間220內，開關T1、T3、T6、T10處於截止狀態，開關T2、T4、T5、T7、T8、T9處於導通狀態。具體來說，節點A的電位相同於參考電壓V _ref。節點B的電位會因為對第一電容C1充電而不斷上升，一直到節點B的電位相同於V _L-V _{TH_T4}時開關T4會切換為截止狀態，其中V _{TH_T4}為開關T4的臨界電壓。節點C的電位相同於電壓V _H。類似地，節點D的電位會不斷上升，一直到節點D的電位相同於V _ref-V _{TH_T8}時開關T8會切換為截止狀態，其中V _{TH_T8}為開關T8的臨界電壓。節點E的電位相同於資料電壓V _DATA。

圖5是根據一實施例繪示在第三期間內第一子期間的畫素驅動電路的開關示意圖。請參照圖2與圖5，第三期間230分為第一子期間230-1及第二子期間230-2，在第一子期間230-1內發光單元110為截止，而在第二子期間230-2內發光單元110為導通並發光。第一子期間230-1及第二子期間230-2的長度是由資料電壓V _DATA所決定。換言之，在此實施例中是以脈寬調變(pulse width modulation，PWM)的方式來驅動發光單元110，藉此決定像素的亮度。具體來說，在第三期間230內，控制訊號S1、控制訊號S2及控制訊號S3為高準位V _GH，控制訊號V _sweep由低準位V _{sweep_L}逐漸地增加至高準位V _{sweep_H}，其中高準位V _{sweep_H}可相同於或不同於高準位V _GH，本揭露並不在此限。

在第一子期間230-1內，開關T1、T3、T5、T6、T7、T9處於截止狀態，開關T2、T4、T8、T10處於導通狀態。節點A的電位相同於參考電壓V _ref。節點B的電位相同於V _L-V _{TH_T4}。節點C的電位保持不變，維持在電壓V _H。特別的是，節點E的電位從第二期間220的資料電壓V _DATA改變為第三期間230的電壓V _L，其變化量表示為V _L-V _DATA，因此節點D的電位會由第二期間220的V _ref-V _{TH_T8}改變為V _ref-V _{TH_T8}+V _L-V _DATA。此時控制訊號V _sweep的電位小於節點D的電位，因此開關T6處於截止狀態。

由於控制訊號V _sweep的電位不斷上升，當以下數學式1成立時開關T6切換為導通狀態，接著會進入第二子期間230-2。 [數學式1]

其中V _D為節點D的電位，

為開關T6的臨界電壓。由於開關T6的臨界電壓匹配於開關T8的臨界電壓，因此在數學式1中兩個臨界電壓

、

相互抵消，也就是說刪除了開關T6的臨界電壓的影響。當資料電壓V _DATA越大時，數學式1越早成立，也就越早進入第二子期間230-2。

圖6是根據一實施例繪示在第三期間內第二子期間的畫素驅動電路的開關示意圖。請參照圖2與圖6，在第二子期間230-2內，開關T2、T4、T5、T7、T9處於截止狀態，開關T1、T3、T6、T8、T10處於導通狀態。具體來說，由於開關T6處於導通狀態，節點D及節點C的電位都相同於V _ref-V _{TH_T8}+V _L-V _DATA，此電位會截止開關T2並導通開關T3。節點B的電位從第一子期間230-1的V _L-V _{TH_T4}改變為操作電壓VSS，改變量為VSS-V _L+V _{TH_T4}，因此節點A的電位會從第一子期間230-1的參考電壓V _ref改變為V _ref+VSS-V _L+V _{TH_T4}，此電位會導通開關T1產生電流I _LED，此電流I _LED流經發光單元110與開關T1，電流I _LED的大小如以下數學式2所示。 [數學式2]

其中K為常數，V _A為節點A的電位，V _{TH_T1}為開關T1的臨界電壓。值得注意的是，由於開關T1的臨界電壓匹配至開關T4的臨界電壓，因此電流I _LED的大小已經不受臨界電壓V _{TH_T1}的影響。此外，由於在數學式2補償了操作電壓VSS，因此電流I _LED的大小也不受操作電壓VSS的影響。在習知技術中驅動電流經過了兩個以上的開關，當電流較大時會產生壓降使得開關可能進入線性區，增加操作電壓VDD、VSS之間的跨壓可以解決此問題，但卻提高了功率消耗。相較之下，電流I _LED只會流經一個開關T1，因此具有減少功率消耗的功效。

圖7是根據一實施例繪示在第四期間內畫素驅動電路的開關示意圖。請參照圖2與圖7，第四期間240是用以關閉發光單元110。在第四期間240內，控制訊號S1及控制訊號S3為高準位V _GH，控制訊號S2為低準位V _GL，控制訊號V _sweep為低準位V _{sweep_L}。因此，開關T1、T3、T4、T6、T7、T9、T10處於截止狀態，開關T2、T5、T8處於導通狀態。節點A的電位為參考電壓V _ref，藉此截止開關T1。節點C的電位為電壓V _H。

在上述實施例中，“連接”可以是直接連接。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:畫素驅動電路 110:發光單元 C1:第一電容 C2:第二電容 T1~T10:開關 I _LED:電流 110-1,C1-1,C2-1,T1-1,T2-1,T3-1,T4-1,T5-1,T6-1,T7-1,T8-1,T9-1,T10-1:第一端 110-2,C1-2,C2-2,T1-2,T2-2,T3-2,T4-2,T5-2,T6-2,T7-2,T8-2,T9-2,T10-2:第二端 T1-3,T2-3,T3-3,T4-3,T5-3,T6-3,T7-3,T8-3,T9-3,T10-3:控制端 A,B,C,D,E:節點 VDD,VSS:操作電壓 S1,S2,S3,V _sweep:控制訊號 V _H,V _L:電壓 V _DATA:資料電壓 V _ref:參考電壓 210:第一期間 220:第二期間 230:第三期間 230-1:第一子期間 230-2:第二子期間 240:第四期間 V _GH,V _{sweep_H}:高準位 V _GL,V _{sweep_L}:低準位

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。 圖1是根據一實施例繪示畫素驅動電路的電路架構圖。 圖2是根據一實施例繪示畫素驅動電路中各個控制訊號的時序圖。 圖3是根據一實施例繪示在第一期間內畫素驅動電路的開關示意圖。 圖4是根據一實施例繪示在第二期間內畫素驅動電路的開關示意圖。 圖5是根據一實施例繪示在第三期間內第一子期間的畫素驅動電路的開關示意圖。 圖6是根據一實施例繪示在第三期間內第二子期間的畫素驅動電路的開關示意圖。 圖7是根據一實施例繪示在第四期間內畫素驅動電路的開關示意圖。

100:畫素驅動電路

110:發光單元

C1:第一電容

C2:第二電容

T1~T10:開關

110-1,C1-1,C2-1,T1-1,T2-1,T3-1,T4-1,T5-1,T6-1,T7-1,T8-1,T9-1,T10-1:第一端

110-2,C1-2,C2-2,T1-2,T2-2,T3-2,T4-2,T5-2,T6-2,T7-2,T8-2,T9-2,T10-2:第二端

T1-3,T2-3,T3-3,T4-3,T5-3,T6-3,T7-3,T8-3,T9-3,T10-3:控制端

A,B,C,D,E:節點

VDD,VSS:操作電壓

S1,S2,S3,V_sweep:控制訊號

V_H,V_L:電壓

V_DATA:資料電壓

V_ref:參考電壓

Claims (9)

1. 一種畫素驅動電路，包括：一發光單元，具有一第一端及一第二端，該發光單元的該第一端連接至第一操作電壓；一第一開關，具有一第一端、一第二端及一控制端，該第一開關的該第一端連接置該發光單元的該第二端，該第一開關的該第二端連接至第二操作電壓；一第二開關，具有一第一端、一第二端及一控制端，該第二開關的該第一端連接至該第一開關的該控制端，該第二開關的該第二端連接至一參考電壓；一第一電容，具有一第一端及一第二端，該第一電容的該第一端連接至該第一開關的該控制端及該第二開關的該第一端；一第三開關，具有一第一端、一第二端及一控制端，該第三開關的該第一端連接至該第二操作電壓，該第三開關的該控制端連接至該第二開關的該控制端；一第四開關，具有一第一端、一第二端及一控制端，該第四開關的該第一端連接至該第一電容的該第二端及該第三開關的該第二端，該第四開關的該第二端連接至第一控制訊號，該第四開關的該控制端連接至一第一電壓；一第五開關，具有一第一端、一第二端及一控制端，該第五開關的該第一端連接至第二電壓，該第五開關的該第二端連接至該第二開關的該控制端及該第三開關的該控制端，該第五開關的該控制端連接至一第二控制訊號； 一第六開關，具有一第一端、一第二端及一控制端，該第六開關的該第一端連接至該第二開關的該控制端、該第三開關的該控制端及該第五開關的該第二端，該第六開關的該控制端連接至一第三控制訊號；一第七開關，具有一第一端、一第二端及一控制端，該第七開關的該第一端連接至該第六開關的該第二端，該第七開關的該控制端連接至一第四控制訊號；一第八開關，具有一第一端、一第二端及一控制端，該第八開關的該第一端連接至該第七開關的該第二端，該第八開關的該第二端連接至該第一控制訊號，該第八開關的該控制端連接至該參考電壓；一第二電容，具有一第一端及一第二端，該第二電容的該第一端連接置該第六開關的該第二端及該第七開關的該第一端；一第九開關，具有一第一端、一第二端及一控制端，該第九開關的該第一端連接至該第二電容的該第二端，該第九開關的該第二端連接至一資料電壓，該第九開關的該控制端連接至該第四控制訊號；以及一第十開關，具有一第一端、一第二端及一控制端，該第十開關的該第一端連接至該第二電容的該第二端及該第九開關的該第一端，該第十開關的該第二端連接至該第一電壓，該第十開關的該控制端連接至該第二控制訊號。
2. 如請求項1所述之畫素驅動電路，其中該畫 素驅動電路依序操作於一第一期間、一第二期間、一第三期間及一第四期間，其中在該第一期間內，該第一開關、該第三開關、該第六開關及該第十開關處於一截止狀態，該第二開關、該第四開關、該第五開關、該第七開關、該第八開關及該第九開關處於一導通狀態，其中在該第二期間內，該第一開關、該第三開關、該第六開關及該第十開關處於該截止狀態，該第二開關、該第四開關、該第五開關、該第七開關、該第八開關、該第九開關處於該導通狀態，其中在該第三期間的一第一子期間內，該第一開關、該第三開關、該第五開關、該第六開關、該第七開關及該第九開關處於該截止狀態，該第二開關、該第四開關、該第八開關及該第十開關處於該導通狀態，其中在該第三期間的一第二子期間，該第二開關、該第四開關、該第五開關、該第七開關及該第九開關處於該截止狀態，該第一開關、該第三開關、該第六開關、該第八開關及該第十開關處於該導通狀態，其中在該第四期間，該第一開關、該第三開關、該第四開關、該第六開關、該第七開關、該第九開關及該第十開關處於該截止狀態，該第二開關、該第五開關及該第八開關處於該導通狀態，其中該第一開關的臨界電壓匹配至該第四開關的臨界電壓，該第六開關的臨界電壓匹配至該第八開關的臨界電 壓。
3. 如請求項2所述之畫素驅動電路，其中該第三開關、該第五開關、該第七開關及該第九開關為P型電晶體，該第一開關、該第二開關、該第四開關、該第六開關、該第八開關及該第十開關為N型電晶體。
4. 如請求項3所述之畫素驅動電路，其中在該第一期間，該第一控制訊號、該第二控制訊號及該第四控制訊號為一第一低準位，該第三控制訊號為一第二低準位，其中在該第二期間內，該第一控制訊號為一第一高準位，該第二控制訊號及該第四控制訊號為該第一低準位，該第三控制訊號為該第二低準位，其中在該第三期間內，該第一控制訊號、該第二控制訊號及該第四控制訊號為該第一高準位，該第三控制訊號由該第二低準位逐漸地增加至一第二高準位，其中在該第四期間內，該第一控制訊號及該第四控制訊號為該第一高準位，該第二控制訊號為該第一低準位，該第三控制訊號為該第二低準位。
5. 如請求項4所述之畫素驅動電路，其中該第一操作電壓大於該第二操作電壓，該第一電壓小於該第二電壓。
6. 如請求項1所述之畫素驅動電路，其中該發光單元為發光二極體。
7. 如請求項6所述之畫素驅動電路，其中該發光二極體的尺寸為次毫米。
8. 如請求項1所述之畫素驅動電路，其中該畫素驅動電路設置於一顯示面板內。
9. 如請求項1所述之畫素驅動電路，其中該畫素驅動電路設置於一背光模組內。

Images