TWI741938B - 暫態電壓抑制裝置 - Google Patents

暫態電壓抑制裝置 Download PDF

Info

Publication number
TWI741938B
TWI741938B TW110102449A TW110102449A TWI741938B TW I741938 B TWI741938 B TW I741938B TW 110102449 A TW110102449 A TW 110102449A TW 110102449 A TW110102449 A TW 110102449A TW I741938 B TWI741938 B TW I741938B
Authority
TW
Taiwan
Prior art keywords
heavily doped
type
doped region
type heavily
region
Prior art date
Application number
TW110102449A
Other languages
English (en)
Other versions
TW202224137A (zh
Inventor
楊敦智
陳子平
林昆賢
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Application granted granted Critical
Publication of TWI741938B publication Critical patent/TWI741938B/zh
Publication of TW202224137A publication Critical patent/TW202224137A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明係揭露一種暫態電壓抑制裝置，其係包含一P型半導體層、一第一N型井區、一第一N型重摻雜區、一第一P型重摻雜區、一第二P型重摻雜區與一第二N型重摻雜區。第一N型井區設於P型半導體層中，第一N型重摻雜區與第一P型重摻雜區設於第一N型井區中，並共同耦接第一接腳，且第一P型重摻雜區與第一N型井區之底部相離。第二P型重摻雜區設於第一N型井區內，並與第一N型井區之側壁相離，第二P型重摻雜區浮接。第二N型重摻雜區設於P型半導體層中，並耦接第二接腳。第二P型重摻雜區設於第一P型重摻雜區與第二N型重摻雜區之間。

Description

暫態電壓抑制裝置
本發明係關於一種抑制裝置，且特別關於一種暫態電壓抑制裝置。
靜電放電（ESD）損害已成為以奈米級互補式金氧半製程製作的互補式金氧半積體電路產品的主要可靠性議題。ESD保護元件通常設計為釋放ESD能量，因此可以防止積體電路晶片受到ESD損壞。
靜電放電保護裝置1之工作原理如第1圖所示。在第1圖中，靜電放電保護裝置1包含一P型半導體基板10，N型井區11設於P型半導體基板10中，N型重摻雜區12與P型重摻雜區13設於N型井區11中，N型重摻雜區14與P型重摻雜區15設於P型半導體基板10中。N型重摻雜區16設於N型井區11與P型半導體基板10中。N型重摻雜區12耦接第一接腳17，N型重摻雜區14與P型重摻雜區15耦接第二接腳18。N型井區11、P型重摻雜區13、P型半導體基板10、N型重摻雜區16與N型重摻雜區14形成一寄生矽控整流器。靜電放電保護裝置1之崩潰電壓取決於矽控整流器之觸發電壓。矽控整流器之觸發電壓取決於P型半導體基板10與N型重摻雜區16之間介面的崩潰電壓。然而，P型半導體基板10與N型重摻雜區16形成的接面電容相對高。因此，靜電放電保護裝置1之崩潰電壓會相對降低，以降低靜電放電效果。此外，因為P型重摻雜區13與第一接腳17斷開，故靜電放電電流流經N型井區11，導致N型井區11之串聯電阻較高，此現象會降低靜電放電保護效果。
因此，本發明係在針對上述的困擾，提出一種暫態電壓抑制裝置，以解決習知所產生的問題。
本發明提供一種暫態電壓抑制裝置，其係降低寄生矽控整流器之電容與崩潰路徑之串聯電阻，進而增進靜電放電保護效果。
在本發明之一實施例中，一種暫態電壓抑制裝置包含一P型半導體層、一第一N型井區、一第一N型重摻雜區、一第一P型重摻雜區、一第二P型重摻雜區與一第二N型重摻雜區。第一N型井區設於P型半導體層中，第一N型重摻雜區與第一P型重摻雜區設於第一N型井區中，並共同耦接一第一接腳，其中第一P型重摻雜區與第一N型井區之底部相離。第二P型重摻雜區設於第一N型井區內，並與第一N型井區之側壁相離，其中第二P型重摻雜區浮接。第二N型重摻雜區設於P型半導體層中，並耦接一第二接腳，其中第二P型重摻雜區設於第一P型重摻雜區與第二N型重摻雜區之間。
在本發明之一實施例中，第二P型重摻雜區與第一N型井區之側壁之間的第一距離小於第一P型重摻雜區與第一N型井區之底部之間的第二距離。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第三N型重摻雜區，其係設於第一N型井區內，第三N型重摻雜區為浮接，並直接鄰接第二P型重摻雜區，且第三N型重摻雜區設於第一P型重摻雜區與第二P型重摻雜區之間。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第三P型重摻雜區，其係設於P型半導體層中，並耦接第二接腳。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第二N型井區，其係設於P型半導體層中，第二N型重摻雜區與第三P型重摻雜區設於第二N型井區中。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第四P型重摻雜區，其係設於第二N型井區內，並與第二N型井區之側壁相離，第四P型重摻雜區為浮接，第四P型重摻雜區設於第三P型重摻雜區與第一N型重摻雜區之間，且第三P型重摻雜區與第二N型井區之底部相離。
在本發明之一實施例中，第四P型重摻雜區與第二N型井區之側壁之間的第三距離小於第三P型重摻雜區與第二N型井區之底部之間的第四距離。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第四N型重摻雜區，其係設於第二N型井區內，第四N型重摻雜區為浮接，並直接鄰接第四P型重摻雜區，第四N型重摻雜區設於第三P型重摻雜區與第四P型重摻雜區之間。
在本發明之一實施例中，第二P型重摻雜區與第一N型井區之側壁之間的距離等於第四P型重摻雜區與第二N型井區之側壁之間的距離。
在本發明之一實施例中，第一P型重摻雜區與第一N型井區之底部之間的距離等於第三P型重摻雜區與第二N型井區之底部之間的距離。
在本發明之一實施例中，P型半導體層為P型半導體基板或P型磊晶層。
在本發明之一實施例中，暫態電壓抑制裝置更包含一P型井區，其係設於P型半導體層中，且第二N型重摻雜區設於P型井區中。
在本發明之一實施例中，暫態電壓抑制裝置更包含一第三P型重摻雜區，其係設於P型井區中，並耦接第二接腳。
基於上述，暫態電壓抑制裝置形成第二P型重摻雜區於第一N型井區內，並分離第二P型重摻雜區與第一N型井區之側壁，以降低寄生矽控整流器之電容。暫態電壓抑制裝置亦連接位於N型重摻雜區內之第一N型重摻雜區與第二P型重摻雜區，以降低崩潰路徑之串聯電阻。因此，暫態電壓抑制裝置得以增進靜電放電保護效果。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
可了解如在此所使用的用詞「包含(comprising)」、「包含(including)」、「具有(having)」、「含有(containing)」、「包含(involving)」等等，為開放性的(open-ended)，即意指包含但不限於。另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制發明作之申請專利範圍。
除非另有說明，否則某些條件句子或單詞，例如“可以”、“可能”、“可能”或“可能”，通常試圖表達本發明中的實施例具有的特徵，但也可以解釋為可能不需要的元素、特徵或步驟。在其他實施例中，可能不需要這些特徵、元件或步驟。
為了達到降低寄生矽控整流器之電容與崩潰路徑之串聯電阻之目的，以下將提供一種暫態電壓抑制裝置。
第2圖為本發明之第一實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第2圖，暫態電壓抑制裝置2之第一實施例包含一P型半導體層20、一第一N型井區200、一第一N型重摻雜區201、一第一P型重摻雜區202、一第二P型重摻雜區203與一第二N型重摻雜區204。第一N型井區200設於P型半導體層20中，其中P型半導體層20可為P型半導體基板或P型磊晶層，但本發明不限於此。第一實施例係以P型半導體基板作為P型半導體層20為例。第一N型重摻雜區201與第一P型重摻雜區202設於第一N型井區200中，並共同耦接一第一接腳22。第一N型重摻雜區201是用於提供第一接腳22之電壓給第一N型井區200。第一P型重摻雜區202與第一N型井區200之底部相離。第二P型重摻雜區203設於第一N型井區200內，並與第一N型井區200之側壁相離。第二P型重摻雜區203浮接。第二N型重摻雜區204設於P型半導體層20中，並耦接一第二接腳23。第二P型重摻雜區203設於第一P型重摻雜區202與第二N型重摻雜區204之間。第一P型重摻雜區202、第一N型井區200、P型半導體層20與第二N型重摻雜區204形成第一寄生矽控整流器。第二P型重摻雜區203、第一N型井區200與P型半導體層20形成第一寄生PNP雙載子接面電晶體。
當正靜電放電電壓施加在第一接腳22，且第二接腳23接地時，靜電放電電流依序流經第一P型重摻雜區202、第一N型井區200、P型半導體層20與第二N型重摻雜區204。同時，第一寄生PNP雙載子接面電晶體能幫助啟動第一寄生矽控整流器。因為靜電放電電流不會通過第一N型重摻雜區201，故靜電放電電流通過的崩潰路徑之串聯電阻得以降低。此外，因為第二P型重摻雜區203與第一N型井區200之側壁分離，所以由P型半導體層20與第一N型井區200形成的接面電容低於第1圖中由P型半導體層10與N型重摻雜區16形成的接面電容。因此，暫態電壓抑制裝置2之靜電放電保護效果得以提升。
第二P型重摻雜區203相距第一N型井區200之側壁第一距離d1，第一P型重摻雜區202相距第一N型井區200之底部第二距離d2。第一距離d1為第一寄生PNP雙載子接面電晶體之基極之寬度。第一寄生PNP雙載子接面電晶體之崩潰電壓取決於第一距離d1。第一寄生矽控整流器之觸發電壓取決於第一寄生PNP雙載子接面電晶體之崩潰電壓。第3圖為本發明之一實施例之第一寄生矽控整流器之電流對電壓曲線圖。請參閱第2圖與第3圖，第一寄生矽控整流器之三個不同之觸發電壓Vt’、 Vt’’與Vt’’’分別對應三個不同之第一距離d1。假設第一寄生矽控整流器具有一握持(holding)電壓Vh，則對應觸發電壓Vt’之第一距離d1小於對應觸發電壓Vt’’之第一距離d1，對應觸發電壓Vt’’之第一距離d1小於應觸發電壓Vt’’’之第一距離d1。
第一P型重摻雜區202、第一N型井區200與P型半導體層20形成一第二寄生PNP雙載子接面電晶體。第二距離d2為第二寄生PNP雙載子接面電晶體之基極之寬度。第二寄生PNP雙載子接面電晶體之崩潰電壓取決於第二距離d2。在本發明之某些實施例中，第二P型重摻雜區203與第一N型井區200之側壁之間的第一距離d1可小於第一P型重摻雜區202與第一N型井區200之底部之間的第二距離d2。因此，導通第一寄生PNP雙載子接面電晶體之速度大於導通第二寄生PNP雙載子接面電晶體之速度，使導通第一寄生矽控整流器之速度得以提升。
第4圖為本發明之第二實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第4圖，以下介紹暫態電壓抑制裝置2之第二實施例。第二實施例與第一實施例差別在於第二實施例更包含一第三N型重摻雜區205，其係設於第一N型井區200內，第三N型重摻雜區205為浮接，並直接鄰接第二P型重摻雜區203。換句話說，第三N型重摻雜區205與第二P型重摻雜區203之間沒有任何元件，且第三N型重摻雜區205設於第一P型重摻雜區202與第二P型重摻雜區203之間。當正靜電放電電壓施加在第一接腳22，且第二接腳23接地時，第三N型重摻雜區205能產生一飄移電流以增加導通第一寄生PNP雙載子接面電晶體與第一寄生矽控整流器之速度。
第5圖為本發明之第三實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第5圖，以下介紹暫態電壓抑制裝置2之第三實施例。第三實施例與第二實施例差別在於第三實施例更包含一第三P型重摻雜區206，其係設於P型半導體層20中，並耦接第二接腳23。第三P型重摻雜區206提供第二接腳23之電壓給P型半導體層20，以增加導通第一寄生矽控整流器之速度。
第6圖為本發明之第四實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第6圖，以下介紹暫態電壓抑制裝置2之第四實施例。第四實施例與第三實施例差別在於第四實施例更包含一第二N型井區207，其係設於P型半導體層20中，第二N型重摻雜區204與第三P型重摻雜區206設於第二N型井區207中。第二N型重摻雜區204提供第二接腳23之電壓給第二N型井區207。
當正靜電放電電壓施加在第一接腳22，且第二接腳23接地時，靜電放電電流依序流經第一P型重摻雜區202、第一N型井區200、P型半導體層20與第二N型井區207。同時，第一寄生PNP雙載子接面電晶體能幫助啟動第一寄生矽控整流器。當正靜電放電電壓施加在第二接腳23，且第一接腳22接地時，靜電放電電流依序流經第三P型重摻雜區206、第二N型井區207、P型半導體層20、第一N型井區200與第一N型重摻雜區201。同時，由第三P型重摻雜區206、第二N型井區207、P型半導體層20、第一N型井區200與第一N型重摻雜區201形成之第二寄生矽控整流器得以導通。
第7圖為本發明之第五實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第7圖，以下介紹暫態電壓抑制裝置2之第五實施例。第五實施例與第四實施例差別在於第五實施例更包含一第四P型重摻雜區208，其係設於第二N型井區207內，並與第二N型井區207之側壁相離，第四P型重摻雜區208為浮接，第四P型重摻雜區208設於第三P型重摻雜區206與第一N型重摻雜區201之間，且第三P型重摻雜區206與第二N型井區207之底部相離。第四P型重摻雜區208、第二N型井區207與P型半導體層20形成一第三寄生PNP雙載子接面電晶體。
當正靜電放電電壓施加在第二接腳23，且第一接腳22接地時，靜電放電電流依序流經第三P型重摻雜區206、第二N型井區207、P型半導體層20、第一N型井區200與第一N型重摻雜區201。同時，第三寄生PNP雙載子接面電晶體能幫助啟動第二寄生矽控整流器。因為靜電放電電流不會通過第二N型重摻雜區204，故靜電放電電流通過的崩潰路徑之串聯電阻得以降低。此外，因為。第四P型重摻雜區208與第二N型井區207之側壁分離，所以由P型半導體層20與第二N型井區207形成的接面電容低於第1圖中由P型半導體層10與N型重摻雜區16形成的接面電容。因此，暫態電壓抑制裝置2之靜電放電保護效果得以提升。
第四P型重摻雜區208相距第二N型井區207之側壁第三距離d3，第三P型重摻雜區206相距第二N型井區207之底部第四距離d4。第三距離d3為第三寄生PNP雙載子接面電晶體之基極之寬度。第三寄生PNP雙載子接面電晶體之崩潰電壓取決於第三距離d3。第二寄生矽控整流器之觸發電壓取決於第三寄生PNP雙載子接面電晶體之崩潰電壓。當第三距離d3愈短，則第二寄生矽控整流器之觸發電壓愈小
第三P型重摻雜區206、第二N型井區207與P型半導體層20形成一第四寄生PNP雙載子接面電晶體。第四距離d4為第四寄生PNP雙載子接面電晶體之基極之寬度。第四寄生PNP雙載子接面電晶體之崩潰電壓取決於第四距離d4。在本發明之某些實施例中，第四P型重摻雜區208與第二N型井區207之側壁之間的第三距離d3可小於第三P型重摻雜區206與第二N型井區207之底部之間的第四距離d4。因此，導通第三寄生PNP雙載子接面電晶體之速度大於導通第四寄生PNP雙載子接面電晶體之速度，使導通第二寄生矽控整流器之速度得以提升。
第二P型重摻雜區203與第一N型井區200之側壁之間的第一距離d1等於或不等於第四P型重摻雜區208與第二N型井區207之側壁之間的第三距離d3。第一距離d1與第三距離d3是可以根據需求而調整的。第一P型重摻雜區202與第一N型井區200之底部之間的第二距離d2等於或不等於第三P型重摻雜區206與第二N型井區207之底部之間的第四距離d4。第二距離d2與第四距離d4亦可以根據需求而調整的。假設第一距離d1與第三距離d3相等，且第二距離d2與第四距離d4相等，則第一寄生矽控整流器之電流對電壓曲線對稱於第二寄生矽控整流器之電流對電壓曲線。
第8圖為本發明之第六實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第8圖，以下介紹暫態電壓抑制裝置2之第六實施例。第六實施例與第五實施例差別在於第六實施例更包含一第四N型重摻雜區209，其係設於第二N型井區207內，第四N型重摻雜區209為浮接，並直接鄰接第四P型重摻雜區208。換句話說，第四N型重摻雜區209與第四P型重摻雜區208之間沒有任何元件，且第四N型重摻雜區209設於第三P型重摻雜區206與第四P型重摻雜區208之間。當正靜電放電電壓施加在第二接腳23，且第一接腳22接地時，第四N型重摻雜區209能產生一飄移電流，以增加導通第三寄生PNP雙載子接面電晶體與第二寄生矽控整流器之速度。
第9圖為本發明之第七實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第9圖，以下介紹暫態電壓抑制裝置2之第七實施例。第七實施例與第一實施例差別在於第七實施例更包含一P型井區207’，其係設於P型半導體層20中，且第二N型重摻雜區204設於P型井區207’中。第一P型重摻雜區202、第一N型井區200、P型半導體層20、P型井區207’與第二N型重摻雜區204形成一第一寄生矽控整流器。第二P型重摻雜區203、第一N型井區200與P型半導體層20形成第一寄生PNP雙載子接面電晶體。
當正靜電放電電壓施加在第一接腳22，且第二接腳23接地時，靜電放電電流依序流經第一P型重摻雜區202、第一N型井區200、P型半導體層20 、P型井區207’與第二N型重摻雜區204。同時，第一寄生PNP雙載子接面電晶體能幫助啟動第一寄生矽控整流器。因為靜電放電電流不會通過第一N型重摻雜區201，故靜電放電電流通過的崩潰路徑之串聯電阻得以降低。此外，因為第二P型重摻雜區203與第一N型井區200之側壁分離，所以由P型半導體層20與第一N型井區200形成的接面電容低於第1圖中由P型半導體層10與N型重摻雜區16形成的接面電容。因此，暫態電壓抑制裝置2之靜電放電保護效果得以提升。
第10圖為本發明之第八實施例之暫態電壓抑制裝置之結構剖視圖。請參閱第10圖，以下介紹暫態電壓抑制裝置2之第八實施例。第八實施例與第七實施例差別在於第八實施例更包含一第三P型重摻雜區206，其係設於P型井區207’中，並耦接第二接腳23。第三P型重摻雜區206提供第二接腳23之電壓給P型井區207’，以增加導通第一寄生矽控整流器之速度。
根據上述實施例，暫態電壓抑制裝置形成第二P型重摻雜區於第一N型井區內，並分離第二P型重摻雜區與第一N型井區之側壁，以降低寄生矽控整流器之電容。暫態電壓抑制裝置亦連接位於N型重摻雜區內之第一N型重摻雜區與第二P型重摻雜區，以降低崩潰路徑之串聯電阻。因此，暫態電壓抑制裝置得以增進靜電放電保護效果。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
1:靜電放電保護裝置 10:P型半導體基板 11:N型井區 12:N型重摻雜區 13:P型重摻雜區 14:N型重摻雜區 15:P型重摻雜區 16:N型重摻雜區 17:第一接腳 18:第二接腳 2:暫態電壓抑制裝置 20:P型半導體層 200:第一N型井區 201:第一N型重摻雜區 202:第一P型重摻雜區 203:第二P型重摻雜區 204:第二N型重摻雜區 22:第一接腳 23:第二接腳 205:第三N型重摻雜區 206:第三P型重摻雜區 207:第二N型井區 208:第四P型重摻雜區 209:第四N型重摻雜區 207’ :P型井區 d1:第一距離 d2:第二距離 d3: 第三距離 d4:第四距離 Vt’、Vt’’、Vt’’’:觸發電壓 Vh:握持電壓
第1圖為先前技術之靜電放電保護裝置之示意圖。 第2圖為本發明之第一實施例之暫態電壓抑制裝置之結構剖視圖。 第3圖為本發明之一實施例之第一寄生矽控整流器之電流對電壓曲線圖。 第4圖為本發明之第二實施例之暫態電壓抑制裝置之結構剖視圖。 第5圖為本發明之第三實施例之暫態電壓抑制裝置之結構剖視圖。 第6圖為本發明之第四實施例之暫態電壓抑制裝置之結構剖視圖。 第7圖為本發明之第五實施例之暫態電壓抑制裝置之結構剖視圖。 第8圖為本發明之第六實施例之暫態電壓抑制裝置之結構剖視圖。 第9圖為本發明之第七實施例之暫態電壓抑制裝置之結構剖視圖。 第10圖為本發明之第八實施例之暫態電壓抑制裝置之結構剖視圖。
2:暫態電壓抑制裝置
20:P型半導體層
200:第一N型井區
201:第一N型重摻雜區
202:第一P型重摻雜區
203:第二P型重摻雜區
204:第二N型重摻雜區
22:第一接腳
23:第二接腳
d1:第一距離
d2:第二距離

Claims (13)

  1. 一種暫態電壓抑制裝置，包含： 一P型半導體層； 一第一N型井區，設於該P型半導體層中； 一第一N型重摻雜區與一第一P型重摻雜區，設於該第一N型井區中，並共同耦接一第一接腳，其中該第一P型重摻雜區與該第一N型井區之底部相離； 一第二P型重摻雜區，設於該第一N型井區內，並與該第一N型井區之側壁相離，其中該第二P型重摻雜區浮接；以及 一第二N型重摻雜區，設於該P型半導體層中，並耦接一第二接腳，其中該第二P型重摻雜區設於該第一P型重摻雜區與該第二N型重摻雜區之間。
  2. 如請求項1所述之暫態電壓抑制裝置，其中該第二P型重摻雜區與該第一N型井區之該側壁之間的第一距離小於該第一P型重摻雜區與該第一N型井區之該底部之間的第二距離。
  3. 如請求項1所述之暫態電壓抑制裝置，更包含一第三N型重摻雜區，其係設於該第一N型井區內，該第三N型重摻雜區為浮接，並直接鄰接該第二P型重摻雜區，且該第三N型重摻雜區設於該第一P型重摻雜區與該第二P型重摻雜區之間。
  4. 如請求項3所述之暫態電壓抑制裝置，更包含一第三P型重摻雜區，其係設於該P型半導體層中，並耦接該第二接腳。
  5. 如請求項4所述之暫態電壓抑制裝置，更包含一第二N型井區，其係設於該P型半導體層中，該第二N型重摻雜區與該第三P型重摻雜區設於該第二N型井區中。
  6. 如請求項5所述之暫態電壓抑制裝置，更包含一第四P型重摻雜區，其係設於該第二N型井區內，並與該第二N型井區之側壁相離，該第四P型重摻雜區為浮接，該第四P型重摻雜區設於該第三P型重摻雜區與該第一N型重摻雜區之間，且該第三P型重摻雜區與該第二N型井區之底部相離。
  7. 如請求項6所述之暫態電壓抑制裝置，其中該第四P型重摻雜區與該第二N型井區之該側壁之間的第三距離小於該第三P型重摻雜區與該第二N型井區之該底部之間的第四距離。
  8. 如請求項6所述之暫態電壓抑制裝置，更包含一第四N型重摻雜區，其係設於該第二N型井區內，該第四N型重摻雜區為浮接，並直接鄰接該第四P型重摻雜區，該第四N型重摻雜區設於該第三P型重摻雜區與該第四P型重摻雜區之間。
  9. 如請求項6所述之暫態電壓抑制裝置，其中該第二P型重摻雜區與該第一N型井區之該側壁之間的距離等於該第四P型重摻雜區與該第二N型井區之該側壁之間的距離。
  10. 如請求項6所述之暫態電壓抑制裝置，其中該第一P型重摻雜區與該第一N型井區之該底部之間的距離等於該第三P型重摻雜區與該第二N型井區之該底部之間的距離。
  11. 如請求項1所述之暫態電壓抑制裝置，其中該P型半導體層為P型半導體基板或P型磊晶層。
  12. 如請求項1所述之暫態電壓抑制裝置，更包含一P型井區，其係設於該P型半導體層中，且該第二N型重摻雜區設於該P型井區中。
  13. 如請求項12所述之暫態電壓抑制裝置，更包含一第三P型重摻雜區，其係設於該P型井區中，並耦接該第二接腳。
TW110102449A 2020-11-30 2021-01-22 暫態電壓抑制裝置 TWI741938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/107,003 US11652097B2 (en) 2020-11-30 2020-11-30 Transient voltage suppression device
US17/107,003 2020-11-30

Publications (2)

Publication Number Publication Date
TWI741938B true TWI741938B (zh) 2021-10-01
TW202224137A TW202224137A (zh) 2022-06-16

Family

ID=75809802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102449A TWI741938B (zh) 2020-11-30 2021-01-22 暫態電壓抑制裝置

Country Status (3)

Country Link
US (1) US11652097B2 (zh)
CN (1) CN112802824B (zh)
TW (1) TWI741938B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978809B2 (en) 2022-06-27 2024-05-07 Amazing Microelectronic Corp. Transient voltage suppression device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027708A (en) * 2009-01-06 2010-07-16 Richtek Technology Corp Bi-directional SCR ESD device
US20190165089A1 (en) * 2017-11-24 2019-05-30 Upi Semiconductor Corporation Transient voltage suppressor
US20190164951A1 (en) * 2017-11-24 2019-05-30 Upi Semiconductor Corporation Transient voltage suppressor
TW201943076A (zh) * 2018-03-30 2019-11-01 旺宏電子股份有限公司 靜電放電保護裝置及其應用
TW202005042A (zh) * 2018-06-05 2020-01-16 力智電子股份有限公司 暫態電壓抑制元件
TW202010087A (zh) * 2018-08-13 2020-03-01 晶焱科技股份有限公司 具有浮接基極之矽控整流器
US20200135714A1 (en) * 2018-10-26 2020-04-30 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172403B1 (en) * 1998-12-15 2001-01-09 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by floating-base transistor
US6476422B1 (en) * 2000-01-06 2002-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection circuit with silicon controlled rectifier characteristics
TW457689B (en) * 2000-01-11 2001-10-01 Winbond Electronics Corp High current ESD protection circuit
US20030102485A1 (en) 2001-12-04 2003-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Variable trigger voltage silicon controlled rectifier
US7244992B2 (en) * 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US7491584B2 (en) * 2005-07-22 2009-02-17 Mediatek Inc. ESD protection device in high voltage and manufacturing method for the same
US8928084B2 (en) * 2007-05-04 2015-01-06 Freescale Semiconductor, Inc. ESD protection device and method of forming an ESD protection device
TWI349368B (en) 2008-01-24 2011-09-21 Raydium Semiconductor Corp Dual triggered silicon controlled rectifier
KR101315990B1 (ko) * 2011-10-31 2013-10-08 단국대학교 산학협력단 정전기 방전 보호 장치
US20130153957A1 (en) * 2011-12-20 2013-06-20 Kun-Hsien Lin Silicon-controlled-rectifier with adjustable holding voltage
US9117673B2 (en) * 2012-09-04 2015-08-25 Macronix International Co., Ltd. Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor
KR101476005B1 (ko) * 2012-12-03 2014-12-23 단국대학교 산학협력단 Esd 보호회로
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
CN107275324B (zh) * 2016-04-08 2019-11-05 旺宏电子股份有限公司 静电放电保护装置及方法
US10211198B2 (en) * 2017-05-05 2019-02-19 Macronix International Co., Ltd. High voltage electrostatic discharge (ESD) protection
EP3467874B1 (en) * 2017-10-03 2020-09-23 NXP USA, Inc. Single-stack bipolar-based esd protection device
CN108183101B (zh) * 2017-12-28 2019-10-25 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
US10573635B2 (en) * 2018-07-23 2020-02-25 Amazing Microelectronics Corp. Transient voltage suppression device with improved electrostatic discharge (ESD) robustness
CN109065534A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
US10665584B1 (en) * 2019-03-07 2020-05-26 Hong Kong Applied Science and Technology Research Insstitute Company, Limited Low capacitance and high-holding-voltage transient-voltage-suppressor (TVS) device for electro-static-discharge (ESD) protection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027708A (en) * 2009-01-06 2010-07-16 Richtek Technology Corp Bi-directional SCR ESD device
US20190165089A1 (en) * 2017-11-24 2019-05-30 Upi Semiconductor Corporation Transient voltage suppressor
US20190164951A1 (en) * 2017-11-24 2019-05-30 Upi Semiconductor Corporation Transient voltage suppressor
TW201943076A (zh) * 2018-03-30 2019-11-01 旺宏電子股份有限公司 靜電放電保護裝置及其應用
TW202005042A (zh) * 2018-06-05 2020-01-16 力智電子股份有限公司 暫態電壓抑制元件
TW202010087A (zh) * 2018-08-13 2020-03-01 晶焱科技股份有限公司 具有浮接基極之矽控整流器
US20200135714A1 (en) * 2018-10-26 2020-04-30 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor

Also Published As

Publication number Publication date
CN112802824A (zh) 2021-05-14
US20220173093A1 (en) 2022-06-02
TW202224137A (zh) 2022-06-16
US11652097B2 (en) 2023-05-16
CN112802824B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US9755068B2 (en) Semiconductor device and radio frequency module formed on high resistivity substrate
TWI536535B (zh) 靜電放電防護裝置及靜電放電防護方法
US7821070B2 (en) Trig modulation electrostatic discharge (ESD) protection devices
US20080079035A1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7973359B2 (en) Semiconductor device with a charge carrier compensation structure and process
US7956418B2 (en) ESD protection devices
US20150123184A1 (en) Complementary metal-oxide-semiconductor device
JP2008211215A (ja) マルチフィンガートランジスタ
US10720424B2 (en) ESD protection device
TW202008588A (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
TWI741938B (zh) 暫態電壓抑制裝置
JP5586546B2 (ja) 半導体装置
US20160372429A1 (en) Semiconductor Device and Radio Frequency Module Formed on High Resistivity Substrate
TWI725481B (zh) 暫態電壓抑制裝置
TWI704670B (zh) 具有靜電放電防護功能的半導體元件
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
TWI615965B (zh) 半導體元件
KR20080003047A (ko) 정전기 방전 보호 소자
EP2846359A1 (en) LVTSCR device
US7087968B1 (en) Electrostatic discharge protection circuit and semiconductor circuit therewith
TWI628779B (zh) 雙極性電晶體裝置
US10643987B2 (en) Semiconductor structures
US8981488B1 (en) Semiconductor structure and integrated circuit
US20170229369A1 (en) Electrostatic discharge protection device and fabrication method thereof
TWI792915B (zh) 雙向靜電放電保護裝置