TWI740747B

TWI740747B - 液晶面板

Info

Publication number: TWI740747B
Application number: TW109144084A
Authority: TW
Inventors: 賴呈暐; 曹福君; 王奕筑; 甄力民; 鄭偉成
Original assignee: 友達光電股份有限公司
Priority date: 2020-12-14
Filing date: 2020-12-14
Publication date: 2021-09-21
Also published as: TW202223513A; CN113805390A; CN113805390B

Abstract

一種液晶面板，包括第一基板、多條掃描線、多條資料線、多個子畫素結構、第二基板以及液晶層。多條掃描線、多條資料線以及多個子畫素結構位於第一基板上。各子畫素結構包括主動元件、畫素電極以及第一共用電極。主動元件電性連接至對應的一條掃描線以及對應的一條資料線。畫素電極電性連接至主動元件。畫素電極具有封閉圖案。封閉圖案包括至少一第一狹縫以及至少兩個第二狹縫。第一狹縫沿著第一方向延伸。第二狹縫沿著第二方向延伸。第二狹縫分別位於第一狹縫的兩端。第一共用電極包圍畫素電極。

Description

液晶面板

本發明的實施例是有關於一種液晶面板。

近年來，隨著顯示技術的不斷進步，消費者對於顯示器之顯示品質的要求也越來越高。然而，為了製造高效能的顯示器，顯示裝置需要具備足夠高的解析度。

為了提升顯示裝置的解析度，許多廠商致力於研究縮小畫素的尺寸的方法。一般而言，在液晶顯示裝置顯示畫面時，每個畫素都會產生不同程度的暗紋，這些暗紋通常會出現在液晶分子較難控制的位置，例如電極的邊緣。這些暗紋會影響顯示畫面的亮度，且可能會導致顯示畫面出現異常。

本發明提供一種液晶面板，能減少子畫素內之暗紋對顯示畫面造成的影響。

本發明的至少一實施例提供一種液晶面板，包括第一基板、多條掃描線、多條資料線、多個子畫素結構、第二基板以及液晶層。多條掃描線、多條資料線以及多個子畫素結構位於第一基板上。各子畫素結構包括主動元件、畫素電極以及第一共用電極。主動元件電性連接至對應的一條掃描線以及對應的一條資料線。畫素電極電性連接至主動元件。畫素電極具有封閉圖案。封閉圖案包括至少一第一狹縫以及至少兩個第二狹縫。第一狹縫沿著第一方向延伸。第二狹縫沿著實質上正交於第一方向的第二方向延伸。第二狹縫分別位於第一狹縫的兩端。第一共用電極包圍畫素電極。第二基板重疊於第一基板。液晶層位於第一基板與第二基板之間。液晶層的厚度為CG，第一狹縫的寬度為Lm，第二狹縫的寬度為Ls，3≥Lm/CG≥2，且0.75≥ Ls/CG ≥0.4。本發明的至少一實施例提供一種液晶面板，包括第一基板、多條掃描線、多條資料線、多個子畫素結構、第二基板以及液晶層。多條掃描線、多條資料線以及多個子畫素結構位於第一基板上。各子畫素結構包括主動元件、畫素電極以及第一共用電極。主動元件電性連接至對應的一條掃描線以及對應的一條資料線。畫素電極電性連接至主動元件。畫素電極具有第一狹縫以及兩個第二狹縫。第一狹縫沿著第一方向延伸。兩個第二狹縫沿著實質上正交於第一方向的第二方向延伸。兩個第二狹縫分別連接第一狹縫的兩端。第一共用電極包圍畫素電極。第二基板重疊於第一基板。液晶層位於第一基板與第二基板之間。液晶層的厚度為CG，第一狹縫的寬度為Lm，兩個第二狹縫的寬度為Ls，3≥Lm/CG≥2，且0.75≥ Ls/CG ≥0.4。

圖1A為依照本發明的一實施例的一種液晶面板的剖面示意圖。圖1B為圖1A的一種液晶面板的上視示意圖，其中圖1A對應圖1B的線a-a’。

請參考圖1A與圖1B，液晶面板10包括第一基板100、多條掃描線SL、多條資料線DL、多個子畫素結構sp、第二基板200以及液晶層300。第二基板200重疊於第一基板100。液晶層300位於第一基板100與第二基板200之間。液晶層300的厚度為CG。在一些實施例中，液晶層300的厚度CG約為2.4微米至3.8微米。在本實施例中，液晶層300包括負型液晶。在本實施例中，液晶面板10還包括第一配向膜130、第一偏光片140、黑矩陣210、色彩轉換元件220、第二配向膜230以及第二偏光片240。

第一基板100與第二基板200之材質可為玻璃、石英、有機聚合物或是其他可適用的材料。多條掃描線SL、多條資料線DL以及多個子畫素結構sp位於第一基板100上。在本實施例中，多個子畫素結構sp陣列於第一基板100上，圖1A與圖1B以液晶面板10中的其中一個子畫素SP及其周圍構件進行說明。

各子畫素結構sp包括主動元件T、畫素電極PE以及第一共用電極CE1。在本實施例中，各子畫素結構sp還包括第二共用電極CE2。

主動元件T電性連接至對應的一條掃描線SL以及對應的一條資料線DL。主動元件T包括閘極G、通道層CH、源極S以及汲極D。

閘極G、掃描線SL以及第二共用電極CE2形成於第一基板100上。在本實施例中，閘極G、掃描線SL以及第二共用電極CE2屬於相同導電膜層。舉例來說，閘極G、掃描線SL以及第二共用電極CE2是由同一層導電材料圖案化後所形成。在本實施例中，閘極G、掃描線SL以及第二共用電極CE2為單層或多層結構，且閘極G、掃描線SL以及第二共用電極CE2的材料包括金屬、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

閘極絕緣層110形成於閘極G、掃描線SL以及第二共用電極CE2上。閘極絕緣層110的材料包括有機絕緣層、無機絕緣層或其組合。通道層CH形成於閘極絕緣層110上，且通道層CH在垂直第一基板100的方向上重疊於閘極G。通道層CH為單層或多層結構，通道層CH的材料包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其他合適的材料、或上述之組合）或其他合適的材料或上述材料之組合。

資料線DL、源極S以及汲極D形成於閘極絕緣層110以及通道層CH上。源極S以及汲極D電性連接至通道層CH。在一些實施例中，源極S與通道層CH之間以及汲極D與通道層CH之間還包括歐姆接觸層（圖式中未繪出），但本發明不以此為限。源極S電性連接至資料線DL。在本實施例中，資料線DL、源極S以及汲極D屬於相同導電膜層。舉例來說，資料線DL、源極S以及汲極D是由同一層導電材料圖案化後所形成。在本實施例中資料線DL、源極S以及汲極D為單層或多層結構，且資料線DL、源極S以及汲極D的材料包括金屬、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。

平坦層120形成於資料線DL、源極S、汲極D以及閘極絕緣層110上。平坦層120覆蓋資料線DL、源極S以及汲極D。平坦層120的材料包括有機絕緣層、無機絕緣層或其組合。在一些實施例中，平坦層120上還包括適用於超高開口技術（Ultra/Super High Aperture, UHA/SHA）的其他有機絕緣層，且所述有機絕緣層可以增加畫素電極與金屬導線之間的距離，藉此減少電容效益並增加畫素結構的開口率。

圖2C為圖1B的畫素電極以及第一共用電極的上視示意圖。

請參考圖1A至圖1C，畫素電極PE以及第一共用電極CE1形成於平坦層120上。畫素電極PE透過平坦層120中的開口O而電性連接至主動元件T的汲極D。在本實施例中，畫素電極PE以及第一共用電極CE1屬於相同導電膜層。舉例來說，畫素電極PE以及第一共用電極CE1是由同一層導電材料圖案化後所形成。畫素電極PE以及第一共用電極CE1的材料包括透明導電材料，例如金屬氧化物材料。

在本實施例中，畫素電極PE具有封閉圖案cp。封閉圖案cp指的是未與畫素電極PE的邊緣連接的圖案，即封閉圖案cp與畫素電極PE的邊緣隔有一距離。封閉圖案cp包括至少一第一狹縫st1以及至少兩個第二狹縫st2。在本實施例中，封閉圖案cp包括一個第一狹縫st1以及兩個第二狹縫st2。第一狹縫st1沿著第一方向DR1延伸。第二狹縫st2沿著第二方向DR2延伸，第二方向DR2實質上正交於第一方向DR1。在本實施例中，掃描線SL沿著第一方向DR1延伸，且資料線DL沿著第二方向DR2延伸。換句話說，第一狹縫st1實質上平行於掃描線SL，且第二狹縫st2實質上平行於資料線DL，但本發明不以此為限。在其他實施例中，掃描線SL沿著第二方向DR2延伸，且資料線DL沿著第一方向DR1延伸。

兩個第二狹縫st2分別位於第一狹縫st1的兩端。在本實施例中，兩個第二狹縫st2與第一狹縫st1的兩端相連，並構成H形的封閉圖案cp。在本實施例中，封閉圖案cp為對稱圖案，且封閉圖案cp的對稱軸平行於第二方向DR2。

在本實施例中，第一狹縫st1的寬度為Lm，第二狹縫st2的寬度為Ls，3≥Lm/CG≥2，且0.75≥ Ls/CG ≥0.4。

在本實施例中，在第一方向DR1上封閉圖案cp與畫素電極PE之邊緣（畫素電極PE之左側與右側）之間的間距DS1介於3微米至4微米。在本實施例中，在第二方向DR2上第二狹縫st2與畫素電極PE之下側之間的間距DS2介於2.5微米至3.5微米。在本實施例中，在第二方向DR2上第二狹縫st2與畫素電極PE之上側之間的間距DS3介於2.5微米至3.5微米。

在本實施例中，畫素電極PE包括的第一部分P1、第二部分P2、第三部分P3、第四部分P4以及連接部P5。第一部分P1在第二方向DR2上位於第一狹縫st1的一側（上側），且第二部分P2在第二方向DR2上位於第一狹縫st1的另一側（下側）。第三部分P3在第一方向DR1上位於第一狹縫st1以及第二狹縫st2的一側（左側），且第四部分P4在第一方向DR1上位於第一狹縫st1以及第二狹縫st2的另一側（右側）。連接部P5連接第二部分P2至主動元件T。在本實施例中，其中一個第二狹縫st2位於第一部分P1與第三部分P3之間以及第二部分P2與第三部分P3之間，且另外一個第二狹縫st2位於第一部分P1與第四部分P4之間以及第二部分P2與第四部分P4之間。在本實施例中，第三部分P3連接第一部分P1與第二部分P2，且第四部分P4連接第一部分P1與第二部分P2。

請參考圖1C，第一共用電極CE1包圍畫素電極PE。子畫素結構sp具有未重疊於黑矩陣210的開口區OP。在本實施例中，在子畫素結構sp的開口區OP中，第一方向DR1上第一共用電極CE1與畫素電極PE（畫素電極PE之第三部分P3與第四部分P4）之間的間距為b，且在第二方向DR2上第一共用電極CE1與畫素電極PE（畫素電極PE之第一部分P1與第二部分P2）之間的間距為a，b/CG ≥1.4，1.3≥ a/CG ≥1。

在本實施例中，第一共用電極CE1包括外框部OS以及兩個延伸部EP。外框部OS環繞畫素電極PE。兩個延伸部連接該外框部OS，且自外框部OS朝向畫素電極PE的第五部分P5延伸。畫素電極PE的第五部分P5穿過兩個延伸部EP之間的間隙GP。在本實施例中，外框部OS具有重疊於資料線DL的開口H。

請參考圖1A與圖1C，第一配向膜130位於第一共用電極CE1、畫素電極PE以及平坦層120上，且第一配向膜130接觸液晶層300。第一配向膜130例如為光固化後的材料及/或熱固化後的材料。

第一偏光片140位於第一基板100上。第一偏光片140具有第一偏光軸PA1。第一偏光軸PA1約與第一方向DR1夾45度或135度。第一偏光軸PA1約與第二方向DR2夾45度或135度。

在本實施例中，黑矩陣210以及色彩轉換元件220位於第二基板200上，但本發明不以此為限。在其他實施例中，黑矩陣210以及色彩轉換元件220位於第一基板100上。色彩轉換元件220例如包括紅色濾光元件、綠色濾光元件以及藍色濾光元件。

第二配向膜230位於第二基板200上，且第二配向膜230接觸液晶層300。第二配向膜230例如為光固化後的材料及/或熱固化後的材料。

第二偏光片240位於第二基板200上。第二偏光片240具有第二偏光軸PA2。第一偏光軸PA1約垂直於第二偏光軸PA2。第二偏光軸PA2約與第一方向DR1夾45度或135度。第二偏光軸PA2約與第二方向DR2夾45度或135度。

在本實施例中，在對液晶面板10進行配向之前，第一配向膜130與第二配向膜230尚未固化。在對液晶面板10進行配向時，對第一共用電極CE1施加第一電壓，且對畫素電極PE施加第二電壓，第一電壓高於第二電壓。由於第一共用電極CE1與畫素電極PE之間具有電位差，液晶層300中的液晶分子會傾倒。在液晶分子呈現預定排列及/或傾倒的狀態下，可進行固化程序，例如光固化及/或熱固化，以使第一配向膜130與第二配向膜230固化於液晶層300周邊。在本實施例中，在畫素電極PE的第一部分P1上之液晶層300的配向方向約平行於第一配向方向AD1，在畫素電極PE的第二部分P2上之液晶層300的配向方向約平行於第二配向方向AD2，其中第一配向方向AD1與第二配向方向AD2指的是液晶分子在配向過程中的傾倒方向。

第一配向方向AD1與第二配向方向AD2約彼此相反，且第一配向方向AD1與第二配向方向AD2約平行於第二方向DR2。

在本實施例中，在配向過程中於第一狹縫st1上之液晶層300約朝向畫素電極PE的左右兩側傾倒。換句話說，第一狹縫st1上之液晶層300的配向方向約平行於第三配向方向AD3與第四配向方向AD4，第三配向方向AD3與第四配向方向AD4約彼此相反，且第三配向方向AD3與第四配向方向AD4約平行於第一方向DR1。

基於上述，本實施例的畫素電極PE具有封閉圖案cp，封閉圖案cp包括第一狹縫st1以及第二狹縫st2，藉由第一狹縫st1以及第二狹縫st2的設置，能使子畫素內之暗紋位置更穩定，藉此降低暗紋對顯示畫面造成的影響。

圖2為圖1B的子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。

請參考圖2，第一狹縫st1的邊緣與畫素電極PE上下兩側的邊緣皆有暗紋產生。在本實施例中，第一狹縫st1上會有缺陷點（Defect point）DP產生，缺陷點DP例如是出現在暗紋交叉的位置。

藉由第一狹縫st1以及第二狹縫st2的設置，能使子畫素內之暗紋位置更穩定，藉此降低暗紋對顯示畫面造成的影響。

圖3為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。在此必須說明的是，圖3的實施例沿用圖1A至圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

在圖3中，箭頭的指向代表的是液晶分子在配向過程中的傾倒方向。

圖3之畫素電極PE與圖1C之畫素電極PE的差異在於：圖3之畫素電極PE具有第一凸起R1、第二凸起R2以及通孔TH，且圖3之畫素電極PE的第二狹縫st2連接第一狹縫st1。

在本實施例中，畫素電極PE具有兩個第二狹縫st2以及一個第一狹縫st1，兩個第二狹縫st2分別連接第一狹縫st1的兩端，並構成H形的封閉圖案cp。

在本實施例中，子畫素結構在配向過程中會形成多個+1節點N1以及多個-1節點N2。沿著+1節點N1周圍以順時針方向繞一圈，液晶分子的傾倒方向也會以順時針方向繞一圈。沿著-1節點N2周圍以順時針方向繞一圈，液晶分子的傾倒方向則會以逆時針方向繞一圈。

在本實施例中，第一狹縫st1中具有兩個第一凸起R1。兩個第一凸起R1位於第一狹縫st1的兩側，且兩個第一凸起R1在第二方向DR2上互相對齊。藉由第一凸起R1的設置，能增加第一狹縫st1上之缺陷點的數量，並使暗紋位置更穩定，並能降低暗紋對顯示畫面造成的影響。

在本實施例中，畫素電極PE具有四個第二凸起R2。四個第二凸起R2分別位於畫素電極PE的四個角落。第二凸起R2能使畫素電極PE邊緣之暗紋位置更穩定，並能降低暗紋對顯示畫面造成的影響。

在本實施例中，畫素電極PE的連接部P5具有通孔TH。通孔TH位於第一共用電極CE1的兩個延伸部EP之間。通孔TH能使連接部P5處之暗紋位置更穩定，並能降低暗紋對顯示畫面造成的影響。

在本實施例中，畫素電極PE的第一部分P1的尺寸約等於第二部分P2的尺寸，但本發明不以此為限。在其他實施例中，畫素電極PE的第一部分P1的尺寸不等於第二部分P2的尺寸。

圖4A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖4B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。在此必須說明的是，圖4A與圖4B的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖4A之畫素電極PE與圖3之畫素電極PE的差異在於：圖4A之畫素電極PE的第一部分P1的尺寸不等於第二部分P2的尺寸。

請參考圖4A與圖4B，第一部分P1的面積與第二部分P2的面積的比例約為2:1。

在本實施例中，第一狹縫st1上之缺陷點DP的數量為3個。

圖5A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖5B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。在此必須說明的是，圖5A與圖5B的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖5A之畫素電極PE與圖3之畫素電極PE的差異在於：圖5A之畫素電極PE的第一部分P1的尺寸不等於第二部分P2的尺寸。

請參考圖5A與圖5B，第一部分P1的面積與第二部分P2的面積的比例約為5:1。

在本實施例中，第一狹縫st1上之缺陷點DP的數量為3個。

圖6A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖6B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。在此必須說明的是，圖6A與圖6B的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖6A之畫素電極PE與圖3之畫素電極PE的差異在於：圖6A之畫素電極PE的第一部分P1的尺寸不等於第二部分P2的尺寸。

請參考圖6A與圖6B，第一部分P1的面積與第二部分P2的面積的比例約為7:1。

在本實施例中，第一狹縫st1上之缺陷點的數量為3個。

圖7為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。在此必須說明的是，圖7的實施例沿用圖4A的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖7之畫素電極PE與圖4A之畫素電極PE的差異在於：圖7之畫素電極PE包括兩個第一狹縫st1。

在本實施例中，兩個第二狹縫st2分別位於兩個第一狹縫st1的兩端，且兩個第一狹縫st1在第一方向DR1上互相對齊。

圖8A為本發明的一實施例的一種液晶面板的上視示意圖。圖8B為圖8A的畫素電極以及第一共用電極的上視示意圖。圖8C為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。在此必須說明的是，圖8A與圖8B的實施例沿用圖1A至圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖8A與圖8B，畫素電極PE具有封閉圖案cp。封閉圖案cp指的是未與畫素電極PE的邊緣連接的圖案，即封閉圖案cp與畫素電極PE的邊緣隔有一距離。封閉圖案cp包括至少一第一狹縫st1以及至少兩個第二狹縫st2。在本實施例中，封閉圖案cp包括兩個第一狹縫st1以及兩個第二狹縫st2。兩個第一狹縫st1沿著第一方向DR1延伸，且在第一方向DR1上彼此對齊。第二狹縫st2沿著第二方向DR2延伸，第二方向DR2實質上正交於第一方向DR1。

在本實施例中，資料線DL沿著第一方向DR1延伸，且掃描線SL沿著第二方向DR2延伸。換句話說，第一狹縫st1實質上平行於資料線DL，且第二狹縫st2實質上平行於掃描線SL。

第二狹縫st2分別位於第一狹縫st1的兩端。在本實施例中，兩個第二狹縫st2分別位於兩個第一狹縫st1的兩端，且第二狹縫st2與對應的第一狹縫st1相連。在本實施例中，第一狹縫st1的寬度為Lm，第二狹縫st2的寬度為Ls，3≥Lm/CG≥2，且0.75≥ Ls/CG ≥0.4，其中CG為液晶層的厚度。

在本實施例中，在第一方向DR1上第二狹縫st2與畫素電極PE之上側之間的間距DS4介於3微米至4微米。在本實施例中，在第一方向DR1上第二狹縫st2與畫素電極PE之下側之間的間距DS5介於3微米至4微米。在本實施例中，在第二方向DR2上第二狹縫st2與畫素電極PE之邊緣（畫素電極PE之左側與右側）之間的間距DS6介於2.5微米至3.5微米。

在本實施例中，封閉圖案cp為對稱圖案，且封閉圖案cp的對稱軸平行於第二方向DR2。

在本實施例中，畫素電極PE包括的第一部分P1、第二部分P2、第三部分P3、第四部分P4以及連接部P5。第一部分P1在第二方向DR2上位於第一狹縫st1的一側（左側），且第二部分P2在第二方向DR2上位於第一狹縫st1的另一側（右側）。第三部分P3在第一方向DR1上位於第一狹縫st1以及第二狹縫st2的一側（上側），且第四部分P4在第一方向DR1上位於第一狹縫st1以及第二狹縫st2的另一側（下側）。連接部P5連接第四部分P4至主動元件T。在本實施例中，其中一個第二狹縫st2位於第一部分P1與第三部分P3之間以及第二部分P2與第三部分P3之間，且另外一個第二狹縫st2位於第一部分P1與第四部分P4之間以及第二部分P2與第四部分P4之間。在本實施例中，第三部分P3連接第一部分P1與第二部分P2，且第四部分P4連接第一部分P1與第二部分P2。

請參考圖8B，第一共用電極CE1包圍畫素電極PE。子畫素結構sp具有未重疊於黑矩陣的開口區OP。在本實施例中，在子畫素結構sp的開口區OP中，在第一方向DR1上第一共用電極CE1與畫素電極PE（畫素電極PE之第三部分P3與第四部分P4）之間的間距為a，且在第二方向DR2上第一共用電極CE1與PE畫素電極PE（畫素電極PE之第一部分P1與第二部分P2）之間的間距為b，a/CG ≥1.4，1.3≥ b/CG ≥1。

請參考圖8C，第一狹縫st1的邊緣與畫素電極PE左右兩側的邊緣皆有暗紋產生。在本實施例中，第一狹縫st1上會有缺陷點（Defect point）DP產生，缺陷點DP例如是出現在暗紋交叉的位置。在本實施例中，第一狹縫st1上之缺陷點DP的數量為3個。

圖9為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。在此必須說明的是，圖9的實施例沿用圖8A至圖8C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

在圖9中，箭頭的指向代表的是液晶分子在配向過程中的傾倒方向。

圖9之畫素電極PE與圖8B之畫素電極PE的差異在於：圖9之畫素電極PE具有第二凸起R2以及通孔TH。

在本實施例中，在畫素電極PE的第一部分P1上之液晶層300的配向方向約平行於第一配向方向AD1，在畫素電極PE的第二部分P2上之液晶層300的配向方向約平行於第二配向方向AD2，其中第一配向方向AD1與第二配向方向AD2指的是液晶分子在配向過程中的傾倒方向。

本實施例中，在配向過程中於第一狹縫st1上之液晶層300約朝向畫素電極PE的上下兩側傾倒。換句話說，第一狹縫st1上之液晶層300的配向方向約平行於第三配向方向AD3與第四配向方向AD4，第三配向方向AD3與第四配向方向AD4約彼此相反，且第三配向方向AD3與第四配向方向AD4約平行於第一方向DR1。

在本實施例中，子畫素結構在配向過程中會形成多個+1節點N1以及多個-1節點N2。沿著+1節點N1週圍以順時針方向繞一圈，液晶分子的傾倒方向也會以順時針方向繞一圈。沿著-1節點N2週圍以順時針方向繞一圈，液晶分子的傾倒方向則會以逆時針方向繞一圈。

10:液晶面板 100:第一基板 110:閘極絕緣層 120:平坦層 130:第一配向膜 140:第一偏光片 200:第二基板 210:黑矩陣 220:色彩轉換元件 230:第二配向膜 240:第二偏光片 300:液晶層 a、b:間距 cp:封閉圖案 CE1:第一共用電極 CE2:第二共用電極 CH:通道層 CG:厚度 D:汲極 DL:資料線 DP:缺陷點 DR1:第一方向 DR2:第二方向 DS1、DS2、DS3、DS4、DS5、DS6 EP:延伸部 G:閘極 GP:間隙 H、O:開口 Lm、Ls:寬度 N1、N2:節點 OP:開口區 OS:外框部 PA1:第一偏光軸 PA2:第二偏光軸 PE:畫素電極 P1:第一部分 P2:第二部分 P3:第三部分 P4:第四部分 P5:連接部 R1:第一凸起 R2:第二凸起 st1:第一狹縫 st2:第二狹縫 S:源極 SL:掃描線 sp:子畫素結構 T:主動元件 TH:通孔

圖1A為依照本發明的一實施例的一種液晶面板的剖面示意圖。圖1B為圖1A的一種液晶面板的上視示意圖。圖1C為圖1B的畫素電極以及第一共用電極的上視示意圖。圖2為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。圖3為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖4A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖4B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。圖5A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖5B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。圖6A為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖6B為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。圖7為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。圖8A為本發明的一實施例的一種液晶面板的上視示意圖。圖8B為圖8A的畫素電極以及第一共用電極的上視示意圖。圖8C為本發明的一實施例的一種子畫素結構對液晶層進行配向程序時的液晶效果的模擬圖。圖9為本發明的一實施例的一種畫素電極以及第一共用電極的上視示意圖。

cp:封閉圖案

CE1:第一共用電極

CE2:第二共用電極

CH:通道層

D:汲極

DL:資料線

DR1:第一方向

DR2:第二方向

G:閘極

GP:間隙

H、O:開口

PE:畫素電極

st1:第一狹縫

st2:第二狹縫

S:源極

SL:掃描線

sp:子畫素結構

T:主動元件

Claims

一種液晶面板，包括：一第一基板；多條掃描線以及多條資料線，位於該第一基板上；多個子畫素結構，位於該第一基板上，其中各該子畫素結構包括：一主動元件，電性連接至對應的一條該掃描線以及對應的一條該資料線；一畫素電極，電性連接至該主動元件，且該畫素電極具有一封閉圖案，該封閉圖案包括：至少一第一狹縫，沿著一第一方向延伸；以及兩個第二狹縫，沿著實質上正交於該第一方向的一第二方向延伸，其中該兩個第二狹縫分別位於該至少一第一狹縫的兩端；以及一第一共用電極，包圍該畫素電極；一第二基板，重疊於該第一基板；以及一液晶層，位於該第一基板與該第二基板之間，其中該液晶層的厚度為CG，該至少一第一狹縫的寬度為Lm，該兩個第二狹縫的寬度為Ls，3
Lm/CG
2，且0.75
Ls/CG
0.4。
如請求項1所述的液晶面板，其中該些掃描線沿著該第一方向延伸，且該些資料線沿著該第二方向延伸。
如請求項2所述的液晶面板，其中在該子畫素結構的一開口區中，該第一方向上該第一共用電極與該畫素電極之間的間距為b，且在該第二方向上該第一共用電極與該畫素電極之間的間距為a，b/CG
1.4，1.3
a/CG
1。
如請求項1所述的液晶面板，其中該些掃描線沿著該第二方向延伸，且該些資料線沿著該第一方向延伸。
如請求項4所述的液晶面板，其中在該子畫素結構的一開口區中，該第一方向上該第一共用電極與該畫素電極之間的間距為a，且在該第二方向上該第一共用電極與該畫素電極之間的間距為b，a/CG
1.4，1.3
b/CG
1。
如請求項1所述的液晶面板，其中該兩個第二狹縫分別連接該至少一第一狹縫的兩端，且該封閉圖案為H形。
如請求項1所述的液晶面板，其中該畫素電極在該至少一第一狹縫中具有兩個第一凸起，該兩個第一凸起位於該至少一第一狹縫的兩側，且該兩個第一凸起在該第二方向上互相對齊。
如請求項1所述的液晶面板，其中該至少一第一狹縫包括兩個第一狹縫，且該兩個第一狹縫在該第一方向上互相對齊。
如請求項1所述的液晶面板，其中該畫素電極具有四個第二凸起，該四個第二凸起分別位於該畫素電極的四個角落。
如請求項1所述的液晶面板，其中該第一共用電極包括：一外框部，環繞該畫素電極；以及兩個延伸部，連接該外框部，且自該外框部朝向該畫素電極延伸，其中該畫素電極穿過該兩個延伸部之間的間隙，且該畫素電極具有位於該兩個延伸部之間的通孔。
如請求項10所述的液晶面板，其中該外框部具有重疊於該些資料線的多個開口。
如請求項1所述的液晶面板，其中該封閉圖案為對稱圖案，且該封閉圖案的對稱軸平行於該第二方向。
如請求項1所述的液晶面板，其中該畫素電極包括：一第一部分，在該第二方向上位於該至少一第一狹縫的一側；以及一第二部分，在該第二方向上位於該至少一第一狹縫的另一側，其中在該第一部分上之該液晶層的配向方向約平行於一第一配向方向，在該第二部分上之該液晶層的配向方向約平行於一第二配向方向，該第一配向方向與該第二配向方向約彼此相反，且該第一配向方向與該第二配向方向約平行於該第二方向，其中該液晶面板更包括：一第一偏光片，位於該第一基板上，且具有一第一偏光軸；以及一第二偏光片，位於該第二基板上，且具有一第二偏光軸，其中該第一偏光軸約垂直於該第二偏光軸，且該第一偏光軸與該第二偏光軸約分別與該第二方向夾45度以及135度。
如請求項1所述的液晶面板，更包括：一第二共用電極，重疊於該畫素電極的邊緣，其中該第一共用電極與該畫素電極屬於相同導電層。
一種液晶面板，包括：一第一基板；多條掃描線以及多條資料線，位於該第一基板上；多個子畫素結構，位於該第一基板上，其中各該子畫素結構包括：一主動元件，電性連接至對應的一條該掃描線以及對應的一條該資料線；一畫素電極，電性連接至該主動元件，且該畫素電極具有：一第一狹縫，沿著一第一方向延伸；以及兩個第二狹縫，沿著實質上正交於該第一方向的一第二方向延伸，其中該兩個第二狹縫分別連接該第一狹縫的兩端；以及一第一共用電極，包圍該畫素電極；一第二基板，重疊於該第一基板；以及一液晶層，位於該第一基板與該第二基板之間，其中該液晶層的厚度為CG，該第一狹縫的寬度為Lm，該兩個第二狹縫的寬度為Ls，3
Lm/CG
2，且0.75
Ls/CG
0.4。
如請求項15所述的液晶面板，其中該些掃描線沿著該第一方向延伸，且該些資料線沿著該第二方向延伸。
如請求項16所述的液晶面板，其中在該第一方向上該第一共用電極與該畫素電極之間的間距為b，且在該第二方向上該第一共用電極與該畫素電極之間的間距為a，b/CG
1.4，1.3
a/CG
1。
如請求項15所述的液晶面板，其中該些掃描線沿著該第二方向延伸，且該些資料線沿著該第一方向延伸。
如請求項18所述的液晶面板，其中在該第一方向上該第一共用電極與該畫素電極之間的間距為a，且在該第二方向上，該第一共用電極與該畫素電極之間的間距為b，a/CG
1.4，1.3
b/CG
1。
如請求項15所述的液晶面板，其中該畫素電極包括：一第一部分，在該第二方向上位於該第一狹縫的一側；以及一第二部分，在該第二方向上位於該第一狹縫的另一側，其中在該第一部分上之該液晶層的配向方向約平行於一第一配向方向，在該第二部分上之該液晶層的配向方向約平行於一第二配向方向，該第一配向方向與該第二配向方向約彼此相反，且該第一配向方向與該第二配向方向約平行於該第二方向，其中該液晶面板更包括：一第一偏光片，位於該第一基板上，且具有一第一偏光軸；以及一第二偏光片，位於該第二基板上，且具有一第二偏光軸，其中該第一偏光軸約垂直於該第二偏光軸，且該第一偏光軸與該第二偏光軸約分別與該第二方向夾45度以及135度。