TWI740344B - 電子裝置及其製造方法 - Google Patents

Abstract

一種電子裝置，包含第一基板、第二基板、緩衝層、主動陣列、畫素陣列、保護層以及配向膜。第一基板具有透光區、顯示區以及的週邊區，其中周邊區圍繞顯示區，顯示區圍繞透光區。第二基板與第一基板相對設置。緩衝層設置於第二基板上。保護層設置於緩衝層上，且保護層在第一基板上的投影與透光區錯開。主動陣列設置於緩衝層上。畫素陣列設置於主動陣列上，並與主動陣列電性連接。配向膜共形地設置於保護層、緩衝層及第二基板上。

Description

電子裝置及其製造方法

本揭露是有關於一種電子裝置及其製造方法。

現今手機面板除了省電、高畫面品質外，高螢幕的屏佔比已儼然成為目前手機螢幕顯示器的標準規格。因此，如何再縮減螢幕區被其他功能所佔用之區域面積為達高屏佔比螢幕的改良方向。以前鏡頭孔與感測器孔為例，目前可行的方式為將基板挖洞讓前鏡頭與感測器置入。然而，此方式需要透過玻璃鑽孔以及於孔洞周邊進行封膠製程，使得製造成本提高並導致良率下降。

本揭露之一技術態樣為一種電子裝置。

在本揭露一實施方式中，電子裝置包含第一基板、第二基板、緩衝層、主動陣列、畫素陣列、保護層以及配向膜。第一基板具有顯示區以及圍繞顯示區的週邊區，其中顯示區具有透光區。第二基板與第一基板相對設 置。緩衝層設置於第二基板上。保護層設置於緩衝層上，且保護層在第一基板上的投影與透光區錯開。主動陣列設置於緩衝層上。畫素陣列設置於主動陣列上，並與主動陣列電性連接。配向膜共形地設置於保護層、緩衝層及第二基板上。

在本揭露一實施方式中，配向膜包含第一部分以及第二部分。第一部分在第二基板上的投影與顯示區重疊，第二部分在第二基板上的投影與透光區重疊，第一部分與第二基板間的距離大於第二部分與第二基板間的距離。

在本揭露一實施方式中，緩衝層在第二基板上之投影與透光區錯開。

在本揭露一實施方式中，緩衝層之厚度大於等於1500埃(Angstrom,A)且小於等於3000埃。

在本揭露一實施方式中，緩衝層還包含第一子層以及第二子層，第一子層具有大於等於500埃且小於等於1350埃的厚度，且第一子層之材料為氮化矽，第二子層具有大於等於1000埃且小於等於1650埃的厚度，且第二子層之材料為氧化矽。

在本揭露一實施方式中，緩衝層具有第一部分及第二部分，第一部分在第二基板上的投影與顯示區重疊，第二部分在第二基板上的投影與透光區重疊，且第二部分 的厚度小於第一部分的厚度。

在本揭露一實施方式中，緩衝層之折射率為大於1.48且小於1.6，且緩衝層之消光係數為大於0且小於10^-3。

在本揭露一實施方式中，緩衝層之折射率為大於1.6，且緩衝層之消光係數為大於10^-3。

在本揭露一實施方式中，緩衝層之第二部分與配向膜之總厚度為大於等於500埃且小於等於1000埃。

在本揭露一實施方式中，電子裝置還包含攝像元件，朝向第二基板，且攝像元件在第二基板之投影與透光區重疊。

在本揭露一實施方式中，電子裝置還包含感測元件，朝向第二基板，且感測元件在第二基板之投影與透光區重疊。

本揭露之另一技術態樣為一種電子裝置之製造方法，包含形成緩衝層於第二基板上；形成主動陣列及畫素陣列及保護層於緩衝層上；形成開口於緩衝層；形成配向膜於畫素陣列及開口上；以及填充液晶層於第一基板與第二基板之間。

在本揭露一實施方式中，開口形成於保護層及緩衝層。

在本揭露一實施方式中，形成主動陣列及畫素陣 列與形成開口為同時執行。

在本揭露一實施方式中，配向膜為共形地形成於保護層及緩衝層上。

在本揭露一實施方式中，形成緩衝層於第一基板上還包含緩衝層之厚度為大於等於1500埃且小於等於3000埃，且形成開口於保護層及緩衝層還包含使第二基板自開口暴露。

在本揭露一實施方式中，形成配向膜於保護層及緩衝層上還包含使配向膜接觸第二基板。

在本揭露一實施方式中，形成緩衝層於第一基板之步驟包含使緩衝層之折射率為大於1.48且小於1.6，且緩衝層之消光係數為大於0且小於10^-3。

在本揭露一實施方式中，形成開口於緩衝層還包含使一部分的緩衝層位在開口與第二基板之間，且形成配向膜於保護層及緩衝層上還包含使配向膜接觸緩衝層的此部分。

在本揭露一實施方式中，配向膜位在開口之部分與此部分之緩衝層的總厚度大於等於500埃且小於等於1000埃，且緩衝層之折射率為大於1.6，且緩衝層之消光係數為大於10^-3。

根據本揭露上述實施方式，透過陣列側的膜層疊構設計，使保護層在第二基板上的投影與透光區錯開，並 使配向膜共形地設置於保護層、緩衝層及第二基板上，可提高通過透光區的光線穿透率以及降低光線穿透率的變化量，並增進電子裝置的鏡頭出光品質和效率。此外，由於無須透過玻璃鑽孔製程以形成透光區，因此透光區與面板製程可整合，以減少製造成本並提升良率。

100、100a、100b、100c‧‧‧電子裝置

102‧‧‧攝像元件

104‧‧‧感測元件

110‧‧‧第一基板

112‧‧‧遮光層

114‧‧‧濾光層

116‧‧‧保護膜

120‧‧‧第二基板

130、130a、130b、130c‧‧‧緩衝層

130’‧‧‧緩衝層

132a‧‧‧第一子層

134a‧‧‧第二子層

132b、132c‧‧‧第一部分

134b、134c‧‧‧第二部分

140‧‧‧主動陣列

142‧‧‧半導體層

1422‧‧‧源極/汲極區域

144‧‧‧閘極電極

146‧‧‧接觸金屬層

150‧‧‧畫素陣列

152‧‧‧第一電極

154‧‧‧第二電極

156‧‧‧金屬線路層

160‧‧‧保護層

161‧‧‧閘極絕緣層

162‧‧‧層間介電層

163‧‧‧鈍化層

164‧‧‧絕緣層

166‧‧‧接觸開口

168‧‧‧接觸開口

170‧‧‧配向膜

172‧‧‧第一部分

174‧‧‧第二部分

176‧‧‧第三部分

180‧‧‧液晶層

190、192‧‧‧間隔物

2-2‧‧‧線段

S11、S12、S13、S14‧‧‧步驟

S21、S22、S23、S24‧‧‧步驟

PR‧‧‧周邊區

DR‧‧‧顯示區

TR‧‧‧透光區

T1、T2、T3、T4‧‧‧厚度

OP1、OP1’、OP2、OP2’‧‧‧開口

S6a、S6b、S6c、S6d、S7a、S7b、S7c、S11a、S11b、S11c、S11d、S11e、S11f、S11g、S11h、S11i、S12a、S12b、S12c、S12d、S12e、S12f、S14a、S14b、S14c、S14d、S14e、S14f、S14g、S14h、S14i、S14j、S14k、S14l、S14m、S14n、S14o、S14p、S14q‧‧‧曲線

第1圖為根據本揭露一實施例之電子裝置的上視圖；

第2圖為沿著第1圖的線段2-2的剖面圖；

第3圖為第1圖之電子裝置的製造方法流程圖；

第4A圖至第4E圖為第1圖之電子裝置的製造方法在不同階段的剖面圖；

第5圖為根據本揭露另一實施例之電子裝置的剖面圖；

第6圖為根據本揭露一些實施例之光線穿過不同數量的保護層後的光穿透率模擬圖；

第7圖為根據第2圖之實施例的光穿透率模擬圖；

第8圖為根據本揭露另一實施例之電子裝置剖面圖；

第9圖為第8圖之電子裝置的製造方法流程圖；

第10A圖至第10E圖為第8圖之電子裝置的製作方法在不同階段的剖面圖；

第11A圖至第11C圖為根據本揭露一些實施例之光穿透率 模擬圖；

第12A圖至第12C圖為根據本揭露一些實施例之光穿透率模擬圖；

第13圖為根據本揭露另一實施例之電子裝置的剖面圖；以及

第14A圖至第14D圖為根據本揭露一些實施例之光穿透率模擬圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見，圖式中之層和區域的厚度可能被誇大，並且在圖式的描述中相同的元件符號表示相同的元件。

第1圖為根據本揭露一些實施例之電子裝置100的上視圖。第2圖為沿著第1圖的線段2-2的剖面圖。同時參照第1圖及第2圖。電子裝置100具有第一基板110、第二基板120、緩衝層130、畫素陣列150、主動陣列140、保護層160以及配向膜170。第一基板110具有周邊區 PR、顯示區DR以及透光區TR。周邊區PR圍繞顯示區DR，顯示區DR圍繞透光區TR。為了使圖式簡潔，於後續的剖面圖中只繪示顯示區DR以及透光區TR，而省略周邊區PR。第二基板120與第一基板110相對設置。第一基板110與第二基板120例如為透明玻璃蓋板，且於透光區TR無穿孔。也就是說，第一基板110與第二基板120是一體成形地自周邊區PR延伸至顯示區DR及透光區TR。

緩衝層130設置於第二基板120上。保護層160，設置於緩衝層130上，且保護層160在第二基板上的投影與透光區TR錯開。主動陣列140設置於緩衝層130上，畫素陣列150設置於主動陣列140上，並與主動陣列140電性連接。保護層160為多層堆疊結構，且主動陣列140和畫素陣列150設置於保護層160中，換句話說，於設置主動陣列140和畫素陣列150時，同時設置保護層160。保護層160的詳細結構將於後續段落說明。保護層160在第二基板120上的投影與透光區TR完全錯開，且配向膜170共形地設置於保護層160與第二基板120上。換句話說，一部分的第二基板120自保護層160中露出，且配向膜170是連續地延伸覆蓋保護層160與第二基板120。

電子裝置100還具有液晶層180、攝像元件102以及/或感測元件104，本實施例以含攝像元件102以及感測元件104為例，然不以此為限，於其他實施例亦可以只含 攝像元件102或感測元件104。液晶層180位在第一基板110與第二基板120之間。攝像元件102以及/或感測元件104朝向第二基板120，且攝像元件102以及感測元件104在第二基板120之投影與透光區TR重疊。換句話說，攝像元件102以及/或感測元件104在第二基板120之投影與保護層160在第二基板120上的投影錯開。攝像元件102以及/或感測元件104是設置以接收通過第一基板110之透光區TR並穿過配向膜170及第一基板110與透光區TR重疊之部分的光線。攝像元件102例如可為前鏡頭，感測元件104例如可為環境光感測器。另，於第2圖中攝像元件102設置在感測元件104上，然不以此為限，於其他實施例中，亦可以水平設置或是感測元件104設置在攝像元件102上等。

第3圖為第1圖之電子裝置100的製造方法流程圖。第4A圖至第4E圖為第1圖之電子裝置100的製造方法在不同階段的剖面圖。第4A圖至第4E圖具有與第2圖相同的剖面位置。為了清楚說明，第4A圖至第4E圖中將對應地繪示第2圖中的顯示區DR及透光區TR，而省略周邊區PR。首先同時參照第3圖及第4A圖，在步驟S11中，提供第二基板120，並形成緩衝層130於第二基板120上。緩衝層130延伸覆蓋於第二基板120上，且緩衝層130與顯示區DR以及透光區TR重疊。在本實施例中，緩衝層130之材 料可為任意適用於製造緩衝層之材料。緩衝層130之厚度T1為大於等於1500埃(Angstrom,Å)且小於等於3000埃。緩衝層130之厚度T1可藉由調整製程的參數而達成。舉例來說，可藉由調整沉積製程時間而達成。

接著同時參照第3圖及第4B圖，在步驟S12中，形成主動陣列140和畫素陣列150和保護層160於緩衝層130上。主動陣列140包含半導體層142與閘極電極144。在本實施例中，主動陣列140為低溫多晶矽薄膜電晶體(Low Temperature Poly-Silicon Thin Film Transistor，LTPS)，半導體層142為多晶矽(Poly-Silicon)，但本揭露並不以此為限。半導體層142經圖案化形成在緩衝層130上，接著閘極絕緣層161覆蓋半導體層142。閘極電極144經圖案化形成在閘極絕緣層161上。半導體層142經摻雜後形成源極/汲極區域1422，半導體層142位在閘極電極144下方的區域為通道區1424。層間介電層162形成在閘極絕緣層161上並覆蓋閘極電極144。接著於閘極絕緣層161與層間介電層162形成接觸開口166，並於沉積接觸金屬材料後圖案化形成接觸金屬層146於接觸開口166中以及層間介電層162上，以分別電性連接源極/汲極區域1422。

具體來說，在上述形成主動陣列140的多個圖案化過程中，藉由調整光罩的設計使閘極絕緣層161以及層間 介電層162與透光區TR重疊之部分也被蝕刻。此外，位在閘極絕緣層161與層間介電層162下方且與透光區TR重疊的緩衝層130在圖案化的蝕刻過程中可能會被部分蝕刻。舉例來說，於閘極絕緣層161與層間介電層162形成接觸開口166時，可一併將與透光區TR重疊的緩衝層130的部分移除。或者，在圖案化接觸金屬層146時，與透光區TR重疊的緩衝層130也可能會被部分地蝕刻。如第4B圖所示，緩衝層130’表示與透光區TR重疊的緩衝層130一部分被蝕刻後所剩餘的部分。換句話說，前述形成主動陣列140的製程中會同時形成開口OP1於緩衝層130、閘極絕緣層161與層間介電層162中。於後續步驟中將形成如第2圖中所示之透光區TR的膜層疊構於開口OP1中。

接著同時參照第3圖及第4C圖，形成畫素陣列150於緩衝層130和主動陣列140上。在本實施例中，畫素陣列150包含第一電極152、第二電極154以及金屬線路層156。保護層160包含閘極絕緣層161、層間介電層162、鈍化層163以及多層絕緣層164。鈍化層163覆蓋接觸金屬層146。多層絕緣層164與金屬線路層156透過圖案化製程形成於鈍化層163上，金屬線路層156形成於絕緣層164之間。多個接觸開口168形成於鈍化層163以及多層絕緣層164中。第一電極152位在絕緣層164上，並透過導電通孔穿過鈍化層163與絕緣層164電性連接至接觸金屬層 146，再接著電性連接至源極/汲極區域1422。第二電極154位在絕緣層164中並透過導電通孔穿過絕緣層164電性連接至金屬線路層156或接觸金屬層146。舉例來說，在一些實施例中，第一電極152為畫素電極，由透明導電層材料組成。第二電極154由透明導電層材料組成，且可能藉由金屬線路層156電性連接至另一電極與第一電極152構成儲存電容，但本揭露並不以此為限。

同樣地，在上述形成畫素陣列150的多個圖案化過程中，藉由調整光罩的設計使鈍化層163與絕緣層164在與透光區TR重疊之部分在圖案化的蝕刻過程中可能會被部分蝕刻。舉例來說，於鈍化層163與絕緣層164形成接觸開口168時，可一併將與透光區TR重疊的緩衝層130’部分移除或完全移除。或者，在圖案化第一電極152以及第二電極154時，與透光區TR重疊的緩衝層130’也可能會被蝕刻。在形成畫素陣列150後，第二基板120會在上述形成畫素陣列150的多個圖案化過程中自開口OP1’中露出。換句話說，前述形成畫素陣列150的製程中會同時形成開口OP1’於緩衝層130、閘極絕緣層161與層間介電層162中，且開口OP1’貫穿保護層160與緩衝層130，也就是使第4B圖中的開口OP1加深而貫穿緩衝層130。

由前述的步驟S12之敘述可知，藉由調整緩衝層130之厚度T1(見第4A圖)為大於等於1500埃且小於等於 3000埃，可在畫素陣列150及主動陣列140形成後，使緩衝層130與透光區TR重疊的部分完全被移除。在一些實施例中，與透光區TR重疊的緩衝層130也可能在主動陣列140形成後就被完全移除。換句話說，只要在形成主動陣列140及畫素陣列150後使第二基板120自開口OP1’中露出即可。除此之外，由於開口OP1、OP1’是在形成主動陣列140及畫素陣列150的製程中同步形成，因此可無需增加光罩數量及製程步驟。

接著同時參照第3圖及第4D圖，在步驟S13中，共形地形成配向膜170於畫素陣列150及開口OP1’上。配向膜170是藉由例如網板印刷方式形成。具體來說，配向膜170具有第一部分172、第二部分174以及第三部分176。配向膜170的第一部分172是延伸覆蓋在第一電極152以及保護層160上，並與主動陣列140、畫素陣列150、保護層160及緩衝層130重疊。此外，配向膜170的第一部分172與顯示區DR重疊而不與透光區TR重疊。配向膜170的第二部分174位在第二基板120自開口OP1’暴露出的部分上，也就是配向膜170的第二部分174直接接觸第二基板120。此外，配向膜170的第二部分174在第二基板120上的投影與透光區TR重疊。配向膜170的第三部分176連接第一部分172以及第二部分174，並且被保護層160包圍。也就是說，配向膜170的第三部分176是形成 在開口OP1’的側壁上。換句話說，配向膜170是共形地接觸保護層160、第二基板120、以及/或畫素陣列150。因此配向膜170的第一部分172與第二基板120間的距離大於配向膜170的第二部分174與第二基板120間的距離。如同前述，此處的主動陣列140與畫素陣列150僅為示例，因此配向膜170的第一部分172的表面可能實質上是平坦的，或者如圖中所繪示的是與畫素陣列150以及保護層160之間的疊層結構共形。

接著參照第4E圖，在步驟S14中，提供第一基板110。第一基板110上含有遮光層112、濾光層114、保護膜116另一配向膜等(未繪示)。電子裝置100還具有間隔物190、192，設置在第一基板110與第二基板120之間，以調控第一基板110與第二基板120之間的間隔距離。同時參照第4E圖及第2圖，液晶層180填充於第一基板110與第二基板120之間。舉例來說，填充液晶層180的過程可在接近真空狀態下進行，而間隔物192可避免因壓力差而使第一基板110與第二基板120之間缺乏支撐而彎折或塌陷。最後將第一基板110與第二基板120以封膠固定後即可得到如第2圖所示之電子裝置100。應理解到，圖中所示之第二基板120的結構配置僅為示例，其並非用以限制本發明。舉例來說，在第4E圖之實施例中，第一基板110的保護膜116在第二基板120的投影與透光區TR重疊。在 一些其他實施例中，保護膜116在第二基板120的投影可能不與透光區TR重疊。

根據第2圖、第3圖以及第4A圖至第4E圖對於電子裝置100的結構與製造方法可知，由於電子裝置100的第二基板120無須開孔，也就是無須透過玻璃鑽孔製程以形成透光區TR，因此透光區TR的製程與面板製程可整合，換句話說，與透光區TR重疊的膜層結構可與主動陣列140及畫素陣列150同步形成，因此可減少製造成本並提升良率。

第5圖為根據本揭露另一實施例之電子裝置100a的剖面圖。電子裝置100a與第2圖的電子裝置100大致相同，其差異之處在於電子裝置100a的緩衝層130a包含第一子層132a與第二子層134a，第一子層132a設置於第二基板120上，第二子層134a設置於第一子層132a上。舉例來說，第一子層132a的組成材料例如為氮化矽，厚度大於等於500埃且小於等於1350埃。第二子層134a的組成材料例如為氧化矽，厚度大於等於1000埃且小於等於1650埃。由氮化矽組成的第一子層132a之厚度若小於500埃，則可能無法有效地阻擋後續製程中其他材料的滲透。此外，在進行準分子雷射退火(Excimer-Laser Annealing，ELA)製程以將半導體層142之非晶矽(amorphous Silicon)轉化為多晶矽時，雷射所產生的 熱量留在半導體層142的多寡會影響晶粒尺寸，若晶粒尺寸小則電晶體元件的電性較差。由於第二子層134a的氧化矽具有較小的熱傳導係數，因此越厚的第二子層134a具有較佳的保溫效果，可使得晶粒尺寸較大，以提升電晶體元件的電性。舉例來說，若第二子層134a厚度小於1000埃，則保溫效果較差，相較於厚度大於1000埃的第二子層134a，晶粒尺寸會小5%~10%，使得電晶體元件電性較差。

應理解到，第一子層132a與第二子層134a各別的厚度只要是落在上述厚度範圍內，且緩衝層130a的總厚度實質上為大於等於1500埃以及小於等於3000埃即可。在本實施例中，緩衝層130a的第一子層132a與第二子層134a之相對位置並無限制。此外，如前所述，緩衝層130a與第一基板110之透光區TR重疊的部分也可能是在形成主動陣列140以及畫素陣列150後被完全移除，或是在形成主動陣列140以及畫素陣列150的任一步驟中被完全移除。

第6圖為根據本揭露一些實施例之光線穿過不同數量的保護層後的光穿透率模擬圖。同時參照第4E圖，此處的保護層160可含有閘極絕緣層161、層間介電層162、鈍化層163以及絕緣層164。第6圖中以可見光波長做為示例，例如波長為約380奈米至約780奈米所對應的穿透 率。請同時參照第4E圖及第6圖，曲線S6a模擬光線穿過緩衝層130、閘極絕緣層161、層間介電層162、鈍化層163、絕緣層164與配向膜170後的光穿透率分布。曲線S6b模擬光線穿過緩衝層130、閘極絕緣層161、層間介電層162、鈍化層163與配向膜170後的光穿透率分布。曲線S6c模擬光線穿過緩衝層130、鈍化層163與配向膜170後的光穿透率分布。曲線S6d模擬光線穿過緩衝層130與配向膜170後的光穿透率分布。由圖中可看出，當光線通過的介質種類越少，不同介質對光線的穿透與吸收性質差異而導致穿透率的變化量也減少。此外，當光線通過的介質種類越少，光線在任意波長的穿透率也有提高的趨勢。舉例來說，曲線S6a及曲線S6b所對應的穿透率落在50%至100%之間，而曲線S6c所對應的穿透率落在70%至100%之間。曲線S6d所對應的穿透率落在80%至100%之間。

第7圖為根據第2圖之實施例的光穿透率模擬圖。第7圖中以可見光波長做為示例，例如波長為約380奈米至約780奈米所對應的穿透率。同時參照第2圖及第7圖，由前述第4A圖至第4E圖的製程可知，電子裝置100的攝像元件102以及/或感測元件104所接收到的光是依序穿過第一基板110、配向膜170的第二部分174以及第一基板110。如第7圖所示，曲線S7a、S7b、S7c分別代表電子裝置100的配向膜170的第二部分174(見第4D圖)的厚度為500 埃、700埃以及900埃。由第7圖可看出，光線的穿透率在不同波長的數值大小接近，也就是光線的穿透率變化量小。由此可知，配向膜170的厚度並不會對光穿透率產生顯著的影響。此外，光線的穿透率皆高於90%，例如落在93%至100%。因此，在形成主動陣列140以及畫素陣列150之製程中，只需將緩衝層130及保護層160與透光區TR重疊的部分移除，而無須變更配向膜170之形成方式，即可提高通過透光區TR的光線穿透率以及降低光線穿透率的變化量，提高電子裝置100的攝像元件102的收光品質以及/或感測元件104的感測效率。

第8圖為根據本揭露另一實施例之電子裝置100b剖面圖。電子裝置100b具有與第2圖的電子裝置100相同的剖面位置。電子裝置100b與第2圖之電子裝置100大致相同，其差異在於電子裝置100b的緩衝層130b具有相連的第一部分132b及第二部分134b。第一部分132b在第二基板120上的投影與顯示區DR重疊，第二部分134b在第二基板120上的投影與透光區TR重疊，且第二部分134b的厚度T3小於第一部分132b的厚度T2。第一部分132b及第二部分134b為一體成形。配向膜170的第二部分174接觸緩衝層130b的第二部分134b，且緩衝層130b的第二部分134b位在第二基板120與配向膜170的第二部分174之間。也就是說，電子裝置100b的配向膜170是共形地接 觸緩衝層130b、保護層160以及/或畫素陣列150。

於一實施例中，電子裝置100b的緩衝層130b之材料的折射率為大於1.48且小於1.6，且緩衝層130b之消光係數為大於0且小於10^-3。舉例來說，本實施例之緩衝層130b之材料為氧化矽，且緩衝層130b之厚度T2可大於3000埃，但本揭露並不以此為限。具體來說，緩衝層130b之厚度T2並無限制，只要緩衝層130b之材料滿足前述折射率與消光係數之條件即可。

第9圖為第8圖之電子裝置100b的製造方法流程圖。第10A圖至第10E圖為第8圖之電子裝置100b的製作方法在不同階段的剖面圖。第10A圖至第10E圖具有與第2圖相同的剖面位置。電子裝置100b與第4A圖至第4E圖中所敘述之電子裝置100的製造流程大致相同，因此相似的步驟將於以下段落省略。首先同時參照第9圖及第10A圖，在步驟S21中，提供第二基板120，並形成緩衝層130b於第二基板120上。緩衝層130b延伸覆蓋於顯示區DR以及透光區TR。在本實施例中，緩衝層130b之厚度T2可大於3000埃，其可根據實際製造狀況而定。緩衝層130b之材料的折射率需為大於1.48且小於1.6，且緩衝層130b之消光係數需為大於0且小於10^-3。

接著同時參照第9圖及第10B圖，在步驟S22中，形成主動陣列140和保護層160和畫素陣列150於緩衝層 130b上，且同時形成開口於緩衝層，使一部分的緩衝層位在開口與第二基版120之間。主動陣列140的製程與第4B圖之步驟的描述大致相同，也就是在形成主動陣列140的製程中會同時形成開口OP2於緩衝層130b、閘極絕緣層161與層間介電層162中。於後續步驟中將形成如第8圖中所示之透光區TR的膜層疊構於開口OP2中。開口OP2實質上與形成於電子裝置100的開口OP1相同。由於緩衝層130b厚度T2較厚，開口OP2實質上所佔據緩衝層130b之體積較小，也就是第10B圖中與透光區TR重疊之緩衝層130b的剩餘部分的厚度較厚。

接著同時參照第9圖及第10C圖，形成畫素陣列150於緩衝層130b及保護層160上。形成畫素陣列150的製程與第4C圖之步驟的描述大致相同，也就是在形成畫素陣列150的製程中會同時形成開口OP2’於緩衝層130b、閘極絕緣層161與層間介電層162中。然而，在本實施例中，第二基板120並未自開口OP2’中露出。換句話說，緩衝層130b與透光區TR重疊的剩餘部分即為第二部分134b，且第二基板120仍被緩衝層130b的第二部分134b覆蓋。換句話說，由於緩衝層130b的厚度T2並無限制，因此開口OP2’貫穿保護層160及部分的緩衝層130b。

由前述的步驟S22之敘述可知，由於開口OP2、OP2’是在形成主動陣列140及畫素陣列150的製程中同 步形成，因此可無需增加光罩數量及製程步驟。

接著同時參照第9圖及第10D圖，在步驟S23中，配向膜170共形地形成於畫素陣列150及開口OP2’上。形成配向膜170的製程與第4D圖之步驟的描述大致相同，其差異在於配向膜170的第二部分174是位在緩衝層130b的第二部分134b上，也就是配向膜170的第二部分174直接接觸緩衝層130b的第二部分134b。換句話說，配向膜170是共形地接觸保護層160、緩衝層130b的第二部分134b、以及/或畫素陣列150。配向膜170的第一部分172與第二基板120間的距離仍大於配向膜170的第二部分174與第二基板120間的距離。在本實施例中，配向膜170的第二部分174與第二基板120間的距離即大致等於緩衝層130b的第二部分134b的厚度。

接著同時參照第9圖及第10E圖，在步驟S24中，形成第一基板110，並填充液晶層180於第一基板110與第二基板120之間。電子裝置100b的第一基板110與第4E圖中之步驟的敘述大致相同，於此不再贅述。

根據第8圖、第9圖以及第10A圖至第10E圖對於電子裝置100b的結構與製造方法可知，由於電子裝置100b的第二基板120無須開孔，也就是無須透過玻璃鑽孔製程以形成透光區TR，因此透光區TR與面板製程可整合。換句話說，與透光區TR重疊的膜層結構可與主動陣列 140及畫素陣列150同步形成，因此可減少製造成本並提升良率。

第11A圖至第11C圖為根據本揭露一些實施例之光穿透率模擬圖。第11A圖至第11C圖為模擬具有不同厚度的配向膜170以及緩衝層130b之電子裝置100b的光穿透率。如第7圖中的數據所示，配向膜170的厚度並不會對光穿透率產生顯著的影響。因此以下分別以光線穿過厚度為500埃、700埃以及900埃的配向膜170與不同厚度的緩衝層130b後之穿透率的模擬圖說明電子裝置100b的出光效果，其中緩衝層130b之材料的參數為折射率大致等於1.484，消光係數為接近0。如第11A圖所示，曲線S11a、曲線S11b以及曲線S11c代表光線穿過的配向膜170的厚度為500埃且緩衝層130b之厚度分別為1000埃、1200埃以及1400埃。如第11B圖所示，曲線S11d、曲線S11e以及曲線S11f分別代表光線穿過的配向膜170的厚度為700埃且緩衝層130b之厚度分別為800埃、1000埃以及1200埃。如第11C圖所示，曲線S11g、曲線S11h以及曲線S11i分別代表光線穿過的配向膜170的厚度為900埃且緩衝層130b之厚度分別為600埃、800埃以及1000埃。由第11A圖、第11B圖以及第11C圖可看出，光線的穿透率皆大於90%且光線的穿透率在不同波長的數值大小接近，也就是光線的穿透率變化量小。

第12A圖至第12C圖為根據本揭露一些實施例之光穿透率模擬圖。第12A圖至第12C圖為模擬具有不同厚度的配向膜170以及不同厚度的緩衝層130b之電子裝置100b的光穿透率。以下分別以光線穿過厚度為400埃、700埃以及1000埃的配向膜170與不同厚度的緩衝層130b後之穿透率的模擬圖說明電子裝置100b的出光效果，其中緩衝層130b之材料的參數為折射率大致等於1.515，消光係數為大致等於8.6e-5。如第12A圖所示，曲線S12a以及曲線S12b分別代表光線穿過的配向膜170的厚度為400埃且緩衝層130b之厚度分別為10000埃以及20000埃。如第12B圖所示，曲線S12c以及曲線S12d分別代表光線穿過的配向膜170的厚度為700埃且緩衝層130b之厚度分別為10000埃以及20000埃。如第12C圖所示，曲線S12e以及曲線S12f分別代表光線穿過的配向膜170的厚度為1000埃且緩衝層130b之厚度分別為10000埃以及20000埃。由第12A圖、第12B圖以及第12C圖可看出，光線的穿透率介於接近90%至100%之間，且光線的穿透率在不同波長的數值大小接近，也就是光線的穿透率變化量小。

由前述對於電子裝置100b的敘述可知，藉由選擇符合折射率與消光係數之條件的緩衝層130b材料，可在畫素陣列150及主動陣列140形成後，無須完全移除緩衝層 130b與透光區TR重疊的部分，而保留緩衝層130b的第二部分134b。換句話說，只要緩衝層130b的材料之折射率為大於1.48且小於1.6，且消光係數為大於0且小於10^-3，即可無須限制緩衝層130b的厚度T2，同時提高通過透光區TR的光線穿透率以及降低光線穿透率的變化量，因此得以提升電子裝置100的攝像元件102的收光品質以及/或感測元件104的感測效率。

第13圖為根據本揭露另一實施例之電子裝置100c的剖面圖。電子裝置100c與第8圖中的電子裝置100b大致相同，其差異在於，電子裝置100c之緩衝層130c之材料的折射率與消光係數並無限制，然而緩衝層130c的第二部分134c與配向膜170的第二部分174的總厚度T4需大於等於500埃且小於等於1000埃。換句話說，電子裝置100c之緩衝層130c的材料的折射率無需為大於1.48且小於1.6，且緩衝層130c之消光係數無需為大於0且小於10^-3。也就是說，緩衝層130c之折射率可大於1.6，且緩衝層130c之消光係數可大於10^-3。緩衝層130c的材料可為任何適用於製作緩衝層130c之材料，而緩衝層130c的第二部分134c的厚度可藉由調整沉積參數而達成。舉例來說，在一些實施例中，藉由網版印刷方式形成的配向膜170厚度約為500埃至900埃，因此緩衝層130c的第二部分134c的厚度可為100埃至500埃。在一些實施 例中，配向膜170的厚度約為600埃至700埃，因此緩衝層130c的第二部分134c的厚度可為300埃至400埃。

第14A圖至第14D圖為根據本揭露一些實施例之光穿透率模擬圖。第14A圖至第14D圖為模擬具有不同厚度的配向膜170以及不同厚度的緩衝層130c之電子裝置100c的光穿透率。以下分別以光線穿過厚度為700埃、600埃、500埃以及400埃的配向膜170與不同厚度的緩衝層130c後之穿透率的模擬圖說明電子裝置100c的出光效果，其中緩衝層130c之材料的參數為折射率大致等於1.868，消光係數為接近3.5e-3。

如第14A圖所示，曲線S14a、曲線S14b、曲線S14c、曲線S14d、曲線S14e以及曲線S14f分別代表光線穿過的配向膜170的厚度為700埃且緩衝層130c之厚度分別為0埃、100埃、200埃、300埃、400埃以及500埃。從第14A圖中可看出，當緩衝層130c之厚度逐漸增加，穿透率在各波長的變化量有增加的趨勢。具體來說，曲線S14f與曲線S14e所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4分別為約1100埃以及約1200埃。曲線S14f與曲線S14e所表示的穿透率在波長約380奈米至約580奈米的範圍內具有數值大約為5%至10%的振幅。曲線S14a、曲線S14b、曲線S14c、曲線S14d所對應的實施例為配向膜170與緩衝層130c之 第二部分134c的總厚度T4分別為約700埃、800埃、900埃以及1000埃。曲線S14a、曲線S14b、曲線S14c、曲線S14d所表示的穿透率則是呈現漸增或漸減的變化。換句話說，當配向膜170與緩衝層130c之第二部分134c的總厚度T4小於等於1000埃時，光線的穿透率落在接近90%至100%的範圍之間，且光線的穿透率變化量小。

如第14B圖所示，曲線S14g、曲線S14h、曲線S14i、曲線S14j以及曲線S14k分別代表光線穿過的配向膜170的厚度為600埃且緩衝層130c之厚度分別為100埃、200埃、300埃、400埃以及500埃。類似於第14A圖中所描述的，曲線S14k所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4為約1100埃，因此也具有較大的穿透率變化量。曲線S14g、曲線S14h、曲線S14i以及曲線S14j所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4分別為約700埃、800埃、900埃以及1000埃，因此光線的穿透率落在接近90%至100%的範圍之間，且具有較小的穿透率變化量。

如第14C圖所示曲線S14l、曲線S14m、曲線S14n、曲線S14o、曲線S14p以及曲線S14q分別代表光線穿過的配向膜170的厚度為500埃且緩衝層130c之厚度分別為100埃、200埃、300埃、400埃、500埃以及600 埃。類似於第14A圖中所描述的，曲線S14q所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4為約1100埃，因此也具有較大的穿透率變化量。曲線S14l、曲線S14m、曲線S14n、曲線S14o以及曲線S14p所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4分別為約600埃、700埃、800埃、900埃以及1000埃，因此光線的穿透率落在接近90%至100%的範圍之間，且具有較小的穿透率變化量。

如第14D圖所示曲線S14r、曲線S14s、曲線S14t、曲線S14u、曲線S14v、曲線S14w以及曲線S14x分別代表光線穿過的配向膜170的厚度為400埃且緩衝層130c之厚度分別為100埃、200埃、300埃、400埃、500埃、600埃以及700埃。類似於第14A圖中所描述的，曲線S14x所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4為約1100埃，因此也具有較大的穿透率變化量。曲線S14r、曲線S14s、曲線S14t、曲線S14u、曲線S14v以及曲線S14w所對應的實施例為配向膜170與緩衝層130c之第二部分134c的總厚度T4分別為約500埃、600埃、700埃、800埃、900埃以及1000埃，因此光線的穿透率落在接近90%至100%的範圍之間，且具有較小的穿透率變化量。

綜上所述，透過透光區TR的膜層疊構設計，使保 護層160在第二基板120上的投影與透光區TR錯開，並使緩衝層在第二基板120上的投影與透光區TR重疊的部分完全被移除(例如第2圖中的緩衝層130)或部分地被移除(例如第8圖中緩衝層130a、第9圖中的緩衝層130b以及第13圖中的緩衝層130c)，可提高透光區TR的光線穿透率以及降低光線穿透率的變化量，並增進電子裝置的鏡頭出光品質和效率。此外，由於無須透過玻璃鑽孔製程以形成透光區TR，因此透光區TR與面板製程可整合，以減少製造成本並提升良率。

100‧‧‧電子裝置

102‧‧‧攝像元件

104‧‧‧感測元件

110‧‧‧第一基板

112‧‧‧遮光層

114‧‧‧濾光層

116‧‧‧保護膜

120‧‧‧第二基板

130‧‧‧緩衝層

140‧‧‧主動陣列

150‧‧‧畫素陣列

160‧‧‧保護層

170‧‧‧配向膜

180‧‧‧液晶層

190、192‧‧‧間隔物

DR‧‧‧顯示區

TR‧‧‧透光區

T1‧‧‧厚度

Claims (17)

1. 一種電子裝置，包括：一第一基板，具有一透光區、一顯示區以及一週邊區，其中該周邊區圍繞該顯示區，該顯示區圍繞該透光區；一第二基板，與該第一基板相對設置；一緩衝層，設置於該第二基板上；一保護層，設置於該緩衝層上，且該保護層在該第二基板上的投影與該透光區錯開；一主動陣列，設置於該緩衝層上；一畫素陣列，設置於該主動陣列上，並與該主動陣列電性連接；一配向膜，共形地設置於該保護層、該緩衝層及該第二基板上；以及一攝像元件或一感測元件，朝向該第二基板，且該攝像元件或該感測元件在該第二基板之投影與該透光區重疊。
2. 如請求項1所述之電子裝置，其中該配向膜包含一第一部分以及一第二部分，其中該第一部分在該第二基板上的投影與該顯示區重疊，該第二部分在該第二基板上的投影與該透光區重疊，該第一部分與該第二基板間的一距離大於該第二部分與該第二基板間的一距離。
3. 如請求項1所述之電子裝置，其中該緩衝層在該第二基板上之投影與該透光區錯開。
4. 如請求項3所述之電子裝置，其中該緩衝層之一厚度大於等於1500埃(Angstrom,A)且小於等於3000埃。
5. 如請求項4所述之電子裝置，其中該緩衝層還包含：一第一子層，具有大於等於500埃且小於等於1350埃的一厚度，且該第一子層之材料為氮化矽；以及一第二子層，具有大於等於1000埃且小於等於1650埃的一厚度，且該第二子層之材料為氧化矽。
6. 如請求項1所述之電子裝置，其中該緩衝層具有一第一部分及一第二部分，其中該第一部分在該第二基板上的投影與該顯示區重疊，該第二部分在該第二基板上的投影與該透光區重疊，且該第二部分的一厚度小於該第一部分的一厚度。
7. 如請求項6所述之電子裝置，其中該緩衝層之一折射率為大於1.48且小於1.6，且該緩衝層之一消 光係數為大於0且小於10^-3。
8. 如請求項6所述之電子裝置，其中該緩衝層之一折射率為大於1.6，且該緩衝層之一消光係數為大於10^-3。
9. 如請求項8所述之電子裝置，其中該緩衝層之該第二部分與該配向膜之一總厚度大於等於500埃且小於等於1000埃。
10. 一種電子裝置之製造方法，包含：形成一緩衝層於一第二基板上；形成一主動陣列及一畫素陣列及一保護層於該緩衝層上；形成一開口於該緩衝層及該保護層中，其中該保護層在該第二基板上的投影與該開口錯開；形成一配向膜於該畫素陣列及該開口上；填充一液晶層於一第一基板與該第二基板之間；以及設置一攝像元件或一感測元件，朝向該第二基板，且該攝像元件或該感測元件在該第二基板之投影與該開口重疊。
11. 如請求項10所述之製造方法，其中形成該主 動陣列及該畫素陣列與形成該開口為同時執行。
12. 如請求項10所述之製造方法，其中該配向膜為共形地形成於該保護層及該緩衝層上。
13. 如請求項10所述之製造方法，其中形成該緩衝層於該第二基板上還包含該緩衝層之厚度為大於等於1500埃且小於等於3000埃，且形成該開口於該緩衝層使得該第二基板自該開口暴露。
14. 如請求項13所述之製造方法，其中形成該配向膜於該畫素陣列及該開口上使得該配向膜接觸該第二基板。
15. 如請求項10所述之製造方法，其中該緩衝層之一折射率為大於1.48且小於1.6，且該緩衝層之一消光係數為大於0且小於10^-3。
16. 如請求項10所述之製造方法，其中形成該開口於該緩衝層使得一部分的該緩衝層位在該開口與該第二基板之間，且形成該配向膜於該緩衝層上使得該配向膜接觸該緩衝層的該部分。
17. 如請求項16所述之製造方法，其中形成該開口於該緩衝層以及形成該配向膜於該緩衝層上使得該配向膜位在該開口之一部分與該部分之該緩衝層的一總厚度大於等於500埃且小於等於1000埃，且該緩衝層之一折射率為大於1.6，且該緩衝層之一消光係數為大於10^-3。

Images