TWI739288B - 微機電系統裝置及其形成方法及微機電系統結構 - Google Patents

微機電系統裝置及其形成方法及微機電系統結構 Download PDF

Info

Publication number
TWI739288B
TWI739288B TW109102257A TW109102257A TWI739288B TW I739288 B TWI739288 B TW I739288B TW 109102257 A TW109102257 A TW 109102257A TW 109102257 A TW109102257 A TW 109102257A TW I739288 B TWI739288 B TW I739288B
Authority
TW
Taiwan
Prior art keywords
conductive bonding
dielectric
substrate
cavity
mems
Prior art date
Application number
TW109102257A
Other languages
English (en)
Other versions
TW202100446A (zh
Inventor
林宏樺
洪嘉明
黃信華
謝元智
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/601,749 external-priority patent/US11292715B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202100446A publication Critical patent/TW202100446A/zh
Application granted granted Critical
Publication of TWI739288B publication Critical patent/TWI739288B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/037—Thermal bonding techniques not provided for in B81C2203/035 - B81C2203/036

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

各種實施例涉及一種微機電系統(MEMS)裝置及其形成 方法及微機電系統結構，所述微機電系統裝置包括設置在基底與微機電系統基底之間的導電接合結構。內連結構上覆在基底上。微機電系統基底上覆在內連結構上且包括可移動的膜。介電結構設置在內連結構與微機電系統基底之間。所述導電接合結構夾置在內連結構與微機電系統基底之間。導電接合結構在介電結構的側壁之間在側向上間隔開。導電接合結構、微機電系統基底及內連結構至少局部地界定空腔。可移動的膜上覆在空腔上且在導電接合結構的側壁之間在側向上間隔開。

Description

微機電系統裝置及其形成方法及微機電系統結 構
本發明實施例是有關於一種微機電系統裝置及其形成方法及微機電系統結構。
微機電系統(microelectromechanical system，MEMS)裝置(例如，加速度計、壓力感測器、麥克風及換能器(transducer))已廣泛地用於許多現代電子裝置中。舉例來說，MEMS加速度計及換能器通常存在於汽車(例如，氣囊展開系統(airbag deployment system))、平板電腦或醫療裝置中。MEMS裝置可具有用於檢測運動並將運動轉換成電信號的可移動的部件。舉例來說，MEMS加速度計包括將加速移動轉化成電信號的可移動的部件。換能器包括將聲波轉化成電信號的可移動的膜(moveable membrane)。
本發明實施例提供一種微機電系統裝置，其包括基底、 內連結構、微機電系統基底、介電結構以及導電接合結構。內連結構上覆在基底上。微機電系統基底上覆在內連結構上，其中微機電系統基底包括可移動的膜。介電結構設置在內連結構與微機電系統基底之間。導電接合結構夾置在內連結構與微機電系統基底之間。導電接合結構在介電結構的側壁之間在側向上間隔開。導電接合結構、微機電系統基底及內連結構至少局部地界定第一空腔，其中可移動的膜上覆在第一空腔上且在導電接合結構的側壁之間在側向上間隔開。
本發明實施例提供一種微機電系統結構，其包括基底、內連結構、微機電系統基底、導電接合環結構以及介電結構。內連結構上覆在基底上，其中內連結構包括導電接合層。微機電系統基底上覆在內連結構上，其中微機電系統基底包括可移動的膜。導電接合環結構夾置在內連結構與微機電系統基底之間。導電接合環結構接觸內連結構的導電接合層。導電接合環結構、微機電系統基底及內連結構至少局部地界定第一空腔。可移動的膜上覆在第一空腔上且在導電接合環結構的側壁之間在側向上間隔開。介電結構夾置在內連結構與微機電系統基底之間。導電接合環結構在介電結構的內側壁之間在側向上間隔開。介電結構的厚度小於導電接合環結構的厚度。
本發明實施例提供一種形成微機電系統裝置的方法，方法包括：在基底之上形成內連結構；在內連結構之上形成具有第一厚度的介電層堆疊；將介電層堆疊圖案化，以沿內連結構的上 表面界定介電結構及一個或多個停止件結構；在微機電系統基底上形成可移動的膜；在微機電系統基底之上形成隔離介電層；在微機電系統基底之上形成導電接合環結構，其中導電接合環結構具有比第一厚度大的第二厚度；以及執行共晶接合製程，以將導電接合環結構接合到內連結構，其中共晶接合製程密封設置在導電接合環結構的內側壁之間的第一空腔。
100、302、402a、402b、402c、402d、402e、402f、600:微機電系統(MEMS)裝置
102:基底
104:內連結構
106:內連介電結構
106ur:上部區
108:導電線
108a:空腔電極
108b、1004:導電接合層
108ul:上部層
108us、116us、134us、602us:上表面
110:導通孔
112:重佈線層
114:第一停止件層
116:第二停止件層
118a、118b、118c:停止件結構
120:空腔
122:導電接合結構
122bs:底表面
122ls1、122ls2:側向段
122sw1、122sw2:側壁
124:第一介電層
126:第二介電層
128:第三介電層
130:介電結構
132:隔離介電層
134:MEMS基底
134ls:下表面
136:可移動的膜
136a:中心本體
136b:修圓突出部
200a、200b、400:俯視圖
202:溝槽
204:接觸通孔
300、500:積體晶片
404:接觸接墊
406:接觸接墊溝槽
408:接觸接墊本體
410:接觸接墊通孔
502:上部隔離層
504、506、700、800、900、1000、1100、1200、1300:剖視圖
602:上部電極
801:介電層堆疊
1002:犧牲基底
1202:虛線框
1204:外部空腔
1400:方法
1402、1404、1406、1408、1410、1412、1414:動作
A-A’、B-B’、C-C’:線
ds:距離
t1、t2、t3、t4、t5、tcb:厚度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有被介電結構環繞的導電接合結構的微機電系統(MEMS)裝置的一些實施例的剖視圖。
圖2A到圖2B示出圖1所示MEMS裝置的一些替代實施例的俯視圖。
圖3示出包括MEMS裝置的積體晶片的一些實施例的剖視圖，MEMS裝置具有在側向上環繞導電接合結構的介電結構。
圖4示出圖3所示MEMS裝置的一些替代實施例的俯視圖。
圖5A示出具有上覆在空腔上的可移動的膜的MEMS裝置的一些實施例的剖視圖。
圖5B到圖5C示出圖5A所示MEMS裝置的部分的一些實施 例的剖視圖。
圖6示出具有被介電結構環繞的導電接合結構的MEMS裝置的一些實施例的剖視圖，其中導電接合結構在側向上包圍電極。
圖7到圖13示出形成具有被介電結構環繞的導電接合結構的MEMS裝置的方法的一些實施例的剖視圖。
圖14示出形成具有被介電結構環繞的導電接合結構的MEMS裝置的方法的一些實施例。
本公開提供用於實施本公開的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡明及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語 來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
用於聲學應用的微機電系統(MEMS)裝置(例如，電容式微機械超聲換能器(capacitive micro-machined ultrasonic transduccr，CMUT))常常包括設置在空腔上方和/或空腔內的可移動的膜。空腔是界定在MEMS基底與載體基底之間。MEMS基底包括位於空腔之上的可移動的膜以及設置在可移動的膜下方的空腔電極。在運行期間，超聲波可使可移動的膜朝空腔電極或遠離空腔電極移動，使得可檢測到膜電極與空腔電極之間的電容變化。電容的此種變化可被轉換成電信號且可被轉移到與空腔電極和/或膜電極電耦合的接觸電極。可被MEMS裝置感測到的電容值的範圍由空腔(即，感測間隙)的高度界定。MEMS裝置的感測間隙可針對每一應用而為特定的，其中具有不準確的感測間隙可能會對MEMS裝置的性能和/或靈敏度產生不利影響。
在MEMS裝置的製作期間，上述結構可能會出現挑戰。MEMS基底可通過設置在MEMS基底與載體基底之間的介電接合結構而熔合接合到載體基底。介電接合結構的厚度可界定空腔和/或感測間隙的高度。由於當前處理工具的限制，可能難以準確地界定介電接合結構的期望厚度。在介電接合結構的製作期間，在 載體基底之上沉積多個介電層。在沉積所述多個介電層之後，對所述多個介電層執行平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)，以實現介電接合結構的期望厚度並界定介電接合結構的實質上平的上表面。實質上平的上表面被配置成有利於MEMS基底與介電接合結構之間的強的接合。然而，由於處理工具的限制，可能難以控制平坦化製程來界定具有期望厚度(例如，介於約2,400埃到2,800埃的範圍內)及實質上平的上表面的介電接合結構。
舉例來說，所述多個介電層可具有實質上大於期望厚度的初始厚度(例如，大於6,000埃)。平坦化製程可具有約1,000埃的公差(tolerance)，使得在執行平坦化製程之後，介電接合結構的厚度可介於約1,600埃到3,600埃的範圍內。無法準確地設定介電接合結構的厚度可能會導致可移動的膜與空腔電極之間的不良和/或不準確的感測間隙，從而降低MEMS裝置的靈敏度。此外，如果不具有平坦化製程，介電接合結構的上表面可能不是實質上平的。這轉而可導致介電接合結構與MEMS基底之間的不良接合介面，從而導致MEMS基底與載體基底之間的抬升(lifting)和/或分層(delamination)。此外，在一些實施例中，沉積製程及平坦化製程可重複進行多於一次，以實現介電接合結構的實質上平的上表面及合適的厚度。這會增加與形成MEMS裝置相關聯的時間及成本。
在一些實施例中，本公開涉及具有準確界定的感測間隙 的MEMS裝置。舉例來說，MEMS裝置包括上覆在載體基底上的MEMS基底。導電接合結構設置在MEMS基底與載體基底之間。介電結構在側向上環繞導電接合結構且位於MEMS基底與載體基底之間。空腔設置在MEMS基底與載體基底之間，其中可移動的膜上覆在空腔上。空腔電極沿空腔的下表面設置在可移動的膜下面。在形成MEMS裝置的製程期間，通過具有高厚度控制(high thickness control)的沉積製程(例如，高密度電漿(high density plasma，HDP)化學氣相沉積(chemical vapor deposition，CVD))來沉積介電結構。這轉而有助於準確地界定介電結構的厚度(例如，介於目標厚度的+/-5%的範圍內)且會減少與製作介電結構相關聯的成本及時間(例如，省略CMP製程)。MEMS基底通過共晶接合(eutectic bond)接合到載體基底，其中介電結構被配置成在共晶接合期間用作接合停止結構。因此，空腔的高度由介電結構的厚度界定。由於介電結構的厚度易於控制，因此可移動的膜與空腔電極之間的感測間隙可被容易地設定。這轉而會在減少與形成MEMS裝置相關聯的時間及成本的同時增大MEMS裝置的靈敏度。
圖1示出具有被介電結構130環繞的導電接合結構122的微機電系統(MEMS)裝置100的一些實施例的剖視圖。
MEMS裝置100包括上覆在基底102上的內連結構104。內連結構104包括內連介電結構106、多條導電線108、多個導通孔110及重佈線層112。在一些實施例中，在基底102上和/或基 底102內設置有半導體裝置(例如，電晶體、電容器、電阻器等)(未示出)，且所述半導體裝置電耦合到導電線108、導通孔110及重佈線層112。導電線108的上部層108ul包括導電接合層108b及空腔電極108a。
MEMS基底134上覆在內連結構104上且沿MEMS基底134的下表面設置隔離介電層132。在隔離介電層132的下表面與內連結構104的上表面之間界定空腔120。在一些實施例中，空腔電極108a設置在內連介電結構106內且位於空腔120之下。在內連結構104與隔離介電層132之間設置有介電結構130。介電結構130包括上覆在內連介電結構106上的第一介電層124、上覆在第一介電層124上的第二介電層126以及上覆在第二介電層126上的第三介電層128。在一些實施例中，介電結構130具有從第三介電層128的上表面到第一介電層124的下表面界定的厚度t1。在一些實施例中，厚度t1介於約2,400埃到2,800埃的範圍內。在另一些實施例中，厚度t1可例如介於約100納米到約1微米的範圍內。在一些實施例中，厚度t1取決於客戶指定的值。導電接合結構122在側向上偏離介電結構130且設置在導電接合層108b與隔離介電層132之間。空腔120界定在導電接合結構122的側壁之間以及隔離介電層132的下表面與內連結構104的上表面之間。在一些實施例中，導電接合結構122的側壁是從剖視圖中界定的。舉例來說，當從上方觀察時，如果導電接合結構122是環形形狀或圓形/橢圓形，則當從上方觀察時，所述側壁是單個連續 側壁，因此“側壁”是指當在剖視圖中繪示時此單個連續側壁的性質。另外，當從上方觀察時，如果導電接合結構122是環形形狀、圓形或橢圓形，則結構和/或層的與包括導電接合結構122的剖視圖相關聯的任何長度和/或寬度分別對應於圓的直徑或界定在橢圓主軸上的兩個頂點之間的長度。
在一些實施例中，在MEMS基底134內設置有可移動的膜136。舉例來說，在一些實施例中，可移動的膜136可為MEMS基底134的摻雜區。在此種實施例中，MEMS基底134可包括第一摻雜類型(例如，p型)，且可移動的膜136可包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。在另一些實施例中，可移動的膜136可為沿MEMS基底134的下表面或上表面設置的導電電極(未示出)(參見例如圖5A)。在MEMS裝置100的運行期間，可移動的膜136被配置成朝空腔電極108a或遠離空腔電極108a移動，使得可檢測到可移動的膜136與空腔電極108a之間的電容變化。電容變化可被轉換成電信號且可通過內連結構104傳輸到設置在基底102上的半導體裝置和/或其他半導體裝置(未示出)。舉例來說，可移動的膜136的位置可能會因設置在MEMS裝置100上的聲波(例如，超聲波信號)而移位。在此種實施例中，MEMS裝置100可被配置為電容式微機械超聲換能器(CMUT)。
在一些實施例中，可移動的膜136與空腔電極108a之間的電容值的範圍可由距離ds界定。距離ds界定在第三停止件結構 118c的上表面與可移動的膜136之間。電容值的範圍隨著距離ds的增大而增大，且電容值的範圍隨著距離ds的減小而減小。在一些實施例中，在MEMS裝置100的製作期間，通過將介電結構130的厚度t1設定成預定值來界定距離ds。通過將介電結構130的厚度t1準確地設定成預定值，可界定MEMS裝置100的靈敏度(即，電容值的範圍)。然而，如果介電結構130的厚度t1被不準確地界定，則MEMS裝置100的靈敏度可能不適用於特定應用。這轉而可對特定應用的MEMS裝置100的性能產生不利影響。
在一些實施例中，省略導電接合結構122(未示出)，且介電結構130可被配置為介電接合結構。在此種實施例中，為實現與隔離介電層132的強的接合介面，對介電結構130執行平坦化製程(例如，化學機械平坦化(CMP)製程)，使得介電結構130具有實質上平的上表面。然而，由於處理工具的限制(例如，CMP製程的公差)，可能難以在準確地界定厚度t1的同時形成實質上平的上表面。因此，在根據本公開的一些實施例中，為實現基底102與MEMS基底134之間的強的接合以及準確的厚度t1，可利用具有高厚度控制的沉積製程來沉積介電結構130，且通過共晶接合將導電接合結構122接合到內連結構104。舉例來說，介電結構130的形成可包括對厚度t1具有高度控制(即，將介電結構130形成為預定厚度，其誤差介於+/-5%的範圍內)的沉積製程(例如，高密度電漿(HDP)化學氣相沉積(CVD))。此外，通過共晶接合將導電接合結構122接合到導電接合層108b，從而實現MEMS基 底134與基底102之間的強的接合。在共晶接合製程期間，隨著導電接合結構122與導電接合層108b接合，導電接合結構122的厚度可減小。當隔離介電層132的下表面接觸介電結構130的上表面時，導電接合結構的厚度的減小停止。因此，介電結構130充當接合停止結構，使得厚度t1可界定距離ds。因此，在準確地界定距離ds的同時，導電接合結構122與導電接合層108b之間可實現強的接合。這轉而會增大MEMS裝置100的可靠性、結構完整性及靈敏度。
在一些實施例中，可沿內連介電結構106的上表面設置多個停止件結構118a、118b、118c(或可描述為停止件結構118a-118c)。在MEMS裝置100的運行期間，停止件結構118a-118c各自被配置成防止可移動的膜136粘到和/或貼合到內連介電結構106。在一些實施例中，停止件結構118a-118c中的每一者可具有粗糙的上表面，所述粗糙的上表面被配置成防止與隔離介電層132和/或可移動的膜136的粘連。這轉而可防止可移動的膜136回應於聲波而被粘住和/或無法移動，從而增加MEMS裝置100的耐用性、可靠性及性能。第一停止件結構118a及第二停止件結構118b各自包括位於第二停止件層116之下的第一停止件層114。在一些實施例中，第三停止件結構118c包含與第一停止件層114相同的材料。
圖2A示出沿線A-A’截取的圖1所示MEMS裝置100的一些替代實施例的俯視圖200a。圖1示出沿線A-A’截取的圖2A 所示俯視圖200a的剖視圖的一些實施例。
溝槽202在側向上環繞可移動的膜136。在一些實施例中，溝槽202被配置成將可移動的膜136與設置在MEMS基底134上的其他區、結構和/或層(未示出)電隔離和/或機械隔離。在另一些實施例中，溝槽202延伸穿過MEMS基底134的整個厚度。如圖2A中所示，當從上方觀察時，可移動的膜136可包括具有圓形形狀或橢圓形形狀的中心本體(central body)136a，且更包括從中心本體136a延伸的修圓突出部(rounded protrusion)136b。
圖2B示出沿線B-B’截取的圖1所示MEMS裝置100的一些替代實施例的俯視圖200b。在一些實施例中，在圖1所示剖視圖中，線B-B’沿介電結構130的上表面設置。圖1示出沿線B-B’截取的圖2B所示俯視圖200b的剖視圖的一些實施例。
如圖2B中所示，介電結構130包括具有圓形形狀和/或橢圓形形狀的中心本體及從中心本體延伸的修圓突出部。在修圓突出部內設置有接觸通孔204，且接觸通孔204電耦合到可移動的膜(圖1所示136)。溝槽202連續地環繞介電結構130。介電結構130連續地環繞導電接合結構122。在一些實施例中，當從上方觀察時，導電接合結構122是環形形狀且可被配置成以第一氣體壓力對空腔(圖1所示120)進行密封。當從上方觀察時，第一停止件結構118a及第二停止件結構118b可具有環形形狀，且第三停止件結構118c可具有圓形形狀或橢圓形形狀。
圖3示出包括MEMS裝置302的積體晶片300的一些實 施例的剖視圖，MEMS裝置302具有在側向上環繞導電接合結構122的介電結構130。
積體晶片300包括上覆在基底102上的內連結構104。在一些實施例中，基底102可為或可包括例如塊狀基底(例如，塊狀矽基底)、絕緣體上矽(silicon-on-insulator，SOI)基底或一些其他合適的基底。在替代實施例中，基底102可被配置成載體基底或半導體基底。內連結構104包括內連介電結構106、多條導電線108、多個導通孔110及重佈線層112。內連介電結構106可包括一個或多個層間介電(inter-level dielectric，ILD)層。在一些實施例中，所述一個或多個ILD層可為或可包含例如二氧化矽、低介電常數介電材料、極低介電常數介電材料、前述的組合或另一合適的介電材料。導電線108和/或導通孔110可為或可包含例如鋁、銅、鋁銅、鎢、鈦、鉭、前述的組合等。重佈線層112可為或可包含例如鋁、銅、鎢、前述的組合等。導電線108包括在垂直方向上位於重佈線層112上方的上部層108ul。導電線108的上部層108ul包括導電接合層108b及空腔電極108a。在一些實施例中，導電接合層108b可為或可包含鋁、銅、鋁銅等。
MEMS裝置302包括可移動的膜136、空腔120、介電結構130、導電接合結構122、多個停止件結構118a-118c、一個或多個接觸通孔204及空腔電極108a。MEMS基底134上覆在內連結構上且沿MEMS基底134的下表面設置隔離介電層132。空腔120界定在隔離介電層132的下表面與內連結構104的上表面之 間。介電結構130設置在內連結構104與隔離介電層132之間。介電結構130包括第一介電層124、第二介電層126及第三介電層128。在一些實施例中，第一介電層124可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等，和/或可具有約300埃或者介於約285埃到315埃的範圍內的厚度t3。在一些實施例中，第二介電層126可為或可包含例如氮化矽、碳化矽等，和/或可具有約300埃或者介於約285埃到315埃的範圍內的厚度t4。在另一些實施例中，第三介電層128可為或可包含例如氧化物(例如二氧化矽、另一合適的氧化物等)，和/或可具有約2,000埃或者介於約1,900埃到2,100埃的範圍內的厚度t5。在一些實施例中，內連介電結構106的上部區106ur可具有約200埃、大於約100埃或介於約190埃到210埃的範圍內的厚度t2。在一些實施例中，如果厚度t2大於約100埃，則內連介電結構106的上部區106ur可被配置成防止對導電線108的上部層108ul產生應力和/或損壞。在一些實施例中，介電結構130具有厚度t1。
在一些實施例中，內連介電結構106的上部區106ur的厚度t2、第一介電層124的厚度t3和/或第二介電層126的厚度t4可例如分別被固定成初始值。在此種實施例中，可通過將第三介電層128的厚度t5改變成合適的值來調整介電結構130的厚度t1。因此，可通過適當地設定第三介電層128的厚度t5來設定可移動的膜136與第三停止件結構118c之間的距離ds。在另一些實施例中，由於第三介電層128是通過對厚度t5具有高度控制(即， 將第三介電層128形成為預定厚度，其誤差介於+/-5%的範圍內)的沉積製程(例如，高密度電漿(HDP)化學氣相沉積(CVD))形成，因此距離ds可被形成為誤差介於目標值的約+/-5%的範圍內的目標值。這轉而會增大MEMS裝置302的性能及靈敏度。
導電接合結構122設置在隔離介電層132與導電接合層108b之間。在一些實施例中，介電結構130連續地環繞導電接合結構122的外周邊(outer perimeter)。在一些實施例中，導電接合結構122可為或可包含例如鍺、另一合適的導電材料等。在一些實施例中，在積體晶片300的製作期間，導電接合結構122可接合到導電接合層108b，從而以第一氣體壓力密封空腔120。
可移動的膜136設置在MEMS基底134內且上覆在空腔120上。溝槽202在側向上環繞可移動的膜136，且可被配置成將可移動的膜136與設置在MEMS基底134內和/或MEMS基底134上的其他裝置電隔離。溝槽202從MEMS基底134的上表面連續地延伸到第一介電層124的底表面，使得內連介電結構106的上表面被暴露出。一個或多個接觸通孔204從內連結構104中的導電線108延伸穿過介電結構130，以接觸可移動的膜136。所述一個或多個接觸通孔204被配置成將可移動的膜136電耦合到導電線108及導通孔110。
可移動的膜136與空腔120的下表面分隔開距離ds。空腔電極108a設置在內連介電結構106內且通過內連介電結構106的上部區106ur而與空腔120分隔開。所述多個停止件結構 118a-118c設置在空腔120內且上覆在空腔電極108a上。第一停止件結構118a及第二停止件結構118b各自包括第一停止件層114及第二停止件層116。在一些實施例中，第一停止件層114可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等。在另一些實施例中，第二停止件層116可為或可包含例如氮化矽、碳化矽等。第三停止件結構118c可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等。在一些實施例中，第三停止件結構118c可例如具有與第一介電層124相同的厚度(未示出)。在一些實施例中，每一停止件結構118a-118c的上表面可為粗糙的和/或可包括多個突出部，所述多個突出部被配置成防止與隔離介電層132和/或可移動的膜136的粘連。在另一些實施例中，第三停止件結構118c被配置成感測電極，使得可檢測到第三停止件結構118c與可移動的膜136之間的電容。
圖4示出沿線C-C’截取的圖3所示積體晶片300的一些替代實施例的俯視圖400。圖3示出沿線C-C’截取的圖4所示俯視圖400的一部分的剖視圖的一些實施例。
如圖4所示俯視圖400中所示，多個MEMS裝置402a、402b、402c、402d、402e、402f(或可描述為MEMS裝置402a-402f)被設置成包括行及列的陣列。在一些實施例中，每一MEMS裝置402a-402f被配置成圖3所示MEMS裝置302。溝槽202在側向上環繞每一MEMS裝置402a-402f的外周邊，且被配置成將MEMS裝置402a-402f彼此電隔離。此外，多個接觸接墊404在側向上偏 離MEMS裝置402a-402f。接觸接墊404被配置成通過例如接合導線(未示出)將MEMS裝置402a-402f電耦合到另一半導體裝置(未示出)。接觸接墊404各自包括接觸接墊本體408及接觸接墊通孔410。在一些實施例中，接觸接墊通孔410延伸到MEMS基底134中，以接觸內連結構(圖3所示104)的金屬特徵(例如，圖3所示導電線108、圖3所示導通孔110等)。此外，接觸接墊404可通過內連結構(圖3所示104)電耦合到MEMS裝置402a-402f。另外，接觸接墊溝槽406在側向上環繞每一接觸接墊本體408及接觸接墊通孔410，其中接觸接墊溝槽406被配置成將接觸接墊404與設置在MEMS基底134內和/或MEMS基底134上的其他裝置電隔離。在一些實施例中，接觸接墊本體408和/或接觸接墊通孔410各自可為或可包含例如鋁、銅、鋁銅等。
圖5A示出根據圖3所示積體晶片300的一些替代實施例的積體晶片500的剖視圖。
如圖5A中所示，可移動的膜136可被配置成可移動的膜電極，使得可移動的膜136可為或可包含鋁、銅、鋁銅、鈦、鉭、前述的組合等。此外，上部隔離層502可上覆在MEMS基底134上。在此種實施例中，MEMS基底134、上部隔離層502及隔離介電層132可被配置成絕緣體上矽(SOI)基底。在一些實施例中，上部隔離層502可為或可包含例如氧化物(例如二氧化矽、另一合適的介電材料等)。此外，可移動的膜136的下表面可沿MEMS基底134的上表面134us設置。在一些實施例中，可移動的膜136 的上表面可沿MEMS基底134的下表面134ls設置(未示出)。在另一些實施例中，可移動的膜136的下表面可沿MEMS基底134的下表面134ls設置。
圖5B示出由虛線框指示的圖5A所示導電接合結構122與導電接合層108b之間的介面的特寫的剖視圖504。
在一些實施例中，導電接合結構122的底表面122bs可包括在導電接合層108b的上表面108us下方延伸的多個突出部。此外，導電接合結構122可包括側向段122ls1、122ls2，側向段122ls1、122ls2分別在側向上從導電接合結構122的側壁122sw1、122sw2延伸到上表面108us之上。在一些實施例中，側向段122ls1、122ls2可能是由於在積體晶片500的製作期間施加在導電接合結構122上的力和/或溫度而引起的。
圖5C示出圖5A所示第二停止件層116的上表面116us的剖視圖506。如圖5C中所示，第二停止件層116的上表面116us可包括多個突出部，所述多個突出部被配置成減小與隔離介電層132的粘連。在一些實施例中，停止件結構118a-118c中的每一者的上表面可被配置成上表面116us(未示出)。
圖6示出具有被介電結構130環繞的導電接合結構122的微機電系統(MEMS)裝置600的一些實施例的剖視圖，其中導電接合結構122在側向上包圍上部電極602。
在一些實施例中，距離ds界定在可移動的膜136與上部電極602的上表面602us之間。上部電極602鄰接空腔120。可移 動的膜136與上部電極602之間的電容變化可被檢測到。上部電極602可例如電耦合到內連結構104中的導電線108。在另一些實施例中，上部電極602的厚度可等於第一介電層124的厚度，和/或上部電極602與第一介電層124可包含相同的材料(例如，金屬氧化物)。
圖7到圖13示出根據本公開的方面的形成具有被介電結構環繞的導電接合結構的微機電系統(MEMS)裝置的方法的一些實施例的剖視圖700到剖視圖1300。儘管參照方法闡述圖7到圖13中所示的剖視圖700到剖視圖1300，然而應理解，圖7到圖13中所示的結構並不僅限於所述方法，而是可單獨地獨立於所述方法。儘管圖7到圖13被闡述為一系列動作，然而應理解，這些動作不是限制性的，所述動作的次序可在其他實施例中進行更改，且所公開的方法也適用於其他結構。在其他實施例中，可整體地或部分地省略所示和/或所闡述的一些動作。
如圖7所示剖視圖700中所示，提供基底102且在基底102的前側表面之上形成內連結構。內連結構104包括內連介電結構106、多條導電線108、多個導通孔110及重佈線層112。在一些實施例中，內連介電結構106可為或可包括一個或多個層間介電(ILD)層。所述一個或多個ILD層可為或可包含例如氧化物(例如二氧化矽)、低介電常數介電材料或另一合適的介電材料。在一些實施例中，形成內連結構104的製程包括通過單鑲嵌製程(single damascene process)或雙鑲嵌製程(dual damascene process)形成 導電線108、重佈線層112和/或導通孔110。在一些實施例中，導電線108和/或導通孔110可為或可包含例如鋁、銅、鋁銅、鎢、鈦、前述的組合等。導電線108的上部層108ul包括導電接合層108b及空腔電極108a。
如圖8所示剖視圖800中所示，在內連結構104之上形成介電層堆疊801。在一些實施例中，介電層堆疊801包括第一介電層124、第二介電層126及第三介電層128。在一些實施例中，第一介電層124可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等，和/或可具有約300埃或者介於約285埃到315埃的範圍內的厚度t3。在一些實施例中，第二介電層126可為或可包含例如氮化矽、碳化矽等，和/或可具有約300埃或者介於約285埃到315埃的範圍內的厚度t4。在另一些實施例中，第三介電層128可為或可包含例如氧化物(例如二氧化矽、另一合適的氧化物等)，和/或可具有約2,000埃或者介於約1,900埃到2,100埃的範圍內的厚度t5。在一些實施例中，介電層堆疊801具有厚度t1。在一些實施例中，介電層堆疊801內的介電層可各自通過物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(CVD)、電漿增強型化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)、熱氧化或另一合適的沉積或生長製程形成。
在一些實施例中，第一介電層124、第二介電層126和/或第三介電層128可各自通過對層的厚度具有例如+/-5%製程控制的CVD製程形成。舉例來說，如果第三介電層128的目標厚度 是2,000埃，則可通過高密度電漿(HDP)CVD製程形成第三介電層128，使得第三介電層128的厚度t5介於約1,900埃到2,100埃的範圍內。因此，介電層堆疊801的厚度t1可被精確地形成，使得厚度t1具有目標厚度的+/-5%的公差。
如圖9所示剖視圖900中所示，對圖8所示結構執行一種或多種蝕刻製程，以界定介電結構130及多個停止件結構118a-118c，並暴露出導電接合層108b的上表面。所述一種或多種蝕刻製程可包括執行第一蝕刻製程以界定介電結構130。第一蝕刻製程可包括：在第三介電層128之上形成罩幕層(未示出)；將第三介電層128及下伏的層的未被遮罩的區暴露於一種或多種蝕刻劑，從而界定介電結構130；以及執行移除製程以移除罩幕層。此外，所述一種或多種蝕刻製程可包括執行第二蝕刻製程以界定第一停止件結構118a和/或第二停止件結構118b。第二蝕刻製程可包括：在第三介電層128之上形成罩幕層(未示出)；將第三介電層128及下伏的層的未被遮罩的區暴露於一種或多種蝕刻劑，從而界定第一停止件結構118a及第二停止件結構118b；以及執行移除製程以移除罩幕層。此外，可執行第三蝕刻製程以界定第三停止件結構118c。在又一些實施例中，第三蝕刻製程可移除第三停止件結構118c且可暴露出空腔電極108a的上表面(未示出)。此外，可執行第四蝕刻製程以暴露出導電接合層108b的上表面。
在一些實施例中，第一停止件結構118a及第二停止件結構118b各自包括第一停止件層114及第二停止件層116。在一些 實施例中，第一停止件層114可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等。在另一些實施例中，第二停止件層116可為或可包含例如氮化矽、碳化矽等。第三停止件結構118c可為或可包含例如氧化鋁(例如，Al2O3)、另一金屬氧化物等。在一些實施例中，每一停止件結構118a-118c的上表面可為粗糙的上表面和/或可包括多個突出部，所述多個突出部被配置成防止粘連，使得停止件結構118a-118c可被配置成防粘連結構。
如圖10所示剖視圖1000中所示，提供犧牲基底1002且通過上部隔離層502將MEMS基底134接合到犧牲基底1002。在一些實施例中，犧牲基底1002可為例如塊狀基底(例如，塊狀矽基底)或一些其他合適的基底。上部隔離層502可為或可包含例如氧化物(例如二氧化矽)或另一合適的介電材料，和/或可通過CVD、PVD、熱氧化或另一合適的沉積製程形成。提供MEMS基底134且隨後將MEMS基底134接合到上部隔離層502。在一些實施例中，MEMS基底134可為例如塊狀基底(例如，塊狀矽基底)或一些其他合適的基底。在一些實施例中，接合製程可包括執行熔合接合製程(fusion bond process)。在MEMS基底134內形成可移動的膜136。在一些實施例中，可通過選擇性離子注入製程形成可移動的膜136。選擇性離子注入製程可包括：在MEMS基底134之上形成罩幕層(未示出)；選擇性地將摻質(例如，n型摻質)注入到MEMS基底134的未被遮罩的區中；以及執行移除製程以移除罩幕層。在另一些實施例中，可通過例如CVD、 PVD、無電鍍覆、濺鍍或另一合適的生長或沉積製程(未示出)形成可移動的膜136。在又一些實施例中，可移動的膜136可形成在MEMS基底134之上(未示出)且可包含鋁、銅、鈦、鉭等。
此外，如圖10所示剖視圖1000中所示，在MEMS基底134和/或可移動的膜136之上形成隔離介電層132。在一些實施例中，隔離介電層132可為或可包含例如氧化物(例如二氧化矽)、另一合適的介電材料等。在隔離介電層132之上形成導電接合層1004。在一些實施例中，可通過例如CVD、PVD、無電鍍覆、濺鍍或其他合適的沉積或生長製程形成導電接合層1004。此外，在一些實施例中，導電接合層1004可為或可包含例如鍺、金、鎳、前述的組合等，和/或可具有約3,800埃或者介於約3,610埃到3,980埃的範圍內的厚度tcb。
如圖11所示剖視圖1100中所示，將導電接合層(圖10所示1004)圖案化，從而界定導電接合結構122。導電接合結構122具有厚度tcb。在一些實施例中，將導電接合層(圖10所示1004)圖案化可包括：在導電接合層(圖10所示1004)之上形成罩幕層(未示出)；將導電接合層(圖10所示1004)的未被遮罩的區暴露於一種或多種蝕刻劑，從而界定導電接合結構122；以及執行移除製程以移除罩幕層。
如圖12所示剖視圖1200中所示，將圖11所示結構旋轉180度且隨後將導電接合結構122接合到導電接合層108b，從而以第一氣體壓力密封空腔120。在另一些實施例中，接合製程還可 以第二氣體壓力密封外部空腔1204。外部空腔1204界定在介電結構130的內側壁與導電接合結構122的外側壁之間。在一些實施例中，接合製程包括執行共晶接合。在此種實施例中，共晶接合可達到約420攝氏度或500攝氏度的最大接合溫度。在另一些實施例中，共晶接合可包括朝基底102向犧牲基底1002的上表面施加接合力。在一些實施例中，接合力可例如介於約30千牛頓(kilonewton，KN)到40千牛頓的範圍內。在一些實施例中，在共晶接合期間，最大接合溫度和/或接合力可導致導電接合結構122的厚度tcb減小。這部分可能是由於導電接合結構122壓靠在導電接合層108b上，且來自導電接合結構122的材料被迫沿導電接合層108b的上表面108us在側向上推動(例如，參見虛線框1202)。在另一些實施例中，導電接合結構122的底表面122bs可在垂直方向上設置在導電接合層108b的上表面下方。在又一些實施例中，在共晶接合期間，介電結構130可充當接合停止結構，使得當隔離介電層132的下表面接觸介電結構130的上表面時，導電接合結構122的厚度tcb的減小停止。因此，可移動的膜136與第三停止件結構118c之間的距離ds由介電結構130的厚度t1界定。在又一些實施例中，如果省略介電結構130(未示出)，則距離ds的準確控制被減輕或消除。因此，通過將介電結構130的厚度t1準確地界定(例如，通過利用圖8所示沉積製程)成合適的值，距離ds可被準確地界定。
虛線框1202示出共晶接合製程之後導電接合結構122與 導電接合層108b之間的介面的特寫的一些實施例。導電接合結構122的底表面122bs可包括在導電接合層108b的上表面108us下方延伸的多個突出部。此外，導電接合結構122可包括側向段122ls1、122ls2，側向段122ls1、122ls2分別在側向上從導電接合結構122的側壁122sw1、122sw2延伸到上表面108us之上。在一些實施例中，側向段122ls1、122ls2可能是由於接合力和/或最大接合壓力而使來自導電接合結構122的本體的材料在側向上被推至側壁122sw1、122sw2的外側所導致的。此轉而可導致厚度tcb的減小。在一些實施例中，第二停止件層116可例如被配置成阻擋物(barrier)和/或牆壁，以防止導電接合結構122的側向段122ls1、122ls2側向延伸至空腔電極108a之上。此轉而可例如防止可移動的膜136和/或空腔電極108a與側向段122ls1、122ls2之間的電短路。
如圖13所示剖視圖1300中所示，執行移除製程以移除犧牲基底(圖12所示1002)和/或上部隔離層(圖12所示502)。在一些實施例中，移除製程可包括執行蝕刻製程(例如，毯覆式蝕刻(blanket etch))、平坦化製程(例如，CMP製程)、研磨製程(例如，機械研磨製程)、前述的組合或另一合適的移除製程。
圖14示出根據本公開的形成具有被介電結構環繞的導電接合結構的微機電系統(MEMS)裝置的方法1400。儘管方法1400被示出和/或闡述為一系列動作或事件，然而應理解，所述方法不限於所示次序或動作。因此，在一些實施例中，可以與所示次序 不同的次序施行所述動作和/或可同時施行所述動作。此外，在一些實施例中，可將所示動作或事件細分成多個動作或事件，所述多個動作或事件可分次單獨施行或與其他動作或子動作同時施行。在一些實施例中，可省略一些所示動作或事件，且可包括其他未示出的動作或事件。
在動作1402處，在基底之上形成內連結構。內連結構包括導電接合層。圖7示出與動作1402的一些實施例對應的剖視圖700。
在動作1404處，在內連結構之上形成具有第一厚度的介電層堆疊。圖8示出與動作1404的一些實施例對應的剖視圖800。
在動作1406處，將介電層堆疊圖案化，以沿內連結構的上表面界定介電結構及一個或多個停止件結構。圖9示出與動作1406的一些實施例對應的剖視圖900。
在動作1408處，在MEMS基底上形成可移動的膜。圖10示出與動作1408的一些實施例對應的剖視圖1000。
在動作1410處，在MEMS基底之上形成隔離介電層。圖10示出與動作1410的一些實施例對應的剖視圖1000。
在動作1412處，在MEMS基底之上形成導電接合環結構。導電接合環結構具有比第一厚度大的第二厚度。圖10及圖11示出與動作1412的一些實施例對應的剖視圖1000及剖視圖1100。
在動作1414處，執行共晶接合製程，以將導電接合環結構接合到導電接合層。共晶接合製程密封設置在導電接合環結構 的內側壁之間的第一空腔。圖12示出與動作1414的一些實施例對應的剖視圖1200。
因此，在一些實施例中，本公開涉及一種具有被介電結構環繞的導電接合結構的微機電系統(MEMS)裝置，其中導電接合結構通過共晶接合而接合到下伏的內連結構。
在一些實施例中，本申請提供一種微機電系統(MEMS)裝置，所述微機電系統裝置包括：基底；內連結構，上覆在所述基底上；MEMS基底，上覆在所述內連結構上，其中所述MEMS基底包括可移動的膜；介電結構，設置在所述內連結構與所述MEMS基底之間；以及導電接合結構，夾置在所述內連結構與所述MEMS基底之間，其中所述導電接合結構在所述介電結構的側壁之間與所述介電結構的側壁側向間隔開，其中所述導電接合結構、所述MEMS基底及所述內連結構至少局部地界定空腔，其中所述可移動的膜上覆在所述空腔上且在所述導電接合結構的側壁之間與導電接合結構的側壁在側向上間隔開。
在上述微機電系統裝置中，所述導電接合結構直接接觸設置在所述內連結構內的導電接合層，其中所述導電接合層的上表面界定所述第一空腔的底表面。
在上述微機電系統裝置中，所述導電接合結構在側向上延伸跨越所述導電接合層的所述上表面。
在上述微機電系統裝置中，所述導電接合結構包含鍺且所述導電接合層包含鋁銅。
在上述微機電系統裝置中，所述介電結構上覆在所述導電接合層上。
在上述微機電系統裝置中，所述介電結構的厚度小於所述導電接合結構的厚度。
在上述微機電系統裝置中，所述介電結構包括：第一介電層，上覆在所述內連結構上；第二介電層，上覆在所述第一介電層上；以及第三介電層，上覆在所述第二介電層上，其中所述第一介電層、所述第二介電層及所述第三介電層包含彼此不同的介電材料。
在上述微機電系統裝置中，更包括：第二空腔，界定在所述導電接合結構的外周邊與所述介電結構的內側壁之間。
在上述微機電系統裝置中，更包括：空腔介電層，沿所述內連結構的上表面設置，其中所述空腔介電層鄰接所述第一空腔且位於所述可移動的膜之下。
在上述微機電系統裝置中，更包括：一個或多個停止件結構，上覆在所述內連結構的上表面上且設置在所述第一空腔內，其中所述停止件結構位於所述可移動的膜之下。
在一些實施例中，本申請提供一種微機電系統(MEMS)結構，所述微機電系統結構包括：基底；內連結構，上覆在所述基底上，其中所述內連結構包括導電接合層；MEMS基底，上覆在所述內連結構上，其中所述MEMS基底包括可移動的膜；導電接合環結構，夾置在所述內連結構與所述MEMS基底之間，其中 所述導電接合環結構接觸所述內連結構的所述導電接合層，其中所述導電接合環結構、所述MEMS基底及所述內連結構至少局部地界定第一空腔，其中所述可移動的膜上覆在所述第一空腔上且在所述導電接合環結構的側壁之間在側向上間隔開；介電結構，夾置在所述內連結構與所述MEMS基底之間，其中所述導電接合環結構在所述介電結構的內側壁之間在側向上間隔開；以及防粘連結構，沿所述內連結構的上表面設置且設置在所述第一空腔內，其中所述防粘連結構包括朝所述MEMS基底延伸的一個或多個突出部，其中所述防粘連結構包含與所述介電結構相同的材料。
在上述微機電系統結構中，所述介電結構包括第一介電層、第二介電層及第三介電層，其中所述第二介電層設置在所述第一介電層與所述第三介電層之間，其中所述第一介電層、所述第二介電層及所述第三介電層各自包含彼此不同的介電材料，且其中所述防粘連結構包括上覆在所述第一介電層上的所述第二介電層。
在上述微機電系統結構中，其中所述導電接合環結構的側向段延伸跨越所述導電接合層的上表面且直接接觸所述導電接合層的所述上表面，其中所述導電接合環結構的下表面包括在垂直方向上設置在所述導電接合層的所述上表面下方的一個或多個突出部。
在上述微機電系統結構中，更包括：溝槽，延伸穿過所述微機電系統基底，其中所述溝槽在側向上環繞所述可移動的膜 的外周邊；以及一個或多個接觸通孔，從所述內連結構延伸到所述可移動的膜。
在一些實施例中，本申請提供一種形成微機電系統(MEMS)裝置的方法，所述方法包括：在基底之上形成內連結構，其中所述內連結構包括導電接合層；在所述內連結構之上形成具有第一厚度的介電層堆疊；將所述介電層堆疊圖案化，以沿所述內連結構的上表面界定介電結構及一個或多個停止件結構；在MEMS基底上形成可移動的膜；在所述MEMS基底之上形成隔離介電層；在所述MEMS基底之上形成導電接合環結構，其中所述導電接合環結構具有比所述第一厚度大的第二厚度；以及執行共晶接合製程，以將所述導電接合環結構接合到所述導電接合層，其中所述共晶接合製程密封設置在所述導電接合環結構的內側壁之間的第一空腔。
在上述方法中，所述導電接合環結構的所述第二厚度在所述共晶接合製程期間減小，其中當所述隔離介電層的下表面接觸所述介電結構的上表面時，所述第二厚度的所述減小停止。
在上述方法中，形成所述介電層堆疊的製程包括：在所述內連結構之上沉積具有第一介電厚度的第一介電層，其中所述第一介電層是通過化學氣相沉積製程進行沉積；在所述第一介電層之上沉積具有所述第一介電厚度的第二介電層，其中所述第二介電層是通過化學氣相沉積製程進行沉積；以及在所述第二介電層之上沉積具有比所述第一介電厚度大的第二介電厚度的第三介 電層，其中所述第三介電層是通過高密度電漿化學氣相沉積製程進行沉積。
在上述方法中，所述導電接合環結構包含鍺。
在上述方法中，所述共晶接合製程以第一氣體壓力密封所述第一空腔且以第二氣體壓力密封第二空腔，其中所述第二空腔界定在所述導電接合環結構的外周邊與所述介電結構的側壁之間。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:微機電系統(MEMS)裝置
102:基底
104:內連結構
106:內連介電結構
108:導電線
108a:空腔電極
108b:導電接合層
108ul:上部層
110:導通孔
112:重佈線層
114:第一停止件層
116:第二停止件層
118a、118b、118c:停止件結構
120:空腔
122:導電接合結構
124:第一介電層
126:第二介電層
128:第三介電層
130:介電結構
132:隔離介電層
134:MEMS基底
136:可移動的膜
A-A’、B-B’:線
ds:距離
t1:厚度

Claims (10)

  1. 一種微機電系統裝置，包括：基底；內連結構，上覆在所述基底上；微機電系統基底，上覆在所述內連結構上，其中所述微機電系統基底包括可移動的膜；介電結構，設置在所述內連結構與所述微機電系統基底之間；以及導電接合結構，夾置在所述內連結構與所述微機電系統基底之間，其中所述導電接合結構在所述介電結構的側壁之間在左右側向上間隔開，其中所述導電接合結構、所述微機電系統基底及所述內連結構至少局部地界定第一空腔，其中所述可移動的膜上覆在所述第一空腔上。
  2. 如申請專利範圍第1項所述的微機電系統裝置，其中所述導電接合結構直接接觸設置在所述內連結構內的導電接合層，其中所述導電接合層的上表面界定所述第一空腔的底表面。
  3. 如申請專利範圍第1項所述的微機電系統裝置，更包括：第二空腔，界定在所述導電接合結構的外周邊與所述介電結構的內側壁之間。
  4. 如申請專利範圍第1項所述的微機電系統裝置，更包括：空腔介電層，沿所述內連結構的上表面設置，其中所述空腔介 電層鄰接所述第一空腔且位於所述可移動的膜之下。
  5. 一種微機電系統結構，包括：基底；內連結構，上覆在所述基底上，其中所述內連結構包括導電接合層；微機電系統基底，上覆在所述內連結構上，其中所述微機電系統基底包括可移動的膜；導電接合環結構，夾置在所述內連結構與所述微機電系統基底之間，其中所述導電接合環結構接觸所述內連結構的所述導電接合層，其中所述導電接合環結構、所述微機電系統基底及所述內連結構至少局部地界定第一空腔，其中所述可移動的膜上覆在所述第一空腔上；以及介電結構，夾置在所述內連結構與所述微機電系統基底之間，其中所述導電接合環結構在所述介電結構的內側壁之間在左右側向上間隔開，其中所述介電結構的厚度小於所述導電接合環結構的厚度。
  6. 如申請專利範圍第5項所述的微機電系統結構，更包括：防粘連結構，沿所述內連結構的上表面設置且設置在所述第一空腔內，其中所述防粘連結構包括朝所述微機電系統基底延伸的一個或多個突出部，其中所述防粘連結構包含與所述介電結構相同的材料。
  7. 如申請專利範圍第5項所述的微機電系統結構，其中所述導電接合環結構的側向段延伸跨越所述導電接合層的上表 面且直接接觸所述導電接合層的所述上表面，其中所述導電接合環結構的下表面包括在垂直方向上設置在所述導電接合層的所述上表面下方的一個或多個突出部。
  8. 一種形成微機電系統裝置的方法，所述方法包括：在基底之上形成內連結構；在所述內連結構之上形成具有第一厚度的介電層堆疊；將所述介電層堆疊圖案化，以沿所述內連結構的上表面界定介電結構及一個或多個停止件結構；在微機電系統基底上形成可移動的膜；在所述微機電系統基底之上形成隔離介電層；在所述微機電系統基底之上形成導電接合環結構，其中所述導電接合環結構具有比所述第一厚度大的第二厚度；以及執行共晶接合製程，以將所述導電接合環結構接合到所述內連結構，其中所述共晶接合製程密封設置在所述導電接合環結構的內側壁之間的第一空腔。
  9. 如申請專利範圍第8項所述的方法，其中所述導電接合環結構的所述第二厚度在所述共晶接合製程期間減小，其中當所述隔離介電層的下表面接觸所述介電結構的上表面時，所述第二厚度的所述減小停止。
  10. 如申請專利範圍第8項所述的方法，其中所述共晶接合製程以第一氣體壓力密封所述第一空腔且以第二氣體壓力密封第二空腔，其中所述第二空腔界定在所述導電接合環結構的外周邊與所述介電結構的側壁之間。
TW109102257A 2019-06-27 2020-01-21 微機電系統裝置及其形成方法及微機電系統結構 TWI739288B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962867446P 2019-06-27 2019-06-27
US62/867,446 2019-06-27
US16/601,749 US11292715B2 (en) 2019-06-27 2019-10-15 Conductive bond structure to increase membrane sensitivity in MEMS device
US16/601,749 2019-10-15

Publications (2)

Publication Number Publication Date
TW202100446A TW202100446A (zh) 2021-01-01
TWI739288B true TWI739288B (zh) 2021-09-11

Family

ID=74044444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102257A TWI739288B (zh) 2019-06-27 2020-01-21 微機電系統裝置及其形成方法及微機電系統結構

Country Status (1)

Country Link
TW (1) TWI739288B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103221795A (zh) * 2010-09-20 2013-07-24 快捷半导体公司 包括参考电容器的微机电压力传感器
TWM506374U (zh) * 2015-04-17 2015-08-01 Powertech Technology Inc 立體聲陣列式微機電麥克風封裝結構
CN105417488A (zh) * 2014-09-19 2016-03-23 美商明锐光电股份有限公司 压力传感器以及其制造方法
US20180022600A1 (en) * 2016-07-19 2018-01-25 Tariq Salim Alsaiary Cmos compatible capacitive absolute pressure sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103221795A (zh) * 2010-09-20 2013-07-24 快捷半导体公司 包括参考电容器的微机电压力传感器
CN105417488A (zh) * 2014-09-19 2016-03-23 美商明锐光电股份有限公司 压力传感器以及其制造方法
TWM506374U (zh) * 2015-04-17 2015-08-01 Powertech Technology Inc 立體聲陣列式微機電麥克風封裝結構
US20180022600A1 (en) * 2016-07-19 2018-01-25 Tariq Salim Alsaiary Cmos compatible capacitive absolute pressure sensors

Also Published As

Publication number Publication date
TW202100446A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
JP4724501B2 (ja) 超音波トランスデューサおよびその製造方法
US20200236485A1 (en) MEMS Device
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
TWI669268B (zh) 微機電系統封裝及其形成方法
US11261083B2 (en) Fence structure to prevent stiction in a MEMS motion sensor
JP4800170B2 (ja) 超音波トランスデューサおよびその製造方法
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
TWI570942B (zh) 壓力感測器以及其製造方法
US8748999B2 (en) Capacitive sensors and methods for forming the same
JP2014523815A (ja) 環境に曝露される部分を備える封止型ｍｅｍｓデバイスのための工程
US20200249110A1 (en) Capacitive pressure sensor
TWI718729B (zh) 麥克風、微機電系統裝置及其製造方法
US20240262681A1 (en) Dual micro-electro mechanical system and manufacturing method thereof
TWI691455B (zh) 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法
TW202335956A (zh) 半導體裝置、電容微機械超音波換能器及微機電系統裝置的製造方法
US20220219973A1 (en) Conductive bond structure to increase membrane sensitivty in mems device
TWI739288B (zh) 微機電系統裝置及其形成方法及微機電系統結構
EP3682210B1 (en) Capacitive pressure sensors and other devices having a suspended membrane and having rounded corners at an anchor edge
TWI542019B (zh) 壓力感測器以及其製造方法
CN220149225U (zh) 集成芯片
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
TW202108497A (zh) 半導體裝置及其形成方法