TWI736503B

TWI736503B - 銦鋯矽氧化物靶材及其製法及銦鋯矽氧化物薄膜

Info

Publication number: TWI736503B
Application number: TW110103560A
Authority: TW
Inventors: 陳美涵; 謝承諺; 劉硯鳴
Original assignee: 光洋應用材料科技股份有限公司
Priority date: 2021-01-29
Filing date: 2021-01-29
Publication date: 2021-08-11
Also published as: TW202229204A

Abstract

本創作提供一種銦鋯矽氧化物靶材，其包含矽酸鋯結晶相及三氧化二銦結晶相。藉由控制銦鋯矽氧化物靶材所包含的結晶相，可使銦鋯矽氧化物靶材維持高相對密度並具有低於4×10 ^-3歐姆-公分的平均體電阻率，從而顯著降低直流濺鍍期間發生的電弧放電次數。本創作另提供上述銦鋯矽氧化物靶材的製作方法，其係將矽酸鋯粉末及三氧化二銦粉末於真空環境下利用熱壓燒結的方式製備銦鋯矽氧化物靶材，藉以防止銦鋯矽氧化物靶材產生雙矽酸二銦結晶相。本創作亦提供一種銦鋯矽氧化物薄膜，其係利用本創作之銦鋯矽氧化物靶材經直流濺鍍法濺鍍而成。

Description

銦鋯矽氧化物靶材及其製法及銦鋯矽氧化物薄膜

本創作關於一種氧化物靶材及其所濺鍍而成之氧化物薄膜，尤指一種銦鋯矽氧化物靶材及其所濺鍍而成之銦鋯矽氧化物薄膜。

銦鋯矽氧化物薄膜係一種透明導電的氧化物薄膜，其具有薄膜特性穩定的優點且兼具防靜電及抗噪的功能，可應用於內嵌式觸控面板。

銦鋯矽氧化物薄膜係由銦鋯矽氧化物靶材濺鍍而成，現行製程為了提升銦鋯矽氧化物靶材的相對密度，多採用冷均壓製程並搭配高溫及氧氣氣氛的燒結條件以製備銦鋯矽氧化物靶材。然而，利用上述製程所得的銦鋯矽氧化物靶材具有平均體電阻率大於4x10 ^-3歐姆-公分（Ω-cm）的缺點。平均體電阻率大於4x10 ^-3Ω-cm的銦鋯矽氧化物靶材在濺鍍成膜期間容易產生電弧放電（arcing）；另一方面，平均體電阻率過高的銦鋯矽氧化物靶材無法採用設備便宜、成膜速度快且在工業上被廣泛使用的直流濺鍍法進行濺鍍成膜，必需改採交流濺鍍法製備銦鋯矽氧化物薄膜，此舉不僅在鍍膜參數調控及濺鍍機台的選擇上受到限制，亦因此降低銦鋯矽氧化物薄膜的成膜速率。

由於內嵌式觸控面板的應用廣泛，包含手機、數位攝影機、數位相機、可攜式多媒體播放器、可攜式導航裝置等，故銦鋯矽氧化物薄膜的使用需求龐大。有鑑於此，需開發一種新穎製備銦鋯矽氧化物靶材的方法，使製得之銦鋯矽氧化物靶材的平均體電阻率低於4x10 ^-3Ω-cm，因此可利用直流濺鍍法製備銦鋯矽氧化物薄膜，並可顯著降低濺鍍過程期間發生的電弧放電次數。

為克服先前技術所面臨之問題，本創作之目的在於提供一種製備銦鋯矽氧化物靶材的方法及利用該方法製得的銦鋯矽氧化物靶材。所述銦鋯矽氧化物靶材的製備方法可獲得相對密度高且平均體電阻率低的銦鋯矽氧化物靶材，因此上述銦鋯矽氧化物靶材可使用直流濺鍍法製備銦鋯矽氧化物薄膜，且在濺鍍期間可顯著降低產生的電弧放電次數。

為達成前述目的，本創作提供一種銦鋯矽氧化物靶材，其包含矽酸鋯（ZrSiO ₄）結晶相及三氧化二銦（In ₂O ₃）結晶相。

藉由使銦鋯矽氧化物靶材包含ZrSiO ₄結晶相及In ₂O ₃結晶相，可使銦鋯矽氧化物靶材在維持高相對密度的情況下增加其導電性，因此可於銦鋯矽氧化物靶材的直流濺鍍期間顯著降低電弧放電的次數。

於其中一實施態樣，所述銦鋯矽氧化物靶材實質上不包含雙矽酸二銦（In ₂(Si ₂O ₇)）結晶相。據此，本創作的銦鋯矽氧化物靶材由於不包含In ₂(Si ₂O ₇)結晶相，故其平均體電阻率可低於4x10 ^-3Ω-cm，因此可採用設備便宜、成膜速度快且在工業上被廣泛使用的直流濺鍍法進行濺鍍製程。此外，導電率增加的銦鋯矽氧化物靶材亦可顯著降低直流濺鍍期間產生的電弧放電次數。

依據本創作，所述銦鋯矽氧化物靶材中矽之原子數相對於銦、鋯及矽之原子總數（Si/(In+Zr+Si)）的比值係大於或等於0.09且小於或等於0.27；較佳地，所述銦鋯矽氧化物靶材中Si/(In+Zr+Si)的比值係大於或等於0.10且小於或等於0.27；更佳地，所述銦鋯矽氧化物靶材中Si/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.27；再更佳地，所述銦鋯矽氧化物靶材中Si/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.26；又更佳地，所述銦鋯矽氧化物靶材中Si/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.20；再又更佳地，所述銦鋯矽氧化物靶材中Si/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.17。

依據本創作，所述銦鋯矽氧化物靶材中鋯之原子數相對於銦、鋯及矽之原子總數（Zr/(In+Zr+Si)）的比值係大於或等於0.09且小於或等於0.27；較佳地，所述銦鋯矽氧化物靶材中Zr/(In+Zr+Si)的比值係大於或等於0.10且小於或等於0.27；更佳地，所述銦鋯矽氧化物靶材中Zr/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.27；再更佳地，所述銦鋯矽氧化物靶材中Zr/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.26；又更佳地，所述銦鋯矽氧化物靶材中Zr/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.24；再又更佳地，所述銦鋯矽氧化物靶材中Zr/(In+Zr+Si)的比值係大於或等於0.11且小於或等於0.20。

依據本創作，所述銦鋯矽氧化物靶材中矽之原子數相對於銦之原子數（Si/In）的比值係大於或等於0.12且小於或等於0.57；較佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.13且小於或等於0.57；更佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.14且小於或等於0.57；再更佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.14且小於或等於0.56；又更佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.14且小於或等於0.50；再又更佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.14且小於或等於0.30；又再又更佳地，所述銦鋯矽氧化物靶材中Si/In的比值係大於或等於0.14且小於或等於0.25。

依據本創作，所述銦鋯矽氧化物靶材的相對密度為大於98%。

依據本創作，所述銦鋯矽氧化物靶材的平均體電阻率小於4x10 ^-3Ω-cm；較佳地，所述銦鋯矽氧化物靶材的平均體電阻率小於2x10 ^-3Ω-cm；更佳地，所述銦鋯矽氧化物靶材的平均體電阻率小於或等於1.5x10 ^-3Ω-cm；又更佳地，所述銦鋯矽氧化物靶材的平均體電阻率小於6x10 ^-4Ω-cm；再又更佳地，所述銦鋯矽氧化物靶材的平均體電阻率小於5x10 ^-4Ω-cm；又再又更佳地，所述銦鋯矽氧化物靶材的平均體電阻率小於4x10 ^-4Ω-cm。

依據本創作，所述銦鋯矽氧化物靶材之X光繞射（XRD）光譜包含可對應於ZrSiO ₄標準品和In ₂O ₃標準品的繞射峰，可見銦鋯矽氧化物靶材包含ZrSiO ₄結晶相及In ₂O ₃結晶相。

於其中一實施態樣，所述銦鋯矽氧化物靶材之XRD光譜包含可對應於ZrSiO ₄標準品、In ₂O ₃標準品和ZrO ₂標準品的繞射峰，可見銦鋯矽氧化物靶材包含ZrSiO ₄結晶相、In ₂O ₃結晶相及ZrO ₂結晶相。

於其中一實施態樣，所述銦鋯矽氧化物靶材之XRD光譜實質上不具有對應至In ₂(Si ₂O ₇)標準品的繞射峰，可見銦鋯矽氧化物靶材實質上不包含In ₂(Si ₂O ₇)結晶相。

依據本創作，前述銦鋯矽氧化物靶材的製造方法包含下列步驟： (1) 將ZrSiO ₄粉末及In ₂O ₃粉末混合並進行噴霧造粒，得到造粒粉末； (2) 將造粒粉末進行預成型，得到靶胚；及 (3) 將靶胚以1000°C至1400°C的溫度在真空環境下燒結1小時至5小時，以獲得銦鋯矽氧化物靶材。

依據本創作，藉由採用ZrSiO ₄粉末及In ₂O ₃粉末為起始原料並搭配適當的溫度條件進行真空燒結步驟，能有利於使所製得的銦鋯矽氧化物靶材實質上不包含In ₂(Si ₂O ₇)結晶相。據此，所製得的銦鋯矽氧化物靶材不僅能維持高相對密度，更進一步增加導電性。

依據本創作，前述銦鋯矽氧化物靶材的製造方法中，ZrSiO ₄粉末的含量範圍係15重量百分比（wt%）至45 wt%；較佳地，ZrSiO ₄粉末的含量範圍係15.7 wt%至45 wt%；更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至43 wt%；再更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至40 wt%；又更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至35 wt%；再又更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至30 wt%；又再又更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至25 wt%；再又再又更佳地，ZrSiO ₄粉末的含量範圍係15.9 wt%至24.8wt%。

依據本創作，前述銦鋯矽氧化物靶材的製造方法中，In ₂O ₃粉末的含量範圍係55 wt%至87 wt%；較佳地，In ₂O ₃粉末的含量範圍係56 wt%至85wt%；更佳地，In ₂O ₃粉末的含量範圍係57 wt%至84.1 wt%；再更佳地，In ₂O ₃粉末的含量範圍係60 wt%至84.1 wt%；又更佳地，In ₂O ₃粉末的含量範圍係65 wt%至84.1 wt%；再又更佳地，In ₂O ₃粉末的含量範圍係70 wt%至84.1 wt%；又再又更佳地，In ₂O ₃粉末的含量範圍係72 wt%至84.1 wt%；再又再又更佳地，In ₂O ₃粉末的含量範圍係73.92 wt%至84.1 wt%。

依據本創作，前述銦鋯矽氧化物靶材的製造方法中，亦可採用ZrSiO ₄粉末、In ₂O ₃粉末及二氧化鋯（ZrO ₂）粉末為起始原料，即，亦可同時採用ZrSiO ₄粉末及ZrO ₂粉末作為鋯的來源。於此實施例中，ZrSiO ₄粉末的含量範圍係11 wt%至35 wt%，In ₂O ₃粉末的含量範圍係55 wt%至85 wt%，ZrO ₂粉末的含量範圍係4 wt%至10 wt%。

依據本創作，該造粒粉末的粒徑為大於或等於10微米（μm）且小於或等於100 μm；較佳地，該造粒粉末的粒徑為大於或等於20 μm且小於或等於90 μm；更佳地，該造粒粉末的粒徑為大於或等於30 μm且小於或等於80 μm。

依據本創作，所述燒結方法可為熱壓法（Hot Pressing，HP）、熱等靜壓法（Hot Isostatic Pressing，HIP）或者合併使用熱壓法及熱等靜壓法。

依據本創作，所述燒結壓力為100 公斤/平方公分（kg/cm ²）至500 kg/cm ²。

較佳地，前述銦鋯矽氧化物靶材之製造方法的燒結溫度為大於或等於1000°C至小於1300°C；更佳地，前述銦鋯矽氧化物靶材之製造方法的燒結溫度為大於或等於1050°C至小於1300°C；再更佳地，前述銦鋯矽氧化物靶材之製造方法的燒結溫度為大於或等於1100°C至小於1300°C。

較佳地，前述銦鋯矽氧化物靶材之製造方法的燒結時間為1小時至4小時；更佳地，前述銦鋯矽氧化物靶材之製造方法的燒結時間為1小時至3小時。

本創作另提供一種銦鋯矽氧化物薄膜，其係由如前所述之銦鋯矽氧化物靶材以直流濺鍍法濺鍍而成。

依據本創作，所述銦鋯矽氧化物薄膜由於不包含In ₂(Si ₂O ₇)結晶相，所以具有電阻穩定性，可應用於內嵌式觸控面板。

為驗證本創作之銦鋯矽氧化物靶材的結晶相對銦鋯矽氧化物靶材之平均體電阻率的改善程度，以下列舉數種具有不同結晶相之銦鋯矽氧化物靶材作為例示，說明本創作之實施方式；熟習此技藝者可經由本說明書之內容輕易地了解本創作所能達成之優點與功效，並且於不悖離本創作之精神下進行各種修飾與變更，以施行或應用本創作之內容。

實施例 1 至 4 及 6 ：銦鋯矽 氧化物靶材

首先，將純度為2N（99.0%）以上之矽酸鋯（ZrSiO ₄）粉末先與氧化鋯磨球、水及陰離子型分散劑混合以進行研磨和細化，使其平均粒徑（D50）小於1 μm；另將純度為4N（99.99%）以上之三氧化二銦（In ₂O ₃）粉末亦以同樣方式進行研磨和細化，使其平均粒徑（D50）小於1 μm。

接著，依表1之實施例1至4及6的混合比例，取用適量重量百分比（wt%）之經研磨處理的ZrSiO ₄粉末及In ₂O ₃粉末，攪拌兩種粉末使其均勻混合後接續以噴霧造粒機進行粉末乾燥，以形成直徑大於或等於30 μm至小於或等於80 μm之間的造粒粉末。於此，利用噴霧造粒步驟能提升造粒粉末的流動性，於填粉成型步驟確保造粒粉末均勻填充於模具處，以利受壓成型。

之後，將上述造粒粉末填於選定模具中，利用熱壓（HP）燒結方法，於真空環境、溫度1000°C至1400°C及最高壓力300公斤/平方公分（kg/cm ²）至400 kg/cm ²的條件下燒結1小時至5小時，以製得實施例1至4及6的銦鋯矽氧化物靶材。

實施例 5 ：銦鋯矽 氧化物靶材

首先，將純度為2N以上之ZrSiO ₄粉末先與氧化鋯磨球、水及陰離子型分散劑混合以進行研磨和細化，使其平均粒徑（D50）小於1 μm；另將純度為4N以上之In ₂O ₃粉末以同樣方式進行研磨和細化，使其平均粒徑（D50）小於1 μm；再將純度為4N以上之二氧化鋯（ZrO ₂）粉末以同樣方式進行研磨和細化，使其平均粒徑（D50）小於1 μm。

接著，依表1之實施例5的混合比例，取用適量重量百分比（wt%）之經研磨處理的ZrSiO ₄粉末、In ₂O ₃粉末及ZrO ₂粉末，攪拌三種粉末使其均勻混合後接續以噴霧造粒機進行粉末乾燥，以形成直徑大於或等於30 μm至小於或等於80 μm之間的造粒粉末。於此，利用噴霧造粒步驟能提升造粒粉末的流動性，於填粉成型步驟確保造粒粉末均勻填充於模具處，以利受壓成型。

之後，將上述造粒粉末填於選定模具中，利用熱壓（HP）燒結方法，於真空環境、溫度1000°C至1400°C及最高壓力200 kg/cm ²至400 kg/cm ²的條件下燒結1小時至5小時，以製得實施例5的銦鋯矽氧化物靶材。

比較例 1 至 3 ：銦鋯矽 氧化物靶材

首先，將純度4N以上之In ₂O ₃粉末、ZrO ₂粉末及二氧化矽（SiO ₂）粉末分別依與上述實施例相同之方式先與氧化鋯磨球、水及陰離子型分散劑混合以進行研磨和細化，使其平均粒徑（D50）小於1 μm。

接著，依表1之比較例1至3的混合比例，取用適量重量百分比之經研磨處理的In ₂O ₃粉末、ZrO ₂粉末及SiO ₂粉末，攪拌三種粉末使其均勻混合後接續以噴霧造粒機進行粉末乾燥，以形成直徑大於或等於30 μm至小於或等於80 μm之間的造粒粉末。

之後，將上述造粒粉末填於選定模具中，先以冷壓（CP）方式使造粒粉末預壓成型，再利用冷均壓（CIP）製程成型，於脫臘步驟後，在氧氣氣氛、溫度1000°C至1300°C及壓力100 kg/cm ²至500 kg/cm ²的條件下燒結5小時至10小時，以製得比較例1至3的銦鋯矽氧化物靶材。表1：實施例1至6之銦鋯矽氧化物靶材及比較例1至3之銦鋯矽氧化物靶材的成分含量及特性測量結果

	實施例1	實施例2	實施例3	實施例4	實施例5	實施例6	比較例1	比較例2	比較例3
ZrSiO ₄（wt%）	15.9	18.0	20.9	24.8	19.52	43.0	-	-	-
In ₂O ₃（wt%）	84.1	82.0	79.1	75.2	73.92	57.0	72.7	75.2	60.23
ZrO ₂（wt%）	-	-	-	-	6.56	-	22.6	16.7	26.74
SiO ₂（wt%）	-	-	-	-	-	-	4.7	8.1	13.03
In：Zr：Si	7：1：1	6：1：1	5：1：1	4：1：1	5：1.5：1	1.8：1：1	6.7：2.3：1	4：1：1	2：1：1
Si/(In+Zr+Si)	0.11	0.13	0.14	0.17	0.13	0.26	0.10	0.17	0.25
Zr/(In+Zr+Si)	0.11	0.13	0.14	0.17	0.20	0.26	0.23	0.17	0.25
Si/In	0.14	0.17	0.20	0.25	0.20	0.56	0.15	0.25	0.50
相對密度（%）	＞98	＞98	＞98	＞98	＞98	＞98	＞98	＞98	＞98
平均體電阻率（Ω-cm）	3.05×10 ^-4	3.20×10 ^-4	3.51×10 ^-4	4.04×10 ^-4	5.58×10 ^-4	1.50×10 ^-3	4.02×10 ^-3	5.13×10 ^-3	1.60×10 ^-2
結晶相	ZrSiO ₄、In ₂O ₃	ZrSiO ₄、In ₂O ₃	ZrSiO ₄、In ₂O ₃	ZrSiO ₄、In ₂O ₃	ZrSiO ₄、In ₂O ₃、ZrO ₂	ZrSiO ₄、In ₂O ₃	In ₂O ₃、 SiO ₂、In ₂(Si ₂O ₇)	In ₂O ₃、 SiO ₂、In ₂(Si ₂O ₇)	In ₂O ₃、 SiO ₂、In ₂(Si ₂O ₇)
電弧放電累計次數（次）	36	40	45	60	63	75	170	197	310

試驗例 1 ：相對密度

本試驗例以實施例1至6和比較例1至3之銦鋯矽氧化物靶材為待測樣品，以阿基米德法量測各待測樣品的視密度（Apparent Density；D _a）。首先，將各待測樣品烘乾使其空孔內的水分蒸發，並量測各待測樣品乾燥之重量（W _a）。接著，將各待測樣品分別置於蒸餾水內煮沸以去除各待測樣品之空孔內殘留的空氣，並使蒸餾水充滿各待測樣品的空孔。將各待測樣品冷卻靜置後自蒸餾水中取出，擦拭其表面蒸餾水後量測各待測樣品的濕重（W _w）。最後，以懸吊法秤取各待測樣品於蒸餾水中的懸浮重（W _s）。然後，依計算式[視密度（D _a）=W _a÷（W _w-W _s）]計算得到各待測樣品的視密度（D _a）。本創作之銦鋯矽氧化物之理論密度為6.53克/立方公分（g/cm ³），依算式[相對密度（D _R）=視密度（D _a）/理論密度×100%]計算得到各待測樣品的相對密度（D _R）。各待測樣品的分析結果列於上表1中。

由上表1可知，實施例1至6之銦鋯矽氧化物靶材之相對密度皆大於98%，且實施例1至6之銦鋯矽氧化物靶材仍可維持如比較例1至3之銦鋯矽氧化物靶材的高相對密度。

試驗例 2 ：平均體電阻率

本試驗例以實施例1至6和比較例1至3之銦鋯矽氧化物靶材為待測樣品，使用四點探針電阻率測試儀（廠牌：Napson，型號：RT-70）測量各待測樣品的體電阻率。各待測樣品先以號數400的砂紙研磨表面以得一量測平整面。接著，將四點探針電阻率測試儀設定成體模式（bulk mode），並將電流與電壓設定成自動檢測。之後，四點探針電阻率測試儀在單一量測面上可作十字型移動並下壓探針使針尖同步接觸量測面以讀取測定值，於此，各待測樣品測得10筆量測數值，再取其平均值作為其平均體電阻率。各待測樣品的分析結果列於上表1中。

由上表1可知，實施例1至6之銦鋯矽氧化物靶材的平均體電阻率皆小於4x10 ^-3Ω-cm，而實施例1至5之銦鋯矽氧化物靶材的平均體電阻率更小於6x10 ^-4Ω-cm，尤其，實施例1至3之銦鋯矽氧化物靶材的平均體電阻率更小於4x10 ^-4Ω-cm。相較於比較例1至3之銦鋯矽氧化物靶材的平均體電阻率，實施例1至3之銦鋯矽氧化物靶材的平均體電阻率至少小於一個等級，表示實施例1至3之銦鋯矽氧化物靶材的導電性顯著優於比較例1至3之銦鋯矽氧化物靶材的導電性。

試驗例 3 ： X 光繞射分析

本試驗例以實施例1至6和比較例1至3之銦鋯矽氧化物靶材為待測樣品。使用X光繞射儀（廠牌：Rigaku，型號：Ultima IV），並以每分鐘2.4°的速度掃描、繞射角度由2θ為20°掃描至2θ為80°的掃描條件進行各待測樣品的晶體結構分析，並將各待測樣品所量測的X光繞射光譜與粉末繞射標準聯合委員會（Joint Committee on Powder Diffraction Standard，JCPDS）之In ₂(Si ₂O ₇)標準品（編號82-0847）、ZrSiO ₄標準品（編號06-0266）、In ₂O ₃標準品（編號65-3170）及SiO ₂標準品（編號82-1403）的粉末繞射資料檔（Powder Diffraction File，PDF）進行比對。

由表1可知，實施例1至4及6之銦鋯矽氧化物靶材的所有繞射峰皆對應於ZrSiO ₄標準品和In ₂O ₃標準品的繞射峰，所以實施例1至4及6之銦鋯矽氧化物靶材僅由ZrSiO ₄及In ₂O ₃此兩相所構成。此外，實施例5之銦鋯矽氧化物靶材的所有繞射峰分別對應於ZrSiO ₄標準品、In ₂O ₃標準品及ZrO ₂標準品的繞射峰，所以實施例5之銦鋯矽氧化物靶材由ZrSiO ₄、In ₂O ₃及ZrO ₂三相所構成。比較例1至3之銦鋯矽氧化物靶材由於包含In ₂(Si ₂O ₇)的繞射峰，所以比較例1至3之銦鋯矽氧化物靶材皆包含In ₂(Si ₂O ₇)結晶相。實施例4、實施例6及比較例2的比對結果如圖1所示。

從圖1觀察到實施例4及實施例6之銦鋯矽氧化物靶材的所有繞射峰皆可對應於ZrSiO ₄標準品和In ₂O ₃標準品的繞射峰，且沒有In ₂(Si ₂O ₇)標準品的繞射峰，表示實施例4及實施例6之銦鋯矽氧化物靶材僅由ZrSiO ₄及In ₂O ₃此兩相所構成，不包含In ₂(Si ₂O ₇)結晶相。但觀察比較例2之銦鋯矽氧化物靶材的繞射峰，其包含In ₂(Si ₂O ₇)標準品的繞射峰，表示比較例2之銦鋯矽氧化物靶材於製造過程期間產生In ₂(Si ₂O ₇)結晶相。

試驗例 4 ：電弧放電次數

本試驗例以實施例1至6和比較例1至3之銦鋯矽氧化物靶材為待測樣品，採用直流濺鍍法，於15標準毫升每分鐘（standard cubic centimeter per minute，sccm）的氬氣流量下，以能量密度3瓦/平方公分（W/cm ²）的濺鍍功率及2毫托（mTorr）至8 mTorr的工作壓力，進行直流濺鍍0.5小時並計算該時間內的電弧放電次數。各待測樣品的分析結果列於上表1中。

由上表1可知，實施例1至6之銦鋯矽氧化物靶材的電弧放電次數皆小於80次，實施例1至5之銦鋯矽氧化物靶材的電弧放電次數為小於70次，實施例1至4之銦鋯矽氧化物靶材的電弧放電次數為小於或等於60次，實施例1至3之銦鋯矽氧化物靶材的電弧放電次數更是小於50次。反觀比較例1至3，比較例1之銦鋯矽氧化物靶材的電弧放電次數為170次，為實施例1至3之銦鋯矽氧化物靶材之電弧放電次數的三倍以上；比較例2之銦鋯矽氧化物靶材的電弧放電次數為接近200次，為實施例1至3之銦鋯矽氧化物靶材之電弧放電次數的四倍以上；而比較例3之銦鋯矽氧化物靶材的電弧放電次數更超過300次，遠高於實施例1至6之銦鋯矽氧化物靶材的電弧放電次數。由以上實驗結果顯示，實施例1至6之銦鋯矽氧化物靶材的電弧放電次數顯著低於比較例1至3之銦鋯矽氧化物靶材的電弧放電次數。

綜合上述實驗結果，利用本創作之製造方法製得的銦鋯矽氧化物靶材由於僅包含ZrSiO ₄結晶相和In ₂O ₃結晶相，除了可獲得相對密度高的銦鋯矽氧化物靶材，還能降低銦鋯矽氧化物靶材的平均體電阻率，使得銦鋯矽氧化物靶材可以直流濺鍍法濺鍍製得銦鋯矽氧化物薄膜，且在直流濺鍍期間顯著降低電弧放電的次數。

無。

圖1係實施例4及實施例6之銦鋯矽氧化物靶材與比較例2之銦鋯矽氧化物靶材的XRD光譜與In ₂(Si ₂O ₇)標準品、ZrSiO ₄標準品、In ₂O ₃標準品及二氧化矽（SiO ₂）標準品之X光繞射（XRD）光譜的比對結果。

無。

Claims

一種銦鋯矽氧化物靶材，其包含矽酸鋯結晶相及三氧化二銦結晶相。
如請求項1所述之銦鋯矽氧化物靶材，其中該銦鋯矽氧化物靶材不包含雙矽酸二銦結晶相。
如請求項1所述之銦鋯矽氧化物靶材，其中矽之原子數相對於銦、鋯及矽之原子總數的比值係大於或等於0.09且小於或等於0.27。
如請求項2所述之銦鋯矽氧化物靶材，其中矽之原子數相對於銦、鋯及矽之原子總數的比值係大於或等於0.11且小於或等於0.26。
如請求項1所述之銦鋯矽氧化物靶材，其中鋯之原子數相對於銦、鋯及矽之原子總數的比值係大於或等於0.09且小於或等於0.27。
如請求項2所述之銦鋯矽氧化物靶材，其中鋯之原子數相對於銦、鋯及矽之原子總數的比值係大於或等於0.11且小於或等於0.26。
如請求項1所述之銦鋯矽氧化物靶材，其中矽之原子數相對於銦之原子數的比值係大於或等於0.12且小於或等於0.57。
如請求項1至7中任一項所述之銦鋯矽氧化物靶材，其中該銦鋯矽氧化物靶材的平均體電阻率小於4x10 ^-3歐姆-公分。
一種製造如請求項1至8中任一項所述之銦鋯矽氧化物靶材的方法，包含下列步驟： (1) 將矽酸鋯粉末及三氧化二銦粉末混合並進行噴霧造粒，得到造粒粉末； (2) 將該造粒粉末進行預成型，得到一靶胚；及 (3) 將該靶胚以1000°C至1400°C的溫度在真空環境下燒結1小時至5小時，以獲得該銦鋯矽氧化物靶材。
如請求項9所述之製造銦鋯矽氧化物靶材的方法，其中該步驟(1)包含將矽酸鋯粉末、三氧化二銦粉末及二氧化鋯粉末混合並進行噴霧造粒，得到造粒粉末。
一種銦鋯矽氧化物薄膜，其係由如請求項1至8中任一項所述之銦鋯矽氧化物靶材以直流濺鍍法濺鍍而成。