TWI734604B - 三維nand人工智慧加速器之辨識方法與控制電路 - Google Patents
三維nand人工智慧加速器之辨識方法與控制電路 Download PDFInfo
- Publication number
- TWI734604B TWI734604B TW109130181A TW109130181A TWI734604B TW I734604 B TWI734604 B TW I734604B TW 109130181 A TW109130181 A TW 109130181A TW 109130181 A TW109130181 A TW 109130181A TW I734604 B TWI734604 B TW I734604B
- Authority
- TW
- Taiwan
- Prior art keywords
- switched
- selection line
- lines
- serial selection
- word
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一種三維NAND人工智慧加速器之辨識方法與控制電路。三維NAND人工智慧加速器包括數個記憶胞、數條位元線、數條字元線及數個串列選擇線群組。各個串列選擇線群組包括至少一串列選擇線。數個圖樣訊號輸入至此些位元線，以執行一乘積累加運算。辨識方法包括以下步驟。輸入此些圖樣訊號至此些位元線。切換此些字元線，以切換此些濾波器矩陣。切換此些串列選擇線群組，以切換此些濾波器矩陣。在字元線先導方案及串列選擇線群組先導方案中，當輸入至各個位元線之此些圖樣訊號進行切換時，此些字元線之任一未進行切換且此些串列選擇線群組之任一未進行切換。
Description
本發明是有關於一種三維NAND裝置，且特別是有關於一種三維NAND裝置人工智慧加速器之辨識方法與控制電路。
隨著人工智慧(artificial intelligence,AI)技術的發展，邊緣計算之人工智慧加速器(artificial intelligence accelerator)對於AIoT應用變得越來越重要。除了傳統的范紐曼計算架構之外，記憶體內計算(computing in-memory,CIM)具備更好的性能而受到了全世界的關注，其能夠降低資料遷移量至少提高一個數量級。在各種記憶體內計算裝置中，三維NAND人工智慧加速器擁有較高的存儲密度和較低的導通電流。
在三維NAND人工智慧加速器的辨識程序中，圖樣訊號輸入至濾波器矩陣(filter)，以進行乘積累加運算(Multiply-Accumulation,MAC)。辨識程序需要進行巨量資料的計
算而相當耗電。因此，研究人員正致力於改善三維NAND人工智慧加速器之辨識程序之能源效率。
本發明係有關於一種三維NAND人工智慧加速器之辨識方法與控制電路，其採用共享字元線/串列選擇線群組/接地選擇線的設計，使得時間與能源的耗費能夠被攤平。
根據本發明之第一方面，提出一種三維NAND人工智慧加速器(3D NAND artificial intelligence accelerator)之辨識方法(inference operation)。三維NAND人工智慧加速器包括數個記憶胞、數條位元線、數條字元線及數個串列選擇線群組。各個串列選擇線群組包括至少一串列選擇線。數個濾波器矩陣(filters)儲存於此些字元線、此些串列選擇線及此些位元線在讀取時所選擇的記憶胞中。數個圖樣訊號(patterns)輸入至此些位元線，以執行一乘積累加運算(Multiply-Accumulation,MAC)。辨識方法包括以下步驟。輸入此些圖樣訊號至此些位元線。切換此些字元線，以切換此些濾波器矩陣。切換此些串列選擇線群組，以切換此些濾波器矩陣。在字元線先導方案(word line pioneering scheme)及串列選擇線群組先導方案(string selecting line group pioneering scheme)中，當輸入至各個位元線之此些圖樣訊號進行切換時，此些字元線之任一未進行切換且此些串列選擇線群組之任一未進行切換。
根據本發明之第二方面，提出一種三維NAND人工智慧加速器(3D NAND artificial intelligence accelerator)之控制電路(controlling circuit)。三維NAND人工智慧加速器包括數個記憶胞、數條位元線、數條字元線及數條串列選擇線群組。各個串列選擇線群組包括至少一串列選擇線。數個濾波器矩陣(filters)儲存於此些字元線、此些串列選擇線及此些位元線在讀時所選擇之記憶胞中。數個圖樣訊號(patterns)輸入至此些位元線，以執行一乘積累加運算(Multiply-Accumulation,MAC)。控制電路包括一位元線控制器及一字元線與串列選擇線控制器。位元線控制器用以輸入此些圖樣訊號至此些位元線。字元線與串列選擇線控制器用以切換此些字元線，以切換此些濾波器矩陣，並用以切換此些串列選擇線群組，以切換此些濾波器矩陣。在字元線先導方案(word line pioneering scheme)及串列選擇線群組先導方案(string selecting line group pioneering scheme)中，當位元線控制器對輸入至各個位元線之此些圖樣訊號進行切換時，此些字元線之任一未進行切換且此些串列選擇線群組之任一未進行切換。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100:三維NAND人工智慧加速器
110:控制電路
111:位元線控制器
112:字元線與串列選擇線控制器
120:三維NAND陣列
BK1,BK2,BKn:區塊
BL1,BL2:位元線
GSL:接地選擇線
S110,S120,S121,S122,S130,S131,S132:步驟
SA1,SA2:感測放大器
SSL1,SSL2:串列選擇線
SSLG1,SSLG2:串列選擇線群組
Von:啟動電壓
Vpass:通過電壓
Vread:讀取電壓
WL1,WL2:字元線
第1圖繪示根據一實施例之三維NAND人工智慧加速器的示意
圖；第2圖繪示三維NAND人工智慧加速器之方塊圖；第3圖繪示三維NAND人工智慧加速器之三維NAND陣列；第4圖繪示字元線先導方案之三維NAND人工智慧加速器之辨識方法的流程圖；第5~7圖說明字元線先導方案之運作；第8圖繪示字元線先導方案的波形圖；第9圖繪示串列選擇線群組先導方案之三維NAND人工智慧加速器之辨識方法的流程圖；第10~13圖說明串列選擇線群組先導方案之運作；第14圖繪示串列選擇線群組先導方案的波形圖；以及第15~17圖繪示字元線切換迴圈之不同方式。
請參照第第1圖，其繪示根據一實施例之三維NAND人工智慧加速器(3D NAND artificial intelligence accelerator)100的示意圖。三維NAND人工智慧加速器100包括數個記憶胞、數條位元線BL1、BL2、...、數條字元線WL1、WL2、...、數條串列選擇線SSL1、SSL2、...、數個接地選擇線GSL及數個感測放大器SA1、SA2、...。三維NAND人工智慧加速器100可以包括對應於數個核(kernel)之數個區塊BK1、BK2、...、BKn(標示於第2圖)、...。數個濾波器矩陣(filter)儲存於字元線WL1、WL2、...、串列選擇線SSL1、SSL2、...
及位元線BL1、BL2、...在讀取時所選擇之記憶胞中。圖樣訊號係由位元線BL1、BL2、...輸入，以進行乘積累加運算(Multiply-Accumulation,MAC)。乘積累加運算係為向量與矩陣之乘積，總和電流藉由感測放大器SA1、SA2、...轉換為電壓後供後續計算應用。
請參照第2圖，其繪示三維NAND人工智慧加速器100之方塊圖。三維NAND人工智慧加速器100包括控制電路110及三維NAND陣列120。控制電路110包括一位元線控制器111及一字元線與串列選擇線控制器112。位元線控制器111用以輸入圖樣訊號至位元線BL1、BL2、...(繪示於第1圖)。字元線與串列選擇線控制器112用以切換字元線WL1、WL2、...(繪示於第1圖)，以切換濾波器矩陣，並用以切換串列選擇線SSL1、SSL2、...(繪示於第1圖)，以切換濾波器矩陣。
請參照第3圖，其繪示三維NAND人工智慧加速器100之三維NAND陣列120。在一實施例中，每三個或更多個串列選擇線可以組成串列選擇線群組SSLG1、SSLG2、...，使得位元數得以增加。在每一串列選擇線群組SSLG1、SSLG2、...中，串列選擇線被字元線與串列選擇線控制器112同步控制。在辨識程序中，字元線與串列選擇線控制器112切換串列選擇線群組SSLG1、SSLG2、...，以切換濾波器矩陣。
為了增進辨識程序之能源效率，本揭露提出了字元線先導方案(word line pioneering scheme)及串列選擇線群組先導方案
(string selecting line group pioneering scheme)。在字元線先導方案及串列選擇線群組先導方案中，已進行預充電(pre-charged)之字元線/串列選擇線群組/接地選擇線可以被重複使用，使得時間與能源的耗費能夠被攤平。
字元線先導方案說明於第4~8圖中；串列選擇線群組先導方案說明於第9~14圖中。
請參照第4圖，其繪示字元線先導方案之三維NAND人工智慧加速器100之辨識方法的流程圖。在步驟S110中，圖樣訊號輸入至位元線BL1、BL2、...。
在步驟S120中，切換字元線WL1、WL2、...，以切換濾波器矩陣。步驟S120包括步驟S121及S122。在步驟S121中，判斷是否有下一字元線。若有下一字元線，則進入步驟S122。在步驟S122中，切換至下一字元線。接著，在切換至此字元線之情況下，步驟S110重複再執行一次。
在步驟S130中，切換串列選擇線群組SSLG1、SSLG2、...，以切換濾波器矩陣。步驟S130包括步驟S131及步驟S132。在步驟S131中，判斷是否有下一串列選擇線群組。若有下一串列選擇線群組，則進入步驟S132。在步驟S132中，切換至下一串列選擇線群組。接著，在切換至此串列選擇線群組的情況下，步驟S110重複再執行一次。
也就是說，在字元線先導方案中，每當字元線切換一次，圖樣訊號輸入迴圈就執行一次；每當串列選擇線群組切換一次，字元線切換迴圈就執行一次。
請參照第5~7圖，其說明字元線先導方案之運作。首先，如第5圖所示，讀取電壓Vread施加於字元線WL1，通過電壓Vpass施加於其餘字元線，啟動電壓(turn-on voltage)Von施加於串列選擇線群組SSLG1，圖樣訊號輸入至位元線BL1、BL2、...。
接著，如第6圖所示，讀取電壓Vread施加於字元線WL2，通過電壓Vpass施加於其餘字元線，啟動電壓Von仍施加於串列選擇線群組SSLG1，圖樣訊號輸入至位元線BL1、BL2、...。接著，讀取電壓Vread切換至下一字元線，直到讀取電壓Vread已經施加到最後一個字元線。也就是說，這個過程執行了一次字元線切換迴圈。
然後，如第7圖所示，啟動電壓Von切換至串列選擇線群組SSLG2，並且字元線切換迴圈再執行一次。第7圖之字元線切換迴圈的執行順序與第6圖之字元線切換迴圈的執行順序相反。
請參照第8圖，其繪示字元線先導方案的波形圖。首先，字元線WL1被預充電(pre-charged)至讀取電壓Vread，串列選擇線群組SSLG1被預充電至啟動電壓Von，圖樣訊號輸入至位元線BL1、BL2、...。
接著，在同樣對應於串列選擇線群組SSLG1之字元線WL2可以找到辨識程序之下個濾波器矩陣，故字元線WL1被放電
(dis-charged)至通過電壓Vpass且字元線WL2被預充電至讀取電壓Vread。
然後，在字元線切換迴圈執行一次後，在串列選擇線群組SSLG2可以找到辨識程序之下個濾波器矩陣，故串列選擇線群組SSLG1被放電至0V且串列選擇線群組SSLG2被預充電至啟動電壓Von。在此時，串列選擇線群組之其中之一(如串列選擇線群組SSLG1)進行切換，但沒有任何字元線WL1、WL2、...進行切換。
根據上述內容，當輸入至各條位元線BL1、BL2、...之圖樣訊號進行切換時，任何字元線WL1、WL2、...皆沒有進行切換且任何串列選擇線群組SSLG1、SSLG2、...皆沒有進行切換。更詳細來說，字元線之其中之一(如字元線WL1)在圖樣訊號進行切換之前進行預充電，並在圖樣訊號進行切換之後進行放電。此外，當圖樣訊號進行切換時，字元線WL1、WL2、...之電壓維持不變且串列選擇線SSL1、SSL2、...之電壓維持不變。也就是說，本實施例在圖樣訊號進行切換時，讓預充電之字元線/串列選擇線群組/接地選擇線得以共享。當濾波器矩陣被輸入不同資料時，預充電之字元線/串列選擇線群組/接地選擇線並未改變。
於字元線先導方案中，任一串列選擇線群組進行切換前，字元線WL1、WL2、...皆進行切換。此外，當字元線WL1、WL2、...進行切換時，串列選擇線SSL1、SSL2、...之電壓維持不變。
更詳細來說，串列選擇線群組之其中之一(如串列選擇線群組SSLG1)在字元線WL1、WL2、...進行切換之前進行預充電
(pre-charged)，並在字元線WL1、WL2、...進行切換之後進行放電(dis-charged)。
請參照第9圖，其繪示串列選擇線群組先導方案之三維NAND人工智慧加速器100之辨識方法的流程圖。在步驟S110中，圖樣訊號輸入至位元線BL1、BL2、...。
在步驟S130中，切換串列選擇線群組SSLG1、SSLG2、...，以切換濾波器矩陣。步驟S130包括步驟S131及步驟S132。在步驟S131中，判斷是否有下一串列選擇線群組。若有下一串列選擇線群組，則進入步驟S132。在步驟S132中，切換至下一串列選擇線群組。接著，在切換至此串列選擇線群組的情況下，步驟S110重複再執行一次。
在步驟S120中，切換字元線WL1、WL2、...，以切換濾波器矩陣。步驟S120包括步驟S121及S122。在步驟S121中，判斷是否有下一字元線。若有下一字元線，則進入步驟S122。在步驟S122中，切換至下一字元線。接著，在切換至此字元線之情況下，步驟S110重複再執行一次。
也就是說，在串列選擇線群組先導方案中，每當串列選擇線群組切換一次，圖樣訊號輸入迴圈就執行一次；每當字元線切換一次，串列選擇線群組切換迴圈就執行一次。
請參照第10~13圖，其說明串列選擇線群組先導方案之運作。首先，如第10圖所示，讀取電壓Vread施加於字元線WL1，通
過電壓Vpass施加於其餘字元線，啟動電壓(turn-on voltage)Von施加於串列選擇線群組SSLG1，圖樣訊號輸入至位元線BL1、BL2、...。
接著，如第11圖所示，讀取電壓Vread仍施加於字元線WL1，通過電壓Vpass仍施加於其餘字元線，啟動電壓Von施加於串列選擇線群組SSLG2，圖樣訊號輸入至位元線BL1、BL2、...。
然後，如第12圖所示，啟動電壓Von切換至下一串列選擇線群組，直到啟動電壓Von已施加至最後一個串列選擇線群組。也就是說，串列選擇線群組切換迴圈執行一次。
如第13圖所示，在下一串列選擇線群組切換迴圈中，係採用相反的串列選擇線群組切換順序。
請參照第14圖，其繪示串列選擇線群組先導方案的波形圖。首先，字元線WL1被預充電至讀取電壓Vread，串列選擇線群組SSLG1被預充電至啟動電壓Von，圖樣訊號輸入至位元線BL1、BL2、...。
接著，在同樣對應於字元線WL1之串列選擇線群組SSLG2可以照到辨識程序之下個濾波器矩陣，故串列選擇線群組SSLG1被放電至0V且串列選擇線群組SSLG2被預充電至啟動電壓Von。
然後，在串列選擇線群組切換迴圈執行一次後，在下一字元線WL2可以找到辨識程序之下個濾波器矩陣，故字元線WL1被放電至通過電壓Vpass且字元線WL2被預充電至讀取電壓Vread。在此
時，字元線之其中之一(如字元線WL1)進行切換，但沒有任何串列選擇線群組SSLG1、SSLG2、...進行切換。
根據上述內容，當輸入至各條位元線BL1、BL2、...之圖樣訊號進行切換時，任何字元線WL1、WL2、...皆沒有進行切換且任何串列選擇線群組SSLG1、SSLG2、...皆沒有進行切換。更詳細來說，串列選擇線群組之其中之一(如串列選擇線群組SSLG1)在圖樣訊號進行切換之前進行預充電，並在圖樣訊號進行切換之後進行放電。此外，當圖樣訊號進行切換時，字元線WL1、WL2、...之電壓維持不變且串列選擇線SSL1、SSL2、...之電壓維持不變。也就是說，本實施例在圖樣訊號進行切換時，讓預充電之字元線/串列選擇線群組/接地選擇線得以共享。當濾波器矩陣被輸入不同資料時，預充電之字元線/串列選擇線群組/接地選擇線並未改變。
於串列選擇線群組先導方案中，在任一字元線進行切換前，串列選擇線群組SSLG1、SSLG2、...皆進行切換。此外，當串列選擇線群組SSLG1、SSLG2、...進行切換時，字元線WL1、WL2、...之電壓維持不變。
更詳細來說，字元線之其中之一(如字元線WL1)在串列選擇線群組SSLG1、SSLG2、...進行切換之前進行預充電(pre-charged)，並在串列選擇線群組SSLG1、SSLG2、...進行切換之後進行放電(dis-charged)。
再者，字元線切換迴圈可以根據不同的結構進行不同的切換方式。請參照第15~17圖，其繪示字元線切換迴圈之不同方式。
如第15圖所示，字元線切換迴圈可以沿著U型順序(U-turn sequence)進行切換。如第16圖所示，字元線切換迴圈可以沿著鞋帶順序(shoelace sequence)進行切換。如第17圖所示，字元線切換迴圈可以沿著往返順序(roundtrip sequence)進行切換。
根據上述實施例，三維NAND人工智慧加速器之辨識方法之辨識方法採用共享字元線/串列選擇線群組/接地選擇線的設計，使得時間與能源的耗費能夠被攤平。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S110,S120,S121,S122,S130,S131,S132:步驟
Claims (10)
- 一種三維NAND人工智慧加速器(3D NAND artificial intelligence accelerator)之辨識方法(inference operation)，其中該三維NAND人工智慧加速器包括複數個記憶胞、複數條位元線、複數條字元線及複數個串列選擇線群組，各該串列選擇線群組包括至少一串列選擇線，複數個濾波器矩陣(filters)儲存於該些字元線、該些串列選擇線及該些位元線在讀取時所選擇之記憶胞中，複數個圖樣訊號(patterns)輸入至該些位元線，以執行一乘積累加運算(Multiply-Accumulation,MAC)，該辨識方法包括：輸入該些圖樣訊號至該些位元線；切換該些字元線，以切換該些濾波器矩陣；以及切換該些串列選擇線群組，以切換該些濾波器矩陣；其中在一字元線先導方案(word line pioneering scheme)及一串列選擇線群組先導方案(string selecting line group pioneering scheme)中，當輸入至各該位元線之該些圖樣訊號進行切換時，該些字元線之任一未進行切換且該些串列選擇線群組之任一未進行切換。
- 如請求項1所述之辨識方法，其中在該字元線先導方案及該串列選擇線群組先導方案中，該些字元線之其中之一在該些圖樣訊號進行切換之前進行預充電(pre-charged)，並在該些圖樣訊號進行切換之後進行放電(dis-charged)。
- 如請求項1所述之辨識方法，其中在該字元線先導方案及該串列選擇線群組先導方案中，當該些圖樣訊號進行切換時，該些字元線之電壓維持不變，並且該些串列選擇線之電壓維持不變。
- 如請求項1所述之辨識方法，其中在該字元線先導方案中，在該些串列選擇線群組之任一進行切換前，該些字元線皆進行切換，並且當該些字元線進行切換時，該些串列選擇線之電壓維持不變。
- 如請求項1所述之辨識方法，其中在該字元線先導方案中，該些串列選擇線群組之其中之一在該些字元線進行切換之前進行預充電(pre-charged)，並在該些字元線進行切換之後進行放電(dis-charged)，並且當該些串列選擇線群組之其中之一進行切換時，該些字元線之任一未進行切換。
- 如請求項1所述之辨識方法，其中在該串列選擇線群組先導方案中，該些串列選擇線群組之其中之一在該些圖樣訊號進行切換之前進行預充電(pre-charged)，並在該些圖樣訊號進行切換之後進行放電(dis-charged)。
- 如請求項1所述之辨識方法，其中在該串列選擇線群組先導方案中，在該些字元線之任一進行切換前，該些串 列選擇線群組皆進行切換，並且當該些串列選擇線群組進行切換時，該些字元線之電壓維持不變。
- 如請求項1所述之辨識方法，其中在該串列選擇線群組先導方案中，該些字元線之其中之一在該些串列選擇線群組進行切換之前進行預充電(pre-charged)，並在該些串列選擇線群組進行切換之後進行放電(dis-charged)。
- 如請求項1所述之辨識方法，其中在該串列選擇線群組先導方案中，當該些字元線之其中之一進行切換時，該些串列選擇線群組之任一未進行切換。
- 一種三維NAND人工智慧加速器(3D NAND artificial intelligence accelerator)之控制電路(controlling circuit)，其中該三維NAND人工智慧加速器包括複數個記憶胞、複數條位元線、複數條字元線及複數條串列選擇線群組，各該串列選擇線群組包括至少一串列選擇線，複數個濾波器矩陣(filters)儲存於該些字元線、該些串列選擇線及該些位元線在讀取時所選擇之記憶胞中，複數個圖樣訊號(patterns)輸入至該些位元線，以執行一乘積累加運算(Multiply-Accumulation,MAC)，該控制電路包括：一位元線控制器，用以輸入該些圖樣訊號至該些位元線；以及 一字元線與串列選擇線控制器，用以切換該些字元線，以切換該些濾波器矩陣，並用以切換該些串列選擇線群組，以切換該些濾波器矩陣；其中在一字元線先導方案(word line pioneering scheme)及一串列選擇線群組先導方案(string selecting line group pioneering scheme)中，當該位元線控制器對輸入至各該位元線之該些圖樣訊號進行切換時，該些字元線之任一未進行切換且該些串列選擇線群組之任一未進行切換。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109130181A TWI734604B (zh) | 2020-09-03 | 2020-09-03 | 三維nand人工智慧加速器之辨識方法與控制電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109130181A TWI734604B (zh) | 2020-09-03 | 2020-09-03 | 三維nand人工智慧加速器之辨識方法與控制電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI734604B true TWI734604B (zh) | 2021-07-21 |
| TW202211089A TW202211089A (zh) | 2022-03-16 |
Family
ID=77911176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109130181A TWI734604B (zh) | 2020-09-03 | 2020-09-03 | 三維nand人工智慧加速器之辨識方法與控制電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI734604B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201933359A (zh) * | 2017-09-29 | 2019-08-16 | 美商橫杆股份有限公司 | 運算記憶體之架構 |
| CN111052154A (zh) * | 2017-09-07 | 2020-04-21 | 松下电器产业株式会社 | 使用非易失性半导体存储元件的神经网络运算电路 |
| US20200202203A1 (en) * | 2017-09-07 | 2020-06-25 | Panasonic Corporation | Neural network computation circuit including semiconductor storage elements |
-
2020
- 2020-09-03 TW TW109130181A patent/TWI734604B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111052154A (zh) * | 2017-09-07 | 2020-04-21 | 松下电器产业株式会社 | 使用非易失性半导体存储元件的神经网络运算电路 |
| US20200202203A1 (en) * | 2017-09-07 | 2020-06-25 | Panasonic Corporation | Neural network computation circuit including semiconductor storage elements |
| TW201933359A (zh) * | 2017-09-29 | 2019-08-16 | 美商橫杆股份有限公司 | 運算記憶體之架構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202211089A (zh) | 2022-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741258B2 (en) | Memory configured to generate a data value from a data line connected to more than one string of series-connected memory cells | |
| JP7041654B2 (ja) | メモリ内積和演算のためのｎａｎｄブロックアーキテクチャ | |
| US11953980B2 (en) | Memory sub-system with dynamic calibration using component-based function(s) | |
| CN101630531B (zh) | 非易失性存储器设备及非易失性存储器设备的擦除方法 | |
| KR20210075542A (ko) | 스위칭 소자와 저항 소자를 포함하는 3차원 뉴로모픽 장치 | |
| CN110729011A (zh) | 用于类神经网路的存储器内运算装置 | |
| KR20080101568A (ko) | 비휘발성 메모리의 맵핑 테이블 관리 장치 및 방법 | |
| TWI734604B (zh) | 三維nand人工智慧加速器之辨識方法與控制電路 | |
| CN108154227B (zh) | 一种使用模拟计算的神经网络芯片 | |
| US20230120129A1 (en) | Three-dimensional memory device and method for reading the same | |
| KR100866957B1 (ko) | 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법 | |
| KR20010061482A (ko) | 플래시 메모리 소자 | |
| CN114139691A (zh) | 三维nand人工智能加速器的辨识方法与控制电路 | |
| US11978515B2 (en) | Semiconductor memory device and reading method | |
| US11482287B2 (en) | Memory system and method of controlling memory system | |
| US20210375353A1 (en) | Performing in-memory computing based on multiply-accumulate operations using non-volatile memory arrays | |
| JPH01282796A (ja) | 不揮発性半導体記憶装置 | |
| TWI836661B (zh) | 記憶體 | |
| CN117271435B (zh) | 基于忆阻器的存内逻辑电路及全阵列并行计算方法 | |
| US20240021224A1 (en) | Content addressable memory for large search words | |
| JP7014364B2 (ja) | メモリデバイスの操作方法 | |
| US11081182B2 (en) | Integrated circuit and computing method thereof | |
| US20230118494A1 (en) | Semiconductor memory device | |
| TWI746023B (zh) | 記憶體裝置及其讀取方法 | |
| US20230063964A1 (en) | Electronic device, over-erase detection and elimination methods for memory cells |