TWI733788B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI733788B
TWI733788B TW106111081A TW106111081A TWI733788B TW I733788 B TWI733788 B TW I733788B TW 106111081 A TW106111081 A TW 106111081A TW 106111081 A TW106111081 A TW 106111081A TW I733788 B TWI733788 B TW I733788B
Authority
TW
Taiwan
Prior art keywords
interlayer dielectric
gate
forming
semiconductor
dielectric
Prior art date
Application number
TW106111081A
Other languages
English (en)
Other versions
TW201828471A (zh
Inventor
林育樟
簡薇庭
聶俊峰
邱文禮
張惠政
梁春昇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201828471A publication Critical patent/TW201828471A/zh
Application granted granted Critical
Publication of TWI733788B publication Critical patent/TWI733788B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明實施例揭露鰭狀場效電晶體結構與其形成方法。裝置包含半導體鰭狀物。閘極堆疊位於半導體鰭狀物上。閘極堆疊包含閘極介電物於半導體鰭狀物上，以及閘極位於閘極介電物上。閘極與閘極介電物的上表面彼此齊平。第一層間介電物與半導體鰭狀物上的閘極堆疊相鄰。第一層間介電物施加壓縮應力至閘極堆疊上。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於施加應力至鰭狀場效電晶體之閘極的方法。
半導體裝置已用於大量的電子裝置如電腦、手機、與其他裝置中。半導體裝置包含形成於半導體晶圓上的積體電路，其形成方法可為沉積多種材料的薄膜於半導體裝置上，並圖案化材料的薄膜以形成積體電路。積體電路包含場效電晶體如金氧半場效電晶體。
半導體產業的目標之一為持續縮小個別場效電晶體的尺寸，並持續增加個別場效電晶體的速度。為達上述目標，已研究並實施鰭狀場效電晶體或多閘電晶體。然而採用新的裝置結構以及持續縮小鰭狀場效電晶體，新的挑戰也隨之產生。
本發明一實施例提供之半導體裝置，包括：半導體鰭狀物；閘極堆疊，位於半導體鰭狀物上，其中閘極堆疊包含閘極介電層位於半導體鰭狀物上，以及閘極位於閘極介電物上，且閘極與閘極介電層的上表面彼此齊平；以及第一層間介電物，與半導體鰭狀物上的閘極堆疊相鄰，且第一層間介電物 施加壓縮應力至閘極堆疊上。
A-A、B/C-B/C:剖線
50:基板
50B:第一區
50C:第二區
52、56:鰭狀物
54:隔離區
58:虛置介電層
60:虛置閘極層
62:遮罩層
70、76:虛置閘極
72、78:遮罩
80:閘極密封間隔物
82、84:源極/汲極區
86:閘極間隔物
88、100:層間介電物
90:凹陷
92、96:閘極介電物
94、98:閘極
100a:頂部
100b:底部
102:壓縮應力
104、106:佈植
108:拉伸應力
110:反作用力
112、114、116、118:接點
第1圖係本發明一例中，鰭狀場效電晶體的三維圖。
第2-6、7A-17A、7B-17B、7C-17C圖係本發明一些實施例中，鰭狀場效電晶體於製作的中間階段中之剖視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多種例子中可重複標號以簡化與清楚說明，但不表示多種實施例及/或設置之間具有相同標號的單元具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
多種實施例提供鰭狀場效電晶體與其形成方法。特別的是，施加壓縮應力至鰭狀場效電晶體的閘極堆疊上。上述施加壓縮應力的方法，可為佈植半導體雜質至圍繞閘極堆疊及/或閘極堆疊上的層間介電物。在具有多個閘極與鰭狀場效 電晶體之裝置中，壓縮應力可讓閘極堆疊具有較一致的寬度。舉例來說，裝置的不同區域如淺溝槽隔離區、主動區、或類似區，可具有一致的寬度。較一致的閘極寬度，可改善鰭狀場效電晶體的閘極區、源極區、汲極區之間的關鍵尺寸一致性。由於鰭狀場效電晶體的關鍵尺寸持續縮小，當鰭狀場效電晶體的閘極區、源極區、汲極區之間的關鍵尺寸一致性較高時，可降低形成鰭狀場效電晶體的金屬接點之圖案化製程的疊層偏移。特別的是，裝置中較一致的閘極寬度可增加光微影製程的製程容忍度，並降低金屬接點錯過閘極區、源極區、及/或汲極區(或使上述區域短路)的風險。下述內容將討論實施例的一些變化。本技術領域中具有通常知識者應理解，其他調整屬於其他實施例的範疇。雖然下述實施例的方法以特定順序描述，但其他實施例的方法可經任何邏輯性的順序進行，且可包含較少或較多的步驟。
第1圖係鰭狀場效電晶體的三維圖。鰭狀場效電晶體包含鰭狀物56於基板50上。基板50包含隔離區54，且鰭狀物56自相鄰的隔離區54之間向上凸起。閘極介電物92沿著鰭狀物56的側壁形成，並位於鰭狀物56的上表面上。閘極94位於閘極介電物92上。源極/汲極區82與84相對於閘極介電物92與閘極94，位於鰭狀物56的相反兩側上。第1圖亦標示用於後續圖式中的剖線。剖線A-A橫越鰭狀場效電晶體的通道、閘極介電物92、與閘極94。剖線B/C-B/C垂直於剖線A-A，其方向可為源極/汲極區82與84之間的電流流向。後續圖式將依據上述剖線以清楚說明。
下述的一些實施例中，係採用閘極後製製程形成的鰭狀場效電晶體。在其他實施例中，可採用閘極先製製程。此外，一些實施例可用於平面裝置，如平面的場效電晶體。
第2至17C圖係一些實施例中，鰭狀場效電晶體之形成製程中的中間階段其剖視圖。第2至6圖係沿著第1圖之剖線A-A的剖面圖，差別在於其包含多個鰭狀場效電晶體。在第7A至17C圖中，圖式編號含「A」者係沿著第1圖中A-A剖線之剖視圖，圖式編號含「B」者係沿著第1圖中B/C-B/C剖線且位於基板上第一區的剖視圖，而圖式編號含「C」者係沿著第1圖中B/C-B/C剖線且位於基板上第二區的剖視圖。
在第2圖中，提供基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，且可摻雜(比如摻有p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包含半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣層可提供於基板(一般為矽或玻璃基板)上。此外，亦可採用其他基板如多層或組成漸變的基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)、或上述之組合。
基板50具有第一區50B與第二區50C。第一區50B(對應圖式標號含「B」者)可用於形成n型裝置如n型金氧半電晶體(比如n型鰭狀場效電晶體)，而第二區50C(對應圖式標號 含「C」者)可用於形成p型裝置如p型金氧半電晶體(比如p型鰭狀場效電晶體)。
在第3與4圖中，形成鰭狀物52，並形成隔離區54於相鄰的鰭狀物52之間。在第3圖中，鰭狀物52形成於基板50中。在一些實施例中，鰭狀物52形成於基板50中的方法，可為蝕刻基板50以形成溝槽。上述蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中子束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。
在第4圖中，絕緣材料形成於相鄰的鰭狀物52之間，以作為隔離區54。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(在遠端電漿系統中沉積化學氣相沉積為主的材料，之後硬化使其轉變為另一材料如氧化物)、類似方法、或上述之組合。此外，亦可採用任何可接受的製程形成的其他絕緣材料。在形成絕緣材料後，可進行回火製程。在此實施例中，絕緣材料為可流動的化學氣相沉積製程形成的氧化矽。絕緣材料亦可稱作隔離區54。此外，第4圖中可進行平坦化製程如化學機械研磨以移除任何多餘的絕緣材料，使隔離區54的上表面與鰭狀物52的上表面共平面。
在第5圖中，使隔離區54凹陷以形成淺溝槽隔離區，並使第一區50B與第二區50C中的鰭狀物56自相鄰的隔離區54之間凸起。此外，隔離區54可具有平坦的表面(如圖示)、凸起的表面、凹陷的表面(如碟狀)、或上述之組合。藉由適當的蝕刻，可讓隔離區54的上表面平坦、凸起、及/或凹陷。採用 可接受的蝕刻製程，比如選擇性蝕刻隔離區54之材料的製程，可使隔離區54凹陷。舉例來說，可採用CERTAS®蝕刻、應用材料之SICONI工具、或稀氫氟酸進行化學的氧化物移除步驟。
本技術領域中具有通常知識者應理解，第3至5圖所示的製程，僅為形成鰭狀物56的一例。在其他實施例中，可形成介電層於基板50的上表面上；可蝕刻穿過介電層以形成溝槽；可磊晶成長同質磊晶結構於溝槽中；以及使介電層凹陷，讓同質磊晶結構自介電層凸起以形成鰭狀物。在其他實施例中，亦可採用異質磊晶結構作為鰭狀物。舉例來說，可使第4圖中的半導體帶(如鰭狀物52)凹陷，再磊晶成長不同於半導體帶的材料於凹陷處。在其他實施例中，可形成介電層於基板50的上表面上；可蝕刻穿過介電層以形成溝槽；可磊晶成長不同於基板50的材料於溝槽中，以形成異質磊晶結構、以及可使介電層凹陷，讓異質磊晶結構自介電層凸起以形成鰭狀物。在磊晶成長同質磊晶結構或異質磊晶結構的一些實施例中，在成長材料時進行臨場摻雜，以省略成長步驟之前與之後的佈植。在其他實施例中，可一起採用臨場與佈製摻雜(在成長步驟之前與之後)。此外，在n型金氧半區與p型金氧半區分別磊晶成長不同的材料具有優點。在多種實施例中，鰭狀物56可包含矽鍺(SixGe1-x，其中x可介於約0至100之間)、碳化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，可用於形成III-V族半導體化合物的材料包含但不限於InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSh、AlP、GaP、或類似物。
在第5圖中，可形成適當的井於鰭狀物56、鰭狀物52、及/或基板50中。舉例來說，可形成p型井於第一區50B中，並可形成n型井於第二區50C中。
用於第一區50B與第二區50C的不同佈植步驟，可採用光阻或其他遮罩(未圖示)。舉例來說，光阻形成於第一區50B中的鰭狀物56與隔離區54上。光阻經圖案化後，露出基板50的第二區50C(如p型金氧半區)。光阻的形成方法可採用旋轉塗佈法，而圖案化方法可採用可接受的光微影技術。在形成光阻後，可將n型雜質佈植至第二區50C中，且光阻可作為遮罩以實質上避免n型雜質佈植至第一區50B(如n型金氧半區)中。n型雜質可為磷、砷、或類似物，其佈植於第二區中的濃度可等於或小於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植第二區50C後，形成光阻於第二區50C中的鰭狀物56與隔離區54上。光阻經圖案化後，露出基板50的第一區50B(如n型金氧半區)。光阻的形成方法可採用旋轉塗佈法，而圖案化方法可採用可接受的光微影技術。在形成光阻後，可將p型雜質佈植至第一區50B中，且光阻可作為遮罩以實質上避免p型雜質佈植至第二區50C(如p型金氧半區)中。p型雜質可為硼、BF2、或類似物，其佈植於第一區中的濃度可等於或小於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植第一區50B與第二區50C後，可進行回火以活化佈植的p型雜質與n型雜質。上述佈植可形成p型井於第一 區50B(如n型金氧半區)中，並可形成n型井於第二區50C(如p型金氧半區)中。在一些實施例中，磊晶的鰭狀物之材料在成長時可臨場摻雜以省略佈植。在其他實施例中，可一起採用臨場與佈製摻雜。
在第6圖中，虛置介電層58形成於鰭狀物56中。舉例來說，虛置介電層58可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可依據可接受的技術進行沉積或熱成長。虛置閘極層60形成於虛置介電層58上，且遮罩層62形成於虛置閘極層60上。虛置閘極層60可沉積於虛置介電層58上，接著進行平坦化步驟如化學機械研磨。遮罩層62可沉積於虛置閘極層60上。舉例來說，虛置閘極層60之組成可為多晶矽，但亦可採用與隔離區54具有高蝕刻選擇性的其他材料。舉例來說，遮罩層62可包含氮化矽或類似物。在此例中，可形成單一的虛置閘極層60與單一的遮罩層62於第一區50B及第二區50C上。在其他實施例中，可分別形成不同的虛置閘極層於第一區50B與第二區50C上，且可分別形成不同的遮罩層於第一區50B與第二區50C上。
在第7A、7B、與7C圖中，可採用可接受的光微影與蝕刻技術圖案化遮罩層62，以形成遮罩72於第一區50B(見第7B圖)中，並形成遮罩78於第二區50C(見第7C圖)中。藉由可接受的蝕刻技術，可將遮罩72與78的圖案轉移至虛置閘極層60與虛置介電層58，以分別形成虛置閘極70及76於第一區50B及第二區50C中。虛置閘極70與76各自覆蓋鰭狀物56的通道區。虛置閘極70與76的縱向亦可實質上垂直於磊晶鰭狀物的縱向。
在第8A、8B、與8C圖中，可形成閘極密封間隔物80於虛置閘極70與76及/或鰭狀物56其露出的表面上。閘極密封間隔物80的形成方法，可為熱氧化或沉積後進行非等向蝕刻。
在形成閘極密封間隔物80後，可進行佈植以形成輕摻雜源極/汲極區。與前述第5圖之佈植類似，可形成遮罩如光阻於第一區50B(如n型金氧半區)上並露出第二區50C(如p型金氧半區)，並可將p型雜質佈植至第二區50C之露出的鰭狀物56中。接著可移除遮罩。之後可形成遮罩如光阻於第二區50C上並露出第一區50B，並可將n型雜質佈植至第一區50B之露出的鰭狀物56中。接著可移除遮罩。n型雜質可為前述的任何n型雜質，而p型雜質可為前述的任何p型雜質。輕摻雜的源極/汲極區之雜質濃度可介於約1015cm-3至約1016cm-3之間。可進行回火以活化佈植的雜質。
在第8A、8B、與8C圖中，可形成磊晶的源極/汲極區82與84於鰭狀物56中。在第一區50B中，磊晶的源極/汲極區82形成於鰭狀物56中，因此每一虛置閘極70位於一對相鄰之磊晶的源極/汲極區82之間。在一些實施例中，磊晶的源極/汲極區82可延伸至鰭狀物52中。在第二區50C中，磊晶的源極/汲極區84形成於鰭狀物56中，因此每一虛置閘極76位於一對相鄰之磊晶的源極/汲極區84之間。在一些實施例中，磊晶的源極/汲極區84可延伸至鰭狀物52中。
第一區50B(如n型金氧半區)中之磊晶的源極/汲極區82，其形成方法可為遮罩第二區50C(如p型金氧半區)，再順 應性地沉積虛置間隔物層於第一區50B中。接著非等向蝕刻虛置間隔物層，以沿著第一區50B中虛置閘極70及/或閘極密封間隔物80的側壁形成虛置閘極間隔物(未圖示)。接著蝕刻第一區50B中磊晶鰭狀物的源極/汲極區以形成凹陷。第一區50B中磊晶的源極/汲極區82，可磊晶成長於凹陷中。磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於n型鰭狀場效電晶體的材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區82可包含矽、SiC、SiCP、SiP、或類似物。磊晶的源極/汲極區82其表面可自鰭狀物56的表面隆起，且可具有晶面。接著可移除第一區50B中的虛置閘極間隔物，其移除方法可為蝕刻。此外亦可移除第二區50C中的遮罩。
第二區50C(如p型金氧半區)中之磊晶的源極/汲極區84，其形成方法可為遮罩第一區50B(如n型金氧半區)，再順應性地沉積虛置間隔物層於第二區50C中。接著非等向蝕刻虛置間隔物層，以沿著第二區50C中虛置閘極76及/或閘極密封間隔物80的側壁形成虛置閘極間隔物(未圖示)。接著蝕刻第二區50C中磊晶鰭狀物的源極/汲極區以形成凹陷。第二區50C中磊晶的源極/汲極區84，可磊晶成長於凹陷中。磊晶的源極/汲極區84可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體的材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區84可包含SiGe、SiGeB、Ge、GeSn、或類似物。磊晶的源極/汲極區84其表面可自鰭狀物56的表面隆起，且可具有晶面。接著可移除第二區50C中的虛置閘極間隔物，其移除方法可為蝕刻。此外亦可移除第一區50B中的遮罩。
在第9A、9B、與9C圖中，閘極間隔物86形成於閘極密封間隔物80上，且沿著虛置閘極70與76的側壁。閘極間隔物86的形成方法可為順應性地沉積材料後，再非等向蝕刻材料。閘極間隔物86的材料可為氮化矽、SiCN、上述之組合、或類似物。
可將摻質佈植至磊晶的源極/汲極區82與84及/或磊晶的鰭狀物，以形成源極/汲極區。上述佈植製程可與前述輕摻雜源極/汲極區的佈植製程類似，之後再進行回火。源極/汲極區的雜質濃度可介於約1019cm-3至約1021cm-3之間。用於第一區50B(如n型金氧半區)中的源極/汲極區之n型雜質可為任何前述的的n型雜質，而用於第二區50C(如p型金氧半區)中的源極/汲極區之p型雜質可為任何前述的的p型雜質。在其他實施例中，可在成長磊晶的源極/汲極區82與84時，進行臨場摻雜。
在第10A、10B、與10C圖中，層間介電物88沉積於第9A、9B、與9C圖所示的結構上。在一實施例中，層間介電物88為可流動的化學氣相沉積形成的可流動膜。在一些實施例中，層間介電物88之組成為介電材料，比如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積或電漿增強化學氣相沉積。
在第11A、11B、與11C圖中，可進行平坦化製程如化學機械研磨，使層間介電物88的上表面與虛置閘極70及76的上表面齊平。化學機械研磨亦可移除虛置閘極70及76上的遮罩72及78。綜上所述，層間介電物88未覆蓋虛置閘極70及76，即 露出虛置閘極70及76。在一些實施例中，平坦化製程後的層間介電物88，其厚度可為約200Å。
在第12A、12B、與12C圖中，可採用蝕刻步驟移除虛置閘極70與76、閘極密封間隔物80、與直接位於虛置閘極70與76下方的虛置介電層58，以形成凹陷90。每一凹陷90露出個別鰭狀物56的通道區。每一通道區位於一對相鄰之磊晶的源極/汲極區82與84之間。在移除上述層狀物的步驟中，虛置介電層58可作為蝕刻虛置閘極70與76時的蝕刻停止層。在移除虛置閘極70與76之後，接著可移除虛置介電層58與閘極密封間隔物80。
在第13A、13B、與13C圖中，可形成閘極介電層92與96以及閘極94與98以用於置換閘極。閘極介電層92與96可順應性地沉積於凹陷90中，比如形成於鰭狀物56之上表面與側壁上、形成於閘極間隔物86的側壁上、以及形成於層間介電物88的上表面上。在一些實施例中，閘極介電層92與96包含氧化矽、氮化矽、或上述之多層結構。在其他實施例中，閘極介電層92與96包含高介電常數的介電材料。在這些實施例中，閘極介電層92與96的介電常數可大於約7.0，且可包含下述金屬之氧化物或矽酸鹽：Hf、Al、Zr、La、Mg、Ba、Ti、Pb、或上述之組合。閘極介電層92與96的形成方法可包含分子束磊晶、原子層磊晶、電漿增強化學氣相沉積、或類似方法。
接著可分別沉積閘極94與97於閘極介電層92與96上，以填滿凹陷90的剩餘部份。閘極94與97之組成可為含金屬材料如TiN、TaN、TaC、Co、Ru、Al、W、上述之組合、或上 述之多層結構。在將閘極94與98填入凹陷90之後，可進行平坦化製程如化學機械研磨，以移除超出層間介電物88之上表面之多餘部份的閘極介電層92與96以及閘極94與98。平坦化後保留的閘極94與98及閘極介電層92與96，將形成鰭狀場效電晶體的置換閘極，其可統稱為閘極堆疊。
閘極介電層92與96可同時形成，此時兩者之組成為相同材料。閘極94與98亦可同時形成，此時兩者之組成為相同材料。然而在其他實施例中，可由不同製程分別形成閘極介電層92與96，此時兩者之組成為不同材料。此外亦可由不同製程分別形成閘極94與98，此時兩者之組成為不同材料。在以不同製程形成閘極(與閘極介電層)時，可採用多種遮罩步驟以遮罩及露出適當的區域。
在第14A、14B、與14C圖中，層間介電物100沉積於層間介電物88上。在一實施例中，層間介電物100為可流動的化學氣相沉積形成的可流動膜。在一些實施例中，層間介電物100之組成可為介電材料如磷矽酸鹽、硼矽酸鹽、摻雜硼的磷矽酸鹽、未摻雜的矽酸鹽、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積或電漿增強化學氣相沉積。在一些實施例中，層間介電物100為相對多孔的介電物。舉例來說，層間介電物100可為氧化矽，且其密度可為約1.53g/cm3。層間介電物100之厚度可為約700Å。層間介電物100的密度可低於閘極94與98的密度。舉例來說，當閘極94與98為TiN時，其密度可高達6.34g/cm3。在閘極94與98為W的實施例中，其密度可高達19.6g/cm3。
在第15A、15B、15C、16A、16B、與16C圖中，可施加壓縮應力120至閘極堆疊上。壓縮應力102的方向係與鰭狀物56之縱軸平行的橫向，其可縮小閘極堆疊的寬度，並增加閘極堆疊與個別磊晶的源極/汲極區82之間的尺寸。可採用多種方式施加壓縮應力102。
在第15A、15B、與15C圖中，施加壓縮應力102的方法可為進行佈植104，以將半導體雜質如Si、Ge、A、Xe、或類似物佈植至層間介電物88與層間介電物100中。層間介電物88與層間介電物100可佈植至其雜質濃度介於約1014cm-3至約1016cm-3之間。可採用介於約30keV至約40keV之間的高能量進行佈植104，使一些雜質穿過多孔的層間介電物100，以佈植層間介電物88與層間介電物100。將半導體雜質佈植至層間介電物88的佈植104，可增加層間介電物88的體積，使其膨脹並施加壓縮應力於閘極94與98以及閘極介電層92與96上。在佈植104後產生的壓縮應力102，將使部份閘極堆疊中的矽其晶格常數小於5.431Å。在佈植104後，層間介電物88的密度將低於層間介電物100的密度。
在第16A、16B、與16C圖的實施例中，施加壓縮應力102的方法可為進行佈植106，以將半導體雜質如Si、Ge、A、Xe、或類似物佈植至層間介電物100中。層間介電物100可佈植至其雜質濃度介於約1014cm-3至約1016cm-3之間。可採用介於約15keV至約25keV之間的低能量進行佈植106，使雜質佈植至層間介電物100的頂部100a中。雜質佈植製至頂部100a中的深度為約500Å。將半導體雜質佈植至頂部100a的佈植106，可增加 頂部100a的體積，使其膨脹並產生拉伸應力108。拉伸應力108產生反作用力110於層間介電物100的底部100b，造成層間介電物88中具有類似應力，即施加壓縮應力102於閘極堆疊上。在佈植106後，頂部100a的密度低於層間介電物88與底部100b的密度。
第15A、15B、15C、16A、16B、與16C圖中的佈植104與106，其佈植條件與工具可與其他佈植步驟(比如第5圖所示之第一區50B與第二區50C的佈植)類似。此外，雖然前述的佈植104與106分別為高能量佈植與低能量佈植，但應理解仍可採用其他佈植能量。經由不同佈植能量，可精準控制閘極堆疊上的應力等級，以用於不同產品或應用。
在第17A、17B、與17C圖中，形成接點112與114穿過層間介電物100與層間介電物88，並形成接點116與118穿過層間介電物100。用於接點112與114的開口，穿過層間介電物88與100。用於接點116與118的開口，穿過層層間介電物100。這些開口可同時形成於相同製程中，亦或形成於分開的製程中。這些開口的形成方法可採用可接受的光微影與蝕刻技術。襯墊如擴散阻障層、黏著層、或類似物，以及導電材料可形成於開口中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自層間介電物100之表面移除多餘材料。保留的襯墊與導電材料可形成接點112與114於開口中。可進行回火製程，以分別形成矽化物於磊晶的源極/汲極區82與84以及接點112與114之間的界面。接點112 物理地與電性耦接至磊晶的源極/汲極區82，接點114物理地與電性耦接至磊晶的源極/汲極區84，接點116物理地與電性耦接至閘極94，且接點118物理地與電性耦接至閘極98。
在一些實施例中，在形成接點112與114時，可視情況同時形成線路(未圖示)。線路可耦接接點112與114至其他裝置。在這些實施例中，硬遮罩可形成於層間介電物100上，介電層可形成於硬遮罩上，且矽層可形成於介電層上。矽層可進一步圖案化，其方法可為三層微影。可進行第一蝕刻製程，以形成開口於介電層、硬遮罩、與第一部份的層間介電物100中。可採用圖案化的矽層作為遮罩以進行第二蝕刻製程，使開口同時延伸穿過層間介電物以露出磊晶的源極/汲極區82，並形成溝槽於圖案化的矽層露出之部份介電層中。可形成導電材料於開口與溝槽中，以同時形成接點112與114及線路。
上述實施例可達一些優點。施加壓縮應力至閘極堆疊上，可使裝置中不同閘極堆疊寬度的變異自高於約14%降低至低於約10%(比如約7%)。裝置中具有更一致寬度的閘極堆疊，可改善用於形成金屬接點之微影製程的可信度，其中金屬接點用於裝置中的鰭狀場效電晶體。將半導體雜質佈植至層間介電物中，以施加應力至閘極堆疊的作法，可避免一般施加應力製程的回火步驟，進而避免回火步驟的缺點如摻質擴散、磊晶應力損失、與類似缺點，並降低製作成本。此外亦可避免額外的清潔步驟，即可進一步降低製作成本。
在一實施例中，裝置包括：半導體鰭狀物；閘極堆疊，位於半導體鰭狀物上，其中閘極堆疊包含閘極介電層位 於半導體鰭狀物上，以及閘極位於閘極介電物上，且閘極與閘極介電層的上表面彼此齊平；以及第一層間介電物，與半導體鰭狀物上的閘極堆疊相鄰，且第一層間介電物施加壓縮應力至閘極堆疊上。
在一些實施例中，上述裝置之壓縮應力的方向係與半導體鰭狀物的縱軸平行的橫向。
在一些實施例中，上述裝置更包含第二層間介電物位於第一層間介電物上。
在一些實施例中，上述裝置之第一層間介電物的密度，小於第二層間介電物的密度。
在一些實施例中，上述裝置之第二層間介電物具有遠離閘極堆疊的第一部份，以及與閘極堆疊相鄰的第二部份，且第一部份的密度小於第二部份的密度。
在一些實施例中，上述裝置之第二層間介電物摻雜有半導體雜質。
在一些實施例中，上述裝置之半導體雜質為矽或鍺，其濃度介於約1014cm-3至約1016cm-3之間。
在一些實施例中，上述裝置之閘極堆疊包含矽，且其晶格常數小於約5.431Å。
在一些實施例中，上述裝置更包括：源極/汲極區，位於半導體鰭狀物中，且第一層間介電物位於源極/汲極區上；以及接點，耦接至源極/汲極區，且接點延伸穿過第一介電物。
在一實施例中，方法包括：形成源極/汲極區於半 導體鰭狀物中；形成金屬閘極以與源極/汲極區相鄰；沉積第一層間介電物於源極/汲極區上以與金屬閘極相鄰；沉積第二層間介電物於第一層間介電物上；佈植半導體雜質至第一層間介電物或第二層間介電物中；以及形成金屬接點穿過第一層間介電物與第二層間介電物，以耦接至源極/汲極區。
在一些實施例中，上述方法佈植半導體雜質至第一層間介電物或第二層間介電物的步驟包括：以介於約30keV至約40keV之間的能量，將半導體雜質佈植至第一層間介電物中。
在一些實施例中，上述方法佈植半導體雜質至第一層間介電物或第二層間介電物的步驟包括：以介於約15keV至約25keV之間的能量，將半導體雜質佈植至第二層間介電物中。
在一些實施例中，上述方法將半導體雜質佈植至第二層間介電物中的深度為約500Å。
在一些實施例中，上述方法之半導體雜質為矽或鍺。
在一些實施例中，上述方法佈植後的半導體雜質的濃度介於約1014cm-3至約1016cm-3之間。
在一實施例中，方法包括：形成半導體鰭狀物於基板上；形成金屬閘極於半導體鰭狀物上，且金屬閘極之間的寬度差異小於約10%；形成第一層間介電物以與金屬閘極相鄰，且第一層間介電物施加壓縮應力至金屬閘極上；形成第二層間介電物於第一層間介電物上；以及形成第一金屬接點穿過 第二層間介電物，以耦接至金屬閘極。
在一些實施例中，上述方法更包括：形成源極/汲極區於半導體鰭狀物中以與金屬閘極相鄰；以及形成第二金屬接點穿過第一層間介電物與第二層間介電物，以耦接至源極/汲極區。
在一些實施例中，上述方法更包括：將半導體雜質佈植至第一層間介電物中。
在一些實施例中，上述方法更包括：將半導體雜質佈植至第二層間介電物中。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
50:基板
52、56:鰭狀物
82:源極/汲極區
88、100:層間介電物
94:閘極
102:壓縮應力

Claims (10)

  1. 一種半導體裝置，包括：一半導體鰭狀物；一閘極堆疊，位於該半導體鰭狀物上，其中該閘極堆疊包含一閘極介電層位於該半導體鰭狀物上，以及一閘極位於該閘極介電物上，且該閘極與該閘極介電層的上表面彼此齊平；以及一第一層間介電物，與該半導體鰭狀物上的該閘極堆疊相鄰，且該第一層間介電物施加一壓縮應力至該閘極堆疊上。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該壓縮應力的方向為與該半導體鰭狀物的縱軸平行的橫向。
  3. 如申請專利範圍第1項所述之半導體裝置，還包括一第二層間介電物位於該第一層間介電物上。
  4. 如申請專利範圍第3項所述之半導體裝置，其中該第一層間介電物的密度，小於該第二層間介電物的密度。
  5. 一種半導體裝置的形成方法，包括：形成一源極/汲極區於一半導體鰭狀物中；形成一金屬閘極以與該源極/汲極區相鄰；沉積一第一層間介電物於該源極/汲極區上以與該金屬閘極相鄰；沉積一第二層間介電物於該第一層間介電物上；佈植一半導體雜質至該第一層間介電物或該第二層間介電物中；以及形成一金屬接點穿過該第一層間介電物與該第二層間介電 物，以耦接至該源極/汲極區。
  6. 如申請專利範圍第5項所述之半導體裝置的形成方法，其中注入該半導體雜質至該第一層間介電物或該第二層間介電物的步驟包括：以介於約30keV至約40keV之間的能量，將該半導體雜質佈植至該第一層間介電物中。
  7. 一種半導體裝置的形成方法，包括：形成多個半導體鰭狀物於一基板上；形成多個金屬閘極於該些半導體鰭狀物上，且該些金屬閘極之間的寬度差異小於約10%；形成一第一層間介電物以與該些金屬閘極相鄰，且該第一層間介電物施加一壓縮應力至該些金屬閘極上；形成一第二層間介電物於該第一層間介電物上；以及形成多個第一金屬接點穿過該第二層間介電物，以耦接至該些金屬閘極。
  8. 如申請專利範圍第7項所述之半導體裝置的形成方法，更包括：形成多個源極/汲極區於該些半導體鰭狀物中以與該些金屬閘極相鄰；以及形成多個第二金屬接點穿過該第一層間介電物與該第二層間介電物，以耦接至該些源極/汲極區。
  9. 一種半導體裝置的形成方法，包括：形成一源極/汲極區於一半導體鰭狀物中；形成一閘極堆疊於該半導體鰭狀物上並與該源極/汲極區相 鄰；沉積一第一層間介電物於該閘極堆疊與該源極/汲極區上；平坦化該第一層間介電物，使該第一層間介電物與該閘極堆疊的上表面齊平；沉積一第二層間介電物於該第一層間介電物與該閘極堆疊上；佈植一半導體雜質至該第二層間介電物的一上側部分中，且佈植後的該第二層間介電物的該上側部分的密度小於該第一層間介電物的密度，且佈植後的該閘極堆疊的晶格常數小於5.431Å；形成一第一接點穿過該第一層間介電物與該第二層間介電物，以電性連接至該源極/汲極區；以及形成一第二接點穿過該第二層間介電物，以電性連接至該閘極堆疊。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中佈植後的該第二層間介電物的該上側部分的密度小於該第二層間介電物的一下側部分的密度。
TW106111081A 2016-11-18 2017-03-31 半導體裝置與其形成方法 TWI733788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/356,439 US10529861B2 (en) 2016-11-18 2016-11-18 FinFET structures and methods of forming the same
US15/356,439 2016-11-18

Publications (2)

Publication Number Publication Date
TW201828471A TW201828471A (zh) 2018-08-01
TWI733788B true TWI733788B (zh) 2021-07-21

Family

ID=62147836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111081A TWI733788B (zh) 2016-11-18 2017-03-31 半導體裝置與其形成方法

Country Status (3)

Country Link
US (1) US10529861B2 (zh)
CN (1) CN108074981B (zh)
TW (1) TWI733788B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983531A (zh) * 2005-12-15 2007-06-20 东部电子股份有限公司 Pmos器件及其压缩沟道层的形成方法
TW200802803A (en) * 2006-03-31 2008-01-01 Advanced Micro Devices Inc Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions
TW201214572A (en) * 2010-09-16 2012-04-01 United Microelectronics Corp Adjusting method of channel stress
TW201338161A (zh) * 2012-03-05 2013-09-16 United Microelectronics Corp 一種半導體元件的製作方法
TW201611105A (zh) * 2011-03-24 2016-03-16 聯華電子股份有限公司 金屬閘極cmos元件及其製作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324278A (ja) * 2005-05-17 2006-11-30 Sony Corp 半導体装置およびその製造方法
DE102007009914B4 (de) * 2007-02-28 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US20130200455A1 (en) * 2012-02-08 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dislocation smt for finfet device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9368626B2 (en) * 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
US20160035891A1 (en) * 2014-07-31 2016-02-04 Qualcomm Incorporated Stress in n-channel field effect transistors
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
KR102292813B1 (ko) * 2015-10-14 2021-08-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983531A (zh) * 2005-12-15 2007-06-20 东部电子股份有限公司 Pmos器件及其压缩沟道层的形成方法
TW200802803A (en) * 2006-03-31 2008-01-01 Advanced Micro Devices Inc Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions
TW201214572A (en) * 2010-09-16 2012-04-01 United Microelectronics Corp Adjusting method of channel stress
TW201611105A (zh) * 2011-03-24 2016-03-16 聯華電子股份有限公司 金屬閘極cmos元件及其製作方法
TW201338161A (zh) * 2012-03-05 2013-09-16 United Microelectronics Corp 一種半導體元件的製作方法

Also Published As

Publication number Publication date
US20180145177A1 (en) 2018-05-24
CN108074981B (zh) 2022-11-18
CN108074981A (zh) 2018-05-25
US10529861B2 (en) 2020-01-07
TW201828471A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN108231586B (zh) 半导体装置的制造方法
TWI648773B (zh) 半導體裝置及其形成方法
US11121039B2 (en) FinFET structures and methods of forming the same
TW201916353A (zh) 半導體裝置及其製造方法
CN109427545B (zh) 半导体装置的形成方法
KR102216895B1 (ko) 반도체 디바이스 및 제조 방법
TWI729525B (zh) 半導體裝置及其製造方法
KR102270503B1 (ko) 반도체 디바이스 및 방법
US20230387275A1 (en) Method of Gap Filling for Semiconductor Device
US11640986B2 (en) Implantation and annealing for semiconductor device
TW201911376A (zh) 接觸插塞之形成方法
TWI733788B (zh) 半導體裝置與其形成方法
CN109599438B (zh) 半导体器件及其形成方法
CN220963354U (zh) 半导体元件
US11862694B2 (en) Semiconductor device and method
TWI770648B (zh) 半導體裝置、半導體結構及其形成方法
US20230154762A1 (en) Semiconductor Device and Method of Forming the Same
CN115763520A (zh) 半导体器件及其形成方法
KR20210106314A (ko) 반도체 디바이스용 정렬 구조체 및 그 형성 방법