TWI732167B - 阻抗檢查的方法 - Google Patents
阻抗檢查的方法 Download PDFInfo
- Publication number
- TWI732167B TWI732167B TW108100248A TW108100248A TWI732167B TW I732167 B TWI732167 B TW I732167B TW 108100248 A TW108100248 A TW 108100248A TW 108100248 A TW108100248 A TW 108100248A TW I732167 B TWI732167 B TW I732167B
- Authority
- TW
- Taiwan
- Prior art keywords
- impedance value
- impedance
- rule
- target
- software
- Prior art date
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種阻抗檢查的方法。於佈線軟體中,以預定義格式來制定線段設定規則的規則名稱,規則名稱包括目標阻抗值,線段設定規則包含多個線路的線距資訊及線寬資訊。利用萃取軟體自佈局設計圖中讀取線段設定規則,以獲得欲進行阻抗計算的多個線路。利用萃取軟體自規則名稱中擷取目標阻抗值,並將目標阻抗值饋入至模擬軟體。利用模擬軟體計算各線路的阻抗值,並且基於目標阻抗值判斷計算後的各線路的阻抗值是否異常。
Description
本發明是有關於一種模擬方法,且特別是有關於一種阻抗檢查的方法。
隨著訊號的傳輸速度越來越快, 阻抗的控制已被視為最基本也是最重要的一環,當印刷電路板(Printed circuit board,PCB)的佈線(layout routing)阻抗控制得宜,訊號反射能量就越小。而能量損失小,訊號的品質就好。因此,要生產一個品質良好的產品,在對印刷電路板進行佈局時,阻抗控制顯得格外重要。
以現今的科技來說,大多數的印刷電路板內都會有阻抗控制線,舉凡設計天線走線、通用序列匯流排(Universal Serial Bus,USB)、行動產業處理器接口(Mobile Industry Processor Interface,MIPI)、高畫質多媒體介面(High Definition Multimedia Interface,HDMI)、時脈(Clock)、序列先進技術附件(Serial Advanced Technology Attachment,SATA)、快速週邊組件互連(PCI Express,PCIe)、顯示埠(DisplayPort,DP)等,皆需要做阻抗控制。
而目前業界欲做阻抗檢查的流程如下。先購買軟體,之後請軟體廠商對員工進行訓練。在訓練完之後,員工還需要時間練習操作,在對軟體的熟悉度夠高後才能開始替公司專案進行阻抗檢查的服務。而執行檢查前仍需要準備大量的資料,例如,列出欲檢查的線路名稱、列出每個片段,倘若有流水號也是要列出來。然而,由於每條線路(net)的阻抗要求判定通過(pass)/失敗(fail)標準不一樣,因此各線路的目標阻抗值也要列出來才能開始執行模擬,最後產生報告。
上述傳統方式存在下述問題:必須熟悉軟體的人才能進行阻抗檢查的動作,並且人工整理阻抗控制需求的線路資料不僅花費許多時間,甚至可能由於人為疏失而產生資料遺漏。
本發明提供一種阻抗檢查的方法,對佈線軟體與模擬軟體進行自動化系統整合,可節省人力並降低人為疏失的問題。
本發明的阻抗檢查的方法,包括:於佈線軟體中,以預定義格式來制定線段設定規則的規則名稱並儲存至佈局設計圖,其中規則名稱中包括目標阻抗值,而線段設定規則包含多個線路的線距資訊及線寬資訊;利用萃取軟體自佈局設計圖中讀取線段設定規則,以獲得欲進行阻抗計算的多個線路(net);利用萃取軟體自佈局設計圖的規則名稱中擷取目標阻抗值,並將目標阻抗值饋入至模擬軟體;以及利用模擬軟體計算各線路的阻抗值,並且基於目標阻抗值判斷計算後的各線路的阻抗值是否異常。
在本發明的一實施例中,以預定義格式來制定線段設定規則的規則名稱更包括:基於預定義格式,將目標阻抗值設定於規則名稱中的特定位置,並且禁止在目標阻抗值之後接續數字。
在本發明的一實施例中,所述特定位置為規則名稱的起始位置、中間位置以及結束位置其中一個。
在本發明的一實施例中,所述阻抗檢查的方法更包括:於佈線軟體中,將具有阻抗控制需求的線路套入至線段設定規則。
在本發明的一實施例中,於佈線軟體中,將具有阻抗控制需求的線路套入至線段設定規則之後,倘若判定其中一個線路違反線段設定規則,則發出通知訊息。
在本發明的一實施例中,基於目標阻抗值判斷計算後的各線路的阻抗值是否異常的步驟包括:基於目標阻抗值設定目標阻抗範圍;判斷計算後的各線路的阻抗值是否超出目標阻抗範圍;倘若計算後的阻抗值超出目標阻抗範圍,則判定對應的線路為異常;以及倘若計算後的阻抗值在目標阻抗範圍內,則判定對應的線路通過檢查。
在本發明的一實施例中,在基於目標阻抗值判斷計算後的各線路的阻抗值是否異常之後,產生結果介面,並將結果介面與佈局設計圖建立連結,以在透過結果介面接收到選取指令時,顯示佈局設計圖,並在佈局設計圖中標示出對應的位置。
基於上述,可讓任何印刷電路板的佈線軟體與任何計算阻抗的模擬軟體成功完成自動化系統整合,進而避免在導入模擬軟體的過程中需要人力介入導致浪費時間的問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的系統架構的方塊圖。在本實施例中,用來實施阻抗檢查的方法的系統架構包括佈線軟體110、萃取軟體120以及模擬軟體130。
本實施例是利用具有運算能力的電子裝置來執行。所述電子裝置包括處理器、儲存裝置等設備。在儲存裝置中儲存有佈線軟體110、萃取軟體120以及模擬軟體130,處理器驅動佈線軟體110、萃取軟體120以及模擬軟體130來實現阻抗檢查的方法。
所述處理器可採用中央處理單元(Central Processing Unit,CPU)、圖像處理單元(Graphic Processing Unit,GPU)、物理處理單元(Physics Processing Unit,PPU)、可程式化之微處理器(Microprocessor)、嵌入式控制晶片、數位訊號處理器(Digital Signal Processor,DSP)、特殊應用積體電路(Application Specific Integrated Circuits,ASIC)或其他類似裝置等來實現。所述儲存設備是任意型式的固定式或可移動式隨機存取記憶體(Random Access Memory,RAM)、唯讀記憶體(Read-Only Memory,ROM)、快閃記憶體(Flash memory)、安全數位卡(Secure Digital Memory Card,SD)、硬碟或其他類似裝置或這些裝置的組合。
圖2是依照本發明一實施例的阻抗檢查的方法流程圖。請同時參照圖1及圖2,在步驟S205中,於佈線軟體110中,以預定義格式來制定一線段設定規則的規則名稱並將線段設定規則儲存至佈局設計圖(board file)。例如,依據預定義格式利用約束規則(constraint rule)檢查器對線段設定規則命名。線段設定規則可限制多個線路的線距資訊及線寬資訊。在此,預定義格式用以限定在規則名稱中包括目標阻抗值。在一實施方式中,佈線軟體110基於預定義格式,將目標阻抗值設定於規則名稱中的特定位置,並且禁止在目標阻抗值之後接續數字,以避免萃取軟體120辨識錯誤。特定位置為規則名稱的起始位置、中間位置以及結束位置其中一個。例如,以目標阻抗值為85歐姆為例,規則名稱“85ohm_PCIE”符合預定義格式,規則名稱“852_PCIE”則不符合預定義格式。
圖3是依照本發明一實施例的佈線軟體的約束規則檢查器的示意圖。請參照圖3,約束規則檢查器310中包括多個線段設定規則(例如,PCS)以及對應各線段設定規則的規則名稱,這些規則名稱的起始位置中輸入有目標阻抗值。例如,規則名稱“83OHM_[B]4=”的目標阻抗值為83歐姆,且在目標阻抗值“83”的後面未接續數字。另外,規則名稱“85OHM_[A]3=”的目標阻抗值為85歐姆。
在其他實施例中,可以設定為於規則名稱的例如第4個字元的中間位置開始輸入目標阻抗值,或者可以設定於規則名稱的結束位置開始輸入目標阻抗值。
而在進行佈線時,於佈線軟體110中,將具有阻抗控制需求的線路套入至線段設定規則。在將線路套入至線段設定規則之後,倘若其違反所套入的線段設定規則,則發出通知訊息。例如,利用約束規則檢查器可修正並檢驗佈局是否符合線段設定規則,在線路不符合線段設定規則時,顯示通知訊息。
在利用佈線軟體110完成佈局設計圖之後,便可透過萃取軟體120自佈局設計圖來獲得相關的資訊。即,在步驟S210中,利用萃取軟體120自佈局設計圖獲得欲進行阻抗計算的多個線路。並且,在步驟S215中,利用萃取軟體120自佈局設計圖的規則名稱擷取目標阻抗值,並將目標阻抗值饋入至模擬軟體130。
圖4是依照本發明一實施例的佈線軟體的介面示意圖。在圖4的約束規則檢查器410中,以規則名稱為“50OHM(4|5)(175)”為例,將規則名稱“50OHM(4|5)(175)”一欄展開可以觀看此一線段設定規則(例如,NCIs)所包括的多個線路A。據此,萃取軟體120在讀取線段設訂規則的規則名稱“50OHM(4|5)(175)”之後便可以獲得套用該線段設定規則的多個線路A。並且,基於規則名稱可以得知此一線段設定規則的目標阻抗值為50歐姆。以此類推,萃取軟體120可以獲得每一個線段設定規則所包括的線路以及對應的目標阻抗值,並將這些線路以及對應的目標阻抗值饋入至模擬軟體130。
之後,在步驟S220中,利用模擬軟體130計算各線路的阻抗值,並且基於目標阻抗值判斷計算後的各線路的阻抗值是否異常。
具體而言,模擬軟體130會基於對應於各線路的目標阻抗值來設定目標阻抗範圍。例如,將假設目標阻抗值為50歐姆,則設定目標阻抗範圍為50歐姆的正負10%以內。然,在此僅為舉例說明,並不以此為限。接著,模擬軟體130根據佈局設計圖來計算各線路的阻抗值,並且判斷計算後的各線路的阻抗值是否超出其對應的目標阻抗範圍。倘若計算後的阻抗值超出其對應的目標阻抗範圍,則判定對應的線路為異常。反之,倘若計算後的阻抗值在其對應的目標阻抗範圍內,則判定對應的線路通過檢查。
而在基於目標阻抗值判斷計算後的各線路的阻抗值是否異常之後,模擬軟體130可產生結果介面,並將結果介面與佈局設計圖建立連結,以在透過結果介面接收到選取指令時,顯示佈局設計圖,並在佈局設計圖中標示出對應的位置。
圖5A是依照本發明一實施例的結果介面的示意圖。圖5B是依照本發明一實施例的佈局設計圖的示意圖。請參照圖5A及圖5B,在產生結果介面510之後,將結果介面510與佈局設計圖520建立連結。以在透過結果介面510接收到選取指令時,切換至佈局設計圖520中對應的位置。以圖5A的結果選項511為例,當透過結果介面510的結果選項511接收到選取指令時,顯示圖5B的佈局設計圖520,並且在佈局設計圖520中標示出對應的位置521。
綜上所述,上述實施例可適用於任何佈線軟體以及任何模擬阻抗計算的模擬軟體。建立預定義格式來制定規則名稱,使得規則名稱具有意義,讓開發的萃取軟體可以識別規則名稱,並有效萃取資料。並且,由於是從佈局設計圖來萃取資料,因此任何有進行阻抗控制的線路名稱皆會被萃取出來,進而大幅降低人工填寫時的疏失(例如名稱填寫錯誤)或遺漏。此外,上述實施例並未涉及或限定任何關於阻抗如何計算的方式,因此可以搭配任意第三方阻抗計算的模擬軟體。藉由上述實施例可以讓任何佈線軟體與任何模擬軟體成功完成自動化系統整合,不會因為過程中需要人力介入而中斷導致浪費時間。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110:佈線軟體
120:萃取軟體
130:模擬軟體
S205~S220:阻抗檢查的方法各步驟
310、410:約束規則檢查器
510:結果介面
511:結果選項
520:佈局設計圖
521:位置
圖1是依照本發明一實施例的系統架構的方塊圖。
圖2是依照本發明一實施例的阻抗檢查的方法流程圖。
圖3是依照本發明一實施例的佈線軟體的使用者介面的示意圖。
圖4是依照本發明一實施例的佈線軟體的介面示意圖。
圖5A是依照本發明一實施例的結果介面的示意圖。
圖5B是依照本發明一實施例的佈局設計圖的示意圖。
S205~S220:阻抗檢查的方法各步驟
Claims (6)
- 一種阻抗檢查的方法,包括:於一佈線軟體中,以一預定義格式來制定一線段設定規則的一規則名稱並將該線段設訂規則儲存至一佈局設計圖,該規則名稱包括一目標阻抗值,該線段設定規則包含多個線路的線距資訊及線寬資訊;利用一萃取軟體自該佈局設計圖中讀取該線段設定規則,以獲得欲進行阻抗計算的該些線路;利用該萃取軟體自該佈局設計圖的該規則名稱中擷取該目標阻抗值,並將該目標阻抗值饋入至一模擬軟體;以及利用該模擬軟體計算每一該些線路的阻抗值,並且基於該目標阻抗值判斷計算後的每一該些線路的阻抗值是否異常,其中以該預定義格式來制定該線段設定規則的該規則名稱更包括:基於該預定義格式,將該目標阻抗值設定於該規則名稱中的一特定位置,並且禁止在該目標阻抗值之後接續數字。
- 如申請專利範圍第1項所述的阻抗檢查的方法,其中該特定位置為該規則名稱的一起始位置、一中間位置以及一結束位置其中一個。
- 如申請專利範圍第1項所述的阻抗檢查的方法,更包括:於該佈線軟體中,將具有阻抗控制需求的該些線路套入至該線段設定規則。
- 如申請專利範圍第3項所述的阻抗檢查的方法,其中於該佈線軟體中,將具有阻抗控制需求的該些線路套入至該線段設定規則的步驟之後,更包括:倘若判定該些線路其中一個違反該線段設定規則,則發出一通知訊息。
- 如申請專利範圍第1項所述的阻抗檢查的方法,其中基於該目標阻抗值判斷計算後的每一該些線路的阻抗值是否異常的步驟包括:基於該目標阻抗值設定一目標阻抗範圍;判斷計算後的每一該些線路的阻抗值是否超出該目標阻抗範圍;倘若計算後的該阻抗值超出該目標阻抗範圍,則判定對應的該線路為異常;以及倘若計算後的該阻抗值在該目標阻抗範圍內,則判定對應的該線路通過檢查。
- 如申請專利範圍第1項所述的阻抗檢查的方法,其中在基於該目標阻抗值判斷計算後的每一該些線路的阻抗值是否異常的步驟之後,更包括:產生一結果介面,並將該結果介面與該佈局設計圖建立連結,以在透過該結果介面接收到一選取指令時,顯示該佈局設計圖,並在該佈局設計圖中標示出對應的位置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100248A TWI732167B (zh) | 2019-01-03 | 2019-01-03 | 阻抗檢查的方法 |
CN201910716538.5A CN111460754B (zh) | 2019-01-03 | 2019-08-05 | 阻抗检查的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100248A TWI732167B (zh) | 2019-01-03 | 2019-01-03 | 阻抗檢查的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202026917A TW202026917A (zh) | 2020-07-16 |
TWI732167B true TWI732167B (zh) | 2021-07-01 |
Family
ID=71679103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108100248A TWI732167B (zh) | 2019-01-03 | 2019-01-03 | 阻抗檢查的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111460754B (zh) |
TW (1) | TWI732167B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI831584B (zh) * | 2023-01-19 | 2024-02-01 | 和碩聯合科技股份有限公司 | 引線處理裝置以及引線布局方法 |
TWI838128B (zh) * | 2023-02-17 | 2024-04-01 | 華碩電腦股份有限公司 | 線路佈局方法及裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200521451A (en) * | 2003-12-22 | 2005-07-01 | Jet Technology Co Ltd | Detecting and positioning method of circuit board and test mechanism |
TW200608032A (en) * | 2004-08-16 | 2006-03-01 | Agilent Technologies Inc | Method and apparatus for configuration of automated debug of in-circuit tests |
TW200622259A (en) * | 2004-12-22 | 2006-07-01 | Inventec Corp | System and method for resistance measuring |
TW200723970A (en) * | 2005-12-01 | 2007-06-16 | Inventec Corp | Circuit board layout method |
TW200825813A (en) * | 2006-12-07 | 2008-06-16 | Inventec Corp | A method of establish coupon bar library |
TW201217808A (en) * | 2010-10-29 | 2012-05-01 | Inventec Corp | A checking method of the multi layer of the PCB |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI445980B (zh) * | 2010-06-25 | 2014-07-21 | Hon Hai Prec Ind Co Ltd | 訊號完整性測試系統及方法 |
CN102298090A (zh) * | 2010-06-28 | 2011-12-28 | 鸿富锦精密工业(深圳)有限公司 | 信号完整性测试系统及方法 |
CN106131333B (zh) * | 2016-07-04 | 2019-07-30 | Oppo广东移动通信有限公司 | 一种终端电流的调节方法、通话电路及移动终端 |
-
2019
- 2019-01-03 TW TW108100248A patent/TWI732167B/zh active
- 2019-08-05 CN CN201910716538.5A patent/CN111460754B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200521451A (en) * | 2003-12-22 | 2005-07-01 | Jet Technology Co Ltd | Detecting and positioning method of circuit board and test mechanism |
TW200608032A (en) * | 2004-08-16 | 2006-03-01 | Agilent Technologies Inc | Method and apparatus for configuration of automated debug of in-circuit tests |
TW200622259A (en) * | 2004-12-22 | 2006-07-01 | Inventec Corp | System and method for resistance measuring |
TW200723970A (en) * | 2005-12-01 | 2007-06-16 | Inventec Corp | Circuit board layout method |
TW200825813A (en) * | 2006-12-07 | 2008-06-16 | Inventec Corp | A method of establish coupon bar library |
TW201217808A (en) * | 2010-10-29 | 2012-05-01 | Inventec Corp | A checking method of the multi layer of the PCB |
Also Published As
Publication number | Publication date |
---|---|
TW202026917A (zh) | 2020-07-16 |
CN111460754B (zh) | 2023-04-07 |
CN111460754A (zh) | 2020-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6732338B2 (en) | Method for comprehensively verifying design rule checking runsets | |
TWI732167B (zh) | 阻抗檢查的方法 | |
US7367003B2 (en) | System and method for verifying trace lengths and trace spaces in a circuit | |
CN104573243B (zh) | 一种pcb设计版图审核装置 | |
CN106598639A (zh) | 一种逻辑芯片的升级方法以及升级系统 | |
US8516431B2 (en) | Rule check system, design rule check method and design rule check program | |
JP2015099999A5 (zh) | ||
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
US20080244484A1 (en) | Circuit design verification system, method and medium | |
US8839182B2 (en) | System and method for checking signal transmission line | |
CN112131841A (zh) | 一种文档质量评估方法及系统 | |
TWI459874B (zh) | 電路佈局方法與裝置 | |
CN111295658B (zh) | 模拟装置、模拟方法和计算机能读取的存储介质 | |
CN106919407A (zh) | 电脑内嵌产品资料同步更新的方法 | |
JP7415593B2 (ja) | コード検査ツール、コード検査方法 | |
US20120017191A1 (en) | Computing device and method for checking distances between transmission lines and anti-pads arranged on printed circuit board | |
TW201502767A (zh) | 伺服器主機板檢測系統及方法 | |
JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
US20090105971A1 (en) | System And Method For Time Domain Reflectometry Testing | |
US20150234973A1 (en) | System and method for abstraction of a circuit portion of an integrated circuit | |
CN115392175B (zh) | 一种电路设计错误处理方法、装置、介质 | |
JP6331400B2 (ja) | 検証方法、検証装置および検証プログラム | |
CN117311977A (zh) | 内存自动布局的方法、装置、设备及介质 | |
CN118552493A (zh) | 基于工业互联网结合机器视觉的电路板表面缺陷检测方法 | |
US20200409692A1 (en) | Link management device, link management method, and computer readable medium |