TWI831584B - 引線處理裝置以及引線布局方法 - Google Patents
引線處理裝置以及引線布局方法 Download PDFInfo
- Publication number
- TWI831584B TWI831584B TW112102583A TW112102583A TWI831584B TW I831584 B TWI831584 B TW I831584B TW 112102583 A TW112102583 A TW 112102583A TW 112102583 A TW112102583 A TW 112102583A TW I831584 B TWI831584 B TW I831584B
- Authority
- TW
- Taiwan
- Prior art keywords
- pins
- lead
- processor
- pin
- circuit board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008878 coupling Effects 0.000 claims abstract description 12
- 238000010168 coupling process Methods 0.000 claims abstract description 12
- 238000005859 coupling reaction Methods 0.000 claims abstract description 12
- 101710196809 Non-specific lipid-transfer protein 1 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 101710196810 Non-specific lipid-transfer protein 2 Proteins 0.000 description 4
- 101000578195 Lens culinaris Non-specific lipid-transfer protein 5 Proteins 0.000 description 3
- 102000005591 NIMA-Interacting Peptidylprolyl Isomerase Human genes 0.000 description 3
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 3
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 3
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
一種引線處理裝置以及引線布局方法。引線布局方法包括：讀取電路板的多個接腳資訊以及多個引線規則資訊；依據多個接腳資訊選擇電路板上的多個接腳中位於電路板之外緣的多個外排接腳；自多個外排接腳沿著垂直於外緣的方向產生多個外排引線；透過演算法建立出以多個接腳作為頂點的多個三角形，並選擇分別與多個外排接腳位於同一個三角形的多個第一接腳；依據引線限制區、多個三角形及多個引線規則資訊將多個外排引線耦接至多個第一接腳；以及根據多個第一接腳耦接至多個外排引線之間的耦接關係以產生引線資料。
Description
本揭示是有關於一種布線技術，且特別是有關於一種引線處理裝置以及引線布局方法。
在以球柵陣列(Ball Grid Array)封裝的晶片來引線至電路板的布線技術中，通常是透過人工操作的方式來對電路板的外排接腳進行布線規劃。然而，當以人工操作的方式來進行布線規劃時，操作人員通常是以自身經驗來進行相關的工作內容。在處理過程中，操作人員並未依照標準化的作業流程或步驟來執行。並且，人工布線時常會需要透過大量的試錯與驗證來確認布線是否正確，這將造成整體的布線時間提升且影響了布線的精確度。有鑑於此，如何有效地提升布線操作時的工作效率，將是本領域相關技術人員重要的課題。
本揭示提供一種引線處理裝置以及引線布局方法，能夠
有效地降低整體的布線時間且提升布線的精確度。
本揭示的引線布局方法適用於電路板，引線布局方法包括：藉由處理器讀取儲存在記憶體中的電路板的複數個接腳資訊以及複數個引線規則資訊；藉由處理器依據複數個接腳資訊選擇電路板上的複數個接腳中位於電路板之一外緣的複數個外排接腳；藉由處理器自複數個外排接腳沿著垂直於外緣的一方向產生複數個外排引線；藉由處理器透過演算法建立出以複數個接腳作為頂點的複數個三角形，並選擇分別與複數個外排接腳位於同一個三角形的複數個第一接腳；藉由處理器依據引線限制區、複數個三角形及複數個引線規則資訊將複數個外排引線耦接至複數個第一接腳；以及藉由處理器根據複數個第一接腳耦接至複數個外排引線之間的耦接關係以產生引線資料。
本揭示的引線處理裝置適用於電路板。引線處理裝置包括記憶體以及處理器。記憶體用以儲存電路板資訊，其中電路板資訊包括複數個接腳資訊以及複數個引線規則資訊。處理器耦接至記憶體，其中處理器用以：依據複數個接腳資訊選擇電路板上的複數個接腳中位於電路板之一外緣的複數個外排接腳；自複數個外排接腳沿著垂直於外緣的一方向產生複數個外排引線；透過演算法建立出以複數個接腳作為頂點的複數個三角形，並選擇分別與複數個外排接腳位於同一個三角形的複數個第一接腳；依據引線限制區、複數個三角形及複數個引線規則資訊將複數個外排引線自複數個外排接腳耦接至複數個第一接腳；以及根據複數個
第一接腳耦接至複數個外排引線之間的耦接關係以產生引線資料。
基於上述，本揭示實施例所述的引線處理裝置以及引線布局方法，可以在電路板資訊上的多個接腳中建立出多個三角形，以使處理器能夠根據這些三角形以及引線規則資訊以選擇性地將這些接腳中的多個第一接腳耦接至多個外排引線。如此一來，處理器能夠根據這些第一接腳以及外排引線之間的耦接關係而獲得引線資料，藉以根據所述引線資料以產生電路板上的引線，以達到降低整體的布線時間且提升布線的精確度之技術效果。
100:引線處理裝置
110:記憶體
120:處理器
130:使用者介面
140:電路板資訊
141、142:局部電路板資訊
A1~A4:區域
C1:第一內排資訊
D1~D3:方向
L1、L2:引線
LDATA:引線資料
LTP1~LTP5:引線轉折點
OTPIN、OTPIN1:外排接腳
OTL、OTL1、OTL2:外排引線
PIN、PIN1、PIN2、PIN’、PIN”:接腳
S410~S490、S510~S560:步驟
圖1是依照本揭示一實施例說明一種引線處理裝置的方塊圖。
圖2是依照本揭示圖1實施例的電路板資訊的示意圖。
圖3A至圖3C是依照本揭示圖2實施例的局部電路板資訊的示意圖。
圖4是說明本揭示處理器計算三角形的邊界上的引線轉折點的方法流程圖。
圖5是依照本揭示一實施例說明一種引線布局方法的流程圖。
圖1是依照本揭示一實施例說明一種引線處理裝置的方塊圖。請參照圖1，引線處理裝置100包括記憶體110、處理器120以及使用者介面130。其中，處理器120耦接於記憶體110以及使用者介面130之間。本實施例的引線處理裝置100可以例如是桌上型電腦、筆記型電腦以及/或平板電腦，並不限於此。
記憶體110可以例如是可變電阻式記憶體(Resistive Random-Access Memory，RRAM)、鐵電隨機存取記憶體(Ferroelectric RAM，FeRAM)、磁阻隨機存取記憶體(MagnetoresistiveRAM，MRAM)、相變式隨機存取記憶體(Phase changeRAM，PRAM)、導通微通道記憶體(Conductive bridge RAM，CBRAM)，但不限於此。
另外，處理器120可以例如是中央處理單元(Central Processing Unit，CPU)，或是其他可程式化之一般用途或特殊用途的微處理器(Microprocessor)、數位信號處理器(Digital Signal Processor，DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuit，ASIC)或其他類似元件或上述元件的組合，但不限於此。
在本實施例中，為了讓操作人員可以藉由引線處理裝置100來對以球柵陣列(Ball Grid Array)封裝的晶片以及電路板之間的布局進行規劃，因此，本實施例的記憶體110可預先儲存與所述電路板相關聯的電路板資訊140。其中，電路板資訊140可包
括有關於所述電路板的多個接腳資訊以及多個引線規則資訊。
舉例來說，這些接腳資訊可包括所述電路板上的多個元件與多個接腳的分佈狀態。並且，這些接腳資訊也可包括多個接腳類型資訊。其中，這些接腳類型資訊可分別用以表示所述電路板的多個接腳的功能以及/或類型。其中，這些接腳類型資訊的第一接腳類型可表示為用以接收電源信號的電源接腳(Power Pin)，並且這些接腳類型資訊的第二接腳類型可表示為用以接收接地信號的接地接腳(Ground Pin)。此外，這些接腳類型資訊的第三接腳類型可表示為用以接收一般信號的信號接腳(Signal Pin)，並且這些接腳類型資訊的第四接腳類型可表示為未接收任何信號的虛擬接腳(Dummy Pin)。
另一方面，電路板資訊140中的這些引線規則資訊可用以表示每個接腳的引線所規定的線寬以及線距。
在本實施例中，處理器120可自記憶體110中讀取預先儲存於記憶體110中的電路板資訊140，並可將電路板資訊140提供至使用者介面130，以透過使用者介面130來整合並顯示。藉此，操作人員可以透過操作引線處理裝置100的使用者介面130，並藉由使用者介面130中的電路板資訊140來完成所述晶片以及所述電路板之間的布局規劃。
圖2是依照本揭示圖1實施例的電路板資訊的示意圖。請參照圖2，本實施例的電路板資訊140可包括所述電路板中的多個元件與多個接腳的分佈狀態。
需注意到的是，為了圖式內容的清晰度，在圖2所示的內容中，圍繞於所述電路板的最外排的多個接腳可以以符號OTPIN來表示為所述電路板的多個外排接腳，而設置於這些外排接腳OTPIN以內的接腳可以以符號PIN來表示為所述電路板其餘的多個接腳。另外，圖2可以以符號OTL來表示為所述電路板的這些外排接腳OTPIN所產生的多個外排引線。
關於引線處理裝置100的操作細節以及流程，請同時參照圖1以及圖2。在本實施例中，處理器120可先根據電路板資訊140的內容，使所述電路板中的所有接腳(亦即，多個外排接腳OTPIN以及多個接腳PIN)區分為多個區域。舉例來說，處理器120可根據所述電路板的邊緣數目(例如為4)，而將所述電路板中的所有接腳區分為上半部區域A1、下半部區域A2、左半部區域A3以及右半部區域A4。
需注意到的是，以下的說明內容將以電路板資訊140的上半部區域A1來作為範例進行說明，而其餘的電路板資訊140的下半部區域A2、左半部區域A3以及右半部區域A4的內容可依此類推。
在處理器120將這些接腳PIN以及OTPIN區分成多個區域A1~A4之後，處理器120可於各個區域A1~A4中(以上半部區域A1為例)，依據接腳資訊選擇位於所述電路板的外緣且以第一方向D1(亦即，向右方向)排列的多個外排接腳OTPIN，並使這些外排接腳OTPIN沿著第二方向D2(亦即，向上方向)產生多
個外排引線OTL至所述電路板的元件邊界。其中，第一方向D1以及第二方向D2彼此互為垂直。
特別一提的是，為了方便說明，下述的圖3A的相關內容將以圖2所示的局部電路板資訊141接續作為範例說明，而電路板資訊140其餘的部分或區域可參照圖3A所示的局部電路板資訊141的相關說明來類推，故不再贅述。
圖3A至圖3C是依照本揭示圖2實施例的局部電路板資訊的示意圖。請同時參照圖1至圖3A，在本實施例中，處理器120可以透過演算法來在局部電路板資訊141(或電路板資訊140)上建立出以這些接腳作為頂點的多個三角形，並且可以選擇分別與這些外排接腳OTPIN位於同一個三角形的多個接腳PIN。其中，本實施例的所述演算法可例如是德勞內三角剖分(Delaunay Triangulation)演算法，但本揭示並未特別限制。
舉例來說，如圖3A所示，處理器120可透過演算法來以兩個接腳PIN1與PIN2以及外排接腳OTPIN1作為三個頂點以形成一個三角形，且其餘接腳(或外排接腳)亦可與相鄰的接腳形成對應的三角形。
在局部電路板資訊141上建立出多個三角形之後，處理器120可根據演算法在第一內排資訊C1中取得與這些外排接腳(例如，外排接腳OTPIN1)形成三角形的多個接腳(例如，接腳PIN1與PIN2)。
接著，處理器120可在第一內排資訊C1中根據預設的引
線順序，沿著第三方向D3排列的多個接腳中，依序的選擇出一個接腳來作為選中接腳，其中，圖3A所示的標號1~標號14可表示為所選擇的接腳的優先順序。
也就是說，處理器120可根據預設的優先順序，來對第一內排資訊C1中的多個接腳進行引線動作。其中，第一方向D1以及第三方向D3彼此互為相反方向，且第二方向D2以及第三方向D3彼此互為垂直。
對此，為了方便說明，下述的圖3B以及圖3C的相關內容將以圖3A所示的局部電路板資訊142接續作為範例說明，而電路板資訊140或局部電路板資訊141其餘的部分或區域可參照圖3B以及圖3C所示的局部電路板資訊142的相關說明來類推，故不再贅述。
請同時參照圖1至圖3B，在本實施例中，處理器120可接著根據電路板資訊140中的所有接腳的位置來計算出彼此相鄰的接腳之間的一接腳平均距離。並且，在處理器120選擇出所述選中接腳且計算出所有接腳之間的所述接腳平均距離的相關資訊之後，處理器120可根據所述選中接腳的位置以及所述接腳平均距離來獲得引線限制區LRA。
舉例來說，如圖3B所示，當處理器120根據引線順序而從第一內排資訊C1中選擇出接腳PIN’以作為第一個選中接腳(亦即，標號1的接腳)時，處理器120可以以接腳PIN’為中心，並根據所述接腳平均距離以沿著接腳PIN’的第一方向D1、第二方向
D2以及第三方向D3來形成一個為矩形的引線限制區LRA。
對此，假設本實施例的所述接腳平均距離為32.39密爾(mil)，則處理器120將會使接腳PIN’至第一方向D1上的引線限制區LRA的邊界之間的距離設定為32.39mil，並使接腳PIN’至第二方向D2上的引線限制區LRA的邊界之間的距離設定為32.39mil，且使接腳PIN’至第三方向D3上的引線限制區LRA的邊界之間的距離設定為32.39mil。
接著，在處理器120建立出局部電路板資訊142的引線限制區LRA之後，處理器120會找出與引線限制區LRA有重疊的多個三角形，並根據所述引線規則資訊來獲得有關於接腳PIN’(亦即，選中接腳)的引線所規定的線寬以及線距，接著，處理器120根據獲得的線寬和線距計算出這些與引線限制區LRA有重疊的三角形的多個邊界上的一個或多個引線轉折點(例如，圖3B所示的引線轉折點LTP)。
在此階段中，處理器120可判斷接腳PIN’是否可以經由這些引線轉折點而耦接至所述電路板的外緣。其中，當處理器120判斷出接腳PIN’無法經由這些引線轉折點而耦接至所述電路板的外緣時，處理器120會進一步的根據所述接腳資訊來判斷接腳PIN’以及局部電路板資訊142的多個外排接腳的接腳類型。
舉例來說，在圖3B所示的實施例中，當處理器120判斷出接腳PIN’經由引線轉折點LTP而耦接至所述電路板的外緣時會通過或觸碰到其他不能用的三角形的邊界時，處理器120會判定
接腳PIN’無法經由這些引線轉折點而耦接至所述電路板的外緣。
在此情況下，處理器120會進一步的根據所述接腳資訊來判斷接腳PIN’以及局部電路板資訊142的多個外排接腳的接腳類型。其中，假設處理器120根據所述接腳資訊而判斷出局部電路板資訊142的外排接腳OTPIN1是屬於第一接腳類型或第二接腳類型。當處理器120判斷出接腳PIN’是屬於第一接腳類型或第二接腳類型時，處理器120可以使接腳PIN’產生引線L1，並將引線L1耦接至接腳類型與其相同的外排接腳OTPIN1上的外排引線OTL1。
在另一方面，當處理器120判斷出接腳PIN’是屬於第三接腳類型或第四接腳類型時，表示接腳PIN’的接腳類型與局部電路板資訊142的外排接腳OTPIN1的接腳類型並不相同。在此情況下，處理器120可以對應地產生一失敗提示訊息至使用者介面130。藉此，操作人員可藉由使用者介面130並根據所述失敗提示訊息來對接腳PIN’進行人工布線。
在處理器120完成第一個選中接腳(亦即，接腳PIN’)的布線動作之後，如圖3C所示，處理器120會接續對編號2的接腳PIN”進行布局規劃。具體而言，處理器120可重新以接腳PIN”(亦即，選中接腳)為中心，並根據所述接腳平均距離以沿著接腳PIN”的第一方向D1、第二方向D2以及第三方向D3來形成為矩形的引線限制區LRA。
接著，處理器120可根據所述引線規則資訊來獲得有關
於接腳PIN”的引線所規定的線寬以及線距，並且根據符合接腳PIN”的引線所規定的線寬以及線距，而計算出於各個三角形的多個邊界上的一個或多個引線轉折點(例如，圖3C所示的多個引線轉折點LTP1~LTP5)。
在另一方面，處理器120會根據所述引線規則資訊，在與引線限制區LRA以及三角形的邊界的重疊部分的多個引線轉折點LTP1~LTP5中，計算或尋找出最靠近前一個選中接腳PIN’的引線轉折點LTP1以及LTP2，以作為選中引線轉折點。
接著，由於處理器120判斷出若接腳PIN”沿著所計算出的選中引線轉折點LTP1以及LTP2進行耦接時，引線L2並不會通過或接觸到其他的三角形的邊界，表示處理器120判斷出接腳PIN”可以經由選中引線轉折點LTP1以及LTP2而耦接至所述電路板的外緣。因此，處理器120可根據選中引線轉折點LTP1以及LTP2來使接腳PIN”沿著第二方向D2產生引線L2，並使引線L2耦接至對應的外排引線。
值得一提的是，關於第一內排資訊C1中其餘的接腳的布線規劃可參照圖3B以及圖3C的接腳PIN’以及PIN”的相關說明來類推，故不再贅述。
藉此，在完成各個區域A1~A4的所有接腳的布線規劃之後，處理器120可根據所有接腳之間的耦接關係來產生引線資料LDATA，並透過引線資料LDATA來產生所述電路板上的引線。如此一來，本實施例的引線處理裝置100可以有效地降低電路板
整體的布線時間且提升布線的精確度。
在另一方面，關於處理器120根據所述引線規則資訊以計算出對應的引線轉折點的實施細節，請同時參照圖1至圖4，圖4是說明本揭示處理器計算三角形的邊界上的引線轉折點的方法流程圖。
在處理器120開始計算這些引線轉折點之後，於步驟S410，處理器120會先根據所述引線規則資訊而獲得選中接腳所產生的引線的線寬、線距以及選中接腳與引線的最小距離。
舉例而言，以圖3C的實施例為範例說明，處理器120可根據所述引線規則資訊來獲得選中接腳PIN”所產生的引線L2的線寬為3.5mil、線距為3.5mil以及選中接腳PIN”與引線L2的最小距離為4mil。
接著，於步驟S420中，處理器120可依序處理與引線限制區LRA重疊的三角形的邊界。並於步驟S430中，處理器120可計算出扣除選中接腳PIN”之後，相鄰的接腳之間所形成的三角形的邊界的長度。
接著，於步驟S440中，處理器120可選取選中接腳與引線的最小距離以及線距兩個值中的最大值。舉例來說，假設處理器120可根據所述引線規則資訊來獲得選中接腳的線距為3.5mil，且選中接腳與引線的最小距離為4mil時，處理器120可選取為最大值4mil的值。
接著，於步驟S450中，處理器120可以使所述最大值(亦
即，4mil)加上一半的線寬(亦即，1.75mil)以計算出第一個引線轉折點與選中接腳的距離。並且，於步驟S460中，處理器120可以接腳的右邊作為起點來設置第一個引線轉折點。
接著，於步驟S470中，處理器120可計算出上一個引線轉折點與下一個引線轉折點的間距(亦即，線寬3.5mil+線距3.5mil=7mil)。並且，於步驟S480中，處理器120可判斷是否還能夠設置下一個引線轉折點。其中，當處理器120於步驟S480中的判斷結果為是時，則接續執行步驟S490的操作。反之，當處理器120於步驟S480中的判斷結果為否時，則接續執行步驟S420的操作。於步驟S490中，處理器120可設置下一個引線轉折點於上一個引線轉折點的左側一定間距。
其中，上述的步驟S410至S490的操作動作可參照圖3B以及圖3C的實施例的相關說明來類推，故不再贅述。
圖5是依照本揭示一實施例說明一種引線布局方法的流程圖。請同時參照圖1以及圖5，於步驟S510中，引線處理裝置100可藉由處理器120讀取儲存在記憶體110中的電路板的複數個接腳資訊以及複數個引線規則資訊。於步驟S520中，引線處理裝置100可藉由處理器120依據複數個接腳資訊選擇電路板上的複數個接腳中位於電路板之一外緣的複數個外排接腳。
於步驟S530中，引線處理裝置100可藉由處理器120自複數個外排接腳沿著垂直於外緣的一方向產生複數個外排引線。於步驟S540中，引線處理裝置100可藉由處理器120透過演算法
建立出以複數個接腳作為頂點的複數個三角形，並選擇分別與複數個外排接腳位於同一個三角形的複數個第一接腳。
於步驟S550中，引線處理裝置100可藉由處理器120依據引線限制區、複數個三角形及複數個引線規則資訊將複數個外排引線耦接至複數個第一接腳。於步驟S560中，引線處理裝置100可藉由處理器120根據複數個第一接腳耦接至複數個外排引線之間的耦接關係以產生引線資料。
關於各步驟的實施細節在前述的實施例及實施方式都有詳盡的說明，在此恕不多贅述。
綜上所述，本揭示實施例所述的引線處理裝置以及引線布局方法，可以透過德勞內三角剖分演算法來在電路板資訊上的多個接腳中建立出多個三角形，以使處理器能夠根據這些三角形以及引線規則資訊以選擇性地將這些接腳中的多個第一接腳耦接至多個外排引線。如此一來，處理器能夠根據這些第一接腳以及外排引線之間的耦接關係而獲得引線資料，藉以根據所述引線資料以產生電路板上的引線，以達到降低整體的布線時間且提升布線的精確度之技術效果。
100:引線處理裝置
110:記憶體
120:處理器
130:使用者介面
140:電路板資訊
LDATA:引線資料
Claims (14)
- 一種引線布局方法，適用於一電路板，該引線布局方法包括： 藉由一處理器讀取儲存在一記憶體中的該電路板的複數個接腳資訊以及複數個引線規則資訊； 藉由該處理器依據該些接腳資訊選擇該電路板上的複數個接腳中位於該電路板之一外緣的複數個外排接腳； 藉由該處理器自該些外排接腳沿著垂直於該外緣的一方向產生複數個外排引線； 藉由該處理器透過一演算法建立出以該些接腳作為頂點的複數個三角形，並選擇分別與該些外排接腳位於同一個三角形的複數個第一接腳； 藉由該處理器依據複數個引線限制區、該些三角形及該些引線規則資訊將該些外排引線自該些外排接腳耦接至該些第一接腳；以及 藉由該處理器根據該些第一接腳耦接至該些外排引線之間的耦接關係以產生一引線資料。
- 如請求項1所述的引線布局方法，其中該引線布局方法更包括： 藉由該處理器根據該些接腳資訊計算出相鄰的該些接腳之間的一接腳平均距離；以及 藉由該處理器根據該接腳平均距離取得該些接腳所分別對應的該些引線限制區。
- 如請求項2所述的引線布局方法，其中該引線布局方法更包括： 藉由該處理器以每一該接腳為中心，並向該方向及垂直該方向的兩個相反方向延伸該接腳平均距離以形成為矩形的該引線限制區。
- 如請求項1所述的引線布局方法，其中該引線布局方法更包括： 藉由該處理器根據該些引線規則資訊於該引線限制區內的該些三角形的邊界上計算複數個引線轉折點；以及 藉由該處理器將該些外排引線經由該些引線轉折點耦接至該些第一接腳。
- 如請求項4所述的引線布局方法，其中該引線布局方法更包括： 藉由該處理器判斷該些第一接腳其中一者是否可以經由該些引線轉折點耦接至該外緣； 在該處理器判斷該些第一接腳其中該者無法經由該些引線轉折點耦接至該外緣時，將該些第一接腳其中該者耦接至具有相同接腳類型的該些外排接腳的其中之一。
- 如請求項1所述的引線布局方法，其中該引線布局方法更包括： 藉由該處理器依據該電路板的一外緣數目，將該些接腳區分為複數個區域。
- 如請求項1所述的引線布局方法，其中該演算法為德勞內三角剖分（Delaunay Triangulation）演算法。
- 一種引線處理裝置，適用於一電路板，該引線處理裝置包括： 一記憶體，用以儲存該電路板的複數個接腳資訊以及複數個引線規則資訊；以及 一處理器，耦接至該記憶體，並用以： 讀取該些接腳資訊以及該些引線規則資訊； 依據該些接腳資訊選擇該電路板上的複數個接腳中位於該電路板之一外緣的複數個外排接腳； 自該些外排接腳沿著垂直於該外緣的一方向產生複數個外排引線； 透過一演算法建立出以該些接腳作為頂點的複數個三角形，並選擇分別與該些外排接腳位於同一個三角形的複數個第一接腳； 依據複數個引線限制區、該些三角形及該些引線規則資訊將該些外排引線自該些外排接腳耦接至該些第一接腳；以及 根據該些第一接腳耦接至該些外排引線之間的耦接關係以產生一引線資料。
- 如請求項8所述的引線處理裝置，其中該處理器更用以： 根據該些接腳資訊計算出相鄰的該些接腳之間的一接腳平均距離；以及 根據該接腳平均距離取得該些接腳所分別對應的該些引線限制區。
- 如請求項9所述的引線處理裝置，其中該處理器更用以： 以每一該接腳為中心，並向該方向及垂直該方向的兩個相反方向延伸該接腳平均距離以形成為矩形的該引線限制區。
- 如請求項8所述的引線處理裝置，其中該處理器更用以： 根據該些引線規則資訊於該引線限制區內的該些三角形的邊界上計算複數個引線轉折點；以及 將該些外排引線經由該些引線轉折點耦接至該些第一接腳。
- 如請求項11所述的引線處理裝置，其中該處理器更用以： 判斷該些第一接腳其中一者是否可以經由該些引線轉折點耦接至該外緣；以及 當判斷該些第一接腳其中該者無法經由該些引線轉折點耦接至該外緣時，將該些第一接腳其中該者耦接至具有相同接腳類型的該些外排接腳的其中之一，並自該些外排接腳沿著垂直於該外緣的該方向產生該些外排引線。
- 如請求項8所述的引線處理裝置，其中該處理器更用以： 依據該電路板的一外緣數目，將該些接腳區分為複數個區域。
- 如請求項8所述的引線處理裝置，其中該演算法為德勞內三角剖分（Delaunay Triangulation）演算法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112102583A TWI831584B (zh) | 2023-01-19 | 2023-01-19 | 引線處理裝置以及引線布局方法 |
| US18/465,451 US20240249064A1 (en) | 2023-01-19 | 2023-09-12 | Routing layout design device and routing layout design method |
| CN202311242947.9A CN118364775A (zh) | 2023-01-19 | 2023-09-25 | 引线处理装置以及引线布局方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112102583A TWI831584B (zh) | 2023-01-19 | 2023-01-19 | 引線處理裝置以及引線布局方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI831584B true TWI831584B (zh) | 2024-02-01 |
| TW202431445A TW202431445A (zh) | 2024-08-01 |
Family
ID=90824749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112102583A TWI831584B (zh) | 2023-01-19 | 2023-01-19 | 引線處理裝置以及引線布局方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240249064A1 (zh) |
| CN (1) | CN118364775A (zh) |
| TW (1) | TWI831584B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310793B1 (en) * | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US8006216B1 (en) * | 2008-06-06 | 2011-08-23 | Magma Design Automation, Inc. | Dynamic push for topological routing of semiconductor packages |
| US20140332979A1 (en) * | 2013-05-03 | 2014-11-13 | Blackcomb Design Automation Inc. | Architecture of Spare Wiring Structures for Improved Engineering Change Orders |
| TW202026917A (zh) * | 2019-01-03 | 2020-07-16 | 和碩聯合科技股份有限公司 | 阻抗檢查的方法 |
| WO2021030468A1 (en) * | 2019-08-12 | 2021-02-18 | Synopsys, Inc. | Methods and systems to perform automated routing |
-
2023
- 2023-01-19 TW TW112102583A patent/TWI831584B/zh active
- 2023-09-12 US US18/465,451 patent/US20240249064A1/en active Pending
- 2023-09-25 CN CN202311242947.9A patent/CN118364775A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310793B1 (en) * | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US8006216B1 (en) * | 2008-06-06 | 2011-08-23 | Magma Design Automation, Inc. | Dynamic push for topological routing of semiconductor packages |
| US20140332979A1 (en) * | 2013-05-03 | 2014-11-13 | Blackcomb Design Automation Inc. | Architecture of Spare Wiring Structures for Improved Engineering Change Orders |
| TW202026917A (zh) * | 2019-01-03 | 2020-07-16 | 和碩聯合科技股份有限公司 | 阻抗檢查的方法 |
| WO2021030468A1 (en) * | 2019-08-12 | 2021-02-18 | Synopsys, Inc. | Methods and systems to perform automated routing |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118364775A (zh) | 2024-07-19 |
| US20240249064A1 (en) | 2024-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7469397B2 (en) | Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation | |
| CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| US7496878B2 (en) | Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package | |
| TW200807268A (en) | Method and apparatus for approximating diagonal lines in placement | |
| US8225268B2 (en) | Wiring design method for wiring board | |
| JP2006259943A (ja) | 集積回路のレイアウト設計システム及びその方法並びにプログラム | |
| JP2009260158A (ja) | 半導体集積回路装置における配線方法及び半導体集積回路装置 | |
| TWI831584B (zh) | 引線處理裝置以及引線布局方法 | |
| US20080150149A1 (en) | Redundant micro-loop structure for use in an intergrated circuit physical design process and method of forming the same | |
| CN100429664C (zh) | 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备 | |
| CN112257377A (zh) | 器件布局方法、装置、电子设备和计算机可读存储介质 | |
| TW202431445A (zh) | 引線處理裝置以及引線布局方法 | |
| JP2014186734A (ja) | 集積回路のレイアウト内のネットのルーティング方法及びシステム | |
| KR102451155B1 (ko) | 반도체 장치의 설계 방법 및 시스템 | |
| JP2010016164A (ja) | 半導体集積回路の設計方法、製造方法、回路設計プログラム、及び半導体集積回路 | |
| KR20150047860A (ko) | 반도체 장치 제조 방법 | |
| JPWO2013146276A1 (ja) | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 | |
| TWI849805B (zh) | 非均質材料性質的設定方法及電子裝置 | |
| US7168053B1 (en) | Method and system for implementing an analytical wirelength formulation | |
| JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
| JP4479619B2 (ja) | 回路図作成支援装置および回路レイアウト検証装置 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| JP6596623B2 (ja) | 製造装置及びプログラム | |
| JP2753090B2 (ja) | 最短距離及び最短経路の算定装置 |