TWI731775B - 快閃記憶體的記憶體控制器及其控制方法 - Google Patents

快閃記憶體的記憶體控制器及其控制方法 Download PDF

Info

Publication number
TWI731775B
TWI731775B TW109128719A TW109128719A TWI731775B TW I731775 B TWI731775 B TW I731775B TW 109128719 A TW109128719 A TW 109128719A TW 109128719 A TW109128719 A TW 109128719A TW I731775 B TWI731775 B TW I731775B
Authority
TW
Taiwan
Prior art keywords
memory
error correction
rows
damaged
spare
Prior art date
Application number
TW109128719A
Other languages
English (en)
Other versions
TW202209338A (zh
Inventor
謝宗儒
王全人
魏志嘉
丁啓恒
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW109128719A priority Critical patent/TWI731775B/zh
Priority to CN202011096168.9A priority patent/CN114089909A/zh
Application granted granted Critical
Publication of TWI731775B publication Critical patent/TWI731775B/zh
Publication of TW202209338A publication Critical patent/TW202209338A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種記憶體控制器及其控制方法被提出。快閃記憶體的控制方法包括：檢查快閃記憶體中多個記憶分節分別對應的多個損壞記憶行數量；依據每一損壞記憶行數量以選擇N個備用行來取代對應的每一記憶分節中的N個損壞記憶行，其中N為不小於0的整數；以及，依據每一損壞記憶行數量以調整對應每一記憶分節的錯誤糾正動作的層級。

Description

快閃記憶體的記憶體控制器及其控制方法
本發明是有關於一種快閃記憶體的記憶體控制器及其控制方法，且特別是有關於一種可提升錯誤糾正能力的快閃記憶體的記憶體控制器及其控制方法。
在反及式快閃記憶體中，一個記憶頁可以區分為多個記憶分節，一個記憶分節可以區分為多個記憶行，一個記憶行內有八個儲存位元。對應多個記憶分節，快閃記憶體另提供儲存多個備用行來儲存錯誤糾正碼。
在習知技術領域中，備用行的數量是固定的，且對應執行的錯誤糾正動作的層級也是固定的。在實際的應用上，記憶分節中發生的錯誤位元數可能有一定的數量是來自於損壞記憶行。而一個損壞記憶行所造成的每一個儲存位元錯誤，皆需要14個位元的錯誤糾正碼來進行錯誤糾正動作。在這樣的條件下，在當記憶分節中發生的錯誤位元數過高時，則可能使錯誤糾正碼不足以進行錯誤糾正的動作，並降低快閃記憶體的資料可靠度。
本發明提供一種快閃記憶體的記憶體控制器及其控制方法，可提升錯誤糾正的能力。
本發明的快閃記憶體的控制方法包括：檢查快閃記憶體中多個記憶分節分別對應的多個損壞記憶行數量；依據每一損壞記憶行數量以選擇N個備用行來取代對應的每一記憶分節中的N個損壞記憶行，其中N為不小於0的整數；以及，依據每一損壞記憶行數量以調整對應每一記憶分節的錯誤糾正動作的層級。
本發明的記憶體控制器包括核心電路以及錯誤糾正裝置。核心電路在快閃記憶體中多個記憶分節分別對應的多個損壞記憶行數量中，依據每一損壞記憶行數量以選擇N個備用行來取代對應的每一記憶分節中的N個損壞記憶行，其中N為不小於0的整數。錯誤糾正裝置耦接快閃記憶體，用以依據每一損壞記憶行數量以調整對應每一記憶分節的錯誤糾正動作的層級。
基於上述，本發明透過利用備用行來取代記憶分節中的損壞記憶行來降低錯誤糾正動作所需糾正的位元數，再透過動態調整錯誤糾正動作的層級，以增加錯誤糾正動作的處理速度。如此一來，記憶體控制器的錯誤糾正能力可以有效的被提升。
圖1是依據本發明的實施例的一種快閃記憶體的控制方法的流程圖。本發明實施例中的快閃記憶體可以是反及式（NAND）快閃記憶體。在步驟S110中，檢查快閃記憶體中多個記憶分節（section）分別對應的多個損壞記憶行數量。上述針對快閃記憶體的檢查動作，可以透過針對快閃記憶體的每一記憶分節的多個記憶行執行寫入動作以及寫入驗證動作。並依據對應每一記憶行的寫入驗證動作，來獲知所執行的寫入動作是否可以正確完成。當執行寫入驗證的記憶行的寫入動作被判斷為無法正確完成時，則可以設定此記憶行為損壞記憶行。
在步驟S110中，可針對每一記憶分節中的損壞記憶行的數量進行統計。對應多個記憶分節，則可獲得分別對應的多個損壞記憶行的數量。
在本實施例中，在快閃記憶體中，對應多個記憶分節，並分別具有多個備用區。其中每一備用區中具有備用行。在步驟S120中，針對每一個記憶分節，依據對應的損壞記憶行數量來選擇備用區中的N個備用行來取代記憶分節中的N個損壞記憶行。其中N可以為不小於0的整數。
在此可參照圖2A以及圖2B，圖2A以及圖2B是依據本發明實施例的損壞記憶行的取代動作的示意圖。在圖2A中，記憶分節SEC1對應備用區SPC1。記憶分節SEC1中具有記憶行MC1~MCA，備用區SPC1中則具有M個備用行SC1~SCM。其中，透過步驟S110的檢查動作，可以獲知記憶分節SEC1的記憶行MC2以及MC4中分別具有資料錯誤的位元EB1以及EB2，記憶分節SEC1的記憶行MC3以及MCA中則分別具有無法被正常寫入的位元BB1、BB2以及BB3。在此，資料錯誤的位元EB1以及EB2是可透過重新寫入來進行資料的更正。無法被正常寫入的位元BB1、BB2以及BB3則可能發生物理性的錯誤，並無法被修復。因此，具有無法被正常寫入的位元BB1、BB2以及BB3的記憶行MC3以及MCA，可被註記為損壞記憶行。且在圖2A的範例中，記憶分節SEC1的損壞記憶行的數量為2。
在圖2B中，備用區SPC1中的兩個備用行SC1以及SC2，依據記憶分節SEC1的損壞記憶行的數量（=2），被設定為被選中區SSC。被選中區SSC中的備用行SC1以及SC2並用以取代判定為損壞的記憶行MC3以及MCA，並產生具有新的範圍的記憶分節SEC1’。以每一記憶行、每一備用行均記錄一個位元組的資料為範例，備用行SC1以及SC2用以記錄記憶分節SEC1’中所儲存的資料的最後兩個位元組。
在另一方面，未被選中區DSSC中的M-2個備用行SC3~SCM則用以儲存錯誤糾正碼（error correction code, ECC）。
舉例來說明，以備用行SC1~SCM最大可提供個位元組為範例，備用行SC1~SCM至多可提供以糾正160個位元組*8/14 = 91個錯誤位元。若記憶分節SEC1中出現100個錯誤位元時，則無法有效糾正所有的錯誤位元。而在本實施例中，以100個錯誤位元中，有20個位元屬於損壞記憶行為範例，備用行SC1~SCM的其中20個可被用以取代記憶分節SEC1中的損壞記憶行。如此一來，需糾正的錯誤位元降低為80個，且未被選中區DSSC中的備用行則可提供140的位元組的錯誤糾正碼。在這樣的條件下，未被選中區DSSC中的奇備用行所提供的錯誤糾正碼至多可提供140個位元組* 8/ 14 = 80的錯誤位元的糾正動作。也就是說，資料的錯誤糾正動作可有效的被完成。
請重新參照圖1，在步驟S130中，依據每一個損壞行數量，來調整對應的每一個記憶分節錯誤糾正動作的層級（level）。
在本發明實施例中，在當記憶分節中的損壞記憶行的數量越多時，用以取代損壞記憶行的備用行的數量就會越多。相對的，未被選中的備用行可提供的錯誤糾正碼的數量就會相對的被降低。也因此，對應每一個記憶分節的錯誤糾正動作的層級，需依據每一個記憶分節的損壞記憶行的數量來進行調整。本發明實施例可針對損壞記憶行與錯誤糾正動作層級資訊預先設定一個關係。接著，基於記憶分節的損壞記憶行的數量，透過設置查找表，來記錄多個記憶分節與錯誤糾正動作層級資訊的對應關係。
也因此，在步驟S130中，可依據目前存取的記憶分節，來對查找表執行查找動作，便可獲得對應目前存取的記憶分節的錯誤糾正動作層級資訊。錯誤糾正動作層級資訊用以設定針對目前存取的記憶分節的錯誤糾正動作的層級（亦即錯誤糾正位元數）。
以下請參照圖3，圖3為依據本發明一實施例的記憶體控制器的示意圖。記憶體控制器300耦接至快閃記憶體301。記憶體控制器300包括核心電路310以及錯誤糾正裝置320。核心電路310以及錯誤糾正裝置320耦接至快閃記憶體301。
在本實施例中，核心電路310記憶體控制器300在對快閃記憶體301執行存取動作時，核心電路310可針對被存取的記憶分節，以依據記憶分節損壞記憶行數量中，來選擇備用行以取代被存取的記憶分節中的一個或多個損壞記憶行。錯誤糾正裝置320則用以依據被存取的記憶分節的損壞記憶行數量來調整對應記憶分節的錯誤糾正動作的層級，並針對所存取的資料來執行錯誤糾正的編碼或解碼動作。
在此請注意，關於快閃記憶體301的多個記憶分節的損壞記憶行數量的判斷動作，可由另一電子裝置（例如快閃記憶體的測試機台）來執行，或者也可以由核心電路310來執行。核心電路310或外部電子裝置所測得的損壞記憶行數量的相關資訊可被傳入至錯誤糾正裝置320中，並據以建立記錄記憶分節以及錯誤糾正動作層級資訊間的關係的查找表。
關於硬體架構的部分，核心電路310可以為具運算能力的處理器電路。或者，核心電路310可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計的硬體電路。
關於錯誤糾正裝置的實施細節，請參照圖4，圖4是依照本發明實施例的記憶體控制器的錯誤糾正裝置的實施方式的示意圖。錯誤糾正裝置410耦接至快閃記憶體401。錯誤糾正裝置410包括計數器411、查找表412、錯誤糾正編解碼器413以及記憶體414。在本實施例中，快閃記憶體401中的多個記憶分節可被設定為多個編碼。計數器411則用以產生對應被存取的記憶分節的編碼的計數值CNT。在本實施例中，多個記憶分節可依據編碼的順序，依序被存取。計數器411則可依序產生對應至被存取的記憶分節的編碼的計數值CNT。在本實施例中，計數器411可應用本領域具通常知識者所熟知的任意形式的計數電路來實施，沒有特別的限制。
查找表412中記錄記憶分節的編碼，與對應的錯誤糾正動作層級資訊ECCI的對照關係。在本實施方式中，快閃記憶體中401的每一記憶分節的損壞記憶行的數量已預先被檢測出。查找表412可依據每一記憶分節的損壞記憶行的數量，以及對應被選用的錯誤糾正動作層級來被建立。查找表412可以由任意形式的記憶體來建構，沒有特定的限制。
查找表412可依據所接收的計數值CNT以輸出錯誤糾正動作層級資訊ECCI。錯誤糾正動作層級資訊ECCI可被傳送至錯誤糾正編解碼器413。錯誤糾正編解碼器413則可依據錯誤糾正動作層級資訊ECCI來設定錯誤糾正動作的層級來執行編碼或解碼動作，並針對快閃記憶體401的存取資料，進行錯誤糾正動作。
此外，發明實施例中的錯誤糾正裝置410中被設置記憶體414。記憶體414可以是隨機存取記憶體，提供錯誤糾正編解碼器413存取所需的資料。
請參照圖5，圖5是依據本發明實施例的記憶體控制器的錯誤糾正裝置的實施方式的示意圖。錯誤糾正裝置500耦接至快閃記憶體501。錯誤糾正裝置500包括對應資料寫入動作的計數器511、查找表521、編碼器531以及記憶體541，錯誤糾正裝置500另包括對應資料讀出動作的計數器512、查找表522、解碼器532以及記憶體542。其中，編碼器531與解碼器532構成錯誤糾正編解碼器530。
計數器511、查找表521、編碼器531以及記憶體541用以針對寫入至快閃記憶體501的存取記憶分節的資料執行錯誤糾正動作。計數器512、查找表522、解碼器532以及記憶體542則用以針對由快閃記憶體501的存取記憶分節讀出的資料執行錯誤糾正動作。相關的動作細節與圖4的實施方式類似，在此不多贅述。
在本實施方式中，查找表521、531可記錄相同的內容。計數器511、512則可具有相同的電路架構。記憶體541、542可以為相同型式的隨機存取記憶體。
綜上所述，本發明利用備用行來取代記憶分節中的損壞記憶行來降低錯誤糾正動作所需糾正的位元數。並且，對應損壞記憶行的數量來調整錯誤糾正動作的層級。如此一來，記憶體控制器的錯誤糾正能力可以有效的被提升。
S110~S130:步驟 SEC1、SEC1’:記憶分節 SPC1:備用區 MC1~MCA:記憶行 SC1~SCM:備用行 BB1、BB2、BB3、EB1、EB2:位元 DSSC:未被選中區 SSC:被選中區 300:記憶體控制器 301、401:快閃記憶體 310、410:核心電路 320:錯誤糾正裝置 411、511、512:計數器 412、521、522:查找表 413、530:錯誤糾正編解碼器 531:編碼器 532:解碼器 414、541、542:記憶體
圖1是依據本發明的實施例的一種快閃記憶體的控制方法的流程圖。 圖2A以及圖2B是依據本發明實施例的損壞記憶行的取代動作的示意圖。 圖3為依據本發明一實施例的記憶體控制器的示意圖。 圖4是依照本發明實施例的記憶體控制器的錯誤糾正裝置的實施方式的示意圖。 圖5是依據本發明實施例的記憶體控制器的錯誤糾正裝置的實施方式的示意圖。
S110~S130:步驟

Claims (10)

  1. 一種快閃記憶體的控制方法，包括： 檢查所述快閃記憶體中多個記憶分節分別對應的多個損壞記憶行數量； 依據每一所述損壞記憶行數量以選擇N個備用行來取代對應的每一所述記憶分節中的N個損壞記憶行，其中N為不小於0的整數；以及 依據每一所述損壞記憶行數量以調整對應每一所述記憶分節的錯誤糾正動作的層級。
  2. 如請求項1所述的控制方法，更包括： 針對所述多個記憶分節分別對應的所述多個損壞記憶行數量來設置多個錯誤糾正動作層級資訊；以及 設置一查找表以記錄所述多個記憶分節與所述多個錯誤糾正動作層級資訊的對應關係。
  3. 如請求項2所述的控制方法，其中依據每一所述損壞記憶行數量以調整對應每一所述記憶分節的錯誤糾正動作的層級的步驟包括： 依據所述查找表來獲得對應每一所述記憶分節的每一所述錯誤糾正動作層級資訊；以及 依據每一所述錯誤糾正動作層級資訊來調整對應每一所述記憶分節的錯誤糾正動作的層級。
  4. 如請求項1所述的控制方法，其中檢查所述快閃記憶體中所述多個記憶分節分別對應的所述多個損壞記憶行數量的步驟包括： 針對每一所述記憶分節中的多個記憶行執行一寫入動作以及一寫入驗證動作；以及 依據所述寫入驗證動作以計算每一所述記憶分節對應的每一所述損壞記憶行數量。
  5. 如請求項4所述的控制方法，其中每一所述記憶行記錄一位元組的資料。
  6. 如請求項1所述的控制方法，其中依據每一所述損壞記憶行數量以選擇所述N個備用行以取代對應的每一所述記憶分節中的所述N個損壞記憶行的步驟包括： 在對應每一所述記憶分節的M個備用行中，選擇所述N個備用行以分別取代所述N個損壞記憶行，其中M為大於N的正整數；以及 使未被選中的M-N個備用行儲存錯誤糾正碼。
  7. 一種記憶體控制器，耦接一快閃記憶體，包括： 一核心電路，在所述快閃記憶體中多個記憶分節分別對應的多個損壞記憶行數量中，依據每一所述損壞記憶行數量以選擇N個備用行來取代對應的每一所述記憶分節中的N個損壞記憶行，其中N為不小於0的整數；以及 一錯誤糾正裝置，耦接該快閃記憶體，用以依據每一所述損壞記憶行數量以調整對應每一所述記憶分節的錯誤糾正動作的層級。
  8. 如請求項7所述的記憶體控制器，其中所述錯誤糾正裝置包括： 一計數器，產生對應被存取的每一所述記憶分節的一計數值； 一查找表，耦接所述記憶分節計數器，依據所述計數值產生一錯誤糾正動作層級資訊；以及 一錯誤糾正編解碼器，耦接所述查找表，依據所述錯誤糾正動作層級資訊以設定一錯誤糾正動作的層級來執行編碼或解碼動作。
  9. 如請求項7所述的記憶體控制器，其中所述核心電路針對每一所述記憶分節中的多個記憶行執行一寫入動作以及一寫入驗證動作，並依據所述寫入驗證動作以計算每一所述記憶分節對應的每一所述損壞記憶行數量。
  10. 如請求項7所述的記憶體控制器，其中所述核心電路在對應每一所述記憶分節的M個備用行中，選擇所述N個備用行以分別取代所述N個損壞記憶行，其中M為大於N的正整數；以及，使未被選中的M-N個備用行儲存錯誤糾正碼。
TW109128719A 2020-08-24 2020-08-24 快閃記憶體的記憶體控制器及其控制方法 TWI731775B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109128719A TWI731775B (zh) 2020-08-24 2020-08-24 快閃記憶體的記憶體控制器及其控制方法
CN202011096168.9A CN114089909A (zh) 2020-08-24 2020-10-14 闪存的内存控制器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109128719A TWI731775B (zh) 2020-08-24 2020-08-24 快閃記憶體的記憶體控制器及其控制方法

Publications (2)

Publication Number Publication Date
TWI731775B true TWI731775B (zh) 2021-06-21
TW202209338A TW202209338A (zh) 2022-03-01

Family

ID=77517326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128719A TWI731775B (zh) 2020-08-24 2020-08-24 快閃記憶體的記憶體控制器及其控制方法

Country Status (2)

Country Link
CN (1) CN114089909A (zh)
TW (1) TWI731775B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136014B2 (en) * 2013-12-23 2015-09-15 Storart Technology Co. Ltd. Method for replacing the address of some bad bytes of the data area and the spare area to good address of bytes in non-volatile storage system
US9514843B2 (en) * 2013-11-15 2016-12-06 Silicon Motion, Inc. Methods for accessing a storage unit of a flash memory and apparatuses using the same
US10242752B2 (en) * 2016-05-05 2019-03-26 Silicon Motion, Inc. Method for screening bad column and data storage device with bad column summary table
US10403386B2 (en) * 2016-06-24 2019-09-03 Silicon Motion, Inc. Method for screening bad column in data storage medium

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008068706A1 (en) * 2006-12-07 2008-06-12 Nxp B.V. Method and device for reconfiguration of reliability data in flash eeprom storage pages
CN101556555B (zh) * 2008-04-08 2011-09-14 群联电子股份有限公司 用于闪存的区块管理方法、其控制器与储存系统
CN101853692B (zh) * 2009-04-03 2014-06-18 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
CN101944386B (zh) * 2009-07-03 2013-11-13 群联电子股份有限公司 识别闪速存储器中错误数据的控制电路及存储系统与方法
US9235468B2 (en) * 2013-04-12 2016-01-12 Qualcomm Incorporated Systems and methods to improve the reliability and lifespan of flash memory
TWI509624B (zh) * 2013-07-01 2015-11-21 Asolid Technology Co Ltd 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法
CN106653090A (zh) * 2016-12-30 2017-05-10 湖南国科微电子股份有限公司 大幅提升固态硬盘服务时间的闪存的错误管理方法
KR102409760B1 (ko) * 2017-03-17 2022-06-17 에스케이하이닉스 주식회사 메모리 시스템
CN111522684A (zh) * 2019-12-31 2020-08-11 北京航空航天大学 一种同时纠正相变存储器软硬错误的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514843B2 (en) * 2013-11-15 2016-12-06 Silicon Motion, Inc. Methods for accessing a storage unit of a flash memory and apparatuses using the same
US9136014B2 (en) * 2013-12-23 2015-09-15 Storart Technology Co. Ltd. Method for replacing the address of some bad bytes of the data area and the spare area to good address of bytes in non-volatile storage system
US10242752B2 (en) * 2016-05-05 2019-03-26 Silicon Motion, Inc. Method for screening bad column and data storage device with bad column summary table
US10403386B2 (en) * 2016-06-24 2019-09-03 Silicon Motion, Inc. Method for screening bad column in data storage medium

Also Published As

Publication number Publication date
CN114089909A (zh) 2022-02-25
TW202209338A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR101659888B1 (ko) 플래시 메모리 제어 방법, 제어기 및 전자 장치
US9659664B1 (en) Dynamically adjusting read voltage in a NAND flash memory
TWI455144B (zh) 使用於快閃記憶體的控制方法與控制器
US20100251075A1 (en) Memory controller and semiconductor memory apparatus
US9130597B2 (en) Non-volatile memory error correction
US20130318418A1 (en) Adaptive error correction for phase change memory
US7979737B2 (en) Method for accessing a Flash memory, and associated memory device and controller thereof
US9171629B1 (en) Storage device, memory controller and memory control method
US20120033492A1 (en) Data writing method and data storage device
US20080189481A1 (en) Methods and systems for storing data based on a reliability requirement
US11392454B2 (en) Memory controllers, memory systems and memory modules
KR20110028228A (ko) 다중레벨 플래시 메모리의 에러정정
CN112562766A (zh) 一种重读管理方法、固态硬盘控制器及固态硬盘
JP2018163707A (ja) 半導体記憶装置及びそのリード制御方法
TWI566096B (zh) 資料儲存系統與其相關方法
TWI731775B (zh) 快閃記憶體的記憶體控制器及其控制方法
US9786388B1 (en) Detecting and managing bad columns
WO2018003050A1 (ja) 不揮発メモリデバイスを有する装置、および、誤り訂正制御方法
TW201435892A (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
US11176988B2 (en) Control method for memory and non-transitory computer-readable media
US9570162B2 (en) Data read method for flash memory
KR102479236B1 (ko) 공유 데이터 통계치를 사용한 콘텐츠 인식 디코딩
KR20050064887A (ko) 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법
CN117497018A (zh) 非易失性存储设备中读取参考电压的调整方法和存储系统控制器
TWI795974B (zh) 資料儲存裝置及其錯誤容忍度的篩選方法