TWI730097B - 用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法 - Google Patents

用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法 Download PDF

Info

Publication number
TWI730097B
TWI730097B TW106116860A TW106116860A TWI730097B TW I730097 B TWI730097 B TW I730097B TW 106116860 A TW106116860 A TW 106116860A TW 106116860 A TW106116860 A TW 106116860A TW I730097 B TWI730097 B TW I730097B
Authority
TW
Taiwan
Prior art keywords
bonding
pad
finger
coupled
wire
Prior art date
Application number
TW106116860A
Other languages
English (en)
Other versions
TW201810582A (zh
Inventor
比萊爾 卡拉夫
郭貿
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201810582A publication Critical patent/TW201810582A/zh
Application granted granted Critical
Publication of TWI730097B publication Critical patent/TWI730097B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明揭示一種電子裝置封裝技術。在一個實例中，一種電子裝置包括：一基體，其具有一焊指；一晶粒，其耦接至該基體且具有一焊墊；一第一焊線，其耦接於該焊墊與該焊指之間；以及一第二焊線，其耦接於該焊墊與該焊指之間。該第一焊線反向焊接於該焊墊上的一墊焊球與該焊指上的一指焊球之間。該第二焊線正向焊接於該墊焊料上的一補充墊焊球與鄰近該指焊球的該焊指之間。相關聯系統及方法亦予以揭示。

Description

用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法
發明領域
本文中所描述之實施例大體上係關於電子裝置封裝以及將晶粒電耦接至基體的方法。
發明背景
半導體封裝及容納此類封裝之裝置逐漸變小。因此，封裝尺寸需求縮小，而對電子組件之電力供應需求保持相同或增大。
依據本發明之一實施例，係特地提出一種電子裝置，包括：一基體，其具有一焊指；一晶粒，其耦接至該基體且具有一焊墊；一第一焊線，其耦接於該焊墊與該焊指之間；以及一第二焊線，其耦接於該焊墊與該焊指之間。
100、200、300、400、500:電子裝置
102:程序
104、204、304、404、504:基體
106、206、306、506:焊指
108、208、302a、302b、302c、302d、302e、302f、402a、402b、402c、402d、402e、402f、502a、502b、502c、502d、502e、502f:晶粒
110、210:焊墊
112、212、312a、512a:第一焊線
114:導線/第二焊線
116、216:第一焊墊焊球
118、218、510c:第一焊指焊球
120、220:第二焊墊焊球
122、508a:第一位置
124、508b:第二位置
130、132、134、602、604、702、704、802、804、806、808、810、812、902、904、906、908、910:步驟
214、312b:第二焊線
215、312c:第三焊線
222、310d:第三焊墊焊球
224、310f:第二焊指焊球
308a、308b、308c、308d、308e、308f、308g:焊接位置
310a:第一焊墊球
310b:第二焊墊球
310c:第一焊指球
310e:第四焊墊焊球
312d:第四焊線
406a:主焊指
406b:次焊指
408a、408b、408c、408d、408e、408f、408g:位置
409:導通孔
411:跡線層
510a、510b、510d、510f、510h、510i:焊墊焊球
512b、512c、512d、512e、512f:焊線
600、700、800、900:用於製造電子裝置之方法
F3、F5:焊指之尺寸
發明特徵及優點將自以下結合附圖進行之詳 細描述顯而易見，該等附圖藉助於實例一同說明發明的各種實施例；且其中：圖1A展示根據實例之電子裝置封裝；圖1B展示根據實例之將晶粒與基體電耦接之程序；圖2展示根據實例之電子裝置封裝；圖3展示根據實例之電子裝置封裝；圖4展示根據實例之電子裝置封裝；圖5展示根據實例之電子裝置封裝；圖6展示根據實例之製造電子裝置封裝的方法；圖7展示根據實例之製造電子裝置封裝的方法；圖8展示根據實例之製造電子裝置封裝的方法；且圖9展示根據實例之製造電子裝置封裝的方法。
現將參考所說明之例示性實施例，且本文中將使用特定語言來描述所說明之例示性實施例。然而應理解，並不由此意欲限制範圍或限於特定發明實施例。
較佳實施例之詳細說明
在揭示及描述本發明之實施例之前，應理解，不意欲侷限於本文所揭示之特定結構、程序步驟或材料，而是亦包括一般熟悉相關技術者應認識到之其等效物。亦應理解，本文中所使用之術語僅用於描述特定實例，且並非意欲具限制性。不同圖式中之相同參考數字表示相同元件。流程圖及程序中所提供之編號出於明晰之目的而提供以說明步驟及操作，且未必指示特定次序或序列。除非另外定義， 否則本文中所用之所有技術及科學術語具有與本發明所屬領域之一般技術者通常所理解之含義相同的含義。
如本書面描述中所使用，除非上下文以其他方式明確指定，否則單數形式「一」及「該」包括支援複數個指示物。因此，例如，對「一層」之提及包括支援多個此類層。
在本發明中，「包含」、「含有」及「具有」及其類似者可具有在美國專利法中歸屬於其之含義且可意謂「包括」及其類似者，且大體上解譯為開放性術語。術語「由......組成」為封閉性術語，且僅包括結合此等術語具體列出之組件、結構、步驟或其類似者，以及根據美國專利法之事項。「基本上由......組成」具有根據美國專利法而通常歸屬於其之含義。詳言之，此類術語通常為封閉性術語，但允許包括並不顯著地影響與其結合使用的項目的基本及新穎特性或功能的額外項目、材料、組件、步驟或元件。舉例而言，即使未在此類術語之後的項目清單中明確地敍述，存在於組合物中而不影響組合物本質或特性之微量元素於「基本上由......組成」語言下存在時將係可容許的。當在此說明書中使用類似於「包含」或「包括」之開放性術語時，應理解，亦應如同明確地陳述一般直接支援「基本上由......組成」語言以及「由......組成」語言，且反之亦然。
如本文所使用，術語「焊墊焊球」係指經定位而相較於基體之焊指在實體接近性上更接近晶粒之焊墊 的焊球。在一個實施例中，焊墊焊球可直接耦接至晶粒之焊墊。
如本文所使用，術語「焊指焊球」係指經定位而相較於晶粒之焊墊在實體接近性上更接近基體之焊指的焊球。在一個實施例中，焊指焊球可直接耦接至基體之焊指。
本書面描述及申請專利範圍中之術語「第一」、「第二」、「第三」、「第四」及其類似者(若存在)用於區別類似元件且未必用於描述特定順序或時間次序。應理解，如此使用之術語在適當情況下可互換，使得本文所描述之實施例(例如)能夠以不同於本文中所說明或以其他方式描述的彼等順序進行操作。類似地，若本文中將方法描述為包含一系列步驟，則如本文所呈現的此等步驟之次序未必為可執行此等步驟之唯一次序，且有可能省略所陳述步驟中之某些步驟及/或有可能將本文未描述之某些其他步驟添加至該方法。
本書面描述及申請專利範圍中之術語「左」、「右」、「前」、「後」、「頂」、「底」、「上」、「下」及其類似者(若存在)出於描述目的而使用，且未必用於描述永久性相對位置。應理解，如此使用之術語在適當情況下可互換，使得本文所描述之實施例(例如)能夠以不同於本文中所說明或以其他方式描述的其他定向進行操作。如本文所使用，術語「耦接」定義為以電或非電方式直接或間接地連接。「直接耦接」定義為兩個目標、結構或項目 之間的實際實體接觸。本文中描述為「鄰近於」彼此之物件在適於使用該片語之上下文時可為彼此實體接觸、彼此緊密接近或彼此在同一總區或區域中。片語「在一個實施例中」或「在一個態樣中」在本文中之出現未必皆指同一實施例或態樣。
如本文所使用，術語「基本上」係指動作、特性、屬性、狀態、結構、項目或結果之完整或近似完整的範圍或程度。舉例而言，「基本上」被圍封之物件將意謂該物件被完全圍封或幾乎被完全圍封。自絕對完全性之偏離的準確可允許程度在一些情況下可視特定上下文而定。然而，一般言之，幾近完成應如此以至於具有如同獲得絕對及完全完成一般相同的整體結果。「基本上」之使用在用於負面內涵時同樣適用於指動作、特性、屬性、狀態、結構、項目或結果之完全缺乏或幾乎完全缺乏。舉例而言，「基本上無」粒子之組合物應完全缺乏粒子，或如此近似完全缺乏粒子以至於有如同其完全缺乏粒子一般的相同效應。換言之，只要不存在其可量測效應，「基本上無」某一成份或元素之組合物仍可實際上含有此類項目。
如本文中所使用，術語「約」用以藉由提供給定值可為「稍高於」或「稍低於」端點而向數值範圍端點提供靈活性。應理解，本說明書中意欲明確支援準確數值，即使當術語「約」與其結合使用時亦如此。
如本文所使用，為方便起見，多個項目、結構元件、複合元件及/或材料可呈現於共同清單中。然而， 應將此等清單解譯為如同清單之每一成員經個別地識別為單獨且唯一之成員一般。因此，在不存在相反指示的情況下，此類清單之個別成員不應僅僅基於其在共同群組中之呈現而被解譯為實際上等效於同一清單之任何其他成員。
濃度、量、尺寸及其他數值資料在本文中可以範圍格式來表達或呈現。應理解，此類範圍格式僅出於便利及簡潔目的而使用，且因此應靈活地解譯為不僅包括明確敍述為範圍之限值的數值，且亦包括該範圍內涵蓋之所有個別數值或子範圍，如同各數值及子範圍經明確敍述一般。作為說明，「約1至約5」之數值範圍應解譯為不僅包括明確敍述之約1至約5的值，而且包括在所指示範圍內之個別值及子範圍。因此，此數值範圍中包括諸如2、3及4之個別值，以及諸如自1至3、自2至4及自3至5等之子範圍，以及個別地，1、2、3、4及5。
此同一原理適用於僅敍述一個數值作為最小值或最大值之範圍。此外，不論範圍之廣度或所描述之特性如何，此類解譯皆應適用。
貫穿本說明書，提及「實例」意謂結合該實例所描述之特定特徵、結構或特性包括於至少一個實施例中。因此，貫穿本說明書出現在各處之片語「在實例中」未必皆指代同一實施例。
此外，在一或多個實施例中，可以任何合適方式組合所描述之特徵、結構或特性。在本說明書中，提供眾多特定細節，諸如佈局、距離、網路實例等之實例。 然而，熟習相關技術者應認識到，在無特定細節中之一或多者的情況下或用其他方法、組件、佈局、量測等，可能有許多變化。在其他情況下，熟知結構、材料或操作不予以詳細展示或描述，但應較佳地視為在本發明之範圍內。
實例實施例
下文提供技術實施例之初始概述，且接著進一步詳細描述特定技術實施例。此初始概述意欲輔助讀者更快速地理解該技術，但並不意欲識別該技術之關鍵或基本特徵，亦不意欲限制所主張標的物之範圍。
揭示電子裝置封裝，其最小化焊指尺寸，同時最大化供應至相關聯晶粒之電流。在一個實例中，一種電子裝置封裝可包括：一基體，其具有一焊指；一晶粒，其耦接至該基體或以其他方式與該基體相關聯且具有一焊墊；一第一焊線，其耦接於該焊墊與該焊指之間；以及一第二焊線，其耦接於該焊墊與該焊指之間。在一些實例中，該等焊線中之至少一者用焊墊焊球耦接至該焊墊。在一些實例中，該等焊線中之兩者皆用焊墊焊球耦接至該焊墊。在一些實例中，該等焊線中之至少一者用焊指焊球耦接至焊指。在一些實例中，該等焊線中之兩者皆藉由焊指焊球耦接至焊指。在一些實例中，該等焊線中之至少一者直接耦接至焊指。在一些實例中，第一焊線用第一焊墊焊球耦接至焊墊，且第二焊線用第二焊墊焊球耦接至焊墊。在一些實例中，第二焊墊焊球耦接至第一焊墊焊球。在一些實例中，第二焊墊焊球不直接接觸該焊墊。在一些實例中， 第二晶粒可耦接至基體或以其他方式與該基體相關聯，且具有焊墊以及耦接於第二晶粒焊墊與焊指之間的第一焊線。在一些實例中，第二焊線可耦接於該第二晶粒焊墊與該焊指之間。在一些實例中，該等焊線中之至少一者用焊墊焊球耦接至該第二晶粒焊墊。在一些實例中，該等焊線中之兩者皆用焊墊焊球耦接至該第二晶粒焊墊。
在一個實例中，一種電子裝置包含：一基體，其具有一焊指；一第一晶粒，其耦接至該基體且具有一第一晶粒焊墊；一第二晶粒，其耦接至該基體且具有一第二晶粒焊墊；一第一焊線，其耦接於該第一晶粒焊墊與該焊指之間；以及一第二焊線，其在基本上與該第一焊線相同的位置處耦接於該第二晶粒焊墊與該焊指之間。
參考圖1A及圖1B，揭示根據實例之電子裝置100以及用於製造電子裝置100的程序102。裝置100可包括具有焊指106之基體104。具有焊墊110之晶粒108可布置於基體104上。第一焊線112可電耦接於焊墊110與焊指106之間。第二焊線114可電耦接於焊墊110與焊指106之間。因此，一單晶粒經由第一焊線及第二焊線自焊墊(例如，單一焊墊)電耦接至焊指(例如，單一焊指)以最大化至該晶粒的電流。
在一些實例中，主焊線112反向焊接於焊墊110上的第一焊墊焊球116與焊指106上的第一焊指焊球118之間。在一些實例中，第二焊線114正向焊接於第二焊指焊球120與焊指106之間。第二焊線114可直接焊接 至焊指106。焊指焊球118可布置於第一位置122上，且第二焊線114可終止於鄰近第一位置122之第二位置124處。第二焊墊焊球120並不與焊墊110直接接觸，如圖1A上以及在別處所說明。貫穿本發明，可提及「球」，其可為如其中所描述之任何焊球，諸如「焊墊焊球」或「焊指焊球」。
圖1B說明用於製造圖1A之電子裝置100之實例程序102。程序102可包括提供具有晶粒108之基體104，該晶粒耦接至該基體、與該基體相關聯或以其他方式布置基體上。在一些實施例中，該晶粒可直接耦接至基體104。在步驟130中，第一焊墊焊球(例如焊墊上之焊球)116可沈積於晶粒108之焊墊110上，且第一焊指焊球(例如焊指上之焊球)118可沈積於焊指106上。步驟132可包括將第一焊線112反向焊接於第一焊墊焊球116與第一焊指焊球118之間。在一個實施例中，反向焊接藉由沈積焊球116、118且接著自第一焊指焊球118鋪設導線至焊墊焊球116來產生。步驟134可包括將第二焊墊焊球120直接布置於第一焊墊焊球106上(且不與焊墊110直接接觸)。導線114接著耦接於第二焊墊焊球120與焊指之間。在一個實施例中，導線114可藉由將該導線附接至第二焊墊焊球120且接著將該導線直接耦接至焊指106而正向焊接。作為替代例，第二焊線可反向焊接於焊指與焊墊之間。在此情況下，該組態將包括第二焊指焊球(未展示)。類似程序可用於製造本發明之電子總成或裝置，諸如 參考圖3及圖4之總成或裝置。
圖2說明根據實例之電子裝置200。裝置200可包括具有焊指206之基體204。具有焊墊210之晶粒208可布置於基體204上。第一焊線212可電耦接於焊墊210與焊指206之間。第二焊線214可電耦接於焊墊210與焊指206之間。第三焊線215可電耦接於焊墊210與焊指206之間。在此實例中，多個焊墊焊球(即，第一焊墊焊球210、第二焊墊焊球216及第三焊墊焊球222)堆疊於晶粒208之焊墊210上。同樣地，多個焊指焊球(即，第一焊指焊球218及第二焊指焊球224)堆疊於焊指206上。因此，第一焊線212耦接(且反向焊接)於第一焊墊焊球216與第一焊指焊球218之間，且第二焊線214耦接(且反向焊接)於第二焊墊焊球220與第二焊指焊球224之間，且第三焊線215耦接(且正向焊接)於第三焊墊焊球222與焊指206之間且直接耦接至該焊指。特別地，第一焊指焊球218與第二焊指焊球224不必呈堆疊組態，而是皆可直接耦接至該焊指。然而，該堆疊配置可減小將焊線212及214有效地耦接至焊指206所需之空間的量，且因此可允許焊指206尺寸相當大地減小，從而為基體204上之其他裝置或結構留出空間。
圖3說明根據實例之電子裝置300。多個晶粒302a至302f堆疊於基體304上。焊指306布置於基體304上且包括多個焊接位置308a至308g。各晶粒302可具有如參考圖1A及圖1B之裝置以及程序所描述的類似 結構。舉例而言，第一晶粒302a可包括第一焊墊球310a及布置於第一焊墊球310a上之第二焊墊球310b，該第一焊墊球可布置於焊墊上(圖1A)。第一焊指球310c可布置於焊指306之第一位置308a上。第一焊線312a可電耦接於第一焊墊球310a與位置308a處的第一焊指球310c之間。第二焊線312b可電耦接於第二焊墊球310b與焊指306的第二位置308b之間。同樣地，鄰近第一晶粒302a堆疊之第二晶粒302b可具有第三焊墊焊球310d及堆疊之第四焊墊焊球310e，且位置308b可具有第二焊指焊球310f。第三焊線312c可電耦接於第二焊墊焊球310d與第二焊指焊球310f之間。同樣地，第四焊線312d可電耦接於第三焊指焊球310e與第三位置308c之間。實際上，兩個焊線(一個焊線來自一個晶粒，且一個焊線來自鄰近晶粒)可共用焊指上之同一位置。製造裝置300之程序可針對多個晶粒繼續此型樣，使得各晶粒相較於用於電供應之單一導線有效地加倍經由兩個導線供應至其焊墊之電流，同時相對於供應至基體上之晶粒的電量而減小焊指之尺寸F3。換言之，一般將需要有焊指306之尺寸之至少雙倍的焊指來供應由圖3之裝置提供至晶粒的電量。
作為在特定焊指位置處之特定焊接程序的實例，第二焊線312b可最初直接焊接(且正向焊接)至焊指306，且接著第二焊指焊球310f可布置於位置308b處之焊線312b的末端上，藉此第三焊線312c反向焊接於第三焊墊焊球310d與第二焊指焊球310f之間。
圖4說明根據實例之電子裝置400。多個晶粒402a至402f堆疊於基體404上。主焊指406a鄰近次焊指406b布置於基體404上。主焊指406a藉由一對導通孔409電耦接至次焊指406b，該對導通孔藉由跡線層411耦接在一起且耦接至各別焊指406a、406b。主焊指406a包括多個位置408a至408c，且次焊指406b包括多個位置408d至408g。各晶粒402可具有如參考圖1A及圖3之裝置所描述的類似結構。如所展示，晶粒402a至402c可耦接至主焊指406a，且晶粒402c至402f可耦接至次焊指406b，類似於參考圖3之裝置的球與焊線之耦接的組態。
圖5說明根據實例之電子裝置500。大體而言，裝置500說明在不減小耦接至基體之晶粒數目的情況下最小化基體上之焊指之尺寸的程序及裝置。因為在來自鄰近晶粒之焊線之間共用焊指上之接觸位置，焊指上之電接觸點的數目可至少為晶粒堆疊之晶粒數目的一半。相反地，在圖5之實例中，晶粒之數目可為焊指上的接觸位置之數目的至少雙倍。
裝置500可包括具有焊指506之基體504。多個晶粒502a至502f可堆疊於基體504上。第一晶粒506a可具有一焊墊，其中第一焊墊焊球510a布置於該焊墊上，且第二晶粒505b可具有一焊墊，其中第二焊墊焊球510b布置於該焊墊上。焊指506可具有第一焊指焊球510c。第一焊線512a可耦接(正向焊接)於第一焊墊焊球 510a與接近第二焊指焊球510c的第一位置508a之間。第二焊線510b可耦接(反向焊接)於第二焊墊焊球510b與第一焊指焊球510c之間。因此，一對鄰近晶粒(例如，502a及502b)可耦接至焊指506上之單一接觸位置(例如，位置508a)。第一焊線512a可直接焊接至焊指506，且接著第一焊墊焊球510c可在位置508a焊接至第一焊線512c之末端上。與基體上之第一晶粒及第二晶粒相似，晶粒502c及502d藉由第三焊線510c及第四焊線512d電耦接至鄰近第一位置508a之第二位置508b。製造裝置500之程序可針對多個晶粒(例如，502a至502f)繼續此型樣，使得各晶粒具有經由一焊線(例如，512a至512f)供應至其球(例如，510a、510b、510d、510f、510h、510i)之電流，同時相對於基體上之晶粒的量而減小焊指之尺寸F5。換言之，正常地將需要有焊指506之至少雙倍尺寸的焊指來供應電至圖5上之裝置的晶粒的量。
圖6展示用於製造電子裝置之方法600，該方法可包括用第一焊線將基體之焊指線接合至晶粒之焊墊的步驟602。步驟604可包括用第二焊線將焊指線接合至焊墊以有效地加倍至晶粒之電流，同時最小化焊指之尺寸。
圖7展示用於製造電子裝置之方法700，該方法可包括用第一焊線將基體之焊指線接合至第一晶粒之焊墊的步驟702。步驟704可包括用第二焊線將焊指線接合至第二晶粒之焊墊，第二焊線與第一焊線共用焊指上相同的或基本上相同的附接位置以最小化焊指尺寸。
圖8展示用於製造電子裝置之方法800，該方法可包括在具有焊指之基體上提供具有焊墊之晶粒的步驟802。步驟804可包括將第一焊墊焊球布置於焊墊上，且步驟806可包括將第一焊指焊球布置於焊指上。步驟808可包括用主導線線接合焊墊焊球與焊指焊球。步驟810可包括將第二焊墊焊球布置於第一焊墊焊球上，且步驟812可包括用第二導線將第二焊墊焊球線接合至焊指以加倍電流且在一些實施例中亦最小化焊指尺寸。
圖9展示用於製造電子裝置之方法900，該方法可包括用第一焊線將第一晶粒線接合至焊指上之第一位置的步驟902。步驟904可包括用第二焊線將第二晶粒線接合至焊指上之第一位置。步驟906可包括用第三焊線將第三晶粒線接合至焊指上之第二位置。步驟908可包括用第四焊線將第四晶粒線接合至第二位置。步驟910可包括正向焊接第一焊線及第三焊線以及反向焊接第二焊線及第四焊線。
實例
以下實例係關於其他實施例。
在一個實例中，提供一種電子裝置，其包含：一基體，其具有一焊指；一晶粒，其耦接至該基體且具有一焊墊；一第一焊線，其耦接於該焊墊與該焊指之間；以及一第二焊線，其耦接於該焊墊與該焊指之間。
在電子裝置之一個實例中，該等焊線中之至少一者用焊墊焊球耦接至該焊墊。
在電子裝置之一個實例中，該等焊線中之兩者皆用焊墊焊球耦接至該焊墊。
在電子裝置之一個實例中，該等焊線中之至少一者直接耦接至焊墊。
在電子裝置之一個實例中，該等焊線中之兩者皆直接耦接至焊墊。
在電子裝置之一個實例中，該等焊線中之至少一者藉由焊指焊球耦接至焊指。
在電子裝置之一個實例中，該等焊線中之兩者皆藉由焊指焊球耦接至焊指。
在電子裝置之一個實例中，該等焊線中之至少一者直接耦接至焊指。
在電子裝置之一個實例中，該等焊線中之兩者皆直接耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至焊墊，且第二焊線用第二焊墊焊球耦接至焊墊。
在電子裝置之一個實例中，第二焊墊焊球耦接至第一焊墊焊球。
在電子裝置之一個實例中，第二焊墊焊球不接觸該焊墊。
在電子裝置之一個實例中，第一焊線用第一焊指焊球耦接至焊指，且第二焊線用第二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊指焊球耦接至第一焊指焊球。
在電子裝置之一個實例中，第二焊指焊球不接觸焊指。
在電子裝置之一個實例中，第一焊線用焊指焊球耦接至焊指，且第二焊線直接耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至焊墊，且用第一焊指焊球耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至焊墊，且直接耦接至焊指。
在電子裝置之一個實例中，第一焊線直接耦接至焊墊，且用第一焊指焊球耦接至焊指。
在電子裝置之一個實例中，第一焊線直接耦接至焊墊及焊指兩者。
在電子裝置之一個實例中，第二焊線用第二焊墊焊球耦接至焊墊，且用二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊線用第二焊墊焊球耦接至焊墊，且直接耦接至焊指。
在電子裝置之一個實例中，第二焊線直接耦接至焊墊，且用第二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊線直接耦接至焊墊及焊指兩者。
在電子裝置之一個實例中，第二晶粒耦接至基體，且具有焊墊以及耦接於第二晶粒焊墊與焊指之間的 第一焊線。
在電子裝置之一個實例中，第二焊線耦接於第二晶粒焊墊與焊指之間。
在電子裝置之一個實例中，該等焊線中之至少一者用焊墊焊球耦接至第二晶粒焊墊。
在電子裝置之一個實例中，該等焊線中之兩者皆用焊墊焊球耦接至第二晶粒焊墊。
在電子裝置之一個實例中，該等焊線中之至少一者直接耦接至第二晶粒焊墊。
在電子裝置之一個實例中，該等焊線中之兩者皆直接耦接至第二晶粒焊墊。
在電子裝置之一個實例中，該等焊線中之至少一者用焊指焊球耦接至焊指。
在電子裝置之一個實例中，該等焊線中之兩者皆用焊指焊球耦接至焊指。
在電子裝置之一個實例中，該等焊線中之至少一者直接耦接至焊指。
在電子裝置之一個實例中，該等焊線中之兩者皆直接耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至第二焊墊，且第二焊線用第二焊墊焊球耦接至第二焊墊。
在電子裝置之一個實例中，第二焊墊焊球耦接至第一焊墊焊球。
在電子裝置之一個實例中，第二焊墊焊球不接觸第二晶粒焊墊。
在電子裝置之一個實例中，第一焊線用第一焊指焊球耦接至焊指，且第二焊線用第二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊指焊球耦接至第一焊指焊球。
在電子裝置之一個實例中，第二焊指焊球不接觸焊指。
在電子裝置之一個實例中，第一焊線用焊指焊球耦接至焊指，且第二焊線直接耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至第二晶粒焊墊，且用第一焊指焊球耦接至焊指。
在電子裝置之一個實例中，第一焊線用第一焊墊焊球耦接至第二焊墊，且直接耦接至焊指。
在電子裝置之一個實例中，第一焊線直接耦接至第二晶粒焊墊，且用第一焊指焊球耦接至焊指。
在電子裝置之一個實例中，第一焊線直接耦接至第二晶粒焊墊及焊指兩者。
在電子裝置之一個實例中，第二焊線用第二焊墊焊球耦接至第二焊墊，且用第二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊線用第二焊墊焊球耦接至第二焊墊，且直接耦接至焊指。
在電子裝置之一個實例中，第二焊線直接耦接至第二晶粒焊墊，且用第二焊指焊球耦接至焊指。
在電子裝置之一個實例中，第二焊線直接耦接至第二晶粒焊墊及焊指兩者。
在電子裝置之一個實例中，第二晶粒直接耦接至基體。
在電子裝置之一個實例中，第二裝置布置於第一晶粒上。
在一個實例中，提供一種電子裝置，其包含：一基體，其具有一焊指；一第一晶粒，其耦接至該基體且具有一第一晶粒焊墊；一第二晶粒，其耦接至該基體且具有一第二晶粒焊墊；一第一焊線，其耦接於該第一晶粒焊墊與該焊指之間；以及一第二焊線，其在基本上與該第一焊線相同的位置處耦接於該第二晶粒焊墊與該焊指之間。
在電子裝置之一個實例中，第一焊線直接耦接至第一晶粒焊墊或用焊球耦接至第一晶粒焊墊。
在電子裝置之一個實例中，第二焊線直接耦接至第二晶粒焊墊或用焊球耦接至第二晶粒焊墊。
在電子裝置之一個實例中，第一焊線用焊球耦接至焊指。
在電子裝置之一個實例中，第二焊線接觸焊指焊球。
在電子裝置之一個實例中，第二焊線用焊指焊球耦接至第二晶粒焊墊或直接耦接至第二晶粒焊墊。
在電子裝置之一個實例中，焊指具有一表面面積，該表面面積具有約為藉由各焊指焊球在最大圓周點處之圓面積的相加所計算之面積的兩倍或兩倍以下之尺寸。
在電子裝置之一個實例中，焊指表面面積尺寸約為所計算之面積的1.5倍或1.5倍以下。
在電子裝置之一個實例中，焊指面積尺寸約等於所計算之面積。
在一個實例中，提供一種將晶粒電耦接至基體之程序，其包含：用一第一焊線將一基體之一焊指線接合至一晶粒之一焊墊；以及用一第二焊線將該焊指線接合至該焊墊，使得該第一焊線及第二焊線將該焊墊電耦接至該焊指。
在將晶粒電耦接至基體之程序的一個實例中，線接合第一焊線包含自焊指至焊墊反向焊接第一焊線。
在將晶粒電耦接至基體之程序的一個實例中，第一焊線直接耦接至焊指或用焊指焊球耦接至焊指，且直接耦接至焊墊或用焊墊焊球耦接至焊墊。
在將晶粒電耦接至基體之程序的一個實例中，第一焊線用焊指焊球耦接至焊指，且用焊墊焊球耦接至焊墊。
在將晶粒電耦接至基體之程序的一個實例中，線接合第二焊線包含自焊指至焊墊正向焊接或反向焊接第二焊線。
在將晶粒電耦接至基體之程序的一個實例中，線接合第二焊線包含自焊墊至焊指正向焊接第二焊線。
在將晶粒電耦接至基體之程序的一個實例中，第二焊線直接耦接至焊墊或用焊墊焊球耦接至焊墊，且直接耦接至焊指或用焊指焊球耦接至焊指。
在將晶粒電耦接至基體之程序的一個實例中，第二焊線用焊球耦接至焊墊，且直接耦接至焊指。
在將晶粒電耦接至基體之程序的一個實例中，第一焊線用第一焊墊焊球耦接至焊墊且用第一焊指焊球耦接至焊指，且第二焊線用第二焊墊焊球耦接至焊墊且直接耦接至焊指。
在將晶粒電耦接至基體之程序的一個實例中，第一焊墊焊球耦接至第二焊墊焊球。
在一個實例中，提供一種最小化基體上之焊指面積的方法，其包含：將多個導線電耦接於至少一個晶粒與焊指上之實質上單點之間。
在最小化基體上之焊指面積的方法之一個實例中，該多個導線為至少兩個導線。
在最小化基體上之焊指面積的方法之一個實例中，該多個線多於兩個的導線。
在最小化基體上之焊指面積的方法之一個實例中，該至少一個晶粒為一個晶粒且該多個導線耦接至該晶粒上之焊墊。
在最小化基體上之焊指面積的方法之一個實 例中，該至少一個晶粒為多個晶粒且至少一個導線耦接至各晶粒之焊墊。
用於電子裝置封裝之電子組件或裝置(例如晶粒)中之電路可包括硬體、韌體、程式碼、可執行碼、電腦指令及/或軟體。電子組件及裝置可包括非暫時性電腦可讀儲存媒體，其可為不包括信號之電腦可讀儲存媒體。在程式碼於可規劃電腦上執行的情況下，本文中所述之計算裝置可包括一處理器、可由該處理器讀取之儲存媒體(包括依電性及非依電性記憶體及/或儲存元件)、至少一個輸入裝置及至少一個輸出裝置。依電性及非依電性記憶體及/或儲存元件可為RAM、EPROM、隨身碟、光碟機、磁性硬碟機、固態磁碟機，或用於儲存電子資料之其他媒體。節點及無線裝置亦可包括收發器模組、計數器模組、處理模組及/或時脈模組或計時器模組。可實施或利用本文所描述之任何技術的一或多個程式可使用應用規劃介面(API)、可再用控制件及其類似者。此類程式可用高階程序性或物件導向式程式設計語言來實施以與電腦系統通訊。然而，程式可視需要以裝置或機器語言實施。在任何情況下，該語言可為編譯或解釋語言，且與硬體實施相組合。
雖然前述實例說明一或多個特定應用中之特定實施例，但對於一般熟習此項技術者應顯而易見的是，可在不脫離本文中所表達之原理及概念的情況下對實施之形式、使用及細節作出眾多修改。
100‧‧‧電子裝置
104‧‧‧基體
106‧‧‧焊指
108‧‧‧晶粒
110‧‧‧焊墊
112‧‧‧第一焊線
114‧‧‧導線/第二焊線
116‧‧‧第一焊墊焊球
118‧‧‧第一焊指焊球
120‧‧‧第二焊墊焊球
122‧‧‧第一位置
124‧‧‧第二位置

Claims (26)

  1. 一種電子裝置，包含：一基體，其具有一焊指；一第一晶粒，其耦接至該基體且具有一焊墊；一第一焊線，其耦接於該焊墊與該焊指之間；一第二焊線，其耦接於該焊墊與該焊指之間；一第二晶粒，其耦接至該基體且具有一第二晶粒焊墊；一第三焊線，其耦接於該第二晶粒焊墊與該焊指之間；以及一第四焊線，其耦接於該第二晶粒焊墊與該焊指之間。
  2. 如請求項1之電子裝置，其中該等第一及第二焊線中之至少一者用一焊墊焊球耦接至該焊墊。
  3. 如請求項2之電子裝置，其中該等第一及第二焊線中之兩者皆用一焊墊焊球耦接至該焊墊。
  4. 如請求項1之電子裝置，其中該等第一及第二焊線中之至少一者用一焊指焊球耦接至該焊指。
  5. 如請求項1之電子裝置，其中該等第一及第二焊線中之至少一者直接耦接至該焊指。
  6. 如請求項3之電子裝置，其中該第一焊線用一第一焊墊焊球耦接至該焊墊，且該第二焊線用一第二焊墊焊球耦接至該焊墊。
  7. 如請求項6之電子裝置，其中該第二焊墊焊球耦接至該第一焊墊焊球。
  8. 如請求項7之電子裝置，其中該第二焊墊 焊球不接觸該焊墊。
  9. 如請求項4之電子裝置，其中該第一焊線用一焊指焊球耦接至該焊指，且該第二焊線直接耦接至該焊指。
  10. 如請求項1之電子裝置，其中該第一焊線用一第一焊墊焊球耦接至該焊墊，且用一第一焊指焊球耦接至該焊指。
  11. 如請求項1之電子裝置，其中該第二焊線用一第二焊墊焊球耦接至該焊墊，且直接耦接至該焊指。
  12. 如請求項1之電子裝置，其中該等第三及第四焊線中之至少一者用一焊墊焊球耦接至該第二晶粒焊墊。
  13. 如請求項12之電子裝置，其中該等第三及第四焊線中之兩者皆用一焊墊焊球耦接至該第二晶粒焊墊。
  14. 如請求項1之電子裝置，其中該等第三及第四焊線中之至少一者用一焊指焊球耦接至該焊指。
  15. 如請求項1之電子裝置，其中該等第三及第四焊線中之至少一者直接耦接至該焊指。
  16. 如請求項1之電子裝置，其中該第三焊線用一第一焊墊焊球耦接至該第二晶粒焊墊，且該第四焊線用一第二焊墊焊球耦接至該第二晶粒焊墊。
  17. 如請求項16之電子裝置，其中該第二焊墊焊球耦接至該第一焊墊焊球。
  18. 如請求項17之電子裝置，其中該第二焊墊焊球不接觸該第二晶粒焊墊。
  19. 如請求項1之電子裝置，其中該第三焊線用一焊指焊球耦接至該焊指，且該第四焊線直接耦接至該焊指。
  20. 如請求項1之電子裝置，其中該第三焊線用一第一焊墊焊球耦接至該第二晶粒焊墊，且用一第一焊指焊球耦接至該焊指。
  21. 如請求項1之電子裝置，其中該第四焊線用一第二焊墊焊球耦接至該第二晶粒焊墊，且直接耦接至該焊指。
  22. 如請求項1之電子裝置，其中該第二晶粒布置於該第一晶粒上。
  23. 一種將晶粒電耦接至一基體的程序，包含：用一第一焊線將一基體之一焊指線接合至一第一晶粒之一第一焊墊；用一第二焊線將該焊指線接合至該第一焊墊，使得該第一焊線及該第二焊線將該第一焊墊電耦接至該焊指；用一第三焊線將該基體之該焊指線接合至一第二晶粒之一第二焊墊；以及用一第四焊線將該焊指線接合至該第二焊墊，使得該第三焊線及該第四焊線將該第二焊墊電耦接至該焊指。
  24. 如請求項23之程序，其中線接合該第一焊線包含自該焊指反向焊接該第一焊線至該第一焊墊。
  25. 如請求項24之程序，其中線接合該第二焊線包含自該焊指正向焊接或反向焊接該第二焊線至該第一焊墊。
  26. 如請求項25之程序，其中線接合該第二焊線包含自該第一焊墊正向焊接該第二焊線至該焊指。
TW106116860A 2016-07-01 2017-05-22 用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法 TWI730097B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/040868 WO2018004695A1 (en) 2016-07-01 2016-07-01 Electronic device packages and methods for maximizing electrical current to dies and minimizing bond finger size
??PCT/US16/40868 2016-07-01
WOPCT/US16/40868 2016-07-01

Publications (2)

Publication Number Publication Date
TW201810582A TW201810582A (zh) 2018-03-16
TWI730097B true TWI730097B (zh) 2021-06-11

Family

ID=60786966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116860A TWI730097B (zh) 2016-07-01 2017-05-22 用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法

Country Status (3)

Country Link
US (1) US11373974B2 (zh)
TW (1) TWI730097B (zh)
WO (1) WO2018004695A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128229B1 (en) * 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US11152326B2 (en) 2018-10-30 2021-10-19 Stmicroelectronics, Inc. Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
JP2022039620A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 半導体装置
US20220254750A1 (en) * 2021-02-05 2022-08-11 Raytheon Company Ball bond impedance matching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244144B (en) * 2004-01-29 2005-11-21 Stack Devices Corp Stacked semiconductor device
US20140008796A1 (en) * 2012-07-09 2014-01-09 Keun-ho CHOI Semiconductor package and method for fabricating the same
US20140124565A1 (en) * 2009-12-22 2014-05-08 Tessera, Inc. Microelectronic assembly with joined bond elements having lowered inductance
TW201523757A (zh) * 2013-08-30 2015-06-16 Sandisk Information Technology Shanghai Co Ltd 高產量半導體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP2005268497A (ja) 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US8436450B2 (en) * 2008-02-01 2013-05-07 Viasat, Inc. Differential internally matched wire-bond interface
US8357563B2 (en) * 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244144B (en) * 2004-01-29 2005-11-21 Stack Devices Corp Stacked semiconductor device
US20140124565A1 (en) * 2009-12-22 2014-05-08 Tessera, Inc. Microelectronic assembly with joined bond elements having lowered inductance
US20140008796A1 (en) * 2012-07-09 2014-01-09 Keun-ho CHOI Semiconductor package and method for fabricating the same
TW201523757A (zh) * 2013-08-30 2015-06-16 Sandisk Information Technology Shanghai Co Ltd 高產量半導體裝置

Also Published As

Publication number Publication date
US11373974B2 (en) 2022-06-28
WO2018004695A1 (en) 2018-01-04
TW201810582A (zh) 2018-03-16
US20210074668A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI730097B (zh) 用於最大化至晶粒的電流與最小化焊指尺寸之電子裝置封裝及方法
SG148131A1 (en) Method of assembling a silicon stacked semiconductor package
WO2015047888A3 (en) Heat detachable adhesive constructions, articles made therefrom and method of use thereof
JP6602544B2 (ja) 接合方法
TW201415618A (zh) 軟性顯示器及其製備方法
CN105277288B (zh) 适用于三维集成电路的温度感测系统及其方法
JP2011249416A (ja) 太陽電池モジュールの製造装置
CN105895591A (zh) 一种用于芯片定位贴片的热沉部件及贴片方法
CN103231554A (zh) 层叠型高导热石墨膜结构
CN205046191U (zh) 芯片溅镀治具
CN107610946A (zh) 片输送装置、片层叠装置以及层叠型电子部件的制造方法
TW201704023A (zh) 附導電部之薄片及其利用
US9897492B2 (en) Method for manufacturing temperature measure units of thermometers
NO20131653A1 (no) Fremgangsmåte og apparatur for å sammenføye elementer for nedhulls- og høytemperaturapplikasjoner
CN109426023A (zh) 电子装置
CN205393018U (zh) 一种用于半导体行业散料包装设备的视觉检测系统
CN208255454U (zh) 反光膜及双面光伏电池组件
CN203839417U (zh) 可挠性热电型微型热泵
CN206047957U (zh) 抓取定位工装
CN207398095U (zh) 一种共晶芯片的放置装置
CN103682229A (zh) 一种用来实现电池组内圆柱形电芯紧密串并联连接的方法
TWM481113U (zh) 具有內崁式真空防洩穩定吸取晶圓片之機械手臂葉板
CN206510547U (zh) Cpp耐高温保护膜
CN207820322U (zh) 一种线路板部件
CN202003999U (zh) 一种高结温半导体可控硅