CN207398095U - 一种共晶芯片的放置装置 - Google Patents
一种共晶芯片的放置装置 Download PDFInfo
- Publication number
- CN207398095U CN207398095U CN201721012320.4U CN201721012320U CN207398095U CN 207398095 U CN207398095 U CN 207398095U CN 201721012320 U CN201721012320 U CN 201721012320U CN 207398095 U CN207398095 U CN 207398095U
- Authority
- CN
- China
- Prior art keywords
- eutectic
- slot
- eutectic chip
- chip
- placing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005496 eutectics Effects 0.000 title claims abstract description 94
- 239000011800 void material Substances 0.000 abstract description 5
- 238000003466 welding Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本实用新型公开了一种共晶芯片的放置装置，包括主体和用于放置共晶芯片槽孔，所述槽孔设置在所述主体上表面，所述槽孔的深度小于所述共晶芯片的厚度，当所述共晶芯片放入所述槽孔后，所述槽孔壁与所述共晶芯片之间的各处距离均小于镊子尖部的厚度，解决了现有的共晶芯片因与底座接触不好存在空隙导致共晶芯片空洞率过高，进而影响共晶芯片工作时性能发挥的技术问题。
Description
技术领域
本实用新型涉及共晶焊接技术领域，尤其涉及一种共晶芯片的放置装置。
背景技术
共晶焊接是指利用共晶合金的特性来完成焊接工艺。共晶焊接技术在电子封装行业得到广泛应用，如芯片与基板的粘接、基板与管壳的粘接、管壳封帽等等。与传统的环氧导电胶粘接相比，共晶焊接具有热导率高、电阻小、传热快、可靠性强、粘接后剪切力大的优点，适用于高频、大功率器件中芯片与基板、基板与管壳的互联。对于有较高散热要求的功率器件必须采用共晶焊接。
在共晶焊接过程中，需要用到镊子夹持共晶芯片后再共晶焊接，而镊子的尖部在夹持共晶芯片时可能超出共晶芯片底部，从而会造成共晶操作中共晶芯片与底座接触不好存在空隙，而导致其空洞率过高，影响共晶芯片工作时的性能发挥。
实用新型内容
本实用新型公开了一种共晶芯片的放置装置，解决了现有的共晶芯片因与底座接触不好存在空隙导致共晶芯片空洞率过高，进而影响共晶芯片工作时性能发挥的技术问题。
本实用新型提供了一种共晶芯片的放置装置，包括：主体和用于放置共晶芯片槽孔；
所述槽孔设置在所述主体上表面；
所述槽孔的深度小于所述共晶芯片的厚度；
当所述共晶芯片放入所述槽孔后，所述槽孔壁与所述共晶芯片之间的各处距离均小于镊子尖部的厚度；
优选地，
所述槽孔的深度为所述共晶芯片厚度的十分之一至五分之一。
优选地，
所述槽孔的形状种类为至少一种。
优选地，
每种所述槽孔的数量为至少一个。
优选地，
所述槽孔在所述主体上表面上呈阵列排布。
优选地，
所述主体上表面的四周设置有壁沿；
所述壁沿凸出于所述主体上表面，用于围挡从所述槽孔中脱离的所述共晶芯片。
优选地，
所述壁沿与所述主体为一体结构。
优选地，
所述壁沿与所述主体上表面的高度差在0.9mm至1.1mm之间。
从以上技术方案可以看出，本实用新型具有以下优点：
在主体上表面设置用于放置共晶芯片的槽孔，槽孔的深度小于共晶芯片的厚度，当共晶芯片放入槽孔后，槽孔壁与共晶芯片之间的各处距离均小于镊子尖部的厚度，所以在用镊子夹取共晶芯片的时候，镊子尖部只能接触到槽孔两侧的主体上表面，不可能超出共晶芯片底部，解决了现有的共晶芯片因与底座接触不好存在空隙导致共晶芯片空洞率过高，进而影响共晶芯片工作时性能发挥的技术问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本实用新型实施例提供的一种共晶芯片的放置装置的结构示意图；
图2为本实用新型实施例提供的一种共晶芯片的放置装置的俯视图；
图3为本实用新型实施例提供的槽孔的一个实施例的结构示意图。
具体实施方式
本实用新型实施例公开了一种共晶芯片的放置装置，在主体1上表面2设置用于放置共晶芯片的槽孔3，槽孔3的形状与共晶芯片配合，即共晶芯片刚好放进槽孔3，而槽孔3的深度小于共晶芯片的厚度，所以在用镊子夹取共晶芯片的时候，镊子尖部只能接触到槽孔3两侧的主体1上表面2，不可能超出共晶芯片底部，解决了现有的共晶芯片因与底座接触不好存在空隙导致共晶芯片空洞率过高，进而影响共晶芯片工作时性能发挥的技术问题。
请参阅图1，本实用新型实施例提供的一种共晶芯片的放置装置的结构示意图；
本实用新型实施例提供的共晶芯片的放置装置包括：主体1和用于放置共晶芯片槽孔3，槽孔3设置在主体1上表面2，槽孔3的深度小于共晶芯片的厚度，当共晶芯片放入槽孔3后，槽孔3壁与共晶芯片之间的各处距离均小于镊子尖部的厚度，所以在用镊子夹取共晶芯片的时候，镊子尖部只能接触到槽孔3两侧的主体1上表面2，不可能超出共晶芯片底部。
主体1的材料可以是金属，也可以是非金属，在此不作限制；而主体1的尺寸在此也不作限制，可以根据实际需要进行设计；本实用新型实施例提及的镊子为共晶焊接中通用镊子，不考虑其他特殊镊子。
在共晶焊接中，通用镊子的种类取决于共晶芯片，待夹取的共晶芯片不同，通用镊子的种类也不同，镊子尖部的厚度也就不同。
而通用镊子尖部的厚度一般为0.1mm至0.2mm；因为，如果通用镊子尖部的厚度太小，容易折断或损害共晶芯片；如果通用镊子尖部的厚度太大，则不利于操作，在夹取过程中也容易碰到周围其他共晶芯片。
另外，在本申请提供的另一种实施例中，槽孔3的深度为共晶芯片厚度的十分之一至五分之一。
进一步地，槽孔3的形状种类为至少一种，当槽孔3的形状种类为两种及两种以上时，对应地，本实施例中的共晶芯片的放置装置可以适用于两种及两种以上共晶芯片的放置。
进一步地，每种槽孔3的数量为至少一个，当每种槽孔3的数量为两个和两个以上时，可以提高本实施例中的共晶芯片的放置装置的实用性。
进一步地，槽孔3在主体1上表面2上呈阵列排布，例如，可以将同一 种形状的槽孔3设置在同一行，槽孔3的形状种数与槽孔3的行数对应；也可以将同一种形状的槽孔3设置在同一列，槽孔3的形状种数与槽孔3的列数对应。
进一步地，主体1上表面2的四周设置有壁沿4；壁沿4凸出于主体1上表面2，用于围挡从槽孔3中脱离的共晶芯片。
壁沿4可以与主体1为一体结构，也可以为非一体结构，例如壁沿4与主体1之间可拆卸连接。
壁沿4的制造方法，可以在主体1上表面2直接设置，也可以通过将主体1的原始表面中间掏空形成设置槽孔3的上表面2，然后原始表面四周未掏空的部分自然就形成相应的壁沿4。
进一步地，壁沿4与主体1上表面2的高度差在0.9mm至1.1mm之间。
上面是对一种共晶芯片的放置装置的结构和连接方式进行的详细说明，为便于理解，下面将以一具体应用场景对一种共晶芯片的放置装置的应用进行说明，应用例包括：
先将共晶焊接过程中需要的共晶芯片按照形状放入主体1上表面2相应的槽孔3内，然后在共晶焊接过程中依次用镊子夹取相应的共晶芯片完成焊接工艺。
以上对本实用新型所提供的一种共晶芯片的放置装置进行了详细介绍，对于本领域的一般技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (8)
1.一种共晶芯片的放置装置，其特征在于，包括：主体和用于放置共晶芯片槽孔；
所述槽孔设置在所述主体上表面；
所述槽孔的深度小于所述共晶芯片的厚度；
当所述共晶芯片放入所述槽孔后，所述槽孔壁与所述共晶芯片之间的各处距离均小于镊子尖部的厚度。
2.根据权利要求1所述的共晶芯片的放置装置，其特征在于，所述槽孔的深度为所述共晶芯片厚度的十分之一至五分之一。
3.根据权利要求1所述的共晶芯片的放置装置，其特征在于，所述槽孔的形状种类为至少一种。
4.根据权利要求3所述的共晶芯片的放置装置，其特征在于，每种所述槽孔的数量为至少一个。
5.根据权利要求4所述的共晶芯片的放置装置，其特征在于，所述槽孔在所述主体上表面上呈阵列排布。
6.根据权利要求1所述的共晶芯片的放置装置，其特征在于，所述主体上表面的四周设置有壁沿；
所述壁沿凸出于所述主体上表面，用于围挡从所述槽孔中脱离的所述共晶芯片。
7.根据权利要求6所述的共晶芯片的放置装置，其特征在于，所述壁沿与所述主体为一体结构。
8.根据权利要求7所述的共晶芯片的放置装置，其特征在于，所述壁沿与所述主体上表面的高度差在0.9mm至1.1mm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721012320.4U CN207398095U (zh) | 2017-08-14 | 2017-08-14 | 一种共晶芯片的放置装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721012320.4U CN207398095U (zh) | 2017-08-14 | 2017-08-14 | 一种共晶芯片的放置装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207398095U true CN207398095U (zh) | 2018-05-22 |
Family
ID=62418083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721012320.4U Active CN207398095U (zh) | 2017-08-14 | 2017-08-14 | 一种共晶芯片的放置装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207398095U (zh) |
-
2017
- 2017-08-14 CN CN201721012320.4U patent/CN207398095U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI463578B (zh) | 用於積體電路晶粒的角結構 | |
| JP2016532297A (ja) | 半導体パッケージ構造及びその成形方法 | |
| CN103117355A (zh) | 贴片式二极管器件结构 | |
| CN101872936A (zh) | 半导体激光器老化夹具 | |
| CN212648235U (zh) | 导线架以及相关信号传递板 | |
| CN104347556B (zh) | 二极管封装结构 | |
| CN202977380U (zh) | 一种qfn，dfn集成电路封装用线条式压焊夹具 | |
| CN207398095U (zh) | 一种共晶芯片的放置装置 | |
| CN104617002A (zh) | 一种半导体封装方法及结构 | |
| CN206122589U (zh) | 一种to封装功率器件引脚成形用工装 | |
| CN203536411U (zh) | 一种半导体封装结构 | |
| CN207624674U (zh) | 一种适用于大功率器件的芯片定位夹具组合 | |
| CN102299080A (zh) | 一种基板及其加工方法 | |
| CN202196772U (zh) | 印刷线路板芯片封装散热结构 | |
| CN207651047U (zh) | 一种贴片芯片实验用面包板 | |
| CN208961446U (zh) | 一种用于电路板的防静电拧螺丝工装 | |
| CN201045736Y (zh) | 薄型半导体芯片封装用基板 | |
| CN206742234U (zh) | 用于大尺寸陶瓷管壳安装的陶瓷转接板 | |
| CN220139820U (zh) | 印制电路基板过炉整平载具 | |
| CN207338344U (zh) | 陶瓷针栅阵列外壳针引线保护垫片 | |
| CN221747221U (zh) | 一种光电芯片焊接结构 | |
| CN203787409U (zh) | 一种半导体封装结构 | |
| CN205050832U (zh) | 一种音频功放电路封装 | |
| CN110828412B (zh) | 一种铜覆铝的键合插针及其键合装置 | |
| CN203553143U (zh) | 一种引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240926 Address after: 510663 402, zone B2, No. 162, Kexue Avenue, high tech Industrial Development Zone, Guangzhou, Guangdong Patentee after: GUANGZHOU ANBO COMMUNICATION TECHNOLOGY CO.,LTD. Country or region after: China Address before: 411100 Three Innovation Park Area A, No. 9 Shuangyong Road, Xiangtan High-tech Zone, Hunan Province Patentee before: TIME VARYING TRANSMISSION Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20241209 Address after: 411100 Three Innovation Park Area A, No. 9 Shuangyong Road, Xiangtan High-tech Zone, Hunan Province Patentee after: TIME VARYING TRANSMISSION Co.,Ltd. Country or region after: China Address before: 510663 402, zone B2, No. 162, Kexue Avenue, high tech Industrial Development Zone, Guangzhou, Guangdong Patentee before: GUANGZHOU ANBO COMMUNICATION TECHNOLOGY CO.,LTD. Country or region before: China |