TWI730096B - 發光裝置及用於生長發光裝置之方法 - Google Patents

發光裝置及用於生長發光裝置之方法 Download PDF

Info

Publication number
TWI730096B
TWI730096B TW106116784A TW106116784A TWI730096B TW I730096 B TWI730096 B TW I730096B TW 106116784 A TW106116784 A TW 106116784A TW 106116784 A TW106116784 A TW 106116784A TW I730096 B TWI730096 B TW I730096B
Authority
TW
Taiwan
Prior art keywords
layer
light
type region
emitting
growing
Prior art date
Application number
TW106116784A
Other languages
English (en)
Other versions
TW201817029A (zh
Inventor
伊賽克 威德生
派瑞傑特 戴伯
艾瑞克 查爾斯 尼爾森
小林淳子
Original Assignee
荷蘭商露明控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商露明控股公司 filed Critical 荷蘭商露明控股公司
Publication of TW201817029A publication Critical patent/TW201817029A/zh
Application granted granted Critical
Publication of TWI730096B publication Critical patent/TWI730096B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文中描述使用遠距電漿化學氣相沈積(RP-CVD)及濺鍍沈積來生長發光裝置之層之方法。一種方法包含：在一生長基板上生長一發光裝置結構；及在該發光裝置結構上使用RP-CVD及濺鍍沈積之至少一者生長一穿隧接面。該穿隧接面包含與一p型區直接接觸之一p++層，其中藉由使用RP-CVD及濺鍍沈積之至少一者而生長該p++層。用於生長一裝置之另一方法包含：在一生長基板上方使用RP-CVD及濺鍍沈積之至少一者生長一p型區；及在該p型區上方生長進一步層。用於生長一裝置之另一方法包含在一p型區上方使用RP-CVD及濺鍍沈積之至少一者生長一發光區及一n型區。

Description

發光裝置及用於生長發光裝置之方法
本申請案係關於發光裝置。
半導體發光裝置(包含發光二極體(LED)、共振腔發光二極體(RCLED)、垂直腔表面發射雷射(VCSEL)及邊緣發射雷射)係在當前可用的最有效光源中。當前在製造能夠跨可見光譜操作之高亮度發光裝置中所關注之材料系統包含III-V族半導體，尤其係鎵、鋁、銦及氮之二元、三元及四元合金，亦稱為Ⅲ族氮化物材料。
通常，藉由有機金屬化學氣相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術在一藍寶石、碳化矽、Ⅲ族氮化物或其他合適基板上磊晶生長不同組成物及摻雜劑濃度之半導體層之一堆疊而製造Ⅲ族氮化物發光裝置。該堆疊通常包含形成於基板上方之摻雜有例如Si之一或多個n型層、形成於該(等)n型層上方之一作用區中之一或多個發光層及形成於該作用區上方之摻雜有例如Mg之一或多個p型層。電接觸件形成於n型區及p型區上。
在商用Ⅲ族氮化物LED中，通常藉由MOCVD而生長半導體結構。在MOCVD期間使用之氮源通常係氨。當氨解離時，產生氫。氫與鎂形成一錯合物，該錯合物在p型材料之生長期間用作p型摻雜劑。氫錯合物使鎂之p型特性去活性，從而有效地減小p型材料之摻雜劑濃度，此降低裝置之效率。在p型材料之生長之後，該結構經退火以藉由驅除氫而分解氫-鎂錯合物。
本文中描述使用遠距電漿化學氣相沈積(RP-CVD)及濺鍍沈積來生長發光裝置之層之方法。一種方法包含：在一生長基板上生長一發光裝置結構；及在該發光裝置結構上使用RP-CVD及濺鍍沈積之至少一者生長一穿隧接面。該發光裝置結構包含一n型區、一發光區及一p型區。該穿隧接面包含與該p型區直接接觸之一p++層及與該p++層直接接觸之一n++層，其中藉由使用RP-CVD及濺鍍沈積之至少一者而生長該p++層。用於生長一裝置之另一方法包含：在一生長基板上方使用RP-CVD及濺鍍沈積之至少一者生長一p型區；在該p型區上方生長一發光區；及在該發光區上方生長一n型區，其中該p型區、該發光區及該n型區係由III族氮化物材料製成。 用於生長一裝置之另一方法包含：在一生長基板上方生長一p型區；在該p型區上方生長一發光區；及在該發光區上方生長一n型區，其中藉由使用RP-CVD及濺鍍沈積之至少一者而生長該發光區及該n型區之至少一者。
100:裝置
500:裝置
505:半導體結構
510:p型區
515:作用或發光區
520:n型區
525:金屬p接觸件
530:金屬n接觸件
600:流程圖
605:步驟
610:步驟
615:步驟
700:穿隧接面發光二極體(LED)
702:LED結構
705:生長基板
710:n型區
715:發光區
720:p型區
725:穿隧接面
730:n型接觸層/n型接觸區
735:第一金屬接觸件
740:第二金屬接觸件
800:方法
805:步驟
810:步驟
815:步驟
820:步驟
825:步驟
830:步驟
900:穿隧接面LED
902:第一LED結構
905:生長基板
910:n型區
915:發光區
920:p型區
925:穿隧接面
927:第二LED結構
930:第二n型區
935:第二發光區
940:第二p型區
945:第一金屬接觸件
950:第二金屬接觸件
1000:方法
1005:步驟
1010:步驟
1015:步驟
1020:步驟
1025:步驟
1030:步驟
可自藉由實例結合隨附圖式給出之下文描述獲得一更詳細理解，其中： 圖1係使用氨作為一氮源而生長一裝置之層之一闡釋性圖； 圖2係在一氨環境中生長一裝置之一闡釋性圖；圖3係展示一裝置中之一經退火p型層之一闡釋性圖；圖4係使用RP-CVD及濺鍍沈積之至少一者生長一裝置之一闡釋性圖；圖5係根據某些實施方案之一闡釋性發光二極體(LED)；圖6係使用RP-CVD及濺鍍沈積之至少一者生長圖5之LED之一闡釋性流程圖；圖7係根據某些實施方案之一闡釋性穿隧接面LED；圖8係根據某些實施方案之用於製作圖7之穿隧接面LED之一闡釋性方法；圖9係根據某些實施方案之另一闡釋性穿隧接面LED；及圖10係根據某些實施方案之用於製作圖9之穿隧接面LED之一闡釋性方法。
相關申請案之交叉參考
本申請案主張2016年5月20日申請之美國臨時申請案第62/339,412號及2016年7月14日申請之歐洲臨時申請案第16 179 434.2號的權利，該等案之內容宛如全文陳述般以引用方式併入本文中。
應理解，使用遠距電漿化學氣相沈積(RP-CVD)及濺鍍沈積之至少一者以在發光裝置中生長層之一方法的圖及描述已經簡化以繪示與一清晰理解相關之元件，同時出於清晰目的而排除存在於典型裝置處理中之諸多其他元件。一般技術者可認知，在實施本發明時期望及/或需要其他元件及/或步驟。然而，由於此等元件及步驟係此項技術中所熟知的且由於其等不 促成更好地理解本發明，故本文中不提供此等元件及步驟之一論述。
在習知III族氮化物發光二極體(LED)中，首先在一基板上生長一n型區，後續接著生長一作用區(或發光區)及一p型區。如本文中所使用，術語區指稱經識別區之至少一個層，例如一n型區可包含一或多個n型層。一III族氮化物LED生長n側朝下裝置之內部場隨正向偏壓增大而增大。因此，隨著裝置偏壓(電流)增大，內部電場增大，從而減少電子-電洞重疊且由此降低輻射效率。按反向順序生長裝置(例如，LED)(其中首先在基板上生長p型區)使內部場反向。在一III族氮化物LED生長p側朝下裝置中，內部場與內建極化場相反。因此，隨著正向偏壓(電流)增大，此一裝置之輻射效率可增大。
然而，III族氮化物LED生長p側朝下裝置設計受限於針對p型層活化需要一無氫氣氛中之退火。此係參考圖1至圖3予以闡釋。圖1繪示使用氨(NH3)作為氮源生長之一裝置100，此導致N及H併入至p型區(被展示為一pGaN層)中。圖2繪示在裝置100之pGaN層存在氫，該氫需要使用一無氫氣氛退火程序移除以活化鎂(Mg)摻雜劑。圖3繪示一經退火裝置，其中氫已自pGaN層向外擴散。Mg現係電活性的且用作一受體型摻雜劑。一基於氮源之生長程序例如可為有機金屬化學氣相沈積(MOCVD)。在典型MOCVD中，氨用作氮源，其在生長溫度下分解成氫自由基及活性形式之氮。即使所使用之載氣係氮，來自氨分解之氫仍將在生長期間與Mg形成一錯合物。
在III族氮化物LED生長p側朝下裝置中，首先在基板上生長p型區，後續接著生長作用區且接著生長n型區。因此，p型區被埋藏。實驗已證實，氫無法擴散通過n型III族氮化物材料，且氫不容易在一長距離內側向 擴散。為了使退火有效，p型層不能被任何其他層覆蓋。在無一有效退火之情況下，裝置未留有一p型層，或留有具一極低電洞濃度之一p型層，使其無用。
上文問題亦存在於包含一穿隧接面之III族氮化物裝置中。一穿隧接面係允許電子在反向偏壓中自一p型層之共價帶穿隧至一n型層之傳導帶的一結構。在一電子穿隧時，一電洞留於p型層中，使得在兩個層中產生載子。據此，在如同二極體之一電子裝置中(其中僅一小洩漏電流在反向偏壓中流動)，可在反向偏壓中跨一穿隧接面載送一大電流。一穿隧接面需要p/n穿隧接面處之傳導帶與共價帶之一特定對準，此通常已在其他材料系統中使用極高摻雜(例如，在(Al)GaAs材料系統中p++/n++接面)來達成。III族氮化物材料具有在不同合金組成物之間的異質介面處產生一電場之一固有極化。可利用此極化場來達成所需帶對準以便穿隧。
如先前所提及，一穿隧接面允許電流傳遞通過正以其他方式整流之一經反向偏壓之p-n接面。此藉由經由一穿隧接面將來自一p型層之電洞轉換成一n型層中之電子而產生採用n型層作為一LED之正端子及負端子兩者之接觸件之可能性，該等n型層比p型層具有好得多的薄片電阻及(因此)電流散佈。此亦允許兩個或更多個LED生長於彼此頂部上且經由該穿隧接面串聯連接。此在一單一LED之佔據面積內產生多個LED，從而顯著地增大每單位面積產生之光學通量。
除實現每單位面積之高通量外，穿隧接面亦可用來克服效率下滑。 藉由在一較低驅動電流下驅動藉由穿隧接面連接之LED，各LED可在其峰值效率下操作。正常地，此將導致光輸出之一下降，然而藉由使兩個或更多個LED串聯連接於一給定晶片區域中，可維持光輸出同時顯著地改良效 率。因此，可藉由一穿隧接面LED應對所有市場：需要高效率之彼等市場及需要每單位面積之高通量之彼等市場。
在III族氮化物LED中產生一穿隧接面之一關鍵限制因素係pGaN層之活化。在一穿隧接面LED之情況下，當生長整個裝置結構時，pGaN層將由另一層埋藏或覆蓋。藉由設計，在pGaN層之頂部上將存在一n型層，其中穿隧接面在pGaN層與n型層之間。在藉由MOCVD生長pGaN層時，反應器中之氫在GaN層中與Mg(p型摻雜劑)形成一化學錯合物，此使Mg無電活性。為了將Mg用作一p型摻雜劑，在一無氫環境中需要一生長後活化退火，其中氫自晶體向外擴散。然而，如上文所描述，氫無法擴散通過n型GaN層。因此，在生長穿隧接面LED且pGaN層被n型GaN層覆蓋時，活化退火無法進行，此係因為氫將無法離開晶體。此將使裝置未留有一p型層，或留有極低活化，使其無用。此在先前已藉由使用分子束磊晶(MBE)生長p型層而予以克服，該分子束磊晶(MBE)係緩慢且昂貴的，並且通常不用於商用III族氮化物LED製造中。
據此，具有一經埋藏p型層之裝置(諸如具有一穿隧接面之一裝置或其中在n型層之前生長p型層之一裝置)習知上無法在氨作為氮源的情況下，藉由MOCVD而生長。
本文中描述使用RP-CVD及濺鍍沈積之至少一者來生長發光裝置之層之方法。一般言之，RP-CVD及濺鍍沈積在生長程序期間不使用氫或氨。 即，在無一含氫之氮前驅體之情況下生長層。特定言之，在一些實施方案中，可使用RP-CVD及濺鍍沈積來生長pGaN層及/或穿隧接面材料，此可防止氫進入pGaN層且排除對材料的生長後活化之需要。
一般言之，RP-CVD及濺鍍沈積允許使用一無氫環境來藉由使用氮電 漿作為氮源或在一些濺鍍沈積實例中使用一GaN源目標而生長III族氮化物，且pGaN層接著將無需一後續活化步驟。亦可藉由RP-CVD及/或濺鍍沈積來實施穿隧接面及後續nGaN層之初始部分的生長，此係因為在暴露pGaN層時任何引入氫至反應器中將導致氫再次擴散至pGaN層中且與Mg錯合。類似地，對於一p型側朝下裝置，pGaN層最初可藉由MOCVD而生長，接著在RP-CVD或濺鍍沈積系統中原位退火，後續接著在作用區之前藉由RP-CVD及/或濺鍍沈積而生長一pGaN層及一非有意摻雜之空間(setback)層。例如，可在使用一RP-CVD反應器之遠距電漿源產生的一過壓活性氮下執行活化退火。若氫擴散至pGaN中係不顯著的，則可藉由一RP-CVD及/或濺鍍沈積或藉由MOCVD而生長作用區。
圖4係使用RP-CVD及/或濺鍍沈積來生長用於一裝置400之III族氮化物之一闡釋性圖。使用一氮氣源(N2)來提供一過壓N原子以防止氮從晶體解吸附，但不伴隨氫。如所展示，在pGaN層中不存在氫原子。
圖5係一裝置500之一闡釋性半導體結構505，其中在一發光區515及一n型區520之前生長一p型區510，如圖6之流程圖600中所繪示。此一半導體裝置可併入至任何合適裝置中且實施方案不限於所繪示之裝置。作為所繪示之垂直裝置之替代物的合適裝置之實例包含：一覆晶裝置，其中移除生長基板；及一側向晶粒，其中生長基板保留且一金屬接觸件安置於第一生長摻雜層上，該第一生長摻雜層藉由例如乾式蝕刻而暴露。
裝置500包含生長於一生長基板(未展示)上之一半導體結構505。藉由下列步驟而形成半導體結構505：首先生長一p型區510(605)；後續接著生長包含至少一個發光層之一作用或發光區515(610)；後續接著生長一n型區520(615)。一金屬p接觸件525安置於p型區510上且一金屬n接觸件 530安置於n型區520上。n型區520可包含不同組成物及摻雜劑濃度之多個層，包含例如針對發光區515有效地發光所期望之特定光學、材料或電性質設計之n型層或甚至p型層。發光區515可包含一單一厚或薄發光層、或一多量子井發光區，例如包含藉由阻障層而分離之多個薄或厚發光層。p型區510可包含準備層(諸如緩衝層或成核層)，及/或經設計以促成移除生長基板、可為p型、n型或非有意摻雜之層，及不同組成物、厚度及摻雜劑濃度之多個層，例如包含為p型、非有意摻雜或n型之層。
如上文所述，圖6繪示形成裝置500之半導體結構505之一方法。在一實施方案中，首先在一生長基板上藉由使用RP-CVD及/或濺鍍沈積而生長p型區510(605)。接著在p型區510上方生長發光區515(610)。在一實施方案中，藉由RP-CVD及/或濺鍍沈積而生長發光區515至少達該生長之一第一部分(舉例而言，諸如至少前幾奈米)，使得早前生長之p型區505不暴露於氫。n型區520在p型區510及發光區515上方生長(615)以形成半導體結構505。
在一些實施方案中，生長基板包含一非III族氮化物基板(諸如碳化矽(SiC)或藍寶石)及一初始III族氮化物結構。初始III族氮化物結構可包含例如一III族氮化物成核及/或緩衝層及一薄GaN膜，半導體結構505可生長於該薄GaN膜上。初始III族氮化物結構可例如藉由MOCVD而生長於非III族氮化物基板上。在一些實施例中，生長基板係藉由例如MOCVD、氫化物氣相磊晶(HVPE)、液相磊晶(LPE)、氨熱法或任何其他合適技術而形成之一預成形GaN模板。
共同參考圖5及圖6，可例如藉由MOCVD、後續接著在一RP-CVD及/或濺鍍沈積室中執行一活化退火而生長p型區510。在一實施方案中，在 活化退火之後，藉由RP-CVD及/或濺鍍沈積而執行後續生長，其中一n型區罩蓋p型區510以防止再引入氫。可例如藉由RP-CVD、濺鍍沈積或MOCVD而生長發光區515及n型區520。
在一實施方案中，藉由RP-CVD及/或濺鍍沈積執行一經退火p型區(例如，前2奈米(nm)至100nm之材料)上之初始生長，其中一n型區罩蓋p型區510且防止再引入氫。在罩蓋p型區510之後，可將生長切換至MOCVD或其他生長技術。
在一實施方案中，可藉由RP-CVD及/或濺鍍沈積而生長p型區510、發光區515及n型區520。
一般言之，一旦藉由RP-CVD或濺鍍沈積、或MOCVD、後續接著退火而形成一無氫p型區，便必須在藉由MOCVD而生長之前用一n型區罩蓋該無氫p型區以防止引入或再引入氫。
上述生長技術係闡釋性的且針對p型區510、發光區515及n型區520之上文所描述之生長技術之組合係在實施方式及申請專利範圍之範疇內。在生長之後，可將半導體結構處理成任何合適裝置。
圖7係根據某些實施方案之一闡釋性穿隧接面LED 700。一般言之，一穿隧接面安置於p型區與將電流注入至p型區中之一金屬接觸件之間。該接觸件可形成於一n型區上，與一p型區相比，該n型區可具有好得多的薄片電阻及(因此)電流散佈。在穿隧接面LED 700中，藉由經由一穿隧接面將來自p型區之電洞轉換成一n型接觸層中之電子，將一n型區用作用於穿隧接面LED 700之正端子及負端子兩者之接觸層。
穿隧接面LED 700具有一LED結構702，該LED結構702包含生長於一生長基板705上之一n型區710，後續接著一發光區715及一p型區720。n 型區710可包含不同組成物、摻雜劑濃度(包含非有意摻雜及/或p型)及厚度之多個層。發光區715可包含例如藉由阻障層而分離之多個厚或量子井發光層。p型區720可包含不同組成物、摻雜劑濃度(包含非有意摻雜及/或n型)及厚度之多個層。一穿隧接面725形成於p型區720上方。
在一實施方案中，穿隧接面725包含與p型區720直接接觸之一高度摻雜p型層(亦稱為p++層)及與p++層直接接觸之一高度摻雜n型層(亦稱為n++層)。在一實施方案中，穿隧接面725包含夾置於p++層與n++層之間之組成物不同於p++層及n++層的一層。在一實施方案中，穿隧接面725包含夾置於p++層與n++層之間的一InGaN層。在一實施方案中，穿隧接面725包含夾置於p++層與n++層之間的一AlN層。穿隧接面725與如下文所描述之n型接觸層730直接接觸。
p++層可為例如用一受體(諸如Mg或Zn)摻雜至約1018cm-3至約5×1020cm-3之一濃度的InGaN或GaN。在一些實施例中，p++層經摻雜至約2×1020cm-3至約4×1020cm-3之一濃度。n++層可為例如用一受體(諸如Si或Ge)摻雜至約1018cm-3至約5×1020cm-3之一濃度的InGaN或GaN。在一實施方案中，n++層經摻雜至約7×1019cm-3至約9×1019cm-3之一濃度。穿隧接面725通常極薄。例如，穿隧接面725可具有範圍自約2nm至約100nm之一總厚度，且p++層及n++層之各者可具有範圍自約1nm至約50nm之一厚度。在一實施方案中，p++層及n++層之各者可具有範圍自約25nm至約35nm之一厚度。p++層及n++層可能未必係相同厚度。在一實施方案中，p++層係15nm之Mg摻雜InGaN且n++層係30nm之Si摻雜GaN。p++層及n++層可具有一漸變摻雜劑濃度。例如，相鄰於下方p型區720之p++層之一部分可具有自下方p型區720之摻雜劑濃度漸變 至p++層中之所期望摻雜劑濃度的一摻雜劑濃度。類似地，n++層可具有自相鄰於p++層之一最大值漸變至相鄰於形成於穿隧接面725上方之n型層730之一最小值的一摻雜劑濃度。穿隧接面725被製造為足夠薄且充分摻雜，使得穿隧接面725當在反向偏壓模式中傳導電流時，顯示低串聯電壓降。在一實施方案中，跨穿隧接面725之電壓降係約0.1V至約1V。
在p++層與n++層之間包含一InGaN或AlN或其他合適層之實施方案可利用III族氮化物中之極化場來幫助對準帶以便穿隧。此極化效應可降低n++層及p++層中之摻雜要求且減小所需穿隧距離(潛在地允許較高電流流動)。p++層與n++層之間的層之組成物可不同於p++層及n++層之組成物，及/或可經選擇以歸因於存在於III族氮化物材料系統中之不同材料之間的極化電荷而引起帶再對準。在美國專利第8,039,352 B2號中描述合適穿隧接面之實例，該案以引用方式併入本文中。
一n型接觸層730形成於穿隧接面725上方，與n++層直接接觸。第一金屬接觸件735及第二金屬接觸件740分別形成於n型接觸層730及n型區710上。一台面可經蝕刻以形成一覆晶裝置(如圖7中展示)，或可使用任何其他合適裝置結構。第一金屬接觸件735及第二金屬接觸件740可為相同或不同材料，諸如鋁或任何合適接觸金屬。
在一實施方案中，穿隧接面725之p++層可與發光層715直接接觸，使得無需一單獨p型區720。
生長基板705通常係藍寶石，但可為任何合適基板(舉例而言，諸如SiC、Si、GaN)或一複合基板。其上生長一III族氮化物半導體結構之生長基板705之一表面可在生長之前圖案化、粗糙化或紋理化，此可改良自穿隧接面LED 700之光提取。與生長表面相對的生長基板705之一表面(即， 透過其以一覆晶組態提取大部分光之表面)可在生長之前或之後圖案化、粗糙化或紋理化，此可改良自穿隧接面LED 700之光提取。在一實施方案中，基板705可被薄化或整個被移除。在一實施方案中，藉由薄化而暴露之基板705之表面經圖案化、經紋理化或經粗糙化以改良光提取。
第一金屬接觸件735及第二金屬接觸件740通常包含多個導電層，諸如一反射金屬及可防止或減小該反射金屬之電子遷移之一防護金屬。反射金屬通常係銀，但可使用任何合適材料。第一金屬接觸件735及第二金屬接觸件740藉由一間隙而彼此電隔離，該間隙可填充有一介電質，諸如矽氧化物或任何其他合適材料。可形成用以暴露n型區715之部分之多個通孔。第一金屬接觸件735及第二金屬接觸件740不限於圖7中所繪示之配置。第一金屬接觸件735及第二金屬接觸件740可經再分佈以與一介電質/金屬堆疊形成接合墊，如此項技術中所已知。
為了形成至穿隧接面LED 700之電連接，使一或多個互連件形成於第一金屬接觸件735及第二金屬接觸件740上或使一或多個互連件電連接至第一金屬接觸件735及第二金屬接觸件740。互連件可為例如焊料、凸塊、金層或任何其他合適結構。
圖8係根據某些實施方案之用於製作圖7之穿隧接面LED 700之一闡釋性方法800。在生長基板705上藉由MOCVD而生長LED結構702之n型區710、發光區715及p型區720(805)。接著將LED結構702移動至一RP-CVD及/或濺鍍沈積室，其中在一過壓活性氮下原位完成一活化退火(810)。在一實施方案中，在移動至RP-CVD及/或濺鍍沈積室之前非原位完成一活化退火。藉由使用RP-CVD及/或濺鍍沈積之至少一者而在LED結構702之頂部上生長穿隧接面725(815)。藉由RP-CVD及/或濺鍍沈積而 生長n型接觸區730之全部或一部分(820)。接著可將該結構移回至一MOCVD室以生長剩餘結構，其中剩餘結構可包含n型接觸區730之一部分(825)。可重複該程序以形成與期望一樣多的藉由穿隧接面而分離之LED(830)。
在一實施方案中，無須在無環境氫之情況下生長穿隧接面725。例如，可在無環境氫之情況下生長p++層及n++層之第一部分，後續接著藉由MOCVD而生長剩餘n++層。一般言之，如上文所描述，一旦p++層被罩蓋，生長便可在有氫的情況下發生。
在一實施方案中，藉由MOCVD而生長n型區710、發光區715及p型區720之一第一部分。藉由MOCVD而生長之p型區720之第一部分可為例如至少1nm厚且不大於400nm厚，至少5nm厚且不大於150nm厚，及至少10nm厚且不大於20nm厚。接著將該結構移動至一RP-CVD及/或濺鍍沈積室且原位完成一活化退火。接著藉由RP-CVD及/或濺鍍沈積而生長p型區720之一第二部分。在一些實施例中，第二部分可為例如至少5nm厚且不大於400nm厚及至少10nm厚且不大於100nm厚。生長程序之其餘部分係如上文所描述般。
在一實施方案中，可藉由RP-CVD及/或濺鍍沈積而生長所有III族氮化物層，包含n型區710、發光區715、p型區720、穿隧接面725及n型接觸區730。
在一實施方案中，如上文關於圖4、圖5及圖6所描述，穿隧接面LED 900生長於生長基板上。
圖9係根據某些實施方案之另一闡釋性穿隧接面LED 900。特定言之，穿隧接面LED 900包含生長於彼此頂部上且經由一穿隧接面串聯連接 之多個LED。一般言之，在一單一LED之佔據面積內產生多個LED，此可顯著地增大每單位面積產生之光學通量。另外，藉由在一較低驅動電流下驅動由一穿隧接面連接之LED，各LED可在其峰值效率下操作。在一單一LED中，此將導致光輸出之一下降，然而藉由使兩個或更多個LED串聯連接於一給定晶片區域中，可維持光輸出，同時顯著地改良效率。因此，可在需要高效率之應用及/或需要每單位面積之高通量之應用中使用穿隧接面LED 900。
穿隧接面LED 900包含一第一LED結構902，該第一LED結構902包含生長於一生長基板905上之一n型區910，後續接著一發光區915及一p型區920。一穿隧接面925形成於p型區920上方。一第二LED結構927包含一第二n型區930、一第二發光區935及一第二p型區940，其等形成於穿隧接面925上方。穿隧接面925經定向使得p++層與第一LED結構902之p型區920直接接觸且n++層與第二LED結構927之n型區930直接接觸。第一金屬接觸件945及第二金屬接觸件950分別形成於第一LED結構902之n型區910及第二LED結構927之p型區940上。一台面可經蝕刻以形成一覆晶裝置或可使用任何其他合適裝置結構。在一實施方案中，一額外穿隧接面及n型層可形成於第二LED結構927之p型區940上方以在一n型層上形成第二金屬接觸件950。在適當情況下，針對穿隧接面LED 900所描述之區及層可具有相同於上文針對穿隧接面LED 700所描述之彼等材料、性質、特徵及/或特性的材料、性質、特徵及/或特性。
儘管在圖9中繪示兩個發光區或作用區，但在兩個金屬接觸件之間可包含任何數目個發光區，前提係相鄰於各發光區之p型區藉由一穿隧接面而與相鄰於下一作用區之n型區分離。由於穿隧接面LED 900僅具有兩個 接觸件，故發光區915及935兩者同時發光並且無法個別地且單獨地啟動。在一實施方案中，可藉由形成額外接觸件而單獨地啟動堆疊中之個別LED。在一實施方案中，一裝置可具有足夠的穿隧接面，使得該裝置可在一典型線電壓下操作，舉例而言，諸如110伏特、220伏特等。
在一實施方案中，發光區915及935可用相同組成物製造，使得其等發射相同色彩光，或用不同組成物製造，使得其等發射不同色彩(即，不同峰值波長)光。例如，具有兩個接觸件之三發光區裝置可經製造使得第一發光區發射紅光，第二發光區發射藍光，且第三發光區發射綠光。在經啟動時，該裝置可產生白光。由於發光區經堆疊使得其等表現為自相同區域發光，故此等裝置可避免一裝置中存在之組合來自相鄰而非堆疊的發光區之紅光、藍光及綠光之色彩混合的問題。
在具有發射不同波長光之發光區之一裝置中，產生最短波長光之發光區可經定位而最接近於自其提取光之表面，一般係一LED中之藍寶石、SiC或GaN生長基板。將最短波長發光區放置於輸出表面附近可最小化歸因於其他發光區之量子井中之吸收之損失，且可藉由將較長波長發光區定位為更接近於由接觸件形成之散熱器而減小對更敏感較長波長量子井之熱影響。亦可使量子井層足夠薄，使得量子井層中之光之吸收係低的。可藉由選擇發射各色彩之光的數個發光區而控制自該裝置發射之混合光之色彩。例如，人眼對綠色光子極其敏感且對紅色光子及藍色光子不太敏感。 為了產生平衡白光，一堆疊式發光區裝置可具有一單一綠色發光區與多個藍色及紅光發光區。
生長基板905通常係藍寶石，但可為任何合適基板(舉例而言，諸如SiC、Si、GaN)或一複合基板。其上生長一III族氮化物半導體結構之生長 基板905之一表面可在生長之前圖案化、粗糙化或紋理化，此可改良自穿隧接面LED 900之光提取。與生長表面相對的生長基板905之一表面(即，透過其以一覆晶組態提取大部分光之表面)可在生長之前或之後圖案化、粗糙化或紋理化，此可改良自穿隧接面LED 900之光提取。在一實施方案中，基板905可被薄化或整個被移除。在一實施方案中，藉由薄化而暴露之基板905之表面經圖案化、經紋理化或經粗糙化以改良光提取。
第一金屬接觸件945及第二金屬接觸件950通常包含多個導電層，諸如一反射金屬及可防止或減小該反射金屬之電子遷移之一防護金屬。反射金屬通常係銀，但可使用任何合適材料。第一金屬接觸件945及第二金屬接觸件950藉由一間隙而彼此電隔離，該間隙可填充有一介電質，諸如矽氧化物或任何其他合適材料。可形成用以暴露n型區910之部分之多個通孔。第一金屬接觸件945及第二金屬接觸件950不限於圖9中所繪示之配置。第一金屬接觸件945及第二金屬接觸件950可經再分佈以與一介電質/金屬堆疊形成接合墊，如此項技術中所已知。
為了形成至穿隧接面LED 900之電連接，使一或多個互連件形成於第一金屬接觸件945及第二金屬接觸件950上或使一或多個互連件電連接至第一金屬接觸件945及第二金屬接觸件950。互連件可為例如焊料、凸塊、金層或任何其他合適結構。
圖10係根據某些實施方案之用於製作圖9之穿隧接面LED 900之一闡釋性方法。在生長基板905上藉由MOCVD而生長第一LED結構902之n型區910、發光區915及p型區920(1005)。接著將LED結構902移動至一RP-CVD及/或濺鍍沈積室，其中在一過壓活性氮下原位完成一活化退火(1010)。藉由至少使用RP-CVD及/或濺鍍沈積而在第一LED結構902之頂 部上生長穿隧接面925(1015)。藉由RP-CVD及/或濺鍍沈積而生長第二LED結構927之n型接觸區930之全部或一部分(1020)。接著可將該結構移回至一MOCVD室以生長剩餘結構，其中剩餘結構可包含第二LED結構927之n型接觸區930、發光區935及p型區940之一部分(1025)。可重複該程序以形成與所期望一樣多的藉由穿隧接面而分離之LED(1030)。
在一實施方案中，無須在無環境氫之情況下生長穿隧接面925。例如，可在無環境氫之情況下生長p++層及n++層之第一部分，後續接著藉由MOCVD而生長剩餘n++層。一般言之，如上文所描述，一旦p++層被罩蓋，生長便可在有氫的情況下發生。
在一實施方案中，藉由MOCVD而生長n型區910、發光區915及p型區920之一第一部分。藉由MOCVD而生長之p型區920之第一部分可為例如至少1nm厚且不大於400nm厚，至少5nm厚且不大於150nm厚，及至少10nm厚且不大於20nm厚。接著將該結構移動至一RP-CVD及/或濺鍍沈積室且原位完成一活化退火。接著藉由RP-CVD及/或濺鍍沈積而生長p型區920之一第二部分。在一些實施例中，第二部分可為例如至少5nm厚且不大於400nm厚及至少10nm厚且不大於100nm厚。生長程序之其餘部分係如上文所描述般。
在一實施方案中，可藉由RP-CVD及/或濺鍍沈積而生長所有III族氮化物層，包含n型區910、發光區915、p型區920、穿隧接面925、n型區930、發光區935及p型區940。
在一實施方案中，如上文關於圖4、圖5及圖6所描述，穿隧接面LED 900生長於生長基板上。
本文中所描述之裝置之任一者可與一波長轉換結構組合。波長轉換 結構可含有一或多種波長轉換材料。波長轉換結構可直接連接至LED，安置為緊鄰LED但未直接連接至LED，或與LED隔開。波長轉換結構可為任何合適結構。波長轉換結構可與LED分開形成，或與LED一起原位形成。 與LED分開形成之波長轉換結構之實例包含：可藉由燒結或任何其他合適程序而形成之陶瓷波長轉換材料；安置於經輥軋、鑄造或以其他方式形成為一薄片之透明材料(諸如聚矽氧或玻璃)中，接著經單粒化成個別波長轉換結構之波長轉換材料(諸如粉末磷光體)；及安置於形成為可層壓或以其他方式安置於一LED上方之一撓性薄片的一透明材料(諸如聚矽氧)中之波長轉換材料(諸如粉末磷光體)。
原位形成之波長轉換結構之實例包含與一透明材料(諸如聚矽氧)混合且經施配、絲網印刷、模板印刷、模製或以其他方式安置於LED上方之波長轉換材料(諸如粉末磷光體)；及藉由電泳沈積、氣相沈積或任何其他合適類型之沈積而塗佈於LED上之波長轉換材料。
可在一單一裝置中使用多種形式之波長轉換結構。例如，一陶瓷波長轉換構件可與一模製波長轉換構件組合，其中在該陶瓷構件及該模製構件中具有相同或不同波長轉換材料。
波長轉換結構可包含例如習知磷光體、有機磷光體、量子點、有機半導體、II-VI族或III-V族半導體、II-VI族或III-V族半導體量子點或奈米晶體、染料、聚合物、或其他發光材料。
波長轉換材料吸收由LED發射之光且發射一或多個不同波長之光。 由LED發射之未轉換光通常係自結構提取之光之最終光譜之部分，但無需如此。常見組合之實例包含：一藍色發光LED與一黃色發光波長轉換材料組合；一藍色發光LED與綠色及紅色發光波長轉換材料組合；一UV發光 LED與藍色及黃色發光波長轉換材料組合；及一UV發光LED與藍色、綠色及紅色發光波長轉換材料組合。可添加發射其他色彩之光之波長轉換材料以客製化自結構提取之光之光譜。
在一些實施例中，可由在一MOCVD室與一RP-CVD及/或濺鍍沈積室之間移動晶圓之一叢集工具執行本文中所描述之方法。此一工具允許一可擴展製程。在一些實施例中，RP-CVD、濺鍍沈積及MOCVD工具係獨立工具而非叢集工具。在一些實施例中，一單一反應器可將RP-CVD及/或濺鍍沈積及MOCVD生長模式一起併入相同實體室中。可能的是，可在藉由RP-CVD及/或濺鍍沈積而執行之生長步驟期間使用極少量氫及/或氨，而不使一p型層中之p型摻雜劑去活性或不影響p型區之電行為。例如，在一些實施例中，氫可用作用於一些起泡器之一載氣，假設其不引起p型GaN之去活性。
本文中所描述之實施例可併入至任何合適發光裝置中。本發明之實施例不限於所繪示之特定結構，舉例而言，諸如圖5、圖7及圖9之垂直裝置。
儘管在上文所描述之實例及實施例中，半導體發光裝置係發射藍光或UV光之一III族氮化物LED，但除LED外之半導體發光裝置(諸如雷射二極體)係在本發明之範疇內。另外，本文中所描述之原理可適用於由其他材料系統(諸如其他III-V族材料、III族磷化物、III族砷化物、II-VI族材料、ZnO或Si基材料)製成之半導體發光裝置。
本文中所描述之使用RP-CVD及/或濺鍍沈積以在發光裝置中生長層之非限制性方法可經修改用於各種應用及用途，同時保持於發明申請專利範圍之精神及範疇內。本文中所描述及/或圖式中所展示之實施方案及變 動僅藉由實例而呈現且不限於該精神及範疇。本文描述可適用於使用RP-CVD及/或濺鍍沈積以在發光裝置中生長層之方法之所有實施方案，但其可關於一特定實施方案而描述。
如本文中所描述，本文中描述之方法不限於執行任何特定功能之任何特定元件，且所呈現之方法之一些步驟未必按所展示順序發生。例如，在一些情況下，兩個或更多個方法步驟可按一不同順序發生或同時發生。 另外，所描述方法之一些步驟可為可選(即使未明確陳述為可選)，且因此可被省略。尤其鑑於本文中所描述之使用RP-CVD及/或濺鍍沈積以在發光裝置中生長層之方法的描述，本文中所揭示之方法之此等及其他變動將容易顯而易見，且被視為在本發明之完整範疇內。
一些實施方案之一些特徵可被省略或與其他實施方案一起實施。本文中所描述之裝置元件及方法元件可互換且可用於本文中所描述之實例或實施方案之任一者中或可自本文中所描述之實例或實施方案之任一者省略。
儘管上文以特定組合描述特徵及元件，但各特徵或元件可在無其他特徵及元件之情況下單獨使用或者在具有或無其他特徵及元件之情況下以特定組合使用。
800:方法
805:步驟
810:步驟
815:步驟
820:步驟
825:步驟
830:步驟

Claims (31)

  1. 一種用於生長一發光裝置之方法，該方法包括：在一生長基板上生長一發光裝置結構，該發光裝置結構包含堆疊在一起之一n型區、一發光區及一p型區；及在不引起至少該p型區之不可操作性(inoperability)之至少一減氫環境(reduced hydrogen environment)中藉由使用遠距電漿化學氣相沈積(RP-CVD)及濺鍍沈積之至少一者而在該發光裝置結構上生長一穿隧接面(tunnel junction)之一層之至少一部分，該發光裝置結構係使用一非RP-CVD及非濺鍍沈積程序生長於該生長基板上。
  2. 如請求項1之方法，生長該穿隧接面進一步包括：使一p++層與該p型區直接接觸，其中該p++層比該p型區更重地摻雜；及使一n++層與該p++層直接接觸，其中該層之該部分係該p++層，該發光裝置結構及該穿隧接面係由Ⅲ族氮化物材料製成。
  3. 如請求項2之方法，其中在不引起至少該p++層之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該n++層之至少一部分。
  4. 如請求項1之方法，該生長該發光裝置結構進一步包括： 藉由有機金屬化學氣相沈積(MOCVD)而生長該n型區、該發光區及該p型區之一第一部分；使該n型區、該發光區及該p型區之該第一部分退火；及在該退火之後，在至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該p型區之一第二部分，該減氫環境不引起至少該p型區之該第一部分及該p型區之該第二部分之不可操作性。
  5. 如請求項2之方法，其中：生長該發光裝置結構進一步包括：藉由有機金屬化學氣相沈積而生長該n型區、該發光層及該p型區；使該n型區、該III族氮化物發光層及該p型區退火；且該生長該穿隧接面之該層之至少一部分進一步包括：在該退火之後，在該p型區上生長該p++層，其中該層係該p++層。
  6. 如請求項1之方法，其進一步包括：使一第一金屬接觸件形成為與該n型區直接接觸及使一第二金屬接觸件形成為與該n型接觸層直接接觸。
  7. 如請求項6之方法，其進一步包括：在該穿隧接面上生長另一發光裝置結構。
  8. 如請求項2之方法，該穿隧接面進一步包括安置於該p++層與該n++層之間的一額外層，該額外層具有不同於該p++層或該n++層之一不同組成物。
  9. 如請求項1之方法，其中該至少一減氫環境係一無氫環境。
  10. 如請求項1之方法，該生長該穿隧接面進一步包括使一p++層與該p型區直接接觸，其中該層係該p++層且該p++層比該p型區更重地摻雜，藉由有機金屬化學氣相沈積(MOCVD)而生長該p++層之至少一部分；使該p++層之至少該部分退火；及使一n++層與該p++層直接接觸，在不引起至少該p++層之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之至少一者而生長該n++層。
  11. 一種用於生長一發光裝置之方法，其包括：在不引起至少一p型區之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之至少一者而在一生長基板上方生長該p型區；在該p型區上方生長一發光區；及使用一非RP-CVD及非濺鍍沈積程序在該發光區上方生長一n型區，該p型區、該發光區及該n型區係由III族氮化物材料製成。
  12. 如請求項11之方法，該生長基板包括一非III族氮化物材料及安置於 該非III族氮化物材料上之一GaN膜，該方法進一步包括：藉由有機金屬化學氣相沈積(MOCVD)而生長該GaN膜。
  13. 如請求項11之方法，該生長基板包括一非III族氮化物材料及安置於該非III族氮化物材料上之一GaN膜，該方法進一步包括：藉由RP-CVD及濺鍍沈積之該至少一者而生長該GaN膜。
  14. 如請求項11之方法，在該p型區上方生長該發光區包括：在不引起至少該p型區之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該發光區之一第一部分；及藉由MOCVD而生長該發光區之一第二部分。
  15. 如請求項11之方法，其中在該p型區上方生長該發光區包括：在不引起至少該p型區之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該發光區。
  16. 如請求項11之方法，在該p型區上方生長該發光區包括：藉由MOCVD而生長該發光區。
  17. 如請求項15之方法，在該發光區上方生長該n型區包括：藉由RP-CVD及濺鍍沈積之該至少一者而生長該n型區之至少一部分。
  18. 如請求項11之方法，在該發光區上方生長該n型區包括：藉由 MOCVD而生長該n型區。
  19. 一種用於生長一發光裝置之方法，其包括：在一生長基板上方生長一p型區；在該p型區上方生長一發光區；及在該發光區上方生長一n型區之一部分，在不引起至少該p型區之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之至少一者而生長該發光區及該n型區之至少一者之至少一部分。
  20. 如請求項19之方法，其進一步包括：在藉由MOCVD而生長該p型區之後，使該p型區退火。
  21. 如請求項19之方法，該p型區、該發光區及該n型區係由III族氮化物材料製成。
  22. 一種發光裝置，其包括：一生長基板；一發光裝置結構，其生長於該生長基板上，該發光裝置結構包含堆疊在一起之一n型區、一發光區及一p型區；及一穿隧接面之一層之至少一部分，其在不引起至少該p型區之不可操作性之至少一減氫環境中藉由使用遠距電漿化學氣相沈積(RP-CVD)及濺鍍沈積之至少一者而生長在該發光裝置結構上。
  23. 如請求項22之發光裝置，該穿隧接面進一步包括：一p++層，其與該p型區直接接觸，其中該p++層比該p型區更重地摻雜；及一n++層，其與該p++層直接接觸，其中該層之該部分係該p++層，該發光裝置結構及該穿隧接面係由Ⅲ族氮化物材料製成。
  24. 如請求項23之發光裝置，在不引起至少該p++層之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該n++層之一部分。
  25. 如請求項22之發光裝置，藉由RP-CVD及濺鍍沈積之該至少一者而生長該發光裝置結構。
  26. 如請求項22之發光裝置，該p型區包含一第一部分及一第二部分：藉由有機金屬化學氣相沈積(MOCVD)而生長該n型區、該發光區及該第一部分；及在使該n型區、該發光區及該第一部分退火之後，在不引起至少該第一部分之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長該第二部分。
  27. 如請求項23之發光裝置，其中該層係在使藉由MOCVD而生長之該n型區、該發光區及該p型區退火之後而在不引起至少該p型區之不可操作性 之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長在該p型區上之該p++層。
  28. 如請求項22之發光裝置，其進一步包括：在不引起至少一p++層之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之該至少一者而生長在一n++上方之一n型接觸層之一部分；一第一金屬接觸件，其經形成為與該n型區直接接觸；及一第二金屬接觸件，其經形成為與該n型接觸層直接接觸。
  29. 如請求項23之發光裝置，其進一步包括：生長在該穿隧接面上之另一發光裝置結構。
  30. 如請求項23之發光裝置，該穿隧接面進一步包括：安置於該p++層與該n++層之間的一額外層，該額外層具有不同於該p++層或該n++層之一不同組成物。
  31. 如請求項22之發光裝置，其進一步包括：一p++層，其與該p型區直接接觸，其中該層係該p++層且該p++層比該p型區更重地摻雜，藉由有機金屬化學氣相沈積(MOCVD)而生長該p++層之至少一部分；及一n++層，其與該p++層直接接觸，在使該p++層之該部分退火之後在不引起至少該p++層之不可操作性之至少一減氫環境中藉由RP-CVD及濺鍍沈積之至少一者而生長該n++層。
TW106116784A 2016-05-20 2017-05-19 發光裝置及用於生長發光裝置之方法 TWI730096B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662339412P 2016-05-20 2016-05-20
US62/339,412 2016-05-20
EP16179434 2016-07-14
EP16179434.2 2016-07-14

Publications (2)

Publication Number Publication Date
TW201817029A TW201817029A (zh) 2018-05-01
TWI730096B true TWI730096B (zh) 2021-06-11

Family

ID=56411522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116784A TWI730096B (zh) 2016-05-20 2017-05-19 發光裝置及用於生長發光裝置之方法

Country Status (7)

Country Link
US (4) US10236409B2 (zh)
EP (1) EP3459123B1 (zh)
JP (1) JP6701385B2 (zh)
KR (1) KR102136770B1 (zh)
CN (2) CN113078243B (zh)
TW (1) TWI730096B (zh)
WO (1) WO2017201363A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201363A1 (en) * 2016-05-20 2017-11-23 Lumileds Llc Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
WO2018038927A1 (en) * 2016-08-26 2018-03-01 The Penn State Research Foundation High light-extraction efficiency (lee) light-emitting diode (led)
US10439103B2 (en) * 2017-05-25 2019-10-08 Showa Denko K. K. Light-emitting diode and method for manufacturing tunnel junction layer
AU2018365942B2 (en) * 2017-11-07 2021-04-08 Gallium Enterprises Pty Ltd Buried activated p-(Al,In)GaN layers
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN109065740A (zh) * 2018-08-10 2018-12-21 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
FR3102302B1 (fr) * 2019-10-17 2023-08-25 Commissariat Energie Atomique DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
JPWO2022054877A1 (zh) 2020-09-11 2022-03-17
US11949053B2 (en) 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
JP2022139024A (ja) * 2021-03-11 2022-09-26 株式会社Ｓｃｒｅｅｎホールディングス Ｉｉｉ族窒化物半導体の製造方法および製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183452A1 (en) * 2000-12-28 2011-07-28 Sony Corporation Semiconductor light emitting device, its manufacturing method, semiconductor device and its manufacturing method
US20120153254A1 (en) * 2010-12-17 2012-06-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted Light Emitting Diode Having Plasmonically Enhanced Emission
US20130026484A1 (en) * 2011-07-08 2013-01-31 Rosestreet Labs Energy, Inc. Multi-Color Light Emitting Devices with Compositionally Graded Cladding Group III-Nitride Layers Grown on Substrates

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
US7179731B2 (en) * 2002-01-22 2007-02-20 Eric Harmon Hypercontacting
EP1579486B1 (en) * 2002-12-27 2017-04-12 Soraa Inc. Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
KR20050028644A (ko) 2003-09-19 2005-03-23 엘지이노텍 주식회사 발광 다이오드 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
WO2007069871A1 (en) * 2005-12-16 2007-06-21 Samsung Electronics Co., Ltd. Optical device and method of fabricating the same
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
CN101604665A (zh) * 2007-07-20 2009-12-16 镓力姆企业私人有限公司 用于氮化物基膜以及其制造的掩埋接触器件
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
DE102008028345A1 (de) * 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US8207547B2 (en) * 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
DE102010002966B4 (de) * 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US8154052B2 (en) * 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
JP2012084667A (ja) * 2010-10-08 2012-04-26 Showa Denko Kk 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
US20120204957A1 (en) * 2011-02-10 2012-08-16 David Nicholls METHOD FOR GROWING AlInGaN LAYER
CN107086198B (zh) * 2011-08-30 2020-09-11 亮锐控股有限公司 将衬底接合到半导体发光器件的方法
CN102403651A (zh) * 2011-11-15 2012-04-04 南京大学 一种多波长分布反馈式半导体激光器装置及其制作方法
CN102586748A (zh) * 2012-02-10 2012-07-18 武汉理工大学 p型导电Sb掺杂SnO2薄膜和含有该薄膜的氧化锡同质pn结及其制备方法
US9076896B2 (en) * 2012-03-21 2015-07-07 Seoul Viosys Co., Ltd. Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
EP2872668B1 (en) * 2012-07-13 2018-09-19 Gallium Enterprises Pty Ltd Apparatus and method for film formation
TWI602315B (zh) * 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
JP6561367B2 (ja) 2014-02-26 2019-08-21 学校法人 名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法
US11018231B2 (en) * 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
WO2017201363A1 (en) * 2016-05-20 2017-11-23 Lumileds Llc Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
AU2018365942B2 (en) 2017-11-07 2021-04-08 Gallium Enterprises Pty Ltd Buried activated p-(Al,In)GaN layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183452A1 (en) * 2000-12-28 2011-07-28 Sony Corporation Semiconductor light emitting device, its manufacturing method, semiconductor device and its manufacturing method
US20120153254A1 (en) * 2010-12-17 2012-06-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted Light Emitting Diode Having Plasmonically Enhanced Emission
US20130026484A1 (en) * 2011-07-08 2013-01-31 Rosestreet Labs Energy, Inc. Multi-Color Light Emitting Devices with Compositionally Graded Cladding Group III-Nitride Layers Grown on Substrates

Also Published As

Publication number Publication date
US11069524B2 (en) 2021-07-20
JP6701385B2 (ja) 2020-05-27
CN109716541A (zh) 2019-05-03
EP3459123A1 (en) 2019-03-27
US11069525B2 (en) 2021-07-20
EP3459123A4 (en) 2019-06-19
US20190189436A1 (en) 2019-06-20
US20170338369A1 (en) 2017-11-23
CN109716541B (zh) 2021-03-26
EP3459123B1 (en) 2020-03-18
US10236409B2 (en) 2019-03-19
US20200203158A1 (en) 2020-06-25
TW201817029A (zh) 2018-05-01
JP2019522356A (ja) 2019-08-08
US20200243331A1 (en) 2020-07-30
KR102136770B1 (ko) 2020-07-22
CN113078243B (zh) 2024-05-28
US10622206B2 (en) 2020-04-14
KR20190019955A (ko) 2019-02-27
CN113078243A (zh) 2021-07-06
WO2017201363A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
TWI730096B (zh) 發光裝置及用於生長發光裝置之方法
US11404599B2 (en) Method of forming a p-type layer for a light emitting device
US11069836B2 (en) Methods for growing light emitting devices under ultra-violet illumination
JP6745361B2 (ja) 発光デバイスのｐ型層を形成する方法
TWI745465B (zh) 用於在紫外光照射下生長發光裝置的方法
JP6936358B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法