TWI729957B - 參考電壓緩衝器 - Google Patents

參考電壓緩衝器 Download PDF

Info

Publication number
TWI729957B
TWI729957B TW109138051A TW109138051A TWI729957B TW I729957 B TWI729957 B TW I729957B TW 109138051 A TW109138051 A TW 109138051A TW 109138051 A TW109138051 A TW 109138051A TW I729957 B TWI729957 B TW I729957B
Authority
TW
Taiwan
Prior art keywords
load
pmos
reference voltage
coupled
resistors
Prior art date
Application number
TW109138051A
Other languages
English (en)
Other versions
TW202119766A (zh
Inventor
蔡鴻傑
廖勝暉
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202119766A publication Critical patent/TW202119766A/zh
Application granted granted Critical
Publication of TWI729957B publication Critical patent/TWI729957B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本發明提供一種參考電壓緩衝器，其包括用於產生參考電壓的參考電壓生成器、第一運算放大器、第一電晶體、第一組電阻器、第一負載、第二電晶體、第二組電阻器和第二負載。第一運算放大器接收參考電壓和回饋信號並產生控制信號。第一和第二電晶體由控制信號控制。第一組電阻器耦接到第一電晶體和第一負載，其中回饋信號是從第一組電阻器的內部節點產生的。第二組電阻器耦接到第二電晶體和第二負載。參考電壓生成器、第一負載和第二負載回應於溫度變化具有相同的特性。通過本發明可以以更快的穩定時間為後續電路提供合適的輸出參考電壓。

Description

參考電壓緩衝器
本發明總體上關於參考電壓緩衝器(reference voltage buffer)，並且更具體地，關於具有更快的穩定時間和較大的滿量程的參考電壓緩衝器。
類比數位轉換器(analog-to-digital converter，ADC)通常具有參考電壓緩衝器，以向量化器(quantizer)內的比較器提供多個參考電壓。隨著先進半導體工藝的發展和時鐘信號變得越來越快，參考電壓緩衝器遭遇了許多設計上的問題，例如穩定問題、信號品質和工藝-電壓-溫度(process-voltage-temperature，PVT)變化。具體而言，當量化器內的比較器開始使用參考電壓對輸入信號採樣時，參考電壓有可能會突然下降，參考電壓緩衝器需要穩定時間(settling time)來使得參考電壓回到原來的位準。由於時鐘信號的頻率和取樣速率變得更快，因此參考電壓緩衝器的穩定時間需要被設計得更短，以提供穩定的參考電壓。另外，考慮到由量化器處理的信號的雜訊容限，參考電壓緩衝器的滿量程(full scale)應當優選地被設計為更大，即，最高參考電壓和最低參考電壓之間的差應當被設計得盡可能大。但是，較大的滿量程設計可能會導致參考電壓不穩定。此外，如果參考電壓緩衝器使用有源器件作為負載來生成參考電壓，則參考電壓緩衝器可能會遭受PVT問題，參考電壓變得不穩定，從而給量化器造成問題。
因此，本發明的目的是提供具有更快的穩定時間和較大的滿量程的參考電壓緩衝器，並且即使由於PVT問題導致參考電壓的位準改變時，參考電壓緩衝器也可以向量化器提供合適的參考電壓，以解決上述問題。
根據本發明的一個實施例，參考電壓緩衝器包括用於產生參考電壓的參考電壓生成器、第一運算放大器、第一電晶體、第一組電阻器、第一負載、第二電晶體、第二組電阻器和第二負載。第一運算放大器被配置為接收參考電壓和回饋信號以產生控制信號。第一電晶體被配置為由控制信號控制。第一組電阻器耦接到第一電晶體，其中回饋信號是從第一組電阻器的內部節點產生的。第一負載耦接到第一組電阻器。第二電晶體被配置為由控制信號控制。第二組電阻器耦接到第二電晶體。第二負載耦接到第二組電阻器。另外，參考電壓生成器、第一負載和第二負載回應於溫度變化具有相同的特性。
根據本發明的另一個實施例，參考電壓緩衝器包括參考電壓生成器、第一運算放大器、第一電晶體、第一組電阻器、第一負載、第二電晶體、第二組電阻器和第二負載。參考電壓生成器被配置為產生參考電壓。第一運算放大器被配置為接收參考電壓和回饋信號以產生控制信號。第一電晶體被配置為由控制信號控制。第一組電阻器耦接到第一電晶體，其中回饋信號是從第一組電阻器的內部節點產生的。第一負載耦接到第一組電阻器。第二電晶體被配置為由控制信號控制。第二組電阻器耦接到第二電晶體。第二負載耦接到第二組電阻器。另外，第一負載和第二負載均包括有源器件。
本發明的參考電壓緩衝器可以以更快的穩定時間為後續電路提供合適的輸出參考電壓。
在閱讀了在各個附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的無疑對於本領域習知技藝者將變得顯而易見。
100:參考電壓緩衝器
110:參考電壓生成器
120:運算放大器
R11~R1N,R21~R2N,R1,R2,R3:電阻器
MN1,MN2,MP1,MP2,MP0,MP3,MP4:電晶體
130,140:負載
210:帶隙參考電路
220:運算放大器
300:量化器
310,320,330:比較器
C1~C6:電容器
附圖被包括進來以提供對本發明的進一步理解，附圖被結合在本說明書中並構成本說明書的一部分。附圖示出了本發明的實施例，並且與說明書一起用於解釋本發明的原理。在附圖中：第1圖是示出根據本發明的一個實施例的參考電壓緩衝器的示意圖。
第2圖示出了根據本發明的一個實施例的參考電壓緩衝器的詳細的示意電路。
第3圖是示出根據本發明的一個實施例的量化器的示意圖。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域習知技藝者應可理解，電子設備製造商可以會用不同的名詞來稱呼同一元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及申請專利範圍當中所提及的“包括”是開放式的用語，故應解釋成“包括但不限定於”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置電性連接於第二裝置，則代表該第一裝置可直接連接於該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。
第1圖是示出根據本發明的一個實施例的參考電壓緩衝器100的示意圖。如第1圖所示，參考電壓緩衝器100包括參考電壓生成器110、運算放大器120、第一電晶體MN1、包括電阻器R11~R1N的第一組電阻器、負載130、第二電晶體MN2、包括電阻器R21~R2N的第二組電阻器、以及負載140。運算放大器120具有正輸入端、負輸入端和輸出端，其中正輸入端耦接到參考電壓生成器110，負輸入端耦接到第一組電阻器內的節點(在該實施例中，負輸入端耦接到電阻器R13和R14之間的節點，即接收回饋信號)，輸出端被配置為輸出控制信號Vc至第一電晶體MN1和第二電晶體MN2。電晶體MN1通過使用具有汲極、源極和閘極的N型金屬氧化物半導體(N-type metal-oxide-semiconductor，NMOS)來實現，其汲極耦接到電源電壓VDD，源極耦接到電阻器R11，閘極接收由運算放大器120產生的控制信號Vc。電阻器R11~R1N串聯連接，其中，電阻器R11耦接到電晶體MN1的源極，電阻器R1N耦接到負載130。電晶體MN2通過使用具有汲極、源極和閘極的NMOS來實現，其中汲極耦接到電源電壓VDD，源極耦接到電阻器R21，閘極接收由運算放大器120產生的控制信號Vc。電阻器R21~R2N串聯連接，其中，電阻器R21耦接到電晶體MN2的源極，電阻器R2N耦接到負載140。
在參考電壓緩衝器100的操作期間，參考電壓生成器110生成參考電壓Vref至運算放大器120的正輸入端，運算放大器120將參考電壓Vref與來自第一組電阻器的信號進行比較，以產生控制信號Vc到電晶體MN1和MN2的閘極。通過使用運算放大器120和電晶體MN1的閉環結構，電阻器R13和R14之間的節點上的電壓位準可以被控制為等於參考電壓Vref。另外，電晶體MN2、第二組電阻器和負載140分別是電晶體MN1、第一組電阻器和負載130的副本，並且如第1圖所示的，第二組電阻器被配置為生成多個輸出參考電壓，例如，Vrp[m]、 Vrp[m-1]......Vrn[m]。
在第1圖所示的參考電壓緩衝器100中，由於運算放大器120、電晶體MN1和第一組電阻器形成閉環，電晶體MN2和第二組電阻器用於提供輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]到後續電路，因而輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]的生成將更加穩定。具體地，當後續電路使用輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]時，輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]可能會突然下降。此時，由於運算放大器120仍然提供穩定的控制信號Vc至電晶體MN2的閘極，所以輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]會立即回到原來的位準，即參考電壓緩衝器100具有更好的穩定時間。另外，當參考電壓緩衝器100用於具有快速取樣速率的ADC中時，穩定時間需要被設計得更短以穩定輸出參考電壓。在該實施例中，負載130和140使用諸如NMOS或PMOS的有源器件可以使穩定時間更短。
儘管可以通過使用具有有源器件的負載130和140來改善參考電壓緩衝器100的穩定時間，但是有源器件可能容易遭受PVT問題，即，輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]容易受到PVT變化的影響。為了解決這個問題，負載130、負載140和參考電壓生成器110被設計為針對PVT變化具有相同的特性，也就是說，如果溫度變化使負載130/140具有更大的壓差(dropout voltage)(例如，電阻器R1N與負載130之間的節點處的電壓變得更高)，溫度變化還使得參考電壓生成器110產生具有更高位準的參考電壓Vref。例如，負載130和140均是與絕對溫度成反比(inverse proportional to absolute temperature，inverse PTAT)(即，反PTAT)的負載，並且參考電壓生成器110是反PTAT參考電壓生成器。
通過將負載130和140以及參考電壓生成器110設計為回應於PVT變化具有相同的特性，即使輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]的絕對值發生變化，輸出參考電壓Vrp[m]、Vrp[m-1]......Vrn[m]也適合於量化器的比較器。具體地，量化器內的每個比較器接收參考電壓緩衝器100產生的兩個輸出參考電壓，例如，一個比較器使用輸出參考電壓Vrp[m]和Vrn[m]，另一個比較器使用輸出參考電壓Vrp[m-1]和Vrn[m-1]......依此類推。當溫度變化使得負載140具有更大的壓差(即，輸出參考電壓Vrn[m]的電壓位準增加)時，由參考電壓生成器提供的參考電壓Vref增加，從而使電阻器R13和R14之間的節點具有更高的電壓位準，電阻器R23和R24之間的節點相應地也具有較高的電壓位準。因此，由於所有的輸出參考電壓均具有增加的電壓位準，因此兩個輸出參考電壓(例如Vrp[m]和Vrn[m])之間的電壓差將保持穩定，並且比較器可以正常工作。
第2圖示出了根據本發明的一個實施例的參考電壓緩衝器100的詳細的示意電路。如第2圖所示，負載130由具有閘極、源極和汲極的PMOS MP1實現，其中，源極耦接至電阻器R1N，汲極和閘極耦接至接地電壓。負載140由具有閘極、源極和汲極的PMOS MP2實現，其中，源極耦接到電阻器R2N，汲極和閘極耦接至接地電壓。參考電壓生成器110包括帶隙參考電路(bandgap reference circuit)210、運算放大器220、電晶體MP0、MP3和MP4以及電阻器R1、R2和R3。運算放大器220具有正輸入端、負輸入端和輸出端，其中負輸入端接收由帶隙參考電路210產生的帶隙參考電壓Vbg，正輸入端耦接到電晶體MP3和電阻器R1之間的節點，輸出端被配置為輸出控制信號Vc'至電晶體MP3和MP4。電晶體MP3通過使用具有汲極、源極和閘極的PMOS來實現，其中，源極耦接至電源電壓VDD，汲極耦接至電阻器R1，閘極接收由運算放大器220產生控制信號Vc'。電晶體MP4通過使用具有汲極、源極和閘極的PMOS來實現，其中源極耦接到電源 電壓VDD，汲極耦接到電阻R2，閘極接收由運算放大器220產生的控制信號Vc'。電晶體MP0通過使用具有汲極、源極和閘極的PMOS來實現，其中源極耦接到電阻器R3，汲極和閘極連接到接地電壓。另外，電阻器R2和R3之間的節點用於生成參考電壓Vref至運算放大器120。
在其他實施例中，電晶體MP3和MP4可以由NMOS實現，和/或可以在電晶體MP3和電阻器R1之間插入另一個電阻器。
在第2圖所示的實施例中，由於負載130和電晶體MP0具有相同的特性(例如，兩者均由PMOS實現)，所以回應於溫度變化，電晶體MP1的源極處的電壓變化與電晶體MP0的源極處的電壓變化非常相似，即，電晶體MP1的源極處的電壓變化與參考電壓Vref的電壓變化非常相似。因此，兩個輸出參考電壓(例如Vrp[m-2]和Vrn[m-2])之間的電壓差將保持穩定。
另外，為了提高雜訊容忍度，優選地，輸出參考電壓具有大的滿量程，即，最高輸出參考電壓Vrp[m]和最低輸出參考電壓Vrn[m]之間的差應當被設計得盡可能大。在該實施例中，為了降低輸出參考電壓Vrn[m]的電壓，通過具有開環設計的PMOS MP1/MP2來實現負載130/140。通過使用負載130/140的開環設計，即，不設置運算放大器來接收源極處的電壓對閘極進行控制，當PMOS MP1/MP2工作在飽和區時其源極可以具有較低的電壓位準。
第3圖是示出根據本發明的一個實施例的量化器300的示意圖。如第3圖所示，量化器300包括多個比較器(例如310、320和330)、多個電容器(例如C1~C6)以及多個開關。在該實施例中，量化器300的開關由控制信號φ1、φ2和 φ1e控制，比較器310被配置為經由電容器C1和C2以及多個開關，接收輸入信號Vin和Vip、共模信號Vcm以及兩個輸出參考電壓Vrp[m]和Vrn[m]，並產生數位輸出比特Dout[n]。比較器320被配置為經由電容器C3和C4和多個開關，接收輸入信號Vin和Vip、共模信號Vcm和兩個輸出參考電壓Vrp[m-1]和Vrn[m-1]，並產生數位輸出比特Dout[n-1]......，並且比較器330被配置為經由電容器C5和C6和多個開關，接收輸入信號Vin和Vip、共模信號Vcm和兩個輸出參考電壓Vrn[m]和Vrp[m]，並產生數位輸出比特Dout[1]，其中m例如可以為n/2。當開關接通並且比較器310/320/330開始使用輸出參考電壓時，輸出參考電壓可能會突然下降。通過使用第1圖或第2圖所示的具有更快的穩定時間設計的實施例，輸出參考電壓可以立即回到原來的電壓位準，量化器300可以始終良好地工作。
請注意，量化器300僅用於說明目的，只要量化器300內的每個比較器使用兩個輸出參考電壓，量化器300的內部電路可以具有不同的設計。另外，因為本發明著重於參考電壓緩衝器100提供輸出參考電壓，所以這裡省略了關於量化器300的進一步描述。
簡要地概述，在本發明的參考電壓緩衝器中，參考電壓緩衝器使用有源負載來減少穩定時間，該負載和參考電壓緩衝器的參考電壓生成器被設計為回應於溫度變化具有相同的特性，以克服PVT問題，並且參考電壓緩衝器的負載使用開環設計以使輸出參考電壓具有較大的滿量程。因此，參考電壓緩衝器可以以更快的穩定時間為後續電路提供合適的輸出參考電壓。
本領域習知技藝者將容易地認識到，在保持本發明的教導的同時，可以對裝置和方法進行多種修改和變更。因此，以上公開內容應被解釋為僅由 所附申請專利範圍來限定。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:參考電壓緩衝器
110:參考電壓生成器
120:運算放大器
R11~R1N,R21~R2N:電阻器
MN1,MN2:電晶體
130,140:負載

Claims (13)

  1. 一種參考電壓緩衝器，包括：參考電壓生成器，被配置為生成參考電壓；第一運算放大器，被配置為接收所述參考電壓和回饋信號以生成控制信號；第一電晶體，被配置為由所述控制信號控制；第一組電阻器，耦接到所述第一電晶體，其中所述回饋信號來自於所述第一組電阻器的內部節點；第一負載，耦接到所述第一組電阻器；第二電晶體，被配置為由所述控制信號控制；第二組電阻器，耦接到所述第二電晶體，其中所述第二組電阻器被配置為生成多個輸出參考電壓；以及第二負載，耦接到所述第二組電阻器，其中，所述參考電壓生成器、所述第一負載和所述第二負載回應於溫度變化具有相同的特性，其中，所述第一負載包括第一P型金屬氧化物半導體(PMOS)，並且所述第二負載包括第二PMOS，或者所述第一負載包括第一N型金屬氧化物半導體(NMOS)，並且所述第二負載包括第二NMOS。
  2. 如請求項1之參考電壓緩衝器，其中，所述第一負載和所述第二負載均包括有源器件。
  3. 如請求項1之參考電壓緩衝器，其中，所述第一負載是與絕對溫度成反比的負載，所述第二負載是與絕對溫度成反比的負載，並且所述參考電壓生成器是與絕對溫度成反比的參考電壓生成器。
  4. 如請求項1之參考電壓緩衝器，其中，在所述第一負載包括所述第一PMOS，並且所述第二負載包括所述第二PMOS時，所述第一PMOS的源極耦接到所述第一組電阻器，所述第一PMOS的汲極和閘極耦接到接地電壓；以及所述第二PMOS的源極耦接至所述第二組電阻器，所述第二PMOS的汲極和閘極耦接到接地電壓。
  5. 如請求項1之參考電壓緩衝器，其中，所述參考電壓生成器包括：帶隙參考生成器，被配置為生成帶隙參考電壓；第二運算放大器，被配置為接收所述帶隙參考電壓和另一回饋信號，產生另一控制信號；第三電晶體，被配置為由所述另一控制信號控制；第一電阻器，耦接到所述第一電晶體，其中所述另一回饋信號來自於所述第三電晶體和所述第一電阻器之間的節點；第四電晶體，被配置為由所述另一控制信號控制；第二電阻器，耦接到所述第四電晶體；第三電阻器，耦接到所述第二電阻器；以及第三負載，耦接到所述第三電阻器；其中所述第一負載、所述第二負載和所述第三負載回應於溫度變化具有相同的特性。
  6. 如請求項5之參考電壓緩衝器，其中，所述第一負載、所述第二負載和所述第三負載都是與絕對溫度成反比的負載。
  7. 如請求項6之參考電壓緩衝器，其中，所述第一負載包括第一PMOS，所述第二負載包括第二PMOS，所述第三負載包括第三PMOS；或者所述第一負載包括第一NMOS，所述第二負載包括第二NMOS，所述第三負載包括第三NMOS。
  8. 如請求項7之參考電壓緩衝器，其中，在所述第一負載包括所述第一PMOS，所述第二負載包括所述第二PMOS，所述第三負載包括所述第三PMOS時，所述第一PMOS的源極耦接到所述第一組電阻器，所述第一PMOS的汲極和閘極耦接到接地電壓；所述第二PMOS的源極耦接至所述第二組電阻器，所述第二PMOS的汲極和閘極耦接至接地電壓；所述第三PMOS的源極耦接至所述第三電阻器，所述第三PMOS的汲極和閘極耦接至接地電壓。
  9. 一種參考電壓緩衝器，包括：參考電壓生成器，被配置為產生參考電壓；第一運算放大器，被配置為接收所述參考電壓和回饋信號，以產生控制信號；第一電晶體，被配置為由所述控制信號控制；第一組電阻器，耦接到所述第一電晶體，其中所述回饋信號是由所述第一組電阻器的內部節點生成；第一負載，耦接到所述第一組電阻器；第二電晶體，被配置為由所述控制信號控制；第二組電阻器，耦接到所述第二電晶體，其中所述第二組電阻器被配置為生成多個輸出參考電壓；以及 第二負載，耦接到所述第二組電阻器，其中，所述第一負載和所述第二負載均包括有源器件，其中，所述第一負載包括第一PMOS，並且所述第二負載包括第二PMOS，或者所述第一負載包括第一NMOS，並且所述第二負載包括第二NMOS。
  10. 如請求項9之參考電壓緩衝器，其中，在所述第一負載包括所述第一PMOS，並且所述第二負載包括所述第二PMOS時，所述第一PMOS的源極耦接到所述第一組電阻器，所述第一PMOS的汲極和閘極耦接到接地電壓；以及所述第二PMOS的源極耦接至所述第二組電阻器，所述第二PMOS的汲極和閘極耦接到接地電壓。
  11. 如請求項10之參考電壓緩衝器，其中，所述參考電壓生成器包括：帶隙參考生成器，被配置為產生帶隙參考電壓；第二運算放大器，被配置為接收所述帶隙參考電壓和另一回饋信號，產生另一控制信號；第三電晶體，被配置為由所述另一控制信號控制；第一電阻器，耦接到所述第一電晶體，其中所述另一回饋信號來自於所述第三電晶體和所述第一電阻器之間的節點；第四電晶體，被配置為由所述另一控制信號控制；第二電阻器，耦接到所述第四電晶體；第三電阻器，耦接到所述第二電阻器；以及第三負載，耦接到所述第三電阻器；其中所述第一負載、所述第二負載和所述第三負載均包括有源器件。
  12. 如請求項11之參考電壓緩衝器，其中，所述第一負載包括第一PMOS，所述第二負載包括第二PMOS，所述第三負載包括第三PMOS；或者所述第一負載包括第一NMOS，所述第二負載包括第二NMOS，所述第三負載包括第三NMOS。
  13. 如請求項12之參考電壓緩衝器，其中，在所述第一負載包括所述第一PMOS，所述第二負載包括所述第二PMOS，所述第三負載包括所述第三PMOS時，所述第一PMOS的源極耦接到所述第一組電阻器，所述第一PMOS的汲極和閘極耦接到接地電壓；所述第二PMOS的源極耦接至所述第二組電阻器，所述第二PMOS的汲極和閘極耦接至接地電壓；所述第三PMOS的源極耦接至所述第三電阻器，所述第三PMOS的汲極和閘極耦接至接地電壓。
TW109138051A 2019-11-05 2020-11-02 參考電壓緩衝器 TWI729957B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962930696P 2019-11-05 2019-11-05
US62/930,696 2019-11-05
US17/065,526 US11233513B2 (en) 2019-11-05 2020-10-08 Reference voltage buffer with settling enhancement
US17/065,526 2020-10-08

Publications (2)

Publication Number Publication Date
TW202119766A TW202119766A (zh) 2021-05-16
TWI729957B true TWI729957B (zh) 2021-06-01

Family

ID=75688860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138051A TWI729957B (zh) 2019-11-05 2020-11-02 參考電壓緩衝器

Country Status (4)

Country Link
US (1) US11233513B2 (zh)
EP (1) EP3842892B1 (zh)
CN (1) CN112787669A (zh)
TW (1) TWI729957B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632612A (en) * 2005-03-03 2006-09-16 Etron Technology Inc A speed-up circuit for lnitiation of proportional to absolute temperature biasing circuits
TW201032016A (en) * 2008-11-18 2010-09-01 Microchip Tech Inc Systems and methods for trimming bandgap offset with bipolar diode elements
US20110227538A1 (en) * 2010-03-19 2011-09-22 O2Micro, Inc Circuits for generating reference signals
US20130162227A1 (en) * 2011-12-22 2013-06-27 Fujitsu Semiconductor Limited Step-down power supply circuit
TW201349742A (zh) * 2012-05-24 2013-12-01 Himax Tech Ltd 運算放大器的適應性保護電路模組及其適應性保護方法
TW201535346A (zh) * 2014-03-12 2015-09-16 Himax Tech Ltd 顯示裝置之伽瑪參考電壓與伽瑪電壓產生電路
CN108319319A (zh) * 2018-02-08 2018-07-24 厦门亿芯源半导体科技有限公司 带有工艺和温度自动调整的ldo
TWI643049B (zh) * 2015-12-15 2018-12-01 美商高通公司 用於產生溫度補償參考電壓之裝置及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811090B1 (fr) * 2000-06-28 2002-10-11 St Microelectronics Sa Integration d'un regulateur de tension
US7204638B2 (en) * 2005-05-23 2007-04-17 Etron Technology, Inc. Precise temperature sensor with smart programmable calibration
JP2008197723A (ja) * 2007-02-08 2008-08-28 Toshiba Corp 電圧発生回路
US7924087B2 (en) 2008-05-20 2011-04-12 Mediatek Inc. Reference buffer circuit
US8779853B2 (en) * 2011-07-27 2014-07-15 Intel IP Corporation Amplifier with multiple zero-pole pairs
JP2016046617A (ja) 2014-08-21 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置
CN106840446B (zh) * 2015-12-04 2019-08-06 华邦电子股份有限公司 温度检测电路
CN107390756B (zh) * 2016-05-16 2018-12-14 瑞昱半导体股份有限公司 参考电压缓冲电路
US10181861B1 (en) * 2017-12-29 2019-01-15 Texas Instruments Incorporated Reference voltage control circuit for a two-step flash analog-to-digital converter
US20190238125A1 (en) * 2018-01-29 2019-08-01 MACOM Technology Solutions Holding, Inc. Sampling circuitry with temperature insensitive bandwidth

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632612A (en) * 2005-03-03 2006-09-16 Etron Technology Inc A speed-up circuit for lnitiation of proportional to absolute temperature biasing circuits
TW201032016A (en) * 2008-11-18 2010-09-01 Microchip Tech Inc Systems and methods for trimming bandgap offset with bipolar diode elements
US20110227538A1 (en) * 2010-03-19 2011-09-22 O2Micro, Inc Circuits for generating reference signals
US20130162227A1 (en) * 2011-12-22 2013-06-27 Fujitsu Semiconductor Limited Step-down power supply circuit
TW201349742A (zh) * 2012-05-24 2013-12-01 Himax Tech Ltd 運算放大器的適應性保護電路模組及其適應性保護方法
TW201535346A (zh) * 2014-03-12 2015-09-16 Himax Tech Ltd 顯示裝置之伽瑪參考電壓與伽瑪電壓產生電路
TWI643049B (zh) * 2015-12-15 2018-12-01 美商高通公司 用於產生溫度補償參考電壓之裝置及方法
CN108319319A (zh) * 2018-02-08 2018-07-24 厦门亿芯源半导体科技有限公司 带有工艺和温度自动调整的ldo

Also Published As

Publication number Publication date
US20210135673A1 (en) 2021-05-06
EP3842892B1 (en) 2024-09-11
US11233513B2 (en) 2022-01-25
CN112787669A (zh) 2021-05-11
EP3842892A3 (en) 2021-08-04
EP3842892A2 (en) 2021-06-30
TW202119766A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US20180292854A1 (en) Voltage regulator
KR20080082460A (ko) 정전압 회로 및 그 동작 제어 방법
CN106330193B (zh) 占空比调整电路和模数转换系统
CN108270402B (zh) 电压检测及控制电路
KR100825769B1 (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
JP2016019235A (ja) 増幅回路、ｃｍｏｓインバータ増幅回路、比較回路、δςアナログデジタル変換器、及び半導体装置
JP2010136001A (ja) 発振器
JP7239250B2 (ja) 基準電圧発生回路、および半導体装置
JP2009134698A (ja) ボルテージレギュレータ
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
US10530346B2 (en) Comparator circuit
JP2006303813A (ja) アナログデジタル変換回路及びリファレンス回路
TWI729957B (zh) 參考電壓緩衝器
US20130106516A1 (en) Fast Settling Reference Voltage Buffer and Method Thereof
KR20050001406A (ko) 전원 회로
JP2012039548A (ja) ダイナミック増幅器
JP2008085588A (ja) 受光回路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
JP2010277192A (ja) 電圧レギュレータ
JP7453562B2 (ja) 差動増幅回路、受信回路及び半導体集積回路
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
WO2012053133A1 (ja) チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
KR20150000114A (ko) 기준 전류의 오프셋 보정을 위한 반도체 장치
US10185336B2 (en) Receiver and method for controller receiver
US20080315951A1 (en) Class ab differential amplifier with output stage common mode feedback