TWI729672B - 電連接結構、元件基板、畫素結構及其製造方法 - Google Patents

Abstract

一種電連接結構包括第一導電層、第一型光阻層、第二型光阻層以及第二導電層。第一型光阻層位於第一導電層上且具有第一接觸洞。第二型光阻層位於第一型光阻層上且具有第二接觸洞，其中第一接觸洞及第二接觸洞於一垂直投影方向上重疊，且第二型光阻層和第一型光阻層互為異型。第二導電層位於第二型光阻層上，其中第二導電層透過第一接觸洞及第二接觸洞電性連接第一導電層。

Description

電連接結構、元件基板、畫素結構及其製 造方法

本揭露是關於一種電連接結構、元件基板、畫素結構及其製造方法，特別是有關於一種具有第一型光阻層及第二型光阻層的電連接結構、元件基板、畫素結構及其製造方法。

常見的顯示器包括液晶顯示器、電泳顯示器、有機電激發光顯示器等。有機電激發光顯示器具有自發光、低功耗等優點，其各功能膜層可透過真空熱蒸鍍(vacuum thermal evaporation；VTE)法或是噴墨塗佈(ink jet printing,IJP)法製作於基底上，然而採用熱蒸鍍法可能會有材料利用率低的問題。噴墨塗佈法可以提供較高的材料利用率，然而其難以控制膜層的均勻性。因此，如何提高膜層的均勻性實為目前業界亟欲解決的議題之一。

本發明提供一種電連接結構，透過依序設置互為 異型的第一型光阻層及第二型光阻層於絕緣層上，可使第二導電層的表面具有良好的平坦度。

本發明亦提供一種畫素結構及其製造方法，透過依序設置互為異型的第一型光阻層及第二型光阻層於絕緣層上，使發光層具有均勻的厚度。藉此當驅動畫素結構時，發光元件可具有均勻的電場。

本發明亦提供一種元件基板，透過依序設置互為異型的第一型光阻層及第二型光阻層於絕緣層上，可提高元件基板的畫素陣列整體的亮度均勻性。

本發明提供一種電連接結構，包括第一導電層、第一型光阻層、第二型光阻層以及第二導電層。第一型光阻層位於第一導電層上且具有第一接觸洞。第二型光阻層位於第一型光阻層上且具有第二接觸洞，其中第一接觸洞及第二接觸洞於垂直投影方向上重疊，且第二型光阻層和第一型光阻層互為異型。第二導電層位於第二型光阻層上，其中第二導電層透過第一接觸洞及第二接觸洞電性連接第一導電層。

在本發明一實施例中，上述之第一型光阻層的材料為負型光阻，且第二型光阻層的材料為正型光阻。

在本發明一實施例中，上述之第一接觸洞的側壁與第一導電層構成第一傾斜角，且第一傾斜角為60度至80度。

在本發明一實施例中，上述之第二接觸洞的側壁與第一導電層構成第二傾斜角，且第二傾斜角為20度至50度。

本發明提供一種畫素結構，包括基板、主動元件、第一型光阻層、第二型光阻層以及第一電極層。主動元件位於 基板上並包括汲極。第一型光阻層位於主動元件上且具有第一接觸洞。第二型光阻層位於第一型光阻層上且具有第二接觸洞，其中第一接觸洞及第二接觸洞於垂直投影方向上重疊，且第二型光阻層和第一型光阻層互為異型。第一電極層位於第二型光阻層上，其中第一電極層透過第一接觸洞及第二接觸洞電性連接汲極。

在本發明一實施例中，上述之第一接觸洞的底部的最大寬度為8微米至15微米。

在本發明一實施例中，上述之第二接觸洞的底部的最大寬度為4微米至4.5微米。

本發明提供一種元件基板，包括基板、主動元件、第一型光阻層、第一型光阻層以及發光元件。主動元件位於基板上並包括汲極。第一型光阻層位於主動元件上且具有第一接觸洞。第一型光阻層位於第一型光阻層上且具有第二接觸洞，其中第一接觸洞及第二接觸洞於垂直投影方向上重疊，且第二型光阻層和第一型光阻層互為異型。發光元件位於第二型光阻層上並包括第一電極層、發光層及第二電極層，其中第一電極層透過第一接觸洞及第二接觸洞電性連接汲極。

在本發明一實施例中，上述之元件基板更包括絕緣層。絕緣層位於汲極及第一型光阻層之間，其中基板具有主動區及位於主動區外的周邊區，主動元件位於主動區，第一型光阻層還具有多個第一開口，第一開口位於周邊區，且第二型光阻層透過第一開口接觸絕緣層。

在本發明一實施例中，上述之元件基板更包括 電壓傳輸線。電壓傳輸線位於周邊區，其中第二型光阻層具有位於周邊區的多個第二開口，發光元件的第一電極層透過第二開口接觸絕緣層。

本發明提供一種畫素結構的製造方法，包括以下步驟。形成主動元件於基板上，其中主動元件包括汲極。形成第一型光阻層於主動元件上，其中第一型光阻層具有第一接觸洞。形成第二型光阻層於第一型光阻層上，其中第二型光阻層具有第二接觸洞。第一接觸洞及第二接觸洞於垂直投影方向上重疊，且第二型光阻層和第一型光阻層互為異型。形成第一電極層於第二型光阻層上，其中第一電極層透過第一接觸洞及第二接觸洞電性連接汲極。

在本發明一實施例中，上述之形成第一型光阻層的方法包括以下步驟。形成第一型光阻材料於主動元件上。利用第一光罩對第一型光阻材料進行曝光，其中第一光罩具有第一透光部，第一透光部及汲極在垂直投影方向不重疊。對第一型光阻材料進行顯影，以形成第一接觸洞。

在本發明一實施例中，上述之形成第二型光阻層的方法包括以下步驟。形成第二型光阻材料於第一型光阻層上。利用第二光罩對第二型光阻材料進行曝光，其中第二光罩具有第二透光部，第二透光部及第一接觸洞在垂直投影方向重疊。對第二型光阻材料進行顯影，以形成第二接觸洞。

基於上述，本發明的電連接結構，由於透過依序設置互為異型的第一型光阻層及第二型光阻層於絕緣層上，可使第二導電層的表面具有良好的平坦度。除此之外，第一型光阻層的材料為負型光阻，且第二型光阻層的材料為正型光阻， 藉此，可使第二導電層的表面高低落差實質上不超過35奈米。第一接觸洞的底部的最大寬度為8微米至15微米。第二接觸洞的底部的最大寬度為4微米至4.5微米。藉此，可避免在第一接觸洞中爬坡的第二導電層向內凹陷而斷裂或產生裂痕。第一接觸洞的側壁與第一導電層所構成的第一傾斜角為60度至80度，藉此可提供第二型光阻層良好的支撐。第二接觸洞的側壁與第一導電層所構成的第二傾斜角為20度至50度，藉此可提供第二導電層良好的支撐。本發明的畫素結構及元件基板，藉由依序設置互為異型的第一型光阻層及第二型光阻層於絕緣層上，可使發光元件的第一電極層的表面具有良好的平坦度，因此發光層亦具有良好的平坦度。換言之，發光層具有均勻的厚度。藉此當驅動畫素結構時，發光元件可具有均勻的電場，可提高元件基板的畫素陣列整體的亮度均勻性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧電連接結構

20、20a‧‧‧畫素結構

30‧‧‧元件基板

100‧‧‧基板

102‧‧‧絕緣層

102a‧‧‧表面

104‧‧‧第一導電層

106‧‧‧第一型光阻層

108‧‧‧第二型光阻層

110‧‧‧第二導電層

110a‧‧‧表面

112‧‧‧第一電極層

112a‧‧‧表面

114‧‧‧保護層

116‧‧‧半導體圖案層

118‧‧‧共用線

120‧‧‧儲存電極圖案層

122‧‧‧發光層

124‧‧‧第二電極層

126‧‧‧半導體層

128a‧‧‧源極區

128b‧‧‧汲極區

130a‧‧‧源極淺摻雜區

130b‧‧‧汲極淺摻雜區

132‧‧‧通道區

134‧‧‧半導體層

136a‧‧‧源極區

136b‧‧‧汲極區

138a‧‧‧源極淺摻雜區

138b‧‧‧汲極淺摻雜區

140‧‧‧通道區

142‧‧‧緩衝層

144‧‧‧緩衝膜

146‧‧‧緩衝膜

148‧‧‧畫素定義層

150‧‧‧封裝層

152‧‧‧接合墊

154‧‧‧導體層

156‧‧‧訊號線

158‧‧‧電壓傳輸線

160‧‧‧電壓傳輸電極

162‧‧‧層間介電層

164‧‧‧第二導電層

166‧‧‧第一光罩

166a‧‧‧第一透光部

168‧‧‧第二光罩

168a‧‧‧第二透光部

1000‧‧‧線

1002‧‧‧線

A1‧‧‧最高峰

A2‧‧‧最低峰

AA‧‧‧主動區

AR‧‧‧畫素陣列

B1‧‧‧最高峰

B2‧‧‧最低峰

C‧‧‧儲存電容器

D1、D2‧‧‧汲極

G1、G2‧‧‧閘極

GI‧‧‧閘絕緣層

H1‧‧‧第一接觸洞

H2‧‧‧第二接觸洞

I-I’、J-J’、K-K’、L-L’‧‧‧剖線

NA‧‧‧周邊區

NA1、NA2‧‧‧子區域

O‧‧‧發光元件

P1‧‧‧開口

R‧‧‧區域

S1、S2‧‧‧源極

T1、T2‧‧‧主動元件

t1、t2、t3‧‧‧厚度

TH1‧‧‧第一貫孔

TH2‧‧‧第二貫孔

TH3‧‧‧第三貫孔

UV1、UV2‧‧‧曝光

V1、V2‧‧‧開口

W1、W2‧‧‧最大寬度

α1‧‧‧第一傾斜角

α2‧‧‧第二傾斜角

閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。

第1A圖為依照本發明一實施例之電連接結構的上視示意圖。

第1B圖為沿著第1A圖的剖線I-I’的剖面示意圖。

第2圖為依照本發明一實施例之畫素結構的剖面示意圖。

第3圖是依照本發明一實施例的元件基板的俯視示意圖。

第4A圖為沿著第3圖的剖線J-J’的剖面示意圖。

第4B圖為沿著第3圖的線1000及線2000的表面粗糙度的圖表。

第5圖為第3圖的區域R的放大示意圖。

第6A圖為沿著第5圖的剖線K-K’的剖面示意圖。

第6B圖為沿著第5圖的剖線L-L’的剖面示意圖。

第7A圖至7N圖為依照本發明一實施例之畫素結構的製造方法的剖面示意圖。

第1A圖為依照本發明一實施例之電連接結構10的上視示意圖。第1B圖為沿著第1A圖的剖線I-I’的剖面示意圖。請一併參照第1A圖及第1B圖，電連接結構10包括基板100、絕緣層102、第一導電層104、第一型光阻層106、第二型光阻層108以及第二導電層110。為了清楚的說明本實施例，第1A圖中省略基板100、絕緣層102、第一導電層104及第一型光阻層106。基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。

第一型光阻層106位於第一導電層104上且具有第一接觸洞H1。第二型光阻層108位於第一型光阻層106上且具有第二接觸洞H2，其中第一接觸洞H1及第二接觸洞H2於一 垂直投影方向上重疊，且第二型光阻層108和第一型光阻層106互為異型(例如，正型或負型)，且兩者之間存在交界面。第二導電層110位於第二型光阻層108上，其中第二導電層110透過第一接觸洞H1及第二接觸洞H2電性連接第一導電層104。在絕緣層102的表面102a具有高低起伏的情況下，透過依序設置互為異型的第一型光阻層106及第二型光阻層108於絕緣層102上，可使第二導電層110的表面110a具有良好的平坦度。

在一實施例中，第一型光阻層106的材料為負型光阻，且第二型光阻層108的材料為正型光阻，藉此，可使第二導電層110的表面110a的平坦度提升，例如高低落差(peak-to-valley roughness)實質上不超過35奈米。第一接觸洞H1的底部的最大寬度W1大於第二接觸洞H2的底部的最大寬度W2，且第二導電層110自第一接觸洞H1延伸(或爬坡)至第二型光阻層108的頂面。於一實施例中，第一接觸洞H1的底部的最大寬度W1為8微米至15微米。第二接觸洞H2的底部的最大寬度W2為4微米至4.5微米。藉此，可避免在第一接觸洞H1中爬坡的第二導電層110向內(例如，朝向第一型光阻層106的側壁的方向)凹陷而斷裂或產生裂痕。於另一實施例中，第一型光阻層106的材料為正型光阻，且第二型光阻層108的材料為負型光阻。

於一實施例中，第一接觸洞H1的側壁與第一導電層104構成第一傾斜角α1，且第一傾斜角α1為60度至80度，藉此可提供第二型光阻層108良好的支撐。第二接觸洞H2的側壁 與第一導電層104構成第二傾斜角α2，且第二傾斜角α2為20度至50度，藉此可提供第二導電層110良好的支撐。於本實施例中，第一型光阻層106的厚度t1為1.8微米至2.8微米，且第二型光阻層108的厚度t2為2.5微米至4.2微米。

第2圖為依照本發明一實施例之畫素結構20的剖面示意圖。畫素結構20包括基板100、主動元件T1、第一型光阻層106、第二型光阻層108以及第一電極層112。畫素結構20更包括主動元件T2、閘絕緣層GI、保護層114、半導體圖案層116、共用線118、儲存電極圖案層120、發光層122、第二電極層124及層間介電層162。半導體圖案層116、共用線118及儲存電極圖案層120構成儲存電容器C。第一電極層112、發光層122以及第二電極層124構成發光元件O。舉例而言，發光元件O為有機發光二極體。

具體而言，主動元件T1位於基板100上並包括閘極G1、源極S1、汲極D1以及半導體層126。半導體層126包括源極區128a、汲極區128b、源極淺摻雜區130a、汲極淺摻雜區130b及通道區132。通道區132位於源極區128a及汲極區128b之間，源極淺摻雜區130a位於通道區132及源極區128a之間，汲極淺摻雜區130b位於通道區132及汲極區128b之間。

主動元件T2位於基板100上並包括閘極G2、源極S2、汲極D2以及半導體層134。半導體層134包括源極區136a、汲極區136b、源極淺摻雜區138a、汲極淺摻雜區138b及通道區140。通道區140位於源極區136a及汲極區136b之間，源極淺摻雜區138a位於通道區140及源極區136a之間，汲 極淺摻雜區138b位於通道區140及汲極區136b之間。閘極G1、G2以及共用線118的材料包括金屬、金屬氧化物、有機導電材料或上述之組合。閘絕緣層GI的材料包括氧化矽、氮化矽、氮氧化矽、其它合適的材料、或其它合適的材料、或上述之組合。半導體層126、134以及半導體圖案層116的材質例如是非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鍺鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或含有摻雜物(dopant)於上述材料中、或上述之組合。源極S1、S2、汲極D1、D2包括多層結構，例如是鈦-鋁-鈦結構或是鉬-鋁-鉬結構。

儲存電容器C的半導體圖案層116與主動元件T2的源極S2電性連接，儲存電容器C的儲存電極圖案層120與電源供應線(未示)電性連接。

在本實施例中，主動元件T1、T2是以頂部閘極型薄膜電晶體為例來說，但本發明不限於此。根據其他實施例，主動元件T1、T2也可以是底部閘極型薄膜電晶體。且在本實施例中是以兩個主動元件搭配一個電容器(2T1C)為例來說明，但並非用以限定本發明。

於本實施例中，畫素結構20還包括位於基板100及主動元件T1、T2之間的緩衝層142。緩衝層142可包括依序設置在基板100上的緩衝膜144及緩衝膜146，但本發明不限於此。於其他實施例中，緩衝層142亦可為單一膜層，緩衝層142的材質例如是氧化矽、氮化矽、氮氧化矽、其它合適的無機材 料、或上述至少二種材料的堆疊層，其可防止基板100中的離子或雜質擴散至形成在基板100上之元件之中。保護層114可為依序堆疊於閘極G1、G2上的多個保護膜。然而，本發明不限於此。在其他實施例中，保護層114亦可為單一膜層。保護層114的材質可為無機材料(例如，氧化矽、氮化矽、氮氧化矽等)、有機材料或上述之組合。層間介電層162覆蓋儲存電極圖案層120及保護層114。

第一型光阻層106位於主動元件T1、T2上且具有第一接觸洞H1。第二型光阻層108位於第一型光阻層106上且具有第二接觸洞H2，其中第一接觸洞H1及第二接觸洞H2於垂直投影方向上重疊，且第二型光阻層108和第一型光阻層106互為異型(例如，正型或負型)，且兩者之間存在交界面。第一電極層112位於第二型光阻層108上，其中第一電極層112透過第一接觸洞H1及第二接觸洞H2電性連接主動元件T2的汲極D2。在絕緣層102的表面102a具有高低起伏的情況下，透過依序設置第一型光阻層106及第二型光阻層108於絕緣層102上，使發光元件O的第一電極層112的表面112a具有良好的平坦度。

第一電極層112及第二電極層124可分別為具有不同電性的電極。在本實施例中，例如是第一電極層112為陽極，且第二電極層124為陰極，但不以此為限。第一電極層112的材料可包括能夠反射可見光的導電材料，例如鋁(Al)、銀(Ag)、鉻(Cr)、銅(Cu)、鎳(Ni)、鈦(Ti)、鉬(Mo)、鎂(Mg)、鉑(Pt)、金(Au)或其組合，並且第一電極層 112可為單層、雙層或多層結構。舉例來說，第一電極層112可以是將銀層夾設於兩個銦錫氧化物(ITO)之間的三層結構(ITO/Ag/ITO)。發光層122可具有量子井(Quantum Well,QW)，例如單量子井(SQW)、多量子井(MQW)或其它的量子井。在一些實施例中，發光層122的材料可包括氮化鎵(GaN)、氮化銦鎵(InGaN)、砷化鎵(GaAs)、磷化鋁鎵銦(AlGaInP)、砷化銦鋁鎵(InAlGaAs)或其他IIIA族和VA族元素組成的材料。在另一些實施例中，發光層122的材料也可包括鈣鈦礦(perovskite)材料。在本實施例中，第二電極層124的材料可為透明的導電材料，並且第二電極層124可為單層、雙層或多層結構。舉例來說，第二電極層124可以是由鋁(Al)和鎂銀合金(Mg-Ag)所構成的雙層結構(Al/Mg-Ag)。

於一實施例中，第一接觸洞H1的側壁與主動元件T2的汲極D2構成第一傾斜角α1，且第一傾斜角α1為60度至80度，藉此可提供第二型光阻層108良好的支撐。第二接觸洞H2的側壁與主動元件T2的汲極D2構成第二傾斜角α2，且第二傾斜角α2為20度至50度，藉此可提供發光元件O的第一電極層112良好的支撐。

畫素結構20還包括畫素定義層148及封裝層150，畫素定義層148位於第一電極層112上，且畫素定義層148具有開口P1以露出一部分的第一電極層112。發光層122位於開口P1中且與開口P1所暴露出的第一電極層112接觸。第二電極層124位於第一電極層112上，且第二電極層124覆蓋發光層 122及畫素定義層148。封裝層150位於第二電極層124上。由於發光元件O的第一電極層112的表面112a具有良好的平坦度，因此發光層122亦具有良好的平坦度。換言之，發光層122具有均勻的厚度t3。藉此當驅動畫素結構20時，發光元件O可具有均勻的電場。

在一實施例中，第一型光阻層106的材料為負型光阻，且第二型光阻層108的材料為正型光阻，藉此，可使第一電極層112的表面112a的平坦度提升，例如高低落差(peak-to-valley roughness)實質上不超過35奈米。第一接觸洞H1的底部的最大寬度W1大於第二接觸洞H2的底部的最大寬度W2，且第一電極層112自第一接觸洞H1延伸(或爬坡)至第二型光阻層108的頂面。於一實施例中，第一接觸洞H1的底部的最大寬度W1為8至15微米。第二接觸洞H2的底部的最大寬度W2為4微米至4.5微米。藉此，可避免在第一接觸洞H1中爬坡的發光元件O的第一電極層112向內(例如，朝向第一型光阻層106的側壁的方向)凹陷而斷裂或產生裂痕。

第3圖是依照本發明一實施例的元件基板30的俯視示意圖。第4A圖為沿著第3圖的剖線J-J’的剖面示意圖。請一併參照第3圖及第4A圖，元件基板30包括基板100，基板100具有主動區AA及位於主動區AA外的周邊區NA，周邊區NA包括子區域NA1及子區域NA2，子區域NA1環繞子區域NA2。在基板100之主動區AA中設置由畫素結構20a所組成的畫素陣列AR，畫素陣列AR包括主動元件T1、T2及發光元件O。畫素結構20a的配置相同於第2圖的畫素結構20，故於此不再贅 述。接合墊152透過導體層154與訊號線156電性連接，導體層154與源極S1、S2及汲極D1、D2屬於同一膜層。畫素結構20a透過接合墊152與外部電路(例如積體電路或軟性印刷電路)電性連接，藉此接收來自外部電路的驅動訊號。

由於發光元件O的第一電極層112的表面112a具有良好的平坦度，因此發光層122亦具有良好的平坦度。換言之，發光層122具有均勻的厚度t3。藉此當驅動畫素結構20a時，發光元件O可具有均勻的電場，提高畫素陣列AR整體的亮度均勻性。第4B圖為沿著第3圖的線1000及線1002的表面粗糙度的圖表，請參照第3圖及第4B圖，其中線1000及線1002各通過位於主動區AA的不同位置的畫素結構20a。表面粗糙度採用原子力顯微技術(Atomic Force Microscopy，AFM)量測。線1000的最高峰A1與最低峰A2的差值實質上不超過35奈米，且線1002的最高峰B1與最低峰B2的差值實質上不超過35奈米，由此可知畫素陣列AR具有低表面粗糙度。

第5圖為第3圖的區域R的放大示意圖。第6A圖為沿著第5圖的剖線K-K’的剖面示意圖。請一併參照第5圖及第6A圖，第一型光阻層106還具有多個開口V1。開口V1位於周邊區NA的子區域NA1，且第二型光阻層108透過開口V1接觸絕緣層102。藉此，可以增加第一型光阻層106及第二型光阻層108對絕緣層102的附著性，使第一型光阻層106及第二型光阻層108不易剝落。於本實施例中，第一開口V1呈矩陣排列。

第6B圖為沿著第5圖的剖線L-L’的剖面示意圖。請一併參照第5圖及第6B圖，元件基板30還包括至少位於周邊 區NA的子區域NA2的電壓傳輸線158及電壓傳輸電極160。電壓傳輸線158用於傳遞共同電壓EVLSS。第二型光阻層108具有位於周邊區NA的子區域NA2的多個開口V2，電壓傳輸電極160透過開口V2接觸並電性連接電壓傳輸線158。發光元件O的第二電極層124透過電壓傳輸電極160接觸電壓傳輸線158，從而接收共同電壓ELVSS。

第7A圖至7N圖為依照本發明一實施例之畫素結構20a的製造方法的剖面示意圖。請先參照第7A圖，首先，形成緩衝層142於基板100上，緩衝層142包括依序設置在基板100上的緩衝膜144及緩衝膜146。

請參照第7B圖，接著，在緩衝層142上形成半導體層126、134及半導體圖案層116。半導體層126包括源極區128a、汲極區128b、源極淺摻雜區130a及汲極淺摻雜區130b及通道區132。半導體層134包括源極區136a、汲極區136b、源極淺摻雜區138a、汲極淺摻雜區138b及通道區140。形成半導體層126、134及半導體圖案層116的方法例如是先整面地形成半導體材料(未示)在緩衝層142上，依序以微影蝕刻製程及以光阻層(未示)為罩幕對半導體材料進行離子摻雜所形成。

請參照第7C圖，接著，形成閘絕緣層GI，以覆蓋半導體層126、134、半導體圖案層116以及緩衝層142。

請參照第7D圖，接著，形成閘極G1、G2及共用線118於閘絕緣層GI上。

請參照第7E圖，接著，形成保護層114，以覆蓋閘極G1、G2、共用線118及閘絕緣層GI。

請參照第7F圖，接著，形成儲存電極圖案層120於保護層114上。儲存電極圖案層120在基板100的垂直投影重疊於共用線118在基板100的垂直投影。半導體圖案層116、共用線118及儲存電極圖案層120構成儲存電容器C。

請參照第7G圖，接著，形成層間介電層162，以覆蓋儲存電極圖案層120及保護層114。

請參照第7H圖，接著，在層間介電層162、保護層114及閘絕緣層GI中形成第一貫孔TH1及第二貫孔TH2。第一貫孔TH1貫穿層間介電層162、保護層114及閘絕緣層GI，以分別露出半導體層126的源極區128a及汲極區128b。第二貫孔TH2貫穿層間介電層162、保護層114及閘絕緣層GI，以分別露出半導體層134的源極區136a及汲極區136b。

請參照第7I圖，接著，在層間介電層162上形成第二導電層164。在本實施例中，第二導電層164包括源極S1、S2及汲極D1、D2。源極S1及汲極D1填入第一貫孔TH1中，以與半導體層126的源極區128a及汲極區128b電性連接。源極S2及汲極D2填入第二貫孔TH2中，以與半導體層134的源極區136a及汲極區136b電性連接。半導體層126、源極S1、汲極D1及閘極G1組成主動元件T1。半導體層134、源極S2、汲極D2及閘極G2組成主動元件T2。在本實施例中，主動元件T1、T2以頂部閘極型薄膜電晶體示例。然而，本發明不限於此，在其它實施例中，主動元件T1、T2也可以是底部閘極型或其它適當型式的薄膜電晶體。

請參照第7J圖，接著，形成絕緣層102於源極S1、 S2、汲極D1、D2及層間介電層162上，絕緣層102具有第三貫孔TH3，第三貫孔TH3貫穿絕緣層102，以露出汲極D2的部分表面。

請參照第7K圖，接著，形成第一型光阻層106於絕緣層102及主動元件T2的汲極D2上。第一型光阻層106的形成方法可包括以下步驟。形成第一型光阻材料(未繪示)於絕緣層102上，並利用第一光罩166對第一型光阻材料進行曝光UV1，其中第一光罩166具有第一透光部166a。第一透光部166a及汲極D2在垂直投影方向不重疊。接著，對第一型光阻材料進行顯影，以移除位於汲極D2上方的第一型光阻材料而形成第一接觸洞H1並暴露出汲極D2。於一實施例中，第一接觸洞H1的底部的最大寬度W1為8微米至15微米。於一實施例中，第一接觸洞H1的側壁與主動元件T2的汲極D2構成第一傾斜角α1，且第一傾斜角α1為60度至80度，藉此可提供第二型光阻層108(見第7L圖)良好的支撐。於本實施例中，第一型光阻層106的厚度t1為1.8微米至2.8微米。

請參照第7L圖，接著，形成第二型光阻層108於第一型光阻層106上，其中第二型光阻層108具有第二接觸洞H2，第一接觸洞H1及第二接觸洞H2於垂直投影方向上重疊，且第二型光阻層108和第一型光阻層106互為異型(例如，正型或負型)，且兩者之間存在交界面。第二型光阻層108的形成方法可包括以下步驟。形成第二型光阻材料(未繪示)於第一型光阻層106上，利用第二光罩168對第二型光阻材料進行曝光UV2，其中第二光罩168具有第二透光部168a，第二透光部 168a及第一接觸洞H1在垂直投影方向重疊。對第二型光阻材料進行顯影，以移除位於汲極D2上方的第二型光阻材料而形成第二接觸洞H2並暴露出汲極D2。於本實施例中，第一型光阻層106的材料為負型光阻，且第二型光阻層108的材料為正型光阻。第一接觸洞H1的底部的最大寬度W1大於第二接觸洞H2的底部的最大寬度W2。於一實施例中，第二接觸洞H2的底部的最大寬度W2為4微米至4.5微米。藉此，可避免在第一接觸洞H1中爬坡的第一電極層112(見第7M圖)向內(例如，朝向第一型光阻層106的側壁的方向)凹陷而斷裂或產生裂痕。於本實施例中，第二型光阻層108的厚度t2為2.5微米至4.2微米。

第二接觸洞H2的側壁與主動元件T2的汲極D2構成第二傾斜角α2，且第二傾斜角α2為20度至50度，藉此可提供第一電極層112(見第7M圖)良好的支撐。

請參照第7M圖，接著，形成第一電極層112於第二型光阻層108上，其中第一電極層112透過第一接觸洞H1及第二接觸洞H2電性連接汲極D2。在絕緣層102的表面102a具有高低起伏的情況下，透過依序設置第一型光阻層106及第二型光阻層108於絕緣層102上，使發光元件O(見第7N圖)的第一電極層112的表面112a具有良好的平坦度。

請參照第7N圖，接著，依序形成畫素定義層148、發光層122、第二電極層124及封裝層150於第二型光阻層108及第一電極層112上。畫素定義層148的開口P1構成容置空間並定義每一畫素的區域。畫素定義層148可為疏水性材料，並經由微影等製程所形成。於本實施例中，發光層122由噴墨塗 佈(ink jet printing,IJP)製程形成於第一電極層112上。由於第一電極層112的表面112a具有良好的平坦度，因此發光層122亦具有良好的平坦度。換言之，發光層122具有均勻的厚度t3。藉此當驅動畫素結構20a時，發光元件O可具有均勻的電場，提高畫素陣列AR(見第3圖)整體的亮度均勻性。

綜上所述，本發明的電連接結構包括第一型光阻層及第二型光阻層，在絕緣層的表面具有高低起伏的情況下，透過依序設置第一型光阻層及第二型光阻層於絕緣層上，且第二型光阻層和第一型光阻層互為異型，可使第二導電層的表面具有良好的平坦度。除此之外，第一型光阻層的材料為負型光阻，且第二型光阻層的材料為正型光阻，藉此，可使第二導電層的表面的平坦度提升，例如高低落差(peak-to-valley roughness)實質上不超過35奈米。第一接觸洞的底部的最大寬度為8微米至15微米。第二接觸洞的底部的最大寬度為4微米至4.5微米。藉此，可避免在第一接觸洞中爬坡的第二導電層向內(例如，朝向第一型光阻層的側壁的方向)凹陷而斷裂或產生裂痕。第一接觸洞的側壁與第一導電層所構成的第一傾斜角為60度至80度，藉此可提供第二型光阻層良好的支撐。第二接觸洞的側壁與第一導電層所構成的第二傾斜角為20度至50度，藉此可提供第二導電層良好的支撐。本發明的畫素結構及元件基板藉由依序設置第一型光阻層及第二型光阻層於絕緣層上，且第二型光阻層和第一型光阻層互為異型，可使發光元件的第一電極層的表面具有良好的平坦度，因此發光層亦具有良好的平坦度。換言之，發光層具有均勻的厚度。藉此當驅動 畫素結構時，發光元件可具有均勻的電場，可提高元件基板的畫素陣列整體的亮度均勻性。

10‧‧‧電連接結構

100‧‧‧基板

102‧‧‧絕緣層

102a‧‧‧表面

104‧‧‧第一導電層

106‧‧‧第一型光阻層

108‧‧‧第二型光阻層

110‧‧‧第二導電層

110a‧‧‧表面

H1‧‧‧第一接觸洞

H2‧‧‧第二接觸洞

W1、W2‧‧‧最大寬度

α1‧‧‧第一傾斜角

α2‧‧‧第二傾斜角

t1、t2‧‧‧厚度

Claims (13)

1. 一種電連接結構，包含：一第一導電層；一第一型光阻層，位於該第一導電層上且具有一第一接觸洞；一第二型光阻層，位於該第一型光阻層上且具有一第二接觸洞，其中該第一接觸洞及該第二接觸洞於一垂直投影方向上重疊，且該第二型光阻層和該第一型光阻層互為異型，該第二型光阻層的最低表面低於該第一型光阻層的最高表面；以及一第二導電層，位於該第二型光阻層上，其中該第二導電層透過該第一接觸洞及該第二接觸洞電性連接該第一導電層。
2. 如請求項1所述之電連接結構，其中該第一型光阻層的材料為負型光阻，且該第二型光阻層的材料為正型光阻。
3. 如請求項1所述之電連接結構，其中該第一接觸洞的側壁與該第一導電層構成一第一傾斜角，且該第一傾斜角為60度至80度。
4. 如請求項1所述之電連接結構，其中該第二接觸洞的側壁與該第一導電層構成一第二傾斜角，且該第二 傾斜角為20度至50度。
5. 一種畫素結構，包含：一基板；一主動元件，位於該基板上並包含一汲極；一第一型光阻層，位於該主動元件上且具有一第一接觸洞；一第二型光阻層，位於該第一型光阻層上且具有一第二接觸洞，其中該第一接觸洞及該第二接觸洞於一垂直投影方向上重疊，且該第二型光阻層和該第一型光阻層互為異型，該第二型光阻層的側壁覆蓋該第一型光阻層的側壁；以及一第一電極層，位於該第二型光阻層上，其中該第一電極層透過該第一接觸洞及該第二接觸洞電性連接該汲極。
6. 如請求項5所述之畫素結構，其中該第一接觸洞的底部的最大寬度為8微米至15微米。
7. 如請求項5所述之畫素結構，其中該第二接觸洞的底部的最大寬度為4微米至4.5微米。
8. 一種元件基板，包含：一基板；一主動元件，位於該基板上並包含一汲極；一第一型光阻層，位於該主動元件上且具有一第一接觸 洞，該第一接觸洞的側壁與該汲極構成一第一傾斜角；一第二型光阻層，位於該第一型光阻層上且具有一第二接觸洞，其中該第一接觸洞及該第二接觸洞於一垂直投影方向上重疊，且該第二型光阻層和該第一型光阻層互為異型，該第二接觸洞的側壁與該汲極構成一第二傾斜角，且該第一傾斜角與該第二傾斜角不同；以及一發光元件，位於該第二型光阻層上並包含一第一電極層、一發光層及一第二電極層，其中該第一電極層透過該第一接觸洞及該第二接觸洞電性連接該汲極。
9. 如請求項8所述之元件基板，其中該元件基板更包含：一絕緣層，位於該汲極及該第一型光阻層之間，其中該基板具有一主動區及位於該主動區外的一周邊區，該主動元件位於該主動區，該第一型光阻層還具有多個第一開口，該些第一開口位於該周邊區，且該第二型光阻層透過該些第一開口接觸該絕緣層。
10. 如請求項9所述之元件基板，更包含：一電壓傳輸線，位於該周邊區，其中該第二型光阻層具有位於該周邊區的多個第二開口，該發光元件的該第一電極層透過該些第二開口接觸該絕緣層。
11. 一種畫素結構的製造方法，包含： 形成一主動元件於一基板上，其中該主動元件包含一汲極；形成一第一型光阻層於該主動元件上，其中該第一型光阻層具有一第一接觸洞；形成一第二型光阻層於該第一型光阻層上，其中該第二型光阻層具有一第二接觸洞，該第一接觸洞及該第二接觸洞於一垂直投影方向上重疊，且該第二型光阻層和該第一型光阻層互為異型，該第一接觸洞的底部的最大寬度大於該第二接觸洞的底部的最大寬度；以及形成一第一電極層於該第二型光阻層上，其中該第一電極層透過該第一接觸洞及該第二接觸洞電性連接該汲極。
12. 如請求項11所述之製造方法，其中形成該第一型光阻層的方法包含：形成一第一型光阻材料於該主動元件上；利用一第一光罩對該第一型光阻材料進行曝光，其中該第一光罩具有一第一透光部，該第一透光部及該汲極在該垂直投影方向不重疊；以及對該第一型光阻材料進行顯影，以形成該第一接觸洞。
13. 如請求項11所述之製造方法，其中形成該第二型光阻層的方法包含：形成一第二型光阻材料於該第一型光阻層上；利用一第二光罩對該第二型光阻材料進行曝光，其中該 第二光罩具有一第二透光部，該第二透光部及該第一接觸洞在該垂直投影方向重疊；以及對該第二型光阻材料進行顯影，以形成該第二接觸洞。

Images