TWI726209B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI726209B
TWI726209B TW107114576A TW107114576A TWI726209B TW I726209 B TWI726209 B TW I726209B TW 107114576 A TW107114576 A TW 107114576A TW 107114576 A TW107114576 A TW 107114576A TW I726209 B TWI726209 B TW I726209B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
feature
layer
gate
source
Prior art date
Application number
TW107114576A
Other languages
English (en)
Other versions
TW201917790A (zh
Inventor
林宏穎
吳正一
凃弘恩
程仲良
朱立軒
蕭翔隆
宋慧琳
洪思遠
羅盛永
邱丞偉
謝志威
李錦思
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201917790A publication Critical patent/TW201917790A/zh
Application granted granted Critical
Publication of TWI726209B publication Critical patent/TWI726209B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體元件包含：位於基材上的鰭片結構；橫跨鰭片結構以覆蓋鰭片結構的中心部分的閘極特徵；沿著鰭片結構且配置於閘極特徵的相對側的一對源極/汲極特徵；以及由鎢形成的複數個接觸結構，其中閘極特徵的閘極電極及此對源極/汲極特徵各自直接與對應的接觸結構之一耦合。

Description

半導體元件
本發明實施例係關於半導體元件，更精確係關於半導體的互連結構。
根據摩爾定律(Moore's Law)的歷史趨勢，隨著積體電路(integrated circuit,IC)的尺度進展至深亞奈米狀態(deep sub-nanometer regime)，高效能、高密度的積體電路中的電晶體數量是數以千萬計的。因此需要縮小對應的積體電路的互連結構。特別的是，鎢(W)已經被使用於相對更靠近積體電路的各個電晶體的互連結構(例如接觸插塞、通孔及其他互連線等)。這一部分是因為銅(Cu)可能「汙染(poison)」電晶體，銅一般用於相對更遠離電晶體的互連結構的另一個主要部分。為了簡潔起見，這樣的鎢互連結構在此統稱為「鎢接觸」。
這樣的鎢接觸通常使用基於氟(F-based)的化學氣相沉積(chemical vapor deposition,CVD)技術且由基於鎢的材料(例如鎢原子)形成，並覆蓋一般由矽形成的電晶體的主動特徵。一般來說，基於氟的CVD技術不可避免的導致氟原子攻擊由矽形成的主動特徵。在這方面，一或多 個阻障層由基於鈦的材料或/和基於鉭的材料或合金(例如鈦、鉭、氮化鈦、氮化鉭)形成，此阻障層作為氟化物阻障層，並在鎢接觸形成之前形成，覆蓋主動特徵。
如上所述，包含鎢接觸的互連結構根據摩爾定律縮小。然而，這樣的氟化物阻障層因而無法縮小。因此，現有的鎢接觸及其形成方法並不完全令人滿意。
根據本揭露的一態樣，半導體元件包含鰭片結構、閘極特徵、源極/汲極特徵及接觸結構。鰭片結構位於基材上。閘極特徵橫跨鰭片結構，並覆蓋鰭片結構的中間部分。源極/汲極特徵沿著鰭片結構配置於閘極特徵的相對側。接觸結構由鎢形成，其中閘極特徵的閘極電極及源極/汲極特徵各自直接與對應的接觸結構之一耦合。
根據本揭露的另一態樣，半導體元件包含鰭片結構、閘極特徵、源極/汲極特徵及接觸結構。鰭片結構配置於基材上。閘極特徵橫跨鰭片結構，以覆蓋鰭片結構的中間部分。源極/汲極特徵沿著鰭片結構配置於閘極特徵的相對側。至少一部分的接觸結構係由鎢形成，且此部分的接觸結構各自直接接觸閘極特徵的閘極電極的上表面或者源極/汲極特徵之一對應的上表面。
根據本揭露的又一態樣，半導體元件包含導電特徵、介電層及鎢接觸。導電特徵配置於基材之上。介電層配置於導電特徵之上。鎢接觸延伸穿過介電層，並直接接觸 導電特徵。
100:方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130:操作
200:半導體元件
202:半導體基材
203:主表面
204:襯墊層
206:第一遮罩層
208:光敏層
210:開口
212:鰭片
213:溝槽
214:第一介電層
215:上表面
218:上層鰭片
219:側壁
220:隔離特徵
222:氧化層
230:閘極堆疊
232:虛設閘極電極
234:間隔層
236:源極/汲極特徵
236-1:上表面
236-2:側表面
236-3:側表面
237:凹部
238:底表面
239:上表面
240:第二介電層
250:閘極特徵
252:閘極介電層
254:導電閘極電極
254-1:上表面
260:第三介電層
261、263:開口
270、272:接觸結構
a-a、b-b:線
X、Y:方向
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭露。需要注意的是，各特徵無須按比例繪製。事實上，為了論述清晰之目的，可任意增加或減小各個特徵之尺寸。
第1A圖及第1B圖係根據一實施例繪示形成半導體元件的方法的流程圖；第2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A及15A圖係根據一些實施例繪示使用第1A-1B圖的方法製成，在製程的各個階段的例示性半導體元件的透視圖；第2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B及15B圖係根據一些實施例繪示沿著第一方向的第2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A及15A圖的對應剖面圖；第14C圖及第15C圖係根據一些實施例繪示沿著第二方向的第14A圖及第15A圖的對應剖面圖。
以下揭示內容提供許多不同實施例或示例，用於實施本揭露之不同特徵。下文描述組件及排列之特定實例以簡化本揭露書的內容。當然，該等實例僅為示例且並不意 欲為限制性。舉例而言，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭露可在各實例中重複元件符號及/或字母。此重複本身並不指示所論述之各實施例及/或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性用語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性用語意欲包含元件在使用或操作中之不同定向。裝置可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣解讀本文所使用之空間相對性描述詞。
本揭露提供緊鄰(例如耦合)半導體元件的導電特徵之接觸結構的各種實施例。在一些實施例中，這種接觸結構直接接觸至少一部分的半導體元件的導電特徵(例如金屬氧化物半導體場效電晶體(MOSFET)的閘極特徵、汲極特徵或源極特徵)。在一些實施例中，這種接觸結構可以為鎢接觸。在一些實施例中，鎢接觸可以藉由無氟沉積技術形成，舉例來說，無氟化學氣相沉積(chemical vapor deposition,CVD)技術。因此，當使用無氟CVD技術形成鎢接觸以接觸半導體元件的導電特徵時，不需要上述的氟化 物阻障層，這可以有利地使鎢接觸與半導體元件的對應導電特徵更緊密地縮小。
第1A圖及第1B圖根據本揭露的一或多個實施例，繪示形成包含一或多個本揭露之接觸結構的半導體元件的方法100的流程圖。值得注意的是，方法100僅僅為示例，並不意欲限制本揭露。在一些實施例中，半導體元件可以包含鰭式場效電晶體(FinFET)。如本揭露所採用的，FinFET是指任何基於鰭的多柵極電晶體。值得注意的是，第1A-1B圖的方法並不會形成一個完整的FinFET或半導體元件。一個完整的FinFET可以使用互補式金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)製程技術製成。因此，須了解到，在第1A-1B圖的方法100之前、期間以及之後可以提供額外的操作，而且那些其他的操作可以僅在此簡短描述。
在一些實施例中，方法100由操作102開始，操作102提供半導體基材。方法100繼續至操作104，操作104形成一或多個鰭片並延伸至半導體基材的主表面之外。方法100繼續至操作106，操作106沉積第一介電材料於半導體基材之上，以覆蓋鰭片。方法100繼續至操作108，操作108暴露出鰭片的上表面。方法100繼續至操作110，操作110暴露出鰭片的上層鰭片。方法100繼續至操作112，操作112形成氧化層於暴露的上層鰭片之上。方法100繼續至操作114，操作114形成虛設閘極堆疊於氧化層及上層鰭片的對應的中間部分之上。方法100繼續至操作116，操作116各 自形成源極/汲極特徵於虛設閘極堆疊的側面。方法100繼續至操作118，操作118形成第二介電層於源極/汲極特徵之上。方法100繼續至操作120，操作120移除至少一部分的虛設閘極堆疊。方法100繼續至選擇性的操作122，操作122移除氧化層。方法100繼續至操作124，操作124形成閘極特徵於上層鰭片的中間部分之上。方法100繼續至操作126，操作126形成第三介電層於閘極特徵及第二介電層之上。方法100繼續至操作128，操作128將第三介電層凹陷以暴露出閘極特徵及源極/汲極特徵各自的上表面。方法100繼續至操作130，操作130各自形成直接接觸閘極特徵及源極/汲極特徵的鎢接觸。
在一些實施例中，方法100的操作可以與半導體元件200在各個製造階段的透視圖相關，如第2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A及15A圖分別所示，而對應的沿第一方向取樣的剖面圖如第2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B及15B圖所示。此外，為了說明清楚的目的，相對於第14A及第15A圖所示的在製造階段的半導體元件200的透視圖，第14C圖及第15C圖分別示出對應的半導體元件200的沿第二方向取樣的剖面圖。在一些實施例中，半導體元件200可以為FinFET。FinFET 200可以包含微處理器、記憶單元和/或其他積體電路。為了更好地理解本揭露的概念，簡化了第2A圖至第14B圖。舉例來說，雖然圖式繪示FinFET 200，但是須了解到，積體電路可以包含一 些其他元件，這些元件包含電阻器、電容器、電感器、保險絲等，為了說明清楚的目的，第2A圖至第14B圖並未示出這些元件。
根據一些實施例，第2A圖為對應於第1A圖的操作102，在製程的各個階段之一的包含半導體基材202的FinFET 200透視圖，而第2B圖為FinFET 200沿著第2A圖的線a-a(沿X方向)取樣的剖面圖。如圖所示，襯墊層204、第一遮罩層206及光敏層208覆蓋半導體基材202，光敏層208被圖案化以形成一或多個開口210。光敏層208被圖案化以形成一或多個FinFET 200的鰭片，其將於後續操作討論。
在一些實施例中，半導體基材202包含結晶矽基材(例如晶圓)。在一些替代的實施例中，半導體基材202可以由一些其他合適的元素半導體製成，例如鑽石或鍺；合適的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或合適的合金半導體製成，例如矽鍺碳化物，磷化砷鎵或磷化鎵銦。此外，半導體基材202可以包含磊晶層(epi-layer)，其可以應變以增加效能，而且/或者可以包含絕緣層上矽(silicon-on-insulator,SOI)結構。
在一些實施例中，襯墊層204可以包含由矽氧化物經熱氧化製程形成的薄膜。襯墊層204可以作為介於半導體基材202及第一遮罩層206之間的黏著層。襯墊層204也可以做為蝕刻第一遮罩層206時的蝕刻停止層。在一些實施例中，第一遮罩層206係由氮化矽(SiN)、碳氮化矽 (SCN)、氮氧化矽(SON)等形成，舉例來說，可以使用低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)、電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)或旋塗(spin-on coating)。第一遮罩層206用作為後續的光微影製程中的硬遮罩。光敏層208形成於第一遮罩層206上，且隨後被圖案化以形成開口210於光敏層208中。
根據一些實施例，第3A圖為對應於第1A圖的操作104，在製程的各個階段之一的包含鰭片212的FinFET 200透視圖，而第3B圖為FinFET 200沿著第3A圖的線a-a(沿X方向)取樣的剖面圖。值得注意的是，雖然第3A圖及第3B圖(以及後續的圖式)僅繪示一個鰭片212的實施例，任何期望的數量的鰭片可以使用具有對應圖案的光敏層208(第2A圖及第2B圖)形成於半導體基材202上。
在一些實施例中，鰭片212由至少以下一些製程形成。經由開口210蝕刻第一遮罩層206及襯墊層204(第2A圖及第2B圖)以暴露出底層的半導體基材202。如第3A圖及第3B圖所示，藉由使用殘留的襯墊層204及第一遮罩層206，暴露的半導體基材202接著被蝕刻並形成溝槽213，以致使半導體基材202的主表面203暴露出來。一部分的半導體基材202介於溝槽213之間，因此形成鰭片212。鰭片212自主表面203向上延伸。溝槽213可以為彼此平行且相對於彼此緊密間隔的條(strips)(從FinFET 200的上面來看)。在鰭片212形成之後，移除光敏層208(出於簡化的目 的，未繪示於第3A圖及第3B圖)。接著，可以執行清洗製程，以移除半導體基材202的天然氧化物。清洗製程可以使用稀釋的氫氟酸(DHF)等。
根據一些實施例，第4A圖為對應於第1A圖的操作106，在製程的各個階段之一的包含第一介電層214的FinFET 200透視圖，第一介電層214形成於半導體基材202、鰭片212、襯墊層204及第一遮罩層206之上，而第4B圖為FinFET 200沿著第4A圖的線a-a(沿X方向)取樣的剖面圖。如圖所示，第一介電層214形成於整個FinFET 200之上，以使第一介電層214的材料填充整個溝槽213，舉例來說，矽氧化物。
在一實施例中，可以使用具有反應前驅物的高密度電漿化學氣相沉積(high-density-plasma CVD,HDPCVD)沉積第一介電層214於基材202之上，反應前驅物例如矽烷(SiH4)和氧氣。在另一個實施例中，第一介電層214可以使用次大氣壓化學氣相沉積(sub-atmospheric CVD,SACVD)或高縱深比填溝製程(high aspect-ratio process,HARP)沉積於基材202之上，其中用於這些製程的氣體可以包含四乙氧基矽烷(tetraethylorthosilicate,TEOS)及臭氧。在另一個實施例中，可以使用旋塗式介電材料製程(spin-on-dielectric(SOD)process)沉積第一介電層214於基材202之上，舉例來說，例如氫矽酸鹽(hydrogen silsesquioxane,HSQ)或甲基矽氧烷(methyl silsesquioxane,MSQ)等。
根據一些實施例，第5A圖為對應於第1A圖的操作108，在製程的各個階段之一的包含暴露的鰭片212的上表面215的FinFET 200透視圖，而第5B圖為FinFET 200沿著第5A圖的線a-a(沿X方向)取樣的剖面圖。在一些實施例中，上表面215暴露出來係藉由在第一介電層214(第4A圖及第4B圖)執行研磨製程(例如化學機械研磨製程)直到再次暴露出第一遮罩層206。隨後移除第一遮罩層206及襯墊層204以暴露出上表面215。
在一些實施例中，當第一遮罩層206由氮化矽形成，第一遮罩層206可以使用熱磷酸的濕蝕刻製程移除，而當襯墊層204由矽氧化物形成，襯墊層204可以使用稀釋的氫氟酸移除。在一些替代的實施例中，在執行凹陷製程於第一介電層214後，可以移除第一遮罩層206及襯墊層204，其會於後續第6A圖及第6B圖中討論。
根據一些實施例，第6A圖為對應於第1A圖的操作110，在製程的各個階段之一的包含暴露的鰭片212的上層鰭片218的FinFET 200透視圖，而第6B圖為FinFET 200沿著第6A圖的線a-a(沿X方向)取樣的剖面圖。如圖所示，隔離特徵220各自形成於鰭片212的下部分，以使上層鰭片218暴露出來。在一些實施例中，在暴露上層鰭片218之後，上層鰭片218的側壁219與對應的上表面215一同暴露出來。
在一些實施例中，隔離特徵220可以藉由執行至少一個蝕刻製程凹陷第一介電層214(第5A圖及第5B圖) 的上部分而形成。在一個實施例中，蝕刻製程可以包含執行濕蝕刻製程，舉例來說，例如浸漬基材202於氫氟酸溶液中以凹陷第一介電層214的上部分，直到上層鰭片218暴露出來。在另一個實施例中，蝕刻製程可以包含執行乾蝕刻製程，舉例來說，例如使用蝕刻氣體氟仿(CHF3)和/或三氟化硼(BF3)凹陷第一介電層214的上部分，直到暴露出上層鰭片218。在一些實施例中，隔離特徵220可以稱為淺溝槽隔離(STI)。
根據一些實施例，第7A圖為對應於第1A圖的操作112，在製程的各個階段之一的包含氧化層222覆蓋上層鰭片218的FinFET 200透視圖，而第7B圖為FinFET 200沿著第7A圖的線a-a取樣的剖面圖(沿著X方向)。如圖所示，氧化層222形成並沿側壁219延伸，並覆蓋上層鰭片218的上表面215。在一些實施例中，氧化層220可以使用熱氧化製程、原子層沉積(atomic layer deposition,ALD)製程或CVD製程等而形成。在上層鰭片218由矽形成的實施例中，氧化層220可以包含矽氧化物。在一些實施例中，氧化層222具有基本上較薄的厚度(例如約1nm至約5nm)，當FinFET 200打算用於某一應用時，例如核心元件(core device)，可以在隨後的操作中移除氧化層222。
根據一些實施例，第8A圖為對應於第1A圖的操作114，在製程的各個階段之一的包含虛設閘極堆疊230的FinFET 200透視圖，而第8B圖為FinFET 200沿著第8A圖的線a-a取樣的剖面圖。如圖所示，虛設閘極堆疊230形 成並覆蓋上層鰭片218的中間部分，氧化層222的對應的中間部分介於兩者之間。
在一些實施例中，被虛設閘極堆疊230覆蓋的上層鰭片218的中間部分可以作為FinFET 200的導電通道(沿Y方向)，而氧化層222的中間部分及保護層(未繪示)配置於此導電通道及虛設閘極堆疊230之間，且氧化層222的中間部分及保護層(未繪示)可以一併作為FinFET 200的閘極介電層。在一些替代性的實施例中，氧化層222的中間部分及保護層(未繪示)可以用高介電層取代，其被用作為FinFET 200的閘極介電層。
虛設閘極堆疊230包含虛設閘極電極232及間隔層234，虛設閘極電極232在之後的移除製程中會被移除，間隔層234沿虛設閘極電極232的側壁延伸。在一些實施例中，虛設閘極電極232可以包含多晶矽材料。此外，虛設閘極電極232可以為具有均勻或不均勻摻雜濃度的多晶矽材料。虛設閘極電極232可以使用合適的製程形成，例如ALD、CVD、物理氣相沉積(physical vapor deposition,PVD)、電鍍(plating)或其組合。
在一些實施例中，間隔層234可以包含矽氧化物、氮化矽、氮氧化矽或其他合適的材料。間隔層234可以包含單層或多層結構。在一些實施例中，如第8A圖所示的實施例，間隔層234可以由CVD、PVD、ALD或其他合適的技術沉積毯覆層(blanket layer)形成，並且對此毯覆層執行非等向蝕刻(anisotropic etching)製程，而形成沿著 閘極電極232側壁的一對間隔層234。
根據一些實施例，第9A圖為對應於第1A圖的操作116，在製程的各個階段之一的包含源極/汲極特徵236的FinFET 200透視圖，源極/汲極特徵236形成於未被虛設閘極堆疊230覆蓋的鰭片212的側部分，而第9B圖為FinFET 200沿著第9A圖的線a-a取樣的剖面圖。值得注意的是，第9A圖的線a-a並未橫跨虛設閘極堆疊230取樣，而是橫跨源極/汲極特徵236。在一些實施例中，在形成源極/汲極特徵236之前，移除氧化層222的相對側部分及至少一部分的上層鰭片218，移除的氧化層222的相對側部分及上層鰭片218各自如第9A圖的虛線所示。源極/汲極特徵236的形成將於後續簡要描述。
在一些實施例中，使用一或多個選擇性濕蝕刻/乾蝕刻製程移除未被閘極堆疊230覆蓋的氧化層222的相對側部分，並使用一或多個選擇性濕蝕刻/乾蝕刻製程移除上層鰭片218的側部分，以形成對應的凹部237於虛設閘極堆疊230的側邊上。在一些實施例中，各凹部237具有底表面238。此凹部237可以向下延伸至隔離特徵220的上表面239之下，例如底表面238在垂直方向上低於上表面239。接著，使用LPCVD製程和/或金屬有機CVD製程自鰭片212磊晶形成源極/汲極特徵236。
根據一些實施例，第10A圖為對應於第1A圖的操作118，在製程的各個階段之一的包含第二介電層240的FinFET 200透視圖，第二介電層240形成覆蓋源極/汲極特 徵236，而第10B圖為FinFET 200沿著第10A圖的線a-a取樣的剖面圖。值得注意的是，第10A圖的線a-a並未橫跨虛設閘極堆疊230取樣，而是橫跨源極/汲極特徵236。
根據一些實施例，第二介電層240形成覆蓋源極/汲極特徵236，以在後續的製程期間保護源極/汲極特徵236，例如移除虛設閘極堆疊230，其將於後續討論。此第二介電層240可以包含選自以下的至少一種材料：矽氧化物、低介電材料或其組合。低介電材料可以包含氟矽酸鹽玻璃(fluorinated silica glass,FSG)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、碳摻雜氧化矽(SiOxCy)、Black Diamond®(Applied Materials of Santa Clara,Calif.)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、雙苯並環丁烯(bis-benzocyclobutenes,BCB)、SiLK(Dow Chemical,Midland,Mich.)、聚醯亞胺(polyimide)和/或其他未來開發的低介電材料。
根據一些實施例，第11A圖為對應於第1A圖的操作120，在製程的各個階段之一的虛設閘極電極232被移除的FinFET 200透視圖，而第11B圖為FinFET 200沿著第11A圖的線a-a取樣的剖面圖。為了說明的目的，被移除的虛設閘極電極232用虛線表示。如第11B圖更清楚的繪示FinFET 200的剖面圖，在移除虛設閘極電極232後，氧化 層222選擇性的移除，暴露出上層鰭片218的中間部分(其被虛設閘極電極232覆蓋)。
在一些實施例中，虛設閘極電極232同時或隨後被移除，間隔層234可以保持完整。在虛設閘極電極232包含多晶矽材料的示例中，可以使用一或多個選擇性乾蝕刻和/或濕蝕刻製程移除虛設閘極電極232直到被虛設閘極電極232覆蓋的保護層(未繪示)的中間部分暴露出來。更詳細的說，在一些實施例中，濕蝕刻製程包含使用稀釋的氫氟酸(DHF)和/或胺衍生物蝕刻劑(例如NH4OH、NH3(CH3)OH或四甲基氫氧化銨(TetraMethyl Ammonium Hydroxide,TMAH)等)；以及乾蝕刻製程包含使用反應氣體的電漿，其係選自：碳氟化合物、氧氣、氯氣、三氯化硼、氮氣、氬氣、氦氣或其組合。
如上所述，可以選擇性的移除氧化層222。在第11A圖及第11B圖(以及後續的圖式)所繪示的實施例中，在移除虛設閘極電極232之後，隨後使用一或多個選擇性濕蝕刻製程移除氧化層222直到被虛設閘極電極232及氧化層222覆蓋的上層鰭片218的中間部分暴露出來。更詳細的說，在一些實施例中，移除氧化層222的濕蝕刻製程包含使用稀釋的氫氟酸(DHF)和/或胺衍生物蝕刻劑(例如NH4OH、NH3(CH3)OH或四甲基氫氧化銨(TetraMethyl Ammonium Hydroxide,TMAH)等)。
根據一些實施例，第12A圖為對應於第1B圖的操作124，在製程的各個階段之一的包含閘極特徵250的 FinFET 200透視圖，而第12B圖為FinFET 200沿著第12A圖的線a-a取樣的剖面圖。在一些實施例中，包含閘極介電層252及導電閘極電極254的閘極特徵250覆蓋上層鰭片218的中間部分。
在一些實施例中，閘極介電層252可以包含高介電材料。此高介電材料包含鋰、鈹、鎂、鈣、鍶、鈧、釔、鋯、鉿、鋁、鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鎦的氧化物及其混合物。在一些實施例中，高介電材料使用CVD、PVD或ALD沉積並覆蓋上層鰭片218的中間部分。
在一些實施例中，導電閘極電極254可以包含金屬材料，例如鋁、銅、鎢、鈦、鉭、氮化鈦、鈦鋁、氮化鈦鋁、氮化鉭、矽化鎳、矽化鈷或其組合。在一些替代實施例中，導電閘極電極254可以包含多晶矽材料，其中多晶矽材料可以具有均勻或不均勻的摻雜濃度。導電閘極電極254可以使用諸如ALD、CVD、PVD、電鍍或其組合之合適的製程形成。雖然第12A圖及第12B圖繪示的實施例的導電閘極電極254為單層的，須了解到，導電閘極電極254可以包含多個上述的金屬材料彼此堆疊在一起。
根據一些實施例，第13A圖為對應於第1B圖的操作126，在製程的各個階段之一的包含覆蓋閘極堆疊250及第二介電層240的第三介電層260的FinFET 200透視圖，而第13B圖為FinFET 200沿著第13A圖的線a-a取樣的剖面圖。在一些實施例中，第三介電層260可以作為層間介 電層(inter-layer dielectric,ILD)。
根據一些實施例，第三介電層260形成部分凹陷，以再次暴露出源極/汲極特徵236各自的上表面及閘極電極254，其將於下述說明。在一些實施例中，此第三介電層260可以由基本上類似於第二介電層的材料240形成。舉例來說，第三介電層260可以包含選自以下至少一種材料：矽氧化物、低介電材料或其組合。低介電材料可以包含氟矽酸鹽玻璃(fluorinated silica glass,FSG)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、碳摻雜氧化矽(SiOxCy)、Black Diamond®(Applied Materials of Santa Clara,Calif.)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、雙苯並環丁烯(b is-benzocyclobutenes,BCB)、SiLK(Dow Chemical,Midland,Mich.)、聚醯亞胺(polyimide)和/或其他未來開發的低介電材料。
根據一些實施例，第14A圖為對應於第1B圖的操作128，在製程的各個階段之一的包含凹陷的第三介電層260的FinFET 200透視圖，其再次暴露出至少一部分源極/汲極特徵236各自的上表面及閘極電極254，而第14B圖及第14C圖為FinFET 200依序沿著第14A圖的線a-a及線b-b取樣的剖面圖。
如圖所示，在第三介電層260凹陷之後，開口 261及開口263依序形成。更詳細的說明，在一些實施例中，如第14B圖更清楚繪示的剖面圖，開口261再次暴露出閘極電極254的上表面254-1的一部分；以及如第14C圖更清楚繪示的剖面圖，開口263各自暴露出源極/汲極特徵236之一的上表面236-1的一部分。雖然在第14A-14C圖所繪示的實施例中，開口263僅再次暴露出上表面236-1的一部分，但是值得注意的是，在本揭露的範圍中，開口263可以暴露基本上整個上表面236-1以及至少一部分的側表面236-2和側表面236-3。
在一些實施例中，開口261及開口263可以同時或分別使用一或多個乾蝕刻製程形成。更詳細說明，此一或多個乾蝕刻製程包含使用反應氣體的電漿，其係選自：碳氟化合物(CF4)、溴化氫(HBr)、氯氣(Cl2)、氧氣(O)、氮氣(N)、氬氣(Ar)、氦氣(He)或其組合。
根據一些實施例，第15A圖為對應於第1B圖的操作130，在製程的各個階段之一的包含接觸結構270及接觸結構272的FinFET 200透視圖，而第15B圖及第15C圖為FinFET 200依序沿著第15A圖的線a-a及線b-b取樣的剖面圖。
第15B圖更清楚繪示剖面圖，如圖所示，接觸結構270延伸穿過第三介電層260並直接接觸一部分的閘極電極254的上表面254-1；以及如第15C圖更清楚繪示的剖面圖，接觸結構272各自延伸穿過第三介電層260及第二介電層240，並直接接觸源極/汲極特徵236之一的上表面 236-1的一部分。在一些實施例中，接觸結構270及接觸結構272各自包含由無氟CVD技術形成的鎢接觸，如此可以消除上述在形成鎢接觸之前需要先形成氟化物阻障層的需求。下面會更詳細討論無氟CVD技術。換句話說，接觸結構270及接觸結構272各自與閘極電極254及源極/汲極特徵236耦合，而不需要氟化物阻障層介於其間。因此，一般發生在形成現有的鎢接觸時的氟化物阻障層無法縮放的問題可以有利的解決。
在一些實施例中，無氟CVD技術可以包含執行至少以下的一些製程：將具有凹陷的開口261及開口263(第14A-14C圖)的FinFET 200置於CVD或MOCVD腔室；將金屬有機鎢化合物昇華至氣態，作為含鎢的前驅物(例如六羰基鎢(W(CO)6))；將含鎢前驅物與載體氣體(例如氬氣、氦氣和/或氮氣)混合；輸送含鎢前驅物及載體氣體的混合物至腔室，其中腔室的壓力維持在約0.1托(Torr)至約20托(Torr)，而FinFET 200的溫度維持在約200℃至約500℃。因此，含鎢氣體可以分解成複數個鎢原子，並用鎢原子填充凹陷的開口261及開口263，形成鎢接觸270及鎢接觸272。在一些實施例中，含鎢氣體的分解製程可以由下列化學方程式表示：W(CO)6+2H*→W+5CO+H2CO*，其中「*」的符號一般表示對應的原子/分子的自由基形式。在一些實施例中，在使用鎢原子填充凹陷的開口261及開口263之後，可以執行化學機械研磨製程以磨去多餘的鎢原子。
在一實施例中，半導體元件包含：鰭片結構配 置於基材上；閘極特徵橫跨鰭片結構以覆蓋鰭片結構的中間部分；一對源極/汲極特徵沿著鰭片結構，並配置於閘極特徵的相對側；以及複數個接觸結構由鎢形成，其中閘極特徵的閘極電極及源極/汲極特徵各自直接與對應的接觸結構之一耦合。
根據本揭露的一實施例，至少一部分的接觸結構係由無氟化學氣相沉積技術形成。
根據本揭露的一實施例，無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物。
根據本揭露的一實施例，閘極特徵更包含閘極介電層配置於鰭片結構的中間部分及閘極電極之間。
根據本揭露的一實施例，閘極介電層包含高介電層。
根據本揭露的一實施例，每個接觸結構延伸穿過至少一介電層，介電層形成於閘極特徵及源極/汲極特徵的上方。
根據本揭露的一實施例，至少一層介電層係由低介電材料形成。
在另一個實施例中，半導體元件包含：鰭片結構配置於基材上；閘極特徵橫跨鰭片結構，以覆蓋鰭片結構的中間部分；一對源極/汲極特徵沿著鰭片結構，並配置於閘極特徵的相對側；以及複數個接觸結構，其中至少一部分的接觸結構由鎢形成，並且直接接觸閘極特徵的閘極電極的上表面或源極/汲極特徵之一的對應上表面。
根據本揭露的一實施例，至少一部分的接觸結構係由無氟化學氣相沉積技術形成。
根據本揭露的一實施例，無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物。
根據本揭露的一實施例，閘極特徵更包含閘極介電層配置於鰭片結構的中間部分及閘極電極之間。
根據本揭露的一實施例，閘極介電層包含高介電層。
根據本揭露的一實施例，每個接觸結構延伸穿過至少一介電層，介電層形成於閘極特徵及源極/汲極特徵的上方。
根據本揭露的一實施例，介電層係由低介電材料形成。
在另一個實施例中，半導體元件包含：導電特徵配置於基材之上；介電層配置於導電特徵之上；以及鎢接觸延伸穿過介電層，且鎢接觸直接接觸導電特徵。
根據本揭露的一實施例，接觸結構係由無氟化學氣相沉積技術形成。
根據本揭露的一實施例，無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物。
根據本揭露的一實施例，導電特徵包含：金屬氧化物半導體場效電晶體的閘極特徵、汲極特徵以及源極特徵。
根據本揭露的一實施例，介電層係由低介電材 料形成。
根據本揭露的一實施例，鎢接觸直接接觸至少一部分的導電特徵的上表面。
上文概述若干實施例或示例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為基礎來設計或修改其他製程及結構，以便實施本文所介紹之實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。
200:半導體元件
202:半導體基材
212:鰭片
220:隔離特徵
234:間隔層
236:源極/汲極特徵
240:第二介電層
250:閘極特徵
252:閘極介電層
254:導電閘極電極
260:第三介電層
270、272:接觸結構
a-a、b-b:線

Claims (8)

  1. 一種半導體元件，包含：一鰭片結構位於一基材上；一閘極特徵橫跨該鰭片結構，以覆蓋該鰭片結構的一中間部分，其中該閘極特徵位於一第一介電層中，且該第一介電層位於一氧化層上；一對源極/汲極特徵沿著該鰭片結構配置於該閘極特徵的相對側，其中該對源極/汲極特徵的一部分位於該氧化層的一上表面之上，且另一部分位於該氧化層的該上表面之下；以及複數個接觸結構係由一無氟化學氣相沉積技術形成的實質上不含碳的鎢形成，其中該無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物，該閘極特徵的一閘極電極及該對源極/汲極特徵各自直接與對應的該些接觸結構之一直接接觸。
  2. 如請求項1所述之半導體元件，其中該閘極特徵更包含一閘極介電層配置於該鰭片結構的該中間部分及該閘極電極之間。
  3. 一種半導體元件，包含：一鰭片結構配置於一基材上，其中該鰭片結構的至少一部分位於一氧化層中；一閘極特徵橫跨該鰭片結構，以覆蓋該鰭片結構的一中間部分，其中該閘極特徵包含一閘電極且位於一第一介 電層中，且該第一介電層位於該氧化層上；一對源極/汲極特徵沿著該鰭片結構，該對源極/汲極特徵配置於該閘極特徵的相對側，其中該對源極/汲極特徵的一部分位於該氧化層的一上表面之上，且另一部分位於該氧化層的該上表面之下；以及複數個接觸結構，其中至少一部分的該些接觸結構係由一無氟化學氣相沉積技術形成的實質上不含碳的鎢形成，該無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物，且該部分的該些接觸結構各自直接接觸該閘極特徵的一閘極電極的一上表面或者該對源極/汲極特徵之一對應的一上表面。
  4. 如請求項3所述之半導體元件，其中每個該些接觸結構延伸穿過至少一介電層，該至少一介電層形成於該閘極特徵及該對源極/汲極特徵上方。
  5. 如請求項4所述之半導體元件，其中該至少一介電層係由低介電值材料形成。
  6. 一種半導體元件，包含：一第一導電特徵配置於一基材之上，其中該第一導電特徵的至少一部分位於一第一介電層的一上表面之上；一第二介電層配置於該第一導電特徵及該第一介電層之上；一第二導電特徵位於該第二介電層中； 一第三介電層配置於該第二介電層之上；一第一鎢接觸延伸穿過該第三介電層，以接觸該第二導電特徵的一上表面；以及一第二鎢接觸延伸穿過該第三介電層及該第二介電層的一部分，該第二鎢接觸直接接觸該第一導電特徵的一上表面，其中該鎢接觸實質上不含碳，且係由一無氟化學氣相沉積技術形成，該無氟化學氣相沉積技術使用六羰基鎢(tungsten hexacarbonyl)作為前驅物。
  7. 如請求項6所述之半導體元件，其中該第一導電特徵包含至少一個：一金屬氧化物半導體場效電晶體的一汲極特徵以及一源極特徵。
  8. 如請求項6所述之半導體元件，其中該第二介電層是由低介電材料形成。
TW107114576A 2017-10-30 2018-04-27 半導體元件 TWI726209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/797,869 2017-10-30
US15/797,869 US10763116B2 (en) 2017-10-30 2017-10-30 Contact structure

Publications (2)

Publication Number Publication Date
TW201917790A TW201917790A (zh) 2019-05-01
TWI726209B true TWI726209B (zh) 2021-05-01

Family

ID=66244196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114576A TWI726209B (zh) 2017-10-30 2018-04-27 半導體元件

Country Status (3)

Country Link
US (3) US10763116B2 (zh)
CN (2) CN117316771A (zh)
TW (1) TWI726209B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061931A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
TW201413033A (zh) * 2012-06-29 2014-04-01 Novellus Systems Inc 形成可伸展性鎢膜與可壓縮性鎢膜的方法
US20140175568A1 (en) * 2011-07-27 2014-06-26 Advanced Ion Beam Technology, Inc. Replacement source/drain finfet fabrication
US20140197458A1 (en) * 2013-01-14 2014-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device and Method of Fabricating Same
US20140361384A1 (en) * 2013-06-09 2014-12-11 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate transistor and method for forming the same
US20160380081A1 (en) * 2015-06-25 2016-12-29 United Microelectronics Corp. Finfet and method of fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876976B1 (ko) * 2007-01-31 2009-01-09 삼성전자주식회사 반도체 소자의 배선 및 이의 형성 방법
US20090102058A1 (en) * 2007-10-17 2009-04-23 Chao-Ching Hsieh Method for forming a plug structure and related plug structure thereof
US8753964B2 (en) * 2011-01-27 2014-06-17 International Business Machines Corporation FinFET structure having fully silicided fin
US8614106B2 (en) * 2011-11-18 2013-12-24 International Business Machines Corporation Liner-free tungsten contact
US9171925B2 (en) * 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
TWI672737B (zh) * 2013-12-27 2019-09-21 美商蘭姆研究公司 允許低電阻率鎢特徵物填充之鎢成核程序
US9111907B2 (en) * 2014-01-02 2015-08-18 Globalfoundries Inc. Silicide protection during contact metallization and resulting semiconductor structures
CN105826242B (zh) * 2015-01-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9397197B1 (en) * 2015-09-23 2016-07-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
KR102593707B1 (ko) * 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
KR102551745B1 (ko) * 2016-11-09 2023-07-06 삼성전자주식회사 반도체 장치
US10269621B2 (en) * 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140175568A1 (en) * 2011-07-27 2014-06-26 Advanced Ion Beam Technology, Inc. Replacement source/drain finfet fabrication
TW201413033A (zh) * 2012-06-29 2014-04-01 Novellus Systems Inc 形成可伸展性鎢膜與可壓縮性鎢膜的方法
US20140061931A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
US20140197458A1 (en) * 2013-01-14 2014-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device and Method of Fabricating Same
US20140361384A1 (en) * 2013-06-09 2014-12-11 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate transistor and method for forming the same
US20160380081A1 (en) * 2015-06-25 2016-12-29 United Microelectronics Corp. Finfet and method of fabricating the same

Also Published As

Publication number Publication date
US11062908B2 (en) 2021-07-13
US20190131134A1 (en) 2019-05-02
CN117316771A (zh) 2023-12-29
US20210335616A1 (en) 2021-10-28
CN109728091A (zh) 2019-05-07
US11728170B2 (en) 2023-08-15
US20200043739A1 (en) 2020-02-06
US10763116B2 (en) 2020-09-01
TW201917790A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
US10236255B2 (en) Contact having self-aligned air gap spacers
US11355601B2 (en) Semiconductor devices with backside power rail and backside self-aligned via
US10943901B2 (en) Semiconductor device and method
US10535558B2 (en) Method of forming trenches
CN107068555B (zh) 形成沟槽的方法
US11450665B2 (en) Semiconductor structure with self-aligned backside power rail
US11935752B2 (en) Device of dielectric layer
TWI777556B (zh) 半導體裝置及其製造方法
US20220367462A1 (en) Semiconductor Structure with Self-Aligned Backside Power Rail
US10468348B2 (en) Method for manufacturing interconnection
US10276680B2 (en) Gate feature in FinFET device
US20220302268A1 (en) Semiconductor devices with backside power rail and backside self-aligned via
TWI726209B (zh) 半導體元件
TW202145563A (zh) 電晶體與其形成方法
TW201906171A (zh) 半導體裝置
US11901219B2 (en) Methods of forming semiconductor device structures
TW202316490A (zh) 封裝組件及其形成方法
TW202236505A (zh) 半導體結構的形成方法
CN115831859A (zh) 制造半导体器件的方法