TWI725029B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI725029B
TWI725029B TW105116349A TW105116349A TWI725029B TW I725029 B TWI725029 B TW I725029B TW 105116349 A TW105116349 A TW 105116349A TW 105116349 A TW105116349 A TW 105116349A TW I725029 B TWI725029 B TW I725029B
Authority
TW
Taiwan
Prior art keywords
storage block
memory
data
segment
storage
Prior art date
Application number
TW105116349A
Other languages
English (en)
Other versions
TW201723853A (zh
Inventor
邊諭俊
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201723853A publication Critical patent/TW201723853A/zh
Application granted granted Critical
Publication of TWI725029B publication Critical patent/TWI725029B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體系統，其可以包括：包括複數個儲存區塊的記憶體裝置以及包括記憶體的控制器，該控制器適用於執行對應於從主機接收命令的命令操作、在該記憶體中儲存使用者資料和中繼資料以及基於包括在該命令中的命令參數而在該儲存區塊中的至少一個儲存區塊中儲存該使用者資料和中繼資料。

Description

記憶體系統及其操作方法
本發明請求2015年12月23日提交的申請號為10-2015-0184826的韓國專利申請的優先權，其公開全文作為全部併入本申請。
本發明的示例性實施例係關於一種記憶體系統，並且更具體而言，係關於一種用於將資料處理至記憶體裝置的半導體記憶體系統及其操作方法。
電腦環境模式已經轉變為可以隨時隨地使用的普適計算系統。結果，便攜電子設備，諸如行動電話、數位相機、以及筆記型電腦的使用不斷地快速增加。這些便攜電子設備一般使用具有一個以上的、也稱作資料儲存裝置的半導體記憶體裝置的記憶體系統。資料記憶體裝置可以作為作為便攜電子設備的主記憶體裝置或者次要存放裝置。
由於使用採用半導體記憶體裝置的資料儲存裝置不具有活動部件，所以採用半導體記憶體裝置的資料儲存裝置提供了優越的穩定性、持久性、高資訊存取速度、以及低功耗。資料儲存裝置的示例包括通用序列匯流排(USB, universal serial bus)記憶體裝置、具有各種介面的儲存卡以及固態驅動器(SSD,solid state drives)。
各種實施例係關於一種能夠透過提高記憶體裝置的使用效率而快速並穩定地處理資料的記憶體系統及其操作方法。
在一個實施例中，一種記憶體系統，可以包括：包括複數個儲存區塊的記憶體裝置；以及包括記憶體的控制器，該控制器適用於執行對應於從主機接收命令之命令操作、在該記憶體中儲存使用者資料和中繼資料以及基於包括在該命令中之命令參數而在該儲存區塊中的至少一個儲存區塊中儲存該使用者資料和中繼資料。
記憶體可以包括：第一緩衝器，其適用於儲存該使用者資料的資料段；以及第二緩衝器，其適用於儲存該中繼資料的元段。
控制器可以適用於：基於該命令參數確定更新參數，並且基於該更新參數在該至少一個儲存區塊中而儲存係儲存在該第一緩衝器中的資料段。
控制器可以適用於：回應於該資料段的儲存而更新該元段，並且透過基於該更新參數在該記憶體中緩衝該更新的元段而將該中繼資料儲存在該記憶體中。
控制器可以適用於在該記憶體中緩衝該更新的元段的同時在至少一個儲存區塊中儲存係儲存在該第一緩衝器中的資料段。
元段可以包括第一映射資料和第二映射資料的映射段，該控制器可以適用於基於該更新參數更新並緩衝該第一映射資料的映射段，並且該控制器可以適用於回應於該資料段的儲存更新並緩衝該第二映射資料的映射段。
該控制器可以適用於透過利用單觸發程式設計在包括該複數個儲存區塊中至少兩個儲存區塊的超級儲存區塊中儲存儲存在該記憶體中的該使用者資料和中繼資料。
該超級儲存區塊可以包括複數個儲存區塊中的第一儲存區塊和第二儲存區塊，其中該記憶體裝置包括複數個記憶體芯片，該複數個記憶體芯片中的每個包括複數個平面，該複數個平面中的每個包括複數個儲存區塊，並且其中該第一儲存區塊包括：包括在該複數個記憶體芯片的第一記憶體芯片的第一平面中的儲存區塊的特定儲存區塊。
該第二儲存區塊包括以下之一：特定儲存區塊，其屬於包括在該記憶體芯片的第一記憶體芯片的第一平面中的儲存區塊並且不同於包括在該複數個記憶體芯片的第一記憶體芯片的第一平面的儲存區塊的特定儲存區塊；包括在該記憶體芯片的第一記憶體芯片的第二平面中的儲存區塊的特定儲存區塊；以及包括在該記憶體芯片的第二記憶體芯片的複數個平面中的儲存區塊的特定儲存區塊。
該命令參數可以包括該使用者資料的處理模式以及該使用者資料的資料類型之一。
在一個實施例中，一種記憶體系統的操作方法可以包括：從主機接收關於包括複數個儲存區塊的記憶體裝置的命令；執行對應於該記憶體裝置的控制器和該複數個儲存區塊之間的命令的命令操作；在該控制器的記憶體中 儲存使用者資料和中繼資料；以及基於包括在該命令中的命令參數而在該儲存區塊中的至少一個儲存區塊中儲存該使用者資料和中繼資料。
在該控制器的記憶體中的該使用者資料和中繼資料的儲存可以包括：在包括在該記憶體中的第一緩衝器中儲存該使用者資料的資料段；以及在包括在該記憶體中的第二緩衝器中儲存該中繼資料的元段。
該操作方法可以進一步包括基於該命令參數確定更新參數，並且該儲存區塊中該資料段的儲存可以包括基於該更新參數在至少一個儲存區塊中儲存係儲存在該第一緩衝器中的資料段。
該記憶體中的該中繼資料的儲存可以包括：回應於該資料段的儲存而更新該元段，並且基於該更新參數在該記憶體中緩衝該更新的元段。
可以在該記憶體中緩衝該更新的元段的同時執行在至少一個儲存區塊中儲存係儲存在該第一緩衝器中的資料段。
元段可以包括第一映射資料和第二映射資料的映射段，該第一映射資料的映射段的更新和緩衝可以基於該資訊執行，並且該第一映射資料的映射段的更新和緩衝可以回應於該資料段的儲存而執行。
該儲存區塊中的該使用者資料和中繼資料的儲存可以包括透過利用單觸發程式設計在包括該複數個儲存區塊中至少兩個儲存區塊的超級儲存區塊中儲存係儲存在該記憶體中的該使用者資料和中繼資料。
該超級儲存區塊可以包括複數個儲存區塊中的第一儲存區塊和第二儲存區塊，其中該記憶體裝置包括複數個記憶體芯片，該複數個記憶體芯片中的每個包括複數個平面，該複數個平面中的每個包括複數個儲存區塊，並且其 中該第一儲存區塊包括：包括在該複數個記憶體芯片的第一記憶體芯片的第一平面中的儲存區塊的特定儲存區塊。
該第二儲存區塊包括以下之一：特定儲存區塊，其屬於包括在該記憶體芯片的第一記憶體芯片的第一平面中的儲存區塊並且不同於包括在該複數個記憶體芯片的第一記憶體芯片的第一平面的儲存區塊的特定儲存區塊；包括在該記憶體芯片的第一記憶體芯片的第二平面中的儲存區塊的特定儲存區塊；以及包括在該記憶體芯片的第二記憶體芯片的複數個平面中的儲存區塊的特定儲存區塊。
該資訊可以包括該使用者資料的處理模式以及該使用者資料的資料類型中的一個。
100:資料處理系統
102:主機
110:記憶體系統
130:控制器
132:主機介面單元
134:處理器
138:錯誤校正碼單元
140:電源管理單元
142:NAND閃速控制器
144:記憶體
150:記憶體裝置
152:儲存區塊
154:儲存區塊
156:儲存區塊
210,220,230,240:區塊
310:電壓發生器
320:讀取/寫入電路
322:頁面緩衝器
324:頁面緩衝器
326:頁面緩衝器
340:單元串
1210:第一緩衝器
1212:資料段
1220:第二緩衝
1222:L2P段
1224:P2L段
1250:超級儲存區塊
1252:區塊
1254:區塊
1260:超級儲存區塊
1626:區塊
1264:區塊
1270:超級儲存區塊
1272:區塊
1274:區塊
1330,1302,...,1328:資料段
1330,1332,...,1358:元段
1400,1420:命令參數
1402,1406,1410,1414,1422,1426,1430:資料段
1442,1444,1446,1450,1452,1462:資料段
1404,1408,1412,1416,1424,1428,1432,1448,1452,1464:元段
1510,1520,1530:步驟
5111:襯底
5112:介電材料區域
5113:柱狀物
5114:外表面層
5115:內層
5116:介電層
5117:第一子介電層
5118:第二子介電層
5119:第三子介電層
5211,5221,5231,5241,5251,5261,5271,5281,5291:導電材料區域
5212,5222,5232,5242,5252,5262,5272,5282,5292:導電材料區域
5213,5223,5233,5243,5253,5263,5273,5283,5293:導電材料區域
5233:導電材料
5311,5312,5313,5314:摻雜區域
5320:汲極
5331,5332,5333:導電材料區域
6311:襯底
6312:摻雜材料
6321~6328:導電材料
6340:汲極
6351,6352:導電材料區域
6361:內部材料
6362:中間層
6363:表面層
BL0~BLm-1:位元線
BLK0~BLKN-1:儲存區塊
CG:記憶體單元
CSL:公共源極線
DWL:虛擬字線
DMC:虛擬記憶體單元
DP:下部柱狀物
DSG:汲極選擇閘極
DSL:汲極選擇線
GST:接地選擇電晶體
MC0~MCn-1:記憶體單元
NS11,21,31,12,22,32,13,23,33:NAND串
PG:管閘極
SSL:源極選擇線
SST:源極選擇電晶體
ST:串
TS:電晶體結構
UP:上部柱狀物
WL0~WLn-1:字線
〔圖1〕是顯示出根據本發明的一個實施例的包括記憶體系統的資料處理系統的簡圖。
〔圖2〕是顯示出根據本發明的一個實施例的記憶體裝置的簡圖。
〔圖3〕是顯示出根據本發明的一個實施例的記憶體裝置中的儲存區塊的電路圖。
〔圖4至圖11〕是示意地顯示出根據本發明的實施例的圖2所示的記憶體裝置的各個方面的簡圖。
〔圖12至圖14〕是示意地顯示出向根據本發明的一個實施例的記憶體系統中的記憶體裝置的資料處理操作的簡圖。
〔圖15〕是示意地示顯出根據本發明的一個實施例的記憶體系統中處理資料的操作過程的簡圖。
下面將參考附圖更加詳細地描述各種實施例。然而，本發明可以不同的形式呈現且不應被解釋為限於在本文中提出的實施例。而是，這些實施例被提供使得本公開是徹底且完整的。在整個公開中，相同的參考符號用於對應本發明的各種附圖和實施例中的相似部件。
附圖不一定按比例，並且在一些情況下，為了清楚地顯示出實施例的特徵，比例可能已經被擴大。另外，應注意，當元件稱為被連接或聯接到另一個元件，應當理解為前者可以直接連接或聯接到後者，或經由其間的中間元件電連接或聯接到後者。
本文使用的術語僅是出於描述特定實施例而不意在限制本發明。如在本文中使用的，單數形式意在也包括複數形式，除非上下文有清楚的相反指示。此外，將理解的是，當在本說明書中使用時，術語“包括”是指提及的元件的存在，但不用於排除一個以上其他元件的存在或增加。在本文中使用時，術語“和/或”包括一個以上相關列出專案的任何和所有組合。
除非有相反說明，包括本文使用的科技與專業的所有術語與本發明所屬技術領域具有通常知識者通常所理解的相同意義。此外，將理解的是，諸如在常用詞典裡定義的那些術語應當解釋為具有與其在相關技術上下文中的意義一致的意義，並且不應理解為理想化或過於正式的感覺，除非在本文中明確地如此定義。
在下列說明中，陳述了大量特殊的細節，以提供本發明的透徹理解。本發明可以在沒有部分或全部該特殊細節的情況下實施。在其他情況下，為了不使本發明被不必要地模糊，不描述公知的方法結構和/或過程。
還應注意，在一些情況下，對本發明所屬技術領域具有通常知識者顯然的是，除非另有具體說明，結合一個實施例描述的特徵或元件可以單獨使用或者與另一個實施例的其他特徵或元件組合使用。
以下，將參考附圖描述本發明的各種實施例。
參考圖1，根據本發明的一個實施例提供了資料處理系統100。資料處理系統100可以包括主機102和記憶體系統110。
主機102可以包括任何合適的電子設備。例如：主機102可以包括便攜電子設備，諸如行動電話、MP3播放機、筆記型電腦等。主機可以包括非便攜電子設備，諸如桌上電腦、遊戲機、電視機、放映機等。
記憶體系統110可以回應於來自主機102的請求而儲存將被主機102訪問的資料。記憶體系統110可以作為主機102的主記憶體系統。記憶體系統110可以根據主機介面的協定而實現為電連接至主機102。可以使用一個以上半導體記憶體裝置。可以使用揮發性記憶體裝置或非揮發性記憶體裝置。例如，記憶體系統110可利用固態驅動器(SSD,solid state drive)、多媒體卡(MMC,multimedia card)、嵌入式MMC(eMMC,embedded MMC)、減小尺寸的MMC(RS-MMC,reduced size MMC)和微型-MMC、安全數位(SD,secure digital)卡、小型-SD和微型-SD、通用序列匯流排(USB,universal serial bus)儲存裝置、通用閃速儲存(UFS,universal flash storage)裝置、快閃記憶體(CF,compact flash)卡、智慧媒體(SM smart media)卡、記憶棒等來實現。
記憶體系統110的記憶體裝置可以透過揮發性記憶體裝置而實現，揮發性記憶體裝置諸如動態隨機存取記憶體(DRAM,dynamic random access memory)、靜態隨機存取記憶體(SRAM,static random access memory)等。可替換地，記憶體系統110的記憶體裝置可以透過非揮發性記憶體裝置來實現，非揮發性記憶體裝置諸如唯讀記憶體(ROM,read only memory)、光罩ROM(MROM,mask ROM)、可程式設計ROM(PROM,programmable ROM)、可擦可程式設計ROM(EPROM,erasable programmable ROM)、電可擦可程式設計ROM(EEPROM,electrically erasable programmable ROM)、鐵電隨機存取記憶體(FRAM,ferroelectric random access memory)、相變RAM(PRAM,phase change RAM)、磁阻RAM(MRAM,magnetoresistive RAM)、電阻式RAM(RRAM,resistive RAM)等。
記憶體系統110可以包括用於儲存資料的記憶體裝置150和用於控制記憶體裝置150的資料儲存的控制器130。記憶體裝置150中儲存的資料可以被主機102訪問。
控制器130和記憶體裝置150可以集成到單一半導體裝置中。例如：控制器130和記憶體裝置150可以集成到被配置為固態驅動器(SSD)的半導體裝置中。配置記憶體系統110為SSD可通常允許主機102的操作速度的顯著增加。
控制器130和記憶體裝置150可集成在配置為諸如以下的儲存卡的半導體裝置中，諸如個人電腦儲存卡國際聯合會(PCMCIA,Personal Computer Memory Card International Association)卡、快閃記憶體(CF)卡、智慧媒體(SM) 卡(SMC)、記憶棒、多媒體卡(MMC)、RS-MMC和微型MMC、安全數位(SD)卡、小型-SD、微型-SD和SDHC、通用閃速儲存(UFS)裝置等。
並且，例如，記憶體系統110可以是或者包括電腦、超便攜移動PC(UMPC,ultra-mobile PC)、工作站、上網本、個人數位助理(PDA,personal digital assistant)、可攜式電腦、網路平板、平板電腦、無線電話、行動電話、智慧型電話、電子書、便攜多媒體播放機(PMP,portable multimedia player)、可擕式遊戲機、導航裝置、黑盒子、數位相機、數位多媒體廣播(DMB,digital multimedia broadcasting)播放機、三維(3D,three-dimensional)電視、智慧電視、數位音訊記錄器、數位音訊播放機、數位圖像記錄器、數位圖像播放機、數位視訊記錄器、數位視訊播放機、配置資料中心的記憶體、能夠在無線環境下傳輸和接收資訊的裝置、配置家用網路的各種電子裝置中的一種、配置電腦網路的各種電子裝置中的一種、配置遠端資訊處理網路的各種電子裝置中的一種、RFID裝置、配置電腦系統的各種組成元件中的一種等。
記憶體裝置150可以儲存從主機102提供的資料。在讀取操作期間，記憶體裝置150可以將儲存的資料提供至主機102。可以採用一個以上記憶體裝置150。一個以上記憶體裝置150可以是大致相同的。一個以上記憶體裝置可以是不同的記憶體裝置。記憶體裝置150可以包括一個以上儲存區塊152、154和156。儲存區塊152、154和156中的每個可以包括複數個頁面。每個頁面可以包括電連接至複數個字線(WL,word lines)的複數個記憶體單元。記憶體裝置150可以是當電源中斷或者關斷時能夠保留儲存的資料的非揮發性記憶體裝置。根據一個實施例，記憶體裝置可以是閃速記憶體。記憶體裝置可以是具有三維(3D) 堆疊結構的閃速記憶體裝置。稍後參照圖2至圖11描述具有三維(3D)堆疊結構的非揮發性記憶體裝置150的示例。
控制器130可以控制記憶體裝置150的全部操作，諸如讀取、寫入、程式設計和/或擦除操作。一般地，控制器130可以回應於來自主機102的請求而控制記憶體裝置150。例如，控制器130可以回應於來自主機102的讀取請求而將從記憶體裝置150讀取的資料提供至主機102。或者，也作為示例，控制器可以回應於寫入請求而將從主機102提供的資料儲存至記憶體裝置150中。
可以使用任何合適的控制器。例如，控制器130可包括主機介面單元132、處理器134、錯誤校正碼(ECC,error correction code)單元138、電源管理單元(PMU,power management unit)140、NAND閃速控制器(NFC,NAND flash controller)142以及記憶體144。
主機介面單元132可處理從主機102提供的命令和/或資料。主機介面單元132可透過諸如以下的各種介面協定中的至少一個與主機102通信：通用序列匯流排(USB)、多媒體卡(MMC)、周邊元件連接快遞(PCI-E,peripheral component interconnect-express)、串列SCSI(SAS,serial attached SCSI)、串列高級技術附件(SATA,serial advanced technology attachment)、並行高級技術附件(PATA,parallel advanced technology attachment)、小型電腦系統介面(SCSI,small computer system interface)、增強型小型磁片介面(ESDI,enhanced small disk interface)、集成驅動電路(IDE,integrated drive electronics)等。主機介面單元132可以包括適用於與主機102通信的任何合適的電路、系統或裝置，以及可能需要的控制器130的其他構件。
ECC單元138可以檢測和校正讀取操作期間從記憶體裝置150讀取的資料的錯誤。可以採用各種檢測和校正技術。例如，如果ECC單元138檢測到的誤碼數量大於或等於可校正誤碼的閾值數量，則ECC單元138可以不校正誤碼和輸出表示誤碼校正失敗的錯誤校正失敗信號。
ECC單元138可以基於任何合適的錯誤校正方案執行錯誤校正操作。例如，ECC單元138可以基於諸如以下的編碼調製方案執行錯誤校正操作：低密度同位(LDPC,low density parity check)碼、博斯-查德胡裡-霍昆格姆(BCH,Bose-Chaudhuri-Hocquenghem)碼、渦輪碼、裡德-所羅門(RS,Reed-Solomon)碼、卷積碼、遞迴卷積碼(RSC,recursive systematic code)、網格編碼調製(TCM,trellis-coded modulation)、分組編碼調製(BCM,Block coded modulation)等。ECC單元138可包括錯誤檢測校正操作所需的任何合適的電路、系統或裝置。
PMU 140可以提供和管理控制器130的電力。例如，PMU 140提供和管理控制器130的各種構件所需的電力。
NFC 142可作為控制器130和記憶體裝置150之間的儲存介面以允許控制器130回應於來自主機102的請求而控制記憶體裝置150。例如，NFC 142可生成用於記憶體裝置150的控制信號。例如當記憶體裝置150為閃速記憶體時，且尤其當記憶體裝置150為NAND閃速記憶體時，NFC可在處理器134的控制下處理資料。
記憶體144可以作為記憶體系統110和控制器130的工作記憶體，並且儲存用於驅動記憶體系統110和控制器130的資料。例如，當控制器130控制記憶體裝置150的操作時，記憶體144可以儲存控制器130和記憶體裝置150的諸如讀取、寫入、程式設計和擦除操作的操作使用的資料。
記憶體144可以是或者包括揮發性記憶體。例如，記憶體144可以是或者包括靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM)。如上所說，記憶體144可儲存被主機102和記憶體裝置150用於讀取和/或寫入操作的資料。記憶體144可是或者包括程式記憶體、資料記憶體、寫入緩衝器、讀取緩衝器、映射(map)緩衝器等。
處理器134可以控制記憶體系統110的一般操作。例如，處理器134可以回應於來自主機102的寫入請求而控制記憶體裝置150的寫入操作。同樣，例如，處理器134可以回應於來自主機102的讀取請求而控制記憶體裝置150的讀取操作。處理器134可以驅動稱作快閃記憶體轉換層(FTL,flash translation layer)的固件以控制記憶體系統110的一般操作。處理器可利用微處理器、中央處理單元(CPU,central processing unit)等來實現。可以使用任何合適的處理器。
例如，管理單元(未示出)可以包括在處理器134中，以執行記憶體裝置150的壞區塊管理。因此，管理單元可發現包括在記憶體裝置150中的壞儲存區塊，即對於進一步使用處於不滿意狀態的儲存區塊，並對壞儲存區塊執行壞區塊管理。例如，當採用閃速記憶體例如NAND閃速記憶體作為記憶體裝置150時，由於NAND邏輯功能的固有特性，寫入操作期間可能發生程式設計失敗。在壞區塊管理期間，程式設計失敗的儲存區塊(即壞的儲存區塊)的資料可以程式設計到新的儲存區塊中。由於程式設計失敗產生的壞區塊可使記憶體裝置，尤其是具有3D堆疊結構的記憶體裝置的利用效率惡化，且因此對記憶體系統100的可靠性造成負面影響。
參考圖2，記憶體裝置150可以包括複數個儲存區塊，例如第0至第(N-1)區塊210-240，其中N為正整數。複數個儲存區塊210-240中的每個可以 包括複數個頁面，例如2M個頁面(2M PAGES)，其中M為正整數。複數個頁面中的每個頁面可以包括複數個記憶體單元，複數個字線可以電連接至該複數個記憶體單元。應注意，可以採用任意數量的合適的區塊或每區塊任意數量的頁面。
根據可被儲存或表達在每個記憶體單元中的位元的數量，儲存區塊可以是單層單元(SLC,single level cell)儲存區塊和/或多層單元(MLC,multi-level cell)儲存區塊。SLC儲存區塊可包括利用每個都能夠儲存1位元資料的記憶體單元實現的複數個頁面。MLC儲存區塊可包括利用每個都能夠儲存多位數據例如兩位元以上資料的記憶體單元實現的複數個頁面。可以採用包括利用每個都能夠儲存3位元資料的記憶體單元實現的複數個頁面的MLC儲存區塊並將被稱為三層單元(TLC,triple level cell)儲存區塊。
複數個儲存區塊210至240中的每個可以在寫入操作期間儲存由主機裝置102提供的資料，並且可以在讀取操作期間將儲存的資料提供至主機102。
參照圖3，記憶體裝置150的儲存區塊152可包括分別電連接至位元線BL 0至BL m-1的複數個單元串340。每個單元串340可包括至少一個汲極選擇電晶體(DST drain select transistor)和至少一個源極選擇電晶體(SST,source select transistor)。複數個記憶體單元或複數個記憶體單元電晶體MC 0至MC n-1可串聯地電連接在選擇電晶體DST和SST之間。各個記憶體單元MC 0至MC n-1可以由多層單元(MLC)構成，每個該多層單元儲存複數個位的資料資訊。記憶體單元可以具有任何合適的架構。
在圖3中，“DSL”表示汲極選擇線、“SSL”表示源極選擇線，並且“CSL”表示公共源極線。
圖3作為示例顯示出構造為NAND閃速記憶體單元的儲存區塊152。然而，應注意儲存區塊152不限於NAND閃速記憶體，並且在其它實施例中儲存區塊152可透過NOR閃速記憶體、結合至少兩種記憶體單元的混合閃速記憶體或控制器內置在儲存晶片中的NAND閃速記憶體來實現。而且，半導體裝置的操作特徵可不僅應用於電荷儲存層由導電浮閘極配置的閃速記憶體裝置而且可應用於電荷儲存層由介電層配置的電荷擷取快閃記憶體(CTF)。
也應注意，記憶體裝置150不僅限於閃速記憶體裝置。例如，記憶體裝置150可以是DRAM或SRAM裝置。
記憶體裝置150的電壓發生器310可生成字線電壓，例如，程式設計電壓、讀取電壓或過電壓，以根據操作模式被供應至各個字線。電壓發生器310可生成待被供應至塊材(bulks)的電壓，該塊材例如其中形成有記憶體單元的阱區。電壓發生器310可以在控制電路(未示出)的控制下執行電壓生成操作。電壓發生器310可以生成複數個可變讀取電壓以生成複數個讀取的資料。電壓發生器310可以在控制電路控制下選擇記憶體單元陣列的儲存區塊或磁區中的一個、從選擇的儲存區塊選擇一個字線、並且將字線電壓提供至選擇的字線和未選擇的字線。
記憶體裝置150的讀取/寫入電路320可以由控制電路控制，並且可以根據操作模式作為傳感放大器或寫入驅動器。在驗證/正常讀取操作期間，讀取/寫入電路320可以作為用於從記憶體單元陣列讀取資料的傳感放大器。同樣，在程式設計操作期間，讀取/寫入電路320可以作為根據待被儲存在記憶體單 元陣列中的資料來驅動位元線。讀取/寫入電路320可以在程式設計操作期間從緩衝器(未示出)接收將要寫入記憶體單元陣列的資料，並且可以根據輸入的資料而驅動位元線。為此，讀取/寫入電路320可以包括分別對應於列(或者位元線)或者列對(或者位元線對)的複數個頁面緩衝器322、324和326。頁面緩衝器322、324和326中的每個可以包括複數個鎖存器(未示出)。
圖4是顯示出根據本發明的一個實施例的記憶體裝置150的複數個儲存區塊152至156的示例的框圖。
如圖4所示，記憶體裝置150可以包括複數個儲存區塊BLK 0至BLK 0至BLK N-1。每個儲存區塊BLK 0至BLK N-1可以以3D構造或縱向結構實現。各個儲存區塊BLK 0至BLK N-1可以包括在第一方向至第三方向延伸，例如，X軸方向、Y軸方向和Z軸方向延伸的複數個結構。
各個儲存區塊BLK 0至BLK N-1可包括在第二方向上延伸的複數個NAND串NS(圖8)。複數個NAND串NS可以設置在第一方向和第三方向。每個NAND串NS可以電連接至位元線BL、至少一個源極選擇線SSL、至少一個接地選擇線GSL、複數個字線WL、至少一個虛擬字線DWL、以及公共源極線CSL。各個儲存區塊BLK 0至BLK N-1可電連接至複數個位元線BL、複數個源極選擇線SSL、複數個接地選擇線GSL、複數個字線WL、複數個虛擬字線DWL以及複數個公共源極線CSL。
圖5是圖4中所示的複數個儲存區塊BLK 0至BLK N-1中的一個儲存區塊BLK i的透視圖。圖6是沿著圖5所示的儲存區塊BLK i線I-I’截取的截面圖。
參考圖5和圖6，儲存區塊BLK i可以包括在第一方向至第三方向延伸的結構。
儲存區塊可包括襯底5111，襯底5111包括摻雜有第一類型雜質的矽材料。例如，襯底5111可包括摻雜有p-型雜質的矽材料。襯底5111可以是p-型阱，例如袋形p阱。襯底5111可以進一步包括圍繞p-型阱的n-型阱。儘管本發明的實施例中，襯底5111示例為p-型矽，但應注意的是襯底5111不限於p-型矽。
在第一方向延伸的複數個摻雜區域5311至5314可以設置在襯底5111上方。摻雜區域在第三方向上以均勻間隔隔開。複數個摻雜區域5311-5314可包含不同於在襯底5111中使用的雜質的第二類型的雜質。例如，複數個摻雜區域5311-5314可摻雜有n-型雜質。儘管在本發明的實施例中，第一摻雜區域5311至第四摻雜區域至5314示例為n-型，但應注意的是它們不限於n-型。
在第一摻雜區域5311和第二摻雜區域5312之間的襯底5111上的區域中，在第一方向上延伸的複數個介電材料區域5112可在第二方向上以均勻間隔隔開。介電材料區域5112和襯底5111也可在第二方向上以預設距離隔開。每個介電材料區域5112也可在第二方向上以預設距離彼此隔開。介電材料5112可以包括任何合適的介電材料，諸如二氧化矽。
在兩個連續的摻雜區域之間例如摻雜區域5311和摻雜區域5312之間的襯底5111上方的區域中，複數個柱狀物5113在第一方向上以均勻間隔隔開。複數個柱狀物5113在第二方向上延伸並可穿過介電材料區域5112使得它們可與襯底5111電連接。每個柱狀物5113可包括一種以上材料。例如，每個柱狀物5113可包括內層5115和外表面層5114。表面層5114可包括摻雜有雜質的矽材料。例如，表面層5114可包括摻雜有與襯底5111相同的或相同類型的雜質的矽材料。儘管，在本發明的實施例中，表面層5114示例為包括p-型矽，但表面層5114不限 於p-型矽，且本領域技術人員可容易地想到其它實施例，其中襯底5111和柱狀物5113的表面層5114可摻雜有n-型雜質。
每個柱狀物5113的內層5115可由介電材料製成。內層5115可以是或包括諸如：例如二氧化矽的介電材料。
在第一摻雜區域5311和第二摻雜區域5312之間的區域中，介電層5116可沿介電材料區域5112、柱狀物5113和襯底5111的露出表面設置。介電層5116的厚度可小於介電材料區域5112之間的距離的一半。換言之，不同於介電材料5112和介電層5116的材料的區域可被設置在(i)介電材料區域5112的第一介電材料的底部表面下的介電層5116和(ii)設置在介電材料區域5112的第二介電材料的頂部表面上的介電層5116之間。介電材料區域5112可以位於第一介電材料下面。
在諸如第一摻雜區域5311和第二摻雜區域5312之間的區域的兩個連續的摻雜區域之間的區域中，複數個導電材料區域5211-5291可設置在介電層5116的露出表面上。在第一方向上延伸的複數個導電材料區域可以在與複數個介電材料區域5112的交叉配置中在第二方向上以均勻間隔隔開。介電層5116填充導電材料區域和介電材料區域5112之間的空間。例如，在第一方向上延伸的導電材料區域5211可設置在鄰近襯底5111的介電材料區域5112和襯底5111之間。特別地，在第一方向上延伸的導電材料區域5211可設置在(i)設置在襯底5111上的介電層5116和(ii)設置在鄰近襯底5111的介電材料區域5112的底部表面下的介電層5116之間。
在第一方向上延伸的導電材料區域5211-5291中的每個可設置在(i)設置在介電材料區域5112中的一個的頂部表面上的介電層5116和(ii)設置 在下一個介電材料區域5112的底部表面下的介電層5116之間。在第一方向上延伸的導電材料區域5221-5281可設置在介電材料區域5112之間。在第一方向上延伸的頂部導電材料區域5291可設置在最上面的介電材料5112上方。在第一方向上延伸的導電材料區域5211-5291可以由金屬材料製成或包括金屬材料。在第一方向上延伸的導電材料區域5211-5291可以由諸如多晶矽的導電材料製成或包括諸如多晶矽的導電材料。
在第二摻雜區域5312和第三摻雜區域5313之間的區域中，可設置與第一摻雜區域5311和第二摻雜區域5312之間的結構相同的結構。例如，在第二摻雜區域5312和第三摻雜區域5313之間的區域中，可設置：在第一方向上延伸的複數個介電材料區域5112、連續地設置在第一方向上且在第二方向上穿過複數個介電材料區域5112的複數個柱狀物5113、設置在複數個介電材料區域5112和複數個柱狀物5113的露出表面上的介電層5116以及在第一方向上延伸的複數個導電材料區域5212-5292。
在第三摻雜區域5313和第四摻雜區域5314之間的區域中，可設置與第一摻雜區域5311和第二摻雜區域5312之間相同的結構。例如，在第三摻雜區域5313和第四摻雜區域5314之間的區域中，可設置：在第一方向上延伸的複數個介電材料區域5112、順序地設置在第一方向上且在第二方向上穿過複數個介電材料區域5112的複數個柱狀物5113、設置在複數個介電材料區域5112和複數個柱狀物5113的露出表面上的介電層5116以及在第一方向上延伸的複數個導電材料區域5213-5293。
汲極5320可分別設置在複數個柱狀物5113上方。汲極5320可以由摻雜有第二類型雜質的矽材料製成。汲極5320可以由摻雜有n-型雜質的矽材料製 成。儘管為了方便說明，汲極5320示例為包括n-型矽，但應注意的是，汲極5320不限於n-型矽。例如，每個汲極5320的寬度可大於每個對應的柱狀物5113的寬度。每個汲極5320可以焊盤(pad)的形狀設置在每個對應的柱狀物5113的頂部表面上方。
在第三方向上延伸的導電材料區域5331-5333可設置在汲極5320上方。導電材料區域5331-5333中的每個可以以第一方向上相互間的預設間隔距離延伸地佈置在順次佈置在第三方向的汲極5320上。各個導電材料區域5331-5333可與其下方的汲極5320電連接。在第三方向延伸的汲極5320和導電材料區域5331-5333可以透過接觸插頭電連接。在第三方向上延伸的導電材料區域5331-5333可以由金屬材料製成。在第三方向上延伸的導電材料區域5331-5333可以由諸如多晶矽的導電材料製成。
在圖5和圖6中，各自的柱狀物5113可與介電層5116和在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293一起形成串。各個柱狀物5113可與介電層5116和在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293一起形成NAND串NS。每個NAND串NS可包括複數個電晶體結構TS。
現在參照圖7，在圖6中所示的電晶體結構TS中，介電層5116可包括第一子介電層5117、第二子介電層5118和第三子介電層5119。
在每個柱狀物5113中的p-型矽的表面層5114可作為主體。鄰近柱狀物5113的第一子介電層5117可作為隧穿介電層，且可包括熱氧化層。
第二子介電層5118可作為電荷儲存層。第二子介電層5118可作為電荷捕獲層，且可包括氮化物層或諸如氧化鋁層、氧化鉿層等的金屬氧化物層。
鄰近導電材料5233的第三子介電層5119可作為阻斷介電層。鄰近在第一方向上延伸的導電材料5233的第三子介電層5119可形成為單層或多層。第三子介電層5119可以是介電常數大於第一子介電層5117和第二子介電層5118的諸如氧化鋁層、氧化鉿層等的高k介電層。
導電材料5233可作為閘極或控制閘極。例如，閘極或控制閘極5233、阻斷介電層5119、電荷儲存層5118、隧穿介電層5117和主體5114可形成電晶體或記憶體單元電晶體結構。例如，第一子介電層5117、第二子介電層5118和第三子介電層5119可形成氧化物-氮化物-氧化物(ONO)結構。在一個實施例中，為方便說明，在每個柱狀物5113中的p-型矽的表面層5114將被稱為第二方向上的主體。
儲存區塊BLKi可包括複數個柱狀物5113。例如，儲存區塊BLKi可包括複數個NAND串NS。詳細地，儲存區塊BLKi可包括在第二方向或垂直於襯底5111的方向上延伸的複數個NAND串NS。
每個NAND串NS可包括設置在第二方向上的複數個電晶體結構TS。每個NAND串NS的複數個電晶體結構TS中的至少一個可作為串源極電晶體SST。每個NAND串NS的複數個電晶體結構TS中的至少一個可作為接地選擇電晶體GST。
閘極或控制閘極可對應於在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293。例如，閘極或控制閘極可在第一方向上延伸並形成字線和包括至少一個源極選擇線SSL和至少一個接地選擇線GSL的至少兩個選擇線。
在第三方向上延伸的導電材料區域5331-5333可電連接至NAND串NS的一端。在第三方向上延伸的導電材料區域5331-5333可作為位元線BL。例如，在一個儲存區塊BLK i中，複數個NAND串NS可電連接至一個位元線BL。
在第一方向上延伸的第二類型摻雜區域5311-5314可被設置至NAND串NS的另一端。在第一方向上延伸的第二類型摻雜區域5311-5314可作為公共源極線CSL。
例如，儲存區塊BLK i可包括在垂直於襯底5111的方向例如第二方向上延伸的複數個NAND串NS，且可作為其中複數個NAND串NS電連接至一個位元線BL的例如電荷捕獲類型記憶體的NAND閃速儲存區塊。
儘管圖5至圖7中顯示出了在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293設置為九(9)層，但應注意的是，在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293不限於此。例如，在第一方向上延伸的導電材料區域可設置為八(8)層、十六(16)層或任意複數個層。例如，在一個NAND串NS中，電晶體的數量可以是8個、16個或更多。
儘管圖5至圖7中顯示出了3個NAND串NS被電連接至一個位元線BL，但應注意的是，實施例不限於此。在儲存區塊BLK i中，m個NAND串NS可電連接至一個位元線BL，m為正整數。在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293的數量以及共同源極線5311-5314的數量可以根據電連接至一個位元線BL的NAND串NS的數量變化。
此外，儘管圖5至圖7中顯示出了三(3)個NAND串NS被電連接至在第一方向上延伸的一個導電材料，但應注意的是，實施例不限於此。例如，n個NAND串NS可被電連接至在第一方向上延伸的一個導電材料，n為正整數。 位元線5331-5333的數量可以根據電連接至在第一方向延伸的一個導電材料的NAND串NS的數量而變化。
參照圖8，在具有第一結構的區塊BLK i中，複數個NAND串NS 11-NS 31可設置在第一位元線BL 1和公共源極線CSL之間。第一位元線BL 1可對應於圖5和圖6的在第三方向上延伸的導電材料區域5331。NAND串NS 12-NS 32可設置在第二位元線BL 2和公共源極線CSL之間。第二位元線BL 2可對應於圖5和圖6的在第三方向上延伸的導電材料區域5332。NAND串NS 13-NS 33可設置在第三位元線BL 3和公共源極線CSL之間。第三位元線BL 3可對應於圖5和圖6的在第三方向上延伸的導電材料區域5333。
每個NAND串NS的源極選擇電晶體SST可電連接至對應的位元線BL。每個NAND串NS的接地選擇電晶體GST可電連接至公共源極線CSL。記憶體單元MC 1和MC 6可以設置在每個NAND串NS的源極選擇電晶體SST和接地選擇電晶體GST之間。
在示例中，NAND串NS可以由行單元和列單元限定。電連接至一個位元線的NAND串NS可形成一列。電連接至第一位元線BL 1的NAND串NS 11-NS 31對應於第一列。電連接至第二位元線BL 2的NAND串NS 12-NS 32可以對應於第二列。電連接至第三位元線BL 3的NAND串NS 13-NS 33可以對應於第三列。電連接至源極選擇線SSL的NAND串NS可以形成一行。電連接至第一源極選擇線SSL 1的NAND串NS 11-NS 13可以形成第一行。電連接至第二源極選擇線SSL 2的NAND串NS 21-NS 23可以形成第二行。電連接至第三源極選擇線SSL 3的NAND串NS 31-NS 33可以形成第三行。
在每個NAND串NS中，可定義高度。在每個NAND串NS中，鄰近接地選擇電晶體GST的記憶體單元MC 1的高度可具有例如值“1”。在每個NAND串NS中，當從襯底5111被測量時，記憶體單元的高度可隨著記憶體單元靠近源極選擇電晶體SST而增加。例如，在每個NAND串NS中，鄰近源極選擇電晶體SST的記憶體單元MC 6的高度可具有例如值“7”。
佈置在相同行中的NAND串NS的源極選擇電晶體SST可共用源極選擇線SSL。佈置在不同行中的NAND串NS的源極選擇電晶體SST可分別電連接至不同的源極選擇線SSL 1、SSL 2和SSL 3。
相同行中的NAND串NS中的相同高度處的記憶體單元可共用字線WL。例如，在相同高度處，電連接至不同行中的NAND串NS的記憶體單元MC的字線WL可被彼此電連接。相同行的NAND串NS中相同高度處的虛擬記憶體單元DMC可共用虛擬字線DWL。例如，在相同高度或水準處，電連接至不同行中的NAND串NS的虛擬記憶體單元DMC的虛擬字線DWL可被彼此電連接。
位於相同水準或高度或層處的字線WL或虛擬字線DWL可在導電材料區域5211-5291、5212-5292和5213-5293可以設置成在第一方向上延伸的各個層處彼此電連接。在第一方向上延伸的導電材料區域5211-5291、5212-5292和5213-5293可透過接觸部共同電連接至上層。換言之，在相同行中的NAND串NS的接地選擇電晶體GST可共用接地選擇線GSL。進一步地，在不同行中的NAND串NS的接地選擇電晶體GST可共用接地選擇線GSL。例如，NAND串NS 11-NS 13、NS 21-NS 23和NS 31-NS 33可共同電連接至接地選擇線GSL。
公共源極線CSL可共同電連接至NAND串NS。在襯底5111上方的有源區域上方，第一摻雜區域5311至第四摻雜區域5314可被電連接。第一摻雜區域5311至第四摻雜區域5314可以透過接觸部共同的電連接至上層。
例如，如圖8中所示，相同高度或水準的字線WL可被互相電連接。因此，當選擇特定高度處的字線WL時，電連接至被選擇的字線WL的所有NAND串NS可被選擇。在不同行中的NAND串NS可電連接至不同源極選擇線SSL。因此，在電連接至相同字線WL的NAND串NS中，透過選擇源極選擇線SSL 1-SSL 3中的一個，未選擇的行中的NAND串NS可與位元線BL 1-BL 3電隔離。換言之，透過選擇源極選擇線SSL 1-SSL 3中的一個，佈置在作為選擇的源極線的相同行的NAND串NS的行可被選擇。此外，透過選擇位元線BL 1-BL 3中的一個，佈置在作為選擇的位元線的相同列的NAND串NS的行可被選擇。因此，僅佈置在作為選擇的源極線的相同行和作為選擇的位元線的相同列中的NAND串NS可以被選擇。
在每個NAND串NS中，可設置虛擬記憶體單元DMC。在圖8中，例如，虛擬記憶體單元DMC可在每個NAND串NS中被設置在第三記憶體單元MC 3和第四記憶體單元MC 4之間。例如，第一記憶體單元MC 1至第三記憶體單元MC 3可設置在虛擬記憶體單元DMC和接地選擇電晶體GST之間。第四記憶體單元MC 4至第六記憶體單元MC 6可設置在虛擬記憶體單元DMC和源極選擇電晶體SSL之間。每個NAND串NS的記憶體單元MC可被虛擬記憶體單元DMC劃分成兩(2)個記憶體單元組。在劃分的記憶體單元組中，鄰近接地選擇電晶體GST的記憶體單元例如MC 1-MC 3可被稱為較低記憶體單元組，且鄰近串選擇電晶體SST的剩餘記憶體單元例如MC 4-MC 6可被稱為較高記憶體單元組。
在下文中，將參照圖9-圖11做出詳細說明，圖9-圖11顯示出根據本發明的另一個實施例的透過不同於第一結構的三維(3D)非揮發性記憶體而實現的記憶體系統。
特別地，圖9是示意性說明利用不同於上文參照圖5-圖8該的第一結構的三維(3D)非揮發性儲存裝置來實現的儲存裝置的透視圖。圖10是顯示出沿圖9的線VII-VII’截取的儲存區塊BLK j的截面圖。
參照圖9和圖10，儲存區塊BLK j可包括在第一方向至第三方向上延伸的結構且可包括襯底6311。襯底6311可以包括摻雜第一型雜質的矽材料。例如，襯底6311可包括摻雜有p-型雜質的矽材料。襯底6311可以是p-型阱，例如袋p阱。襯底6311可以進一步包括圍繞p-型阱的n-型阱。儘管在描述的實施例中，襯底6311示例為p-型矽，但應注意的是襯底6311不限於p-型矽。
在x軸方向和y軸方向上延伸的第一導電材料區域6321至第四導電材料區域6324被設置在襯底6311上方。第一導電材料區域6321至第四導電材料區域6324可在z軸方向上隔開預設距離。
在x軸方向和y軸方向上延伸的第五導電材料區域6325至第八導電材料區域6328可設置在襯底6311上方。第五導電材料區域6325至第八導電材料區域6328可在z軸方向上隔開預設距離。第五導電材料區域6325至第八導電材料區域6328可在y軸方向上與第一導電材料區域6321至第四導電材料區域6324隔開。
可設置穿過第一導電材料區域6321至第四導電材料區域6324的複數個下部柱狀物DP。每個下部柱狀物DP在z軸方向上延伸。而且，可設置穿過 第五導電材料區域6325至第八導電材料區域6328的複數個上部柱狀物UP。每個上部柱狀物UP在z軸方向上延伸。
下部柱狀物DP和上部柱狀物UP中的每個可包括內部材料6361、中間層6362和表面層6363。中間層6362可作為單元電晶體的通道。表面層6363可包括阻斷介電層、電荷儲存層和隧穿介電層。
下部柱狀物DP和上部柱狀物UP可透過管閘極PG彼此電連接。管閘極PG可被設置在襯底6311中。例如，管閘極PG可包括與下部柱狀物DP和上部柱狀物UP相同的材料。
在x軸方向和y軸方向上延伸的第二類型的摻雜材料6312可設置在下部柱狀物DP上方。例如，第二類型的摻雜材料6312可包括n-型矽材料。第二類型的摻雜材料6312可作為公共源極線CSL。
汲極6340可設置在上部柱狀物UP上方。汲極6340可包括n-型矽材料。在y軸方向上延伸的第一上部導電材料區域6351和第二上部導電材料區域6352可設置在汲極6340上方。
第一上部導電材料區域6351和第二上部導電材料區域6352可沿x軸方向上隔開。第一上部導電材料區域6351和第二上部導電材料區域6352可由金屬形成。第一上部導電材料區域6351和第二上部導電材料區域6352和汲極6340可透過接觸插頭彼此電連接。第一上部導電材料區域6351和第二上部導電材料區域6352分別作為第一位元線BL 1和第二位元線BL 2。
第一導電材料6321可作為源極選擇線SSL。第二導電材料6322可作為第一虛擬字線DWL 1。第三上部導電材料區域6323和第四上部導電材料區域6324分別作為第一主字線MWL 1和第二主字線MWL 2。第五上部導電材料區 域6325和第六上部導電材料區域6326分別作為第三主字線MWL 3和第四主字線MWL 4。第七導電材料6327可作為第二虛擬字線DWL 2。第八導電材料6328可作為汲極選擇線DSL。
下部柱狀物DP和鄰近下部柱狀物DP的第一至第四導電材料區域6321-6324可以形成下部串。上部柱狀物UP和鄰近上部柱狀物UP的第五至第八導電材料區域6325-6328可以形成上部串。下部串和上部串可透過管閘極PG彼此電連接。下部串的一端可電連接至作為公共源極線CSL的第二類型的摻雜材料6312。上部串的一端可透過汲極6340電連接至對應的位元線。一個下部串和一個上部串可以形成一個單元串，其電連接在作為公共源極線CSL的摻雜材料6312和作為位元線BL的上部導電材料層6351-6352中的對應的一個之間。
例如，下部串可包括源極選擇電晶體SST、第一虛擬記憶體單元DMC 1、以及第一主記憶體單元MMC 1和第二主記憶體單元MMC 2。上部串可包括第三主記憶體單元MMC 3、第四主記憶體單元MMC 4、第二虛擬記憶體單元DMC 2和汲極選擇電晶體DST。
在圖9和圖10中，上部串和下部串可形成NAND串NS。NAND串NS可以包括複數個電晶體結構TS。由於上文參照圖7詳細地描述了包括在圖9和圖10中的NAND串NS中的電晶體結構，所以在此將省略其詳細說明。
圖11是顯示出具有如上參照圖9和圖10該的第二結構的儲存區塊BLK j的等效電路的電路圖。為方便起見，僅顯示出形成第二結構中的儲存區塊BLK j中的一對的第一串ST 1和第二串ST 2。
參照圖11，在具有第二結構的儲存區塊BLK j中，複數個單元串可以定義複數個對的這種方式來設置，其中，單元串中的每個都利用如上參照圖9和圖10該的透過管閘極PG電連接的一個上部串和一個下部串來實現。
例如，在具有第二結構的儲存區塊BLK j中，記憶體單元CG 0-CG 31沿第一通道CH 1(未示出)堆疊，例如，至少一個源極選擇閘極SSG 1和至少一個汲極選擇閘極DSG 1可形成第一串ST 1，並且記憶體單元CG 0-CG 31沿第二通道CH 2(未示出)堆疊，例如，至少一個源極選擇閘極SSG 2和至少一個汲極選擇閘極DSG 2可形成第二串ST 2。
第一串ST 1和第二串ST 2可電連接至相同汲極選擇線DSL和相同源極選擇線SSL。第一串ST1可以電連接至第一位元線BL 1。第二串ST 2可以電連接至第二位元線BL 2。
儘管圖11顯示出了第一串ST 1和第二串ST 2被電連接至相同汲極選擇線DSL和相同源極選擇線SSL，但可認為第一串ST1和第二串ST 2可電連接至相同源極選擇線SSL和相同位元線BL、第一串ST 1可電連接至第一汲極選擇線DSL 1並且第二串ST 2可電連接至第二汲極選擇線SDL 2。進一步地，可認為第一串ST 1和第二串ST 2可電連接至相同汲極選擇線DSL和相同位元線BL、第一串ST 1可電連接至第一源極選擇線SSL 1並且第二串ST 2可電連接至第二源極選擇線SSL 2。
現在參考圖12至圖15，將更詳細地描述資料處理至記憶體系統100中的記憶體裝置150。具體地，下面將更詳細地描述對應於從主機102接收命令的命令操作，例如，將命令資料處理至記憶體裝置150中的操作。
圖12至圖14是示意地示出向根據本發明的一個實施例的記憶體系統中的記憶體裝置的資料處理操作的實例的簡圖。
在資料處理的示例中，對應於從主機102接收命令的命令資料(例如，對應於從主機102接收的寫入命令的寫入資料)儲存在記憶體裝置150中包括的複數個儲存區塊中。同樣地，生成並更新命令資料和複數個儲存區塊的中繼資料。例如，生成並更新包括對應於在複數個儲存區塊中寫入命令資料的映射資料的中繼資料。此外，生成並更新的中繼資料儲存在複數個儲存區塊中。
此外，為了方便說明，下文示出透過圖1的控制器130執行在記憶體系統中的資料處理操作的示例。然而，如上該，控制器130的處理器134可以透過FTL執行資料處理。此外，控制器130執行對應於從主機102接收命令的命令操作(例如寫入操作)。透過控制器130而在寫入操作中資料處理的示例可以包括透過將使用者資料寫入儲存區塊而將對應於命令的使用者資料儲存在記憶體裝置150的儲存區塊中。透過控制器130的資料處理可以包括生成和更新對應於儲存區塊的命令操作和中繼資料的使用者資料。透過控制器130的資料處理可以包括透過寫入生成並更新的中繼資料而將生成並更新的中繼資料儲存在記憶體裝置150的儲存區塊中。
中繼資料可以包括關於記憶體裝置的儲存區塊的資訊。中繼資料可以包括關於對應於特定接收命令的使用者資料儲存或待儲存在其中的儲存區塊的資訊。中繼資料可以包括對應於接收命令的使用者資料儲存或待儲存在其中的儲存區塊的映射資料。在一個實施例中，中繼資料可以包括關於記憶體裝置的儲存區塊的第一映射資料和第二映射資料。例如，中繼資料可以包括具有邏輯到物理(L2P,logical to physical)資訊(以下稱作“邏輯資訊”)的第一映射資料 和具有物理到邏輯(P2L,physical to logical)資訊(以下稱作“物理資訊”)的第二映射資料。
中繼資料可以包括關於對應於從主機102接收命令的使用者資料的資訊。中繼資料可以包括關於對應於接收命令的命令操作的資訊。
在一個實施例中，中繼資料可以包括關於對應於從主機102接收命令的使用者資料的資訊、關於對應於接收命令的命令操作的資訊、關於記憶體裝置的儲存區塊的資訊、關於對應於命令操作的記憶體裝置的儲存區塊的資訊、關於記憶體裝置的儲存區塊的映射資料的資訊、關於對應於命令操作的儲存區塊的映射資料的資訊中的至少一個。因此，本領域技術人員可以預期其中的中繼資料可以包括上述的幾個資訊的任意組合的各種實施例。
在操作中，例如當從主機102接收寫入命令時，控制器130可以透過將使用者資料寫入儲存區塊中而將對應於接收的寫入命令的使用者資料儲存在記憶體裝置150的儲存區塊中。依據接收的寫入命令儲存使用者資料的儲存區塊可以是開放儲存區塊或自由儲存區塊。
在一個實施例中，中繼資料可以包括第一映射資料和第二映射資料。第一映射資料可以包括其中儲存在儲存區塊中的使用者資料的邏輯位址和物理位址之間的映射資訊(即，邏輯資訊)已經寫入的L2P映射表。第二映射資料可以包括其中已經儲存使用者資料的儲存區塊的物理位址和邏輯位址之間的映射資訊(即，物理資訊)已經寫入的P2L映射表。控制器130可以透過將中繼資料寫入儲存區塊而將中繼資料儲存在記憶體裝置150的儲存區塊(例如，開放儲存區塊或自由儲存區塊)中。
具體地，當從主機102接收寫入命令時，控制器130可以透過將使用者資料寫入儲存區塊中而將對應於寫入命令的使用者資料儲存在儲存區塊中。控制器130也可以在儲存區塊中儲存包括儲存在儲存區塊中的使用者資料的第一映射資料和第二映射資料的中繼資料。使用者資料的資料段和中繼資料的元段可以儲存在記憶體裝置150的儲存區塊中。
在一個實施例中，記憶體裝置150可以包括複數個記憶體芯片。每個記憶體芯片可以包括複數個平面。每個平面可以包括複數個儲存區塊。對應於從主機102接收命令的命令操作的使用者資料和中繼資料可以程式設計並儲存在記憶體裝置的儲存區塊中。例如，使用者資料和中繼資料可以透過利用單觸發程式設計寫入而儲存在超級儲存區塊中。
超級儲存區塊可以包括複數個儲存區塊。例如，超級儲存區塊可以包括第一儲存區塊和第二儲存區塊。第一儲存區塊可以是包括在複數個記憶體芯片的第一記憶體芯片的第一平面中的特定儲存區塊，而第二儲存區塊可以是不同於包括在第一記憶體芯片的第一平面中的特定儲存區塊的特定儲存區塊。例如，第二儲存區塊可以是包括在第一記憶體芯片的第二平面中的特定儲存區塊。或者，例如，第二儲存區塊可以是包括在複數個記憶體芯片的第二記憶體芯片的複數個平面中的任一個中的特定儲存區塊。第二儲存區塊可以是與第一儲存區塊不同的儲存區塊，因此，其可以包括在第一儲存區塊的相同記憶體芯片和平面中，或者與第一儲存區塊相同的記憶體芯片的不同的平面中，或者不同於第一儲存區塊的記憶體芯片的記憶體芯片中。
在一個實施例中，使用者資料和中繼資料程式設計至記憶體裝置150中包括的包括例如兩個儲存區塊的複數個儲存區塊的超級儲存區塊中並且 更新。超級區塊可以包括兩個以上儲存區塊。如上所述，超級儲存區塊的儲存區塊可以包括：包括在相同記憶體芯片的相同平面中的儲存區塊、包括在相同記憶體芯片的不同平面中的儲存區塊、或者包括在不同記憶體芯片中的儲存區塊。
在一個實施例中，使用者資料的資料段和中繼資料的元段可以透過將資料段和元段寫入超級儲存區塊中而儲存在包括第一儲存區塊和第二儲存區塊的超級儲存區塊中。使用者資料的儲存和對應於儲存的使用者資料的中繼資料的元段的更新和儲存可以透過參考包括在從主機102接收命令中的至少一個參數(或者資訊)而執行。元段可以是中繼資料的映射段。中繼資料的映射段可以包括第一映射資料的第一映射段和第二映射資料的第二映射段。
例如，用於更新中繼資料的參數可以是包括在從主機102接收命令中的參數(或者資訊)。或者用於更新中繼資料的參數可以透過參考包括在從主機102接收命令中的參數(或者資訊)而確定。參數可以包括，例如，對應於命令的命令操作、或者使用者資料的處理模式(例如，使用者資料的讀取/程式設計/寫入模式)、或者使用者資料的資料類型(例如，任意的、連續的，或者局部的)中的一個。
因此，在操作中，根據一個實施例，中繼資料可以根據更新參數而更新並且儲存在記憶體裝置150的儲存區塊中。更新參數透過參考命令參數，諸如從主機102接收命令的處理模式或者資料類型而確定。因此，第一映射資料的第一映射段，即，L2P段可以基於更新參數更新並儲存。第二映射資料的第二映射段，即P2L段可以根據記憶體裝置150的儲存區塊中的使用者資料的儲存而更新。例如，第二映射段可以根據透過單觸發程式設計儲存在超級儲存區塊中的使用者資料而更新。更新的P2L段和L2P段可以隨後儲存在記憶體裝置150的儲存 區塊中。例如，包括更新的P2L段和L2P段的中繼資料可以透過單觸發程式設計儲存在超級儲存區塊中。
在一個實施例中，中繼資料的元段的更新可以基於根據從主機102接收命令參數確定的更新參數而緩衝。具體地，第一映射資料的第一映射段的更新可以基於更新參數而緩衝。在第一映射段的更新緩衝的同時，可以執行儲存使用者資料的操作。使用者資料可以透過單觸發程式設計儲存在超級儲存區塊中。在對應於更新參數的元段(例如，第一映射段)的緩衝之後，元段可以更新並且可以隨後執行儲存中繼資料的操作。中繼資料可以透過單觸發程式設計儲存在超級儲存區塊中。
可以透過在元段的緩衝期間程式設計使用者資料而提高資料程式設計性能。同樣，使用者資料和中繼資料可以透過單觸發程式設計儲存在包括複數個儲存區塊的超級儲存區塊中，進一步提高資料處理性能。
在一個實施例中，使用者資料的資料段和元段，特別地，映射段可以以交錯方式儲存。因此，可以透過在記憶體裝置150中交錯映射段而提高映射資料的存取性能。
以下，在實施例中，當在記憶體系統執行對應於從主機102接收命令的命令操作時，命令操作的使用者資料的資料段和中繼資料的元段透過單觸發程式設計寫入並儲存在包括在記憶體裝置150的超級儲存區塊中的複數個頁面中。此外，當執行對應於從主機102接收命令的命令操作時，根據命令操作(例如，使用者資料的程式設計)更新包括在中繼資料中的映射資料的映射段(即，第一映射資料的L2P段和第二映射資料的P2L段)。記憶體系統中，更新 的L2P段和P2L段可以透過單觸發程式設計寫入並儲存在超級儲存區塊中。下面將參考圖12至14更詳細地描述記憶體系統中的資料處理操作。
參照圖12，控制器130將對應於從主機102接收命令的資料(例如，對應於寫入命令的使用者資料)儲存在包括在記憶體裝置150中的超級儲存區塊的開放區塊中。例如，記憶體裝置150包括第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270。每個超級儲存區塊包括兩個開放儲存區塊，然而，這僅為示例，並且應注意每個超級區塊可以包括兩個以上儲存區塊。超級儲存區塊的數量也可以透過設計而改變。第一超級儲存區塊1250包括兩個開放區塊1252和1254。第二超級儲存區塊1260包括兩個開放區塊1262和1264。第三超級儲存區塊1270包括兩個開放區塊1272和1274。控制器130透過將資料寫入開放區塊1252、1254、1262，1264，1272和1274而將對應於從主機102接收的寫入命令的使用者資料儲存在超級儲存區塊1250、1260和1270的開放區塊1252、1254、1262，1264，1272和1274中。此外，控制器130透過根據使用者資料的寫入操作將映射資料寫入開放區塊1252、1254、1262，1264，1272和1274而將使用者資料的映射資料儲存在記憶體裝置150的第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270的開放區塊1252、1254、1262，1264，1272和1274中。
在一個實施例中，記憶體裝置150可以包括複數個記憶體芯片。每個記憶體芯片可以包括複數個平面並且每個平面可以包括複數個儲存區塊。每個超級儲存區塊(即第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270)可以包括複數個儲存區塊(例如，包括在記憶體裝置150的複數個記憶體芯片和複數個平面中的第一儲存區塊和第二儲存區塊)。在此情況 下，記憶體裝置150的每個超級儲存區塊1250、1260和1270可以包括兩個儲存區塊(即，第一儲存區塊和第二儲存區塊)以上的複數個儲存區塊。在一個實施例中，為了方便說明，假定記憶體裝置150的每個超級儲存區塊1250、1260和1270包括兩個儲存區塊(即第一儲存區塊和第二儲存區塊)。
因此，第一超級儲存區塊1250包括作為第一儲存區塊的區塊0 1252和作為第二儲存區塊的區塊1 1254。第二超級儲存區塊1260包括作為第一儲存區塊的區塊2 1262和作為第二儲存區塊的區塊3 1264。第三超級儲存區塊1270包括作為第一儲存區塊的區塊4 1272和作為第二儲存區塊的區塊5 1274。此外，如果分別包括在第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270中的第一儲存區塊(即區塊0 1252、區塊2 1262和區塊4 1272)是包括在記憶體裝置150的記憶體芯片的第一記憶體芯片的第一平面中的特定儲存區塊，則分別包括在第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270中的第二儲存區塊(即，區塊1 1254、區塊3 1264和區塊5 1274)可以是不同於包括在記憶體裝置150的第一記憶體芯片的第一平面中的特定儲存區塊的特定儲存區塊、包括在記憶體裝置150的第一記憶體芯片的第二平面中的特定儲存區塊、或者包括在記憶體裝置150的第二記憶體芯片的平面中的特定儲存區塊。
包括在第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270中的每個中的第一儲存區塊和第二儲存區塊可以是包括在相同記憶體芯片的相同平面中的儲存區塊、包括在相同記憶體芯片的不同平面中的儲存區塊、或者包括在不同記憶體芯片中的儲存區塊。以下，為了方便說明，分別包括在第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊 1270中的第一儲存區塊(即區塊0 1252、區塊2 1262和區塊4 1272)是包括在記憶體裝置150的第一記憶體芯片的第一平面中的儲存區塊。同樣地，分別包括在第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270中的第二儲存區塊(即，區塊1 1254、區塊3 1264和區塊5 1274)是包括在記憶體裝置150的第一記憶體芯片的第二平面中的儲存區塊。
此外，控制器130透過寫入使用者資料和中繼資料。根據對應於從主機102接收命令的命令操作在複數個記憶體裝置150的儲存區塊中儲存使用者資料和中繼資料例如，控制器130透過利用單觸發程式設計寫入使用者資料和中繼資料根據對應於從主機102接收命令的命令操作在分別包括第一儲存區塊和第二儲存區塊的超級儲存區塊(即，第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270)中儲存使用者資料和中繼資料。
控制器130儲存資訊(例如，第一映射資料和第二映射資料)，其指示透過執行對應於從主機102接收命令的命令操作透過單觸發程式設計將使用者資料儲存在包括在記憶體裝置150的超級儲存區塊1250、1260和1270中的第一儲存區塊和第二儲存區塊的頁面中，儲存在包括在記憶體裝置150的複數個儲存區塊(例如超級儲存區塊1250、1260和1270)中的第一儲存區塊和第二儲存區塊中。換言之，控制器130透過單觸發程式設計在超級儲存區塊1250、1260和1270的第一儲存區塊和第二儲存區塊中儲存第一映射資料的邏輯段(即，L2P段)和第二映射資料的物理段(即，P2L段)。
此外，控制器130包括：包括在控制器130的記憶體144中的第一緩衝器1210和第二緩衝器1220。控制器130在第一緩衝器1210中緩存並緩衝對應於從主機102接收命令的資料(例如，對應於寫入命令的使用者資料)。即，控 制器130在作為資料緩衝器/緩存的第一緩衝器1210中儲存使用者資料的資料段1212。同樣地，控制器130在包括在記憶體裝置150中的複數個儲存區塊中儲存儲存在第一緩衝器1210中的資料段1212。例如，控制器130透過利用單觸發程式設計在頁面中寫入資料段1212而在包括在記憶體裝置150中的超級儲存區塊1250、1260和1270的第一儲存區塊和第二儲存區塊中的頁面中儲存儲存在第一緩衝器1210中的資料段1212。
此外，當對應於從主機102接收命令的使用者資料的資料段1212寫入並儲存在包括在超級儲存區塊1250、1260和1270的第一儲存區塊和第二儲存區塊中的頁面中時，控制器130生成第一映射資料第二映射資料並且將第一映射資料和第二映射資料儲存在包括在控制器130的記憶體144中的第二緩衝器1220中。即，控制器130在作為映射緩衝器/緩存(即，元緩衝器/緩存)的第二緩衝器1220中儲存使用者資料的第一映射資料的L2P段1222和第二映射資料的P2L段1224。
即，控制器130在控制器130的第二緩衝器1220中儲存對應於從主機102接收命令的使用者資料的中繼資料和命令操作。在一個實施例中，儲存在控制器130的第二緩衝器1220中的中繼資料包括關於對應於從主機102接收命令的命令資料(例如，命令資料資訊)的資訊、關於對應於命令的命令操作(例如，命令操作資訊)的資訊、關於記憶體裝置150的執行命令操作的儲存區塊(例如，儲存區塊資訊)的資訊、以及對應於命令操作的映射資料(例如，第一映射資料和第二映射資料)。控制器130可以在第二緩衝器1220中儲存映射資料作為中繼資料。例如，控制器130可以在第二緩衝器1220中儲存映射段作為元段。
此外，控制器130將儲存在第二緩衝器1220中的第一映射資料的L2P段1222和第二映射資料的P2L段1224儲存在包括在記憶體裝置150中的複數個儲存區塊中。在一個實施例中，控制器130透過單觸發程式設計將第一映射資料的L2P段1222和第二映射資料的P2L段1224儲存在包括在超級儲存區塊1250、1260和1270中的第一儲存區塊和第二儲存區塊中的頁面中。
在一個實施例中，回應於記憶體裝置150的超級儲存區塊1250、1260和1270的第一儲存區塊和第二儲存區塊的頁面中的使用者資料的儲存，控制器130透過參考從主機102接收命令的參數對第一映射資料和第二映射資料的映射段執行更新和儲存。換言之，控制器130透過參考命令參數而確定映射段的更新參數。命令參數包括例如命令操作或者使用者資料的處理模式或者使用者資料的資料類型。此外，控制器130基於更新參數更新映射段，並且在記憶體裝置150的超級儲存區塊1250、1260和1270中儲存更新的映射段。
具體地，控制器130透過參考從主機102接收命令的參數(即，處理模式或者資料類型)而確定更新參數並且基於更新參數更新並儲存第一映射資料的第一映射段(即，L2P段1222)。換言之，回應於使用者資料的儲存，控制器130更新儲存在第二緩衝器1220中的第二映射資料的第二映射段(即，P2L段1224)。此外，控制器130根據基於命令參數確定的更新參數更新儲存在第二緩衝器1220中的第一映射資料的第一映射段(即L2P段1222)。然後控制器130在包括在記憶體裝置150中的複數個儲存區塊中儲存更新的P2L段1224和L2P段1222。例如，控制器130透過單觸發程式設計在超級儲存區塊1250、1260和1270中儲存包括更新的P2L段1224和L2P段1222的中繼資料。
在一個實施例中，控制器130基於根據接收命令的參數確定的更新參數而緩衝中繼資料的元段的更新。具體地，控制器130基於更新參數在第二緩衝器1222中緩衝第一映射資料的第一映射段(即L2P段1222)的更新。在緩衝L2P段1222的更新的同時，控制器130執行儲存使用者資料的操作。控制器130透過單觸發程式設計在超級儲存區塊1250、1260和1270中儲存使用者資料的資料段1212。此外，在緩衝L2P段1222的更新的同時，控制器130回應於資料段1212的儲存而在超級儲存區塊1250、1260和1270中更新儲存在第二緩衝器1222中的第二映射資料的第二映射段(即，P2L段1224)。此外，在基於更新參數在第二緩衝器1222中緩衝元段(即L2P段1222)的更新之後，控制器130更新L2P段1222並且透過單觸發程式設計在包括在記憶體裝置150中的複數個儲存區塊(例如，超級儲存區塊1250、1260和1270)中儲存包括更新的L2P段1222P2L段1224的中繼資料的元段。
以下，為了方便說明，將參考圖13描述示例，在該示例中，在對應於從主機102接收命令的命令操作的使用者資料和中繼資料儲存在包括在控制器130的記憶體144中的緩衝器或者緩存中之後，儲存在第一緩衝器1210中的使用者資料和儲存在第二緩衝器1220中的中繼資料透過單觸發程式設計儲存在記憶體裝置150的第一超級儲存區塊1250中。換言之，在使用者資料儲存在第一緩衝器1210中且中繼資料(即，第一映射資料和第二映射資料)儲存在第二緩衝器1220中之後，儲存在第一緩衝器1210中的使用者資料和儲存在第二緩衝器1220中的中繼資料透過單觸發程式設計儲存在記憶體裝置150的第一超級儲存區塊1250中。
圖13顯示出儲存在第一緩衝器1210中的使用者資料和儲存在第二緩衝器1220中的中繼資料透過單觸發程式設計儲存在相同超級儲存區塊(即第一超級儲存區塊1250)中的示例。然而，我們注意到，在另一個實施例中，儲存在第一緩衝器1210中的使用者資料和儲存在第二緩衝器1220中的中繼資料可以儲存在不同的超級儲存區塊中。例如，儲存在第一緩衝器1210中的使用者資料可以儲存在第一超級儲存區塊1250中，並且儲存在第二緩衝器1220中的中繼資料可以儲存在第二超級儲存區塊1260中。此外，儲存在第一緩衝器1210中的使用者資料可以透過單觸發程式設計儲存在記憶體裝置150的複數個儲存區塊中，並且儲存在第二緩衝器1220中的中繼資料可以儲存在包括在記憶體裝置150中的一個儲存區塊或者複數個儲存區塊中。
現在參考圖13，其與圖12所示的記憶體裝置150相似，圖13的記憶體裝置150也包括第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270。每個超級儲存區塊包括複數個儲存區塊(例如兩個開放儲存區塊)。第一超級儲存區塊1250包括兩個開放區塊1252和1254。第二超級儲存區塊1260包括兩個開放區塊1262和1264。第三超級儲存區塊1270包括兩個開放區塊1272和1274。控制器130包括第一緩衝器1210和第二緩衝器1220。第一緩衝器1210和第二緩衝器1220可以包括在控制器130的記憶體144中。
在操作中，當從主機102接收命令時，如果待執行對應於接收命令的命令操作，控制器130將對應於命令操作的使用者資料的資料段1300儲存在第一緩衝器1210中。
儲存在第一緩衝器1210中的使用者資料的資料段1300可以包括複數個資料段，例如資料段1302-1328，如圖13所示。更具體地，如圖13所示， 資料段1302具有邏輯頁面0(以下稱作“資料段0”)，資料段1304具有邏輯頁面1(以下稱作“資料段1”)，資料段1306具有邏輯頁面2(以下稱作“資料段2”)，資料段1308具有邏輯頁面3(以下稱作“資料段3”)，資料段1310具有邏輯頁面4(以下稱作“資料段4”)，資料段1312具有邏輯頁面5(以下稱作“資料段5”)，資料段1314具有邏輯頁面6(以下稱作“資料段6”)，資料段1316邏輯頁面7(以下稱作“資料段7”)，資料段1318具有邏輯頁面8(以下稱作“資料段8”)，資料段1320具有邏輯頁面9(以下稱作“資料段9”)，資料段1322具有邏輯頁面10(以下稱作“資料段10”)，資料段1324具有邏輯頁面11(以下稱作“資料段11”)，資料段1326具有邏輯頁面12(以下稱作“資料段12”)，資料段1328具有邏輯頁面13(以下稱作“資料段13”)。
此外，當從主機102接收命令時，如果待執行對應於接收命令的命令操作，控制器130將命令操作的中繼資料的元段儲存在第二緩衝器1220中。例如，控制器130將包括使用者資料的映射資料的中繼資料的元段1330儲存在包括在記憶體144中的在第二緩衝器1220中。
儲存在第二緩衝器1220中的中繼資料的元段1330包括複數個資料段1332-1358。例如，元段1332具有中繼資料的段索引0(以下稱作“元段0”)。元段1334具有中繼資料的段索引1(以下稱作“元段1”)。元段1336具有中繼資料的段索引2(以下稱作“元段2”)。元段1338具有中繼資料的段索引3(以下稱作“元段3”)。元段1340具有中繼資料的段索引4(以下稱作“元段4”)。元段1342具有中繼資料的段索引5(以下稱作“元段5”)。元段1344具有中繼資料的段索引6(以下稱作“元段6”)。元段1346具有中繼資料的段索引7(以下稱作“元段7”)。元段1348具有中繼資料的段索引8(以下稱作“元段8”)。元段1350具有中繼資料 的段索引9(以下稱作“元段9”)。元段1352具有中繼資料的段索引10(以下稱作“元段10”)。元段1354具有中繼資料的段索引11(以下稱作“元段11”)。元段1356具有中繼資料的段索引12(以下稱作“元段12”)。元段1358具有中繼資料的段索引13(以下稱作“元段13”)。
此外，控制器130將儲存在第一緩衝器1210中的資料段1300和儲存在第二緩衝器1220中的元段1330儲存包括在記憶體裝置150中的複數個儲存區塊中。例如，控制器130將儲存在第一緩衝器1210中的資料段1300和儲存在第二緩衝器1220中的元段1330儲存在記憶體裝置150的第一超級儲存區塊1250、第二超級儲存區塊1260和第三超級儲存區塊1270中的第一超級儲存區塊1250中。例如，控制器130透過單觸發程式設計將資料段1300和元段1330儲存在第一超級儲存區塊1250中。
如上該，當儲存在第一緩衝器1210中的使用者資料的資料段1300儲存在包括在第一超級儲存區塊1250中的第一儲存區塊和第二儲存區塊的頁面中時，控制器130根據從主機102接收命令參數執行儲存在第二緩衝器1220中的元段1330(即，包括在元段1330中的第一映射資料的L2P段1222和第二映射資料的P2L段1224)的更新和儲存。具體地，控制器130透過參考命令參數而確定映射段的更新參數。命令參數可以包括例如命令操作或者使用者資料的處理模式或者使用者資料的資料類型。同樣地，控制器130基於更新參數更新L2P段1222。在根據資料段1300的儲存更新P2L段1224之後，控制器130透過單觸發程式設計在包括在記憶體裝置150中的複數個儲存區塊的頁面中儲存包括更新的L2P段1222和P2L段1224的元段1330。同樣地，控制器130在第一超級儲存區塊1250的第一儲存區塊和第二儲存區塊的頁面中儲存元段1330。
在一個實施例中，控制器130可以根據從主機102接收命令參數更新中繼資料的元段(即，第一映射資料的L2P段1222)。同樣地，控制器130可以在包括在記憶體裝置150中的複數個儲存區塊中儲存更新的元段。例如，控制器130可以在記憶體裝置150的第一超級儲存區塊1250的第一儲存區塊和第二儲存區塊中儲存更新的元段。
參照圖14，當在特定時間點t0從主機102接收命令的命令參數(1400)檢測為具有特定值，例如“1”時，控制器130基於命令參數的值確定更新參數也具有“1”的值。同樣地，透過根據為“1”的更新參數而透過單觸發程式設計寫入使用者資料的資料段1402，控制器130將儲存在第一緩衝器1210中的使用者資料的資料段1402(例如，資料段0 1302、資料段1 1304、資料段2 1306、和資料段3 1308)儲存在第一超級儲存區塊1250中。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料段0 1302。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料段1 1304。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段2 1306。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段3 1308。
此外，在時間點t0之後的時間點t1，根據“1”的更新參數，控制器130根據時間點t0的資料段1402的儲存在第二緩衝器1220中更新第二映射資料的P2L段1224和第一映射資料的L2P段1222。同樣地，控制器130透過利用單觸發程式設計寫入元段1404而在第一超級儲存區塊1250中儲存包括更新的P2L段1224 和L2P段1222的元段1404。換言之，在時間點t1，根據“1”的更新參數，控制器130根據時間點t0的資料段1402的儲存更新P2L段1224和L2P段1222。然後，控制器130透過寫入元段1404而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1404(例如，元段0 1332、元段1 1334、元段2 1336和元段3 1338)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面2中儲存儲存在第二緩衝器1220中的元段0 1332。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面2中儲存儲存在第二緩衝器1220中的元段1 1334。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面3中儲存儲存在第二緩衝器1220中的元段2 1336。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面3中儲存儲存在第二緩衝器1220中的元段3 1338。
此外，在時間點t1之後的時間點t2，根據“1”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1406而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1406(例如，資料段4 1310、資料段5 1312、資料段6 1314和資料段7 1316)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面4中儲存儲存在第一緩衝器1210中的資料段4 1310。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面4中儲存儲存在第一緩衝器1210中的資料段5 1312。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面5中儲存儲存在第一緩衝器1210中的資料段6 1314。控制器130在區塊1 1254(即，第 一超級儲存區塊1250的第二儲存區塊)的頁面5中儲存儲存在第一緩衝器1210中的資料段7 1316。
此外，在時間點t2之後的時間點t3，根據“1”的更新參數，控制器130根據時間點t2的資料段1406的儲存在第二緩衝器1220中更新第二映射資料的P2L段1224和第一映射資料的L2P段1222。同樣地，控制器130透過利用單觸發程式設計寫入元段1408而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1408。換言之，在時間點t3，根據“1”的更新參數，控制器130根據時間點t2的資料段1406的儲存更新P2L段1224和L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1408而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1408(例如，元段4 1340、元段5 1342、元段6 1344和元段7 1346)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段4 1340。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段5 1342。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段6 1344。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段7 1346。
此外，在時間點t3之後的時間點t4，根據“1”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1410而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1410(例如，資料段8 1318、資料段9 1320、資料段10 1322和資料段11 1324)。換言之，在時間點t4，控制器 130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面8中儲存儲存在第一緩衝器1210中的資料段8 1318。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面8中儲存儲存在第一緩衝器1210中的資料段9 1320。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面9中儲存儲存在第一緩衝器1210中的資料段10 1322。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面9中儲存儲存在第一緩衝器1210中的資料段11 1324。
此外，在時間點t4之後的時間點t5，根據“1”的更新參數，控制器130根據時間點t4的資料段1410的儲存在第二緩衝器1220中更新第二映射資料的P2L段1224和第一映射資料的L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1412而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1412。換言之，在時間點t5，根據“1”的更新參數，控制器130根據時間點t4的資料段1410的儲存更新P2L段1224和L2P段1222。然後，控制器130透過寫入元段1412而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1412(例如，元段8 1348、元段9 1350、元段10 1352和元段11 1354)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段8 1348。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段9 1350。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面11中儲存儲存在第二緩衝器 1220中的元段10 1352。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面11中儲存儲存在第二緩衝器1220中的元段11 1354。
此外，對資料段1414和元段1416，控制器130如上該地執行更新和儲存操作。
當檢測到從主機102接收命令的命令參數為“2”(1420)時，控制器130基於命令的“2”的參數確定更新參數為“2”。在特定時間點t0，根據“2”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1422而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1422(例如，資料段0 1302、資料段1 1304、資料段2 1306和資料段3 1308)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料段0 1302。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料段1 1304。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段2 1306。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段3 1308。在此情況下，控制器130根據時間點t0的資料段1422的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t0之後的時間點t1，根據“2”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1424而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1424(例如，資料段4 1310、資料段5 1312、資料段6 1314和資料段7 1316)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面2中儲存儲存在第一緩衝 器1210中的資料段4 1310。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面2中儲存儲存在第一緩衝器1210中的資料段5 1312。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面3中儲存儲存在第一緩衝器1210中的資料段6 1314。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面3中儲存儲存在第一緩衝器1210中的資料段7 1316。在此情況下，控制器130根據時間點t1的資料段1424的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t1之後的時間點t2，根據“2”的更新參數，控制器130根據時間點t0的資料段1422和時間點t1的資料段1424的儲存而在第二緩衝器1220中更新第一映射資料的L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1426而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1426。換言之，在時間點t2，根據“2”的更新參數，控制器130根據時間點t0的資料段1422和時間點t1的資料段1424的儲存而更新L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1426而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1426(例如，元段0 1332、元段1 1334、元段2 1336、元段3 1338、元段4 1340、元段5 1342、元段6 1344和元段7 1346)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面4中儲存儲存在第二緩衝器1220中的元段0 1332。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面4中儲存儲存在第二緩衝器1220中的元段1 1334。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面5中儲存儲存在第二緩衝器1220中 的元段2 1336。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面5中儲存儲存在第二緩衝器1220中的元段3 1338。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段4 1340。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段5 1342。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段6 1344。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段7 1346。
此外，在時間點t2之後的時間點t4，根據“2”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1428而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1428(例如，資料段8 1318、資料段9 1320、資料段10 1322和資料段11 1324)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面6中儲存儲存在第一緩衝器1210中的資料段8 1318。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面6中儲存儲存在第一緩衝器1210中的資料段9 1320。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面7中儲存儲存在第一緩衝器1210中的資料段10 1322。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面7中儲存儲存在第一緩衝器1210中，的資料段11 1324。在此情況下，控制器130根據時間點t3的資料段1428的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t3之後的時間點t4，根據“2”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1430而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1430(例如，資料段12 1326、資料段13 1328、資料段14和資料段15)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面8中儲存儲存在第一緩衝器1210中的資料段12 1326。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面8中儲存儲存在第一緩衝器1210中的資料段13 1328。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面9中儲存儲存在第一緩衝器1210中的資料段14。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面9中儲存儲存在第一緩衝器1210中的資料段15。在此情況下，控制器130根據時間點t3的資料段1430的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t4之後的時間點t5，根據“2”的更新參數，控制器130根據時間點t3的資料段1428和時間點t4的資料段1430的儲存而在第二緩衝器1220中更新第一映射資料的L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1432而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1432。換言之，在時間點t5，根據“2”的更新參數，控制器130根據時間點t3的資料段1428和時間點t4的資料段1430的儲存而更新L2P段1222。然後，控制器130透過寫入元段1432而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1432(例如，元段8 1348、元段9 1350、元段10 1352、元段11 1354、元段12 1356、元段13 1358、元段14和元段15)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段8 1348。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段9 1350。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面11中儲存儲存在第二緩衝器1220中的元段10 1352。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面11中儲存儲存在第二緩衝器1220中的元段11 1354。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面12中儲存儲存在第二緩衝器1220中的元段12 1356。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面12中儲存儲存在第二緩衝器1220中的元段13 1358。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面13中儲存儲存在第二緩衝器1220中的元段14。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面13中儲存儲存在第二緩衝器1220中的元段15。
當檢測到從主機102接收命令的命令參數為“3”(1440)時，控制器130基於命令的“3”的參數確定更新參數為“3”。在特定時間點t0，根據“3”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1442而在第一超級儲存區塊1250中儲存儲存第一緩衝器1210中的使用者資料的資料段1442(例如，資料段0 1302、資料段1 1304、資料段2 1306和資料段3 1308)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料段0 1302。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面0中儲存儲存在第一緩衝器1210中的資料 段1 1304。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段2 1306。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面1中儲存儲存在第一緩衝器1210中的資料段3 1308。在此情況下，控制器130根據時間點t0的資料段1442的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t0之後的時間點t1，根據“3”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1444而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1444(例如，資料段4 1310、資料段5 1312、資料段6 1314和資料段7 1316)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面2中儲存儲存在第一緩衝器1210中的資料段4 1310。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面2中儲存儲存在第一緩衝器1210中的資料段5 1312。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面3中儲存儲存在第一緩衝器1210中的資料段6 1314。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面3中儲存儲存在第一緩衝器1210中的資料段7 1316。在此情況下，控制器130根據時間點t1的資料段1444的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t1之後的時間點t2，根據“3”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1446而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1446(例如，資料段8 1318、資料段9 1320、資料段10 1322和資料段11 1324)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面4中儲存儲存在第一 緩衝器1210中的資料段8 1318。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面4中儲存儲存在第一緩衝器1210中的資料段9 1320。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面5中儲存儲存在第一緩衝器1210中的資料段10 1322。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面5中儲存儲存在第一緩衝器1210中，的資料段11 1324。在此情況下，控制器130根據時間點t2的資料段1446的儲存而更新第二映射資料的P2L段1224。
此外，在時間點t2之後的時間點t3，根據“3”的更新參數，控制器130根據在時間點t0的資料段1442、在時間點t1的資料段1444以及在時間點t2的資料段1446的儲存而在第二緩衝器1220中更新第一映射資料的L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1448而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1448。換言之，在時間點t3，根據“3”的更新參數，控制器130根據在時間點t0的資料段1442、在時間點t1的資料段1444以及在時間點t2的資料段1446的儲存而更新L2P段1222。同樣地，控制器130透過寫入元段1448而在第一超級儲存區塊1250中儲存包括更新的P2L段1224和L2P段1222的元段1448(例如，元段0 1332、元段1 1334、元段2 1336、元段3 1338、元段4 1340、元段5 1342、元段6 1344、元段7 1346、元段8 1348、元段9 1350、元段10 1352和元段11 1354)。
在此情況下，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段0 1332。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面6中儲存儲存在第二緩衝器1220中的元段1 1334。控制器130在區塊0 1252(即，第 一超級儲存區塊1250的第一儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段2 1336。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面7中儲存儲存在第二緩衝器1220中的元段3 1338。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面8中儲存儲存在第二緩衝器1220中的元段4 1340。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面8中儲存儲存在第二緩衝器1220中的元段5 1342。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面9中儲存儲存在第二緩衝器1220中的元段6 1344。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面9中儲存儲存在第二緩衝器1220中，的元段7 1346。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段8 1348。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面10中儲存儲存在第二緩衝器1220中的元段9 1350。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面11中儲存儲存在第二緩衝器1220中的元段10 1352。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面11中儲存儲存在第二緩衝器1220中的元段11 1354。
此外，在時間點t3之後的時間點t4，根據“3”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1450而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的資料段1450(例如，資料段12 1326、資料段13 1328、資料段14和資料段15)。換言之，控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面12中儲存儲存在第一緩衝器1210中的資料段12 1326。控制器130在區塊1 1254(即，第一超級儲存區塊1250 的第二儲存區塊)的頁面12中儲存儲存在第一緩衝器1210中的資料段13 1328。控制器130在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)的頁面13中儲存儲存在第一緩衝器1210中的資料段14。控制器130在區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的頁面13中儲存儲存在第一緩衝器1210中的資料段15。在此情況下，控制器130根據時間點t4的資料段1450的儲存而更新第二映射資料的P2L段1224。
當檢測到從主機102接收命令的命令參數為“全部”(1460)時，控制器130基於命令的“全部”的參數確定更新參數為“全部”。在特定時間點t0，根據“全部”的更新參數，控制器130透過利用單觸發程式設計寫入資料段1462而在第一超級儲存區塊1250中儲存儲存在第一緩衝器1210中的使用者資料的全部資料段1462。換言之，控制器130在包括在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)和區塊1 1254(即，第一超級儲存區塊1250的第二儲存區塊)的複數個頁面中儲存儲存在第一緩衝器1210中的全部資料段1300。
此外，在時間點t0之後的時間點t1，根據“全部”的更新參數，控制器130根據時間點t0的全部資料段1462的儲存而在第二緩衝器1220中更新全部第二映射資料的P2L段1224和全部第一映射資料的L2P段1222。然後，控制器130透過利用單觸發程式設計寫入元段1464而在第一超級儲存區塊1250中儲存包括全部更新的P2L段1224和全部L2P段1222的元段1464。換言之，在時間點t1，根據“全部”的更新參數，控制器130根據時間點t0的全部資料段1462的儲存而更新全部P2L段1224和全部L2P段1222。然後，控制器130在包括在區塊0 1252(即，第一超級儲存區塊1250的第一儲存區塊)和區塊1 1254(即，第一超級儲存區塊1250 的第二儲存區塊)中的複數個頁面中儲存包括更新的P2L段1224和L2P段1222的元段1464(即，儲存在第二緩衝器1220中的全部元段1330)。
在一個實施例中，如果如上該地執行對應於從主機102接收命令的命令操作，則對應於命令操作的使用者資料和中繼資料儲存在控制器130的記憶體144中。換言之，使用者資料的資料段1300儲存在包括在控制器130的記憶體144中的作為資料緩衝器/緩存的第一緩衝器1210中，並且中繼資料的元段1330儲存在包括在控制器130的記憶體144中的作為元緩衝器/緩存的第二緩衝器1220中。此外，檢測從主機102接收命令參數，並且確定更新參數。根據更新參數，儲存在第一緩衝器1210中的資料段1300儲存在包括在記憶體裝置150中的複數個儲存區塊中。例如，儲存在第一緩衝器1210中的資料段1300透過單觸發程式設計儲存在記憶體裝置150的超級儲存區塊中。此外，根據更新參數，在元段1330在在第二緩衝器1220中更新之後，更新的元段1330儲存包括在記憶體裝置150中的複數個儲存區塊中。例如，更新的元段1330透過單觸發程式設計儲存在記憶體裝置150的超級儲存區塊中。
因此，如果待執行對應於從主機102接收命令的命令操作，則可以透過單觸發程式設計快速並穩定地處理對應於命令操作的使用者資料和中繼資料。結果，可以快速並穩定地執行命令操作。此外，在根據本發明的一個實施例的記憶體系統中，中繼資料(即，使用者資料的映射資料)以交錯方式(例如，如圖14所示)透過單觸發程式設計儲存在記憶體裝置150的超級儲存區塊1250、1260和1270的第一儲存區塊和第二儲存區塊中。即，使用者資料的映射資料以儲存在記憶體裝置150的複數個儲存區塊中。因此，可以快速地處理將執行命令操作的中繼資料的存取(映射資料的存取)。
圖15是示意地示出根據本發明的一個實施例的記憶體系統中處理資料的操作過程的簡圖。例如，可以透過圖1、12和13的記憶體系統110的控制器130執行處理。
參照圖15，如果待執行對應於從主機102接收命令的命令操作，則在步驟1510，記憶體系統110在控制器130的記憶體144中儲存對應於命令操作的使用者資料的資料段和中繼資料的元段。然後，記憶體系統110透過對從儲存在控制器130的記憶體144中的資料段和元段至記憶體裝置150的超級儲存區塊的進行單觸發程式設計來檢測資料段和元段。在此情況下，記憶體系統110檢測從主機102接收命令參數並且然後基於命令參數確定更新參數。
此外，在步驟1520，針對儲存控制器130的記憶體144中的資料段和元段的單觸發程式設計，記憶體系統110檢測記憶體裝置150的超級儲存區塊中的開放區塊。例如，開放區塊可以是記憶體裝置150中的超級儲存區塊的第一儲存區塊和第二儲存區塊。
在步驟1530，根據更新參數，記憶體系統110透過利用單觸發程式設計寫入(即，程式設計)資料段而將儲存在控制器130的記憶體144中的資料段儲存在包括在記憶體裝置150的超級儲存區塊中的頁面中。此外，根據更新參數，記憶體系統110根據資料段的程式設計而更新元段(即，第二映射資料的P2L段和第一映射資料的L2P段)，並隨後透過利用單觸發程式設計寫入(即，程式設計)元段而在包括在記憶體裝置150的超級儲存區塊中的頁面中儲存包括更新的P2L段和L2P段的元段。
本發明的記憶體系統和操作方法可以透過提高記憶體裝置的效率而比現有記憶體系統更快速並穩定地處理資料。
儘管為了說明的目的已經描述了各種實施例，但對於本領域技術人員將明顯的是，在不脫離如申請專利範圍所限定的本發明的精神和/或範圍的情況下可以做出各種改變和變型。
100:資料處理系統
102:主機
110:記憶體系統
130:控制器
132:主機介面單元
134:處理器
138:錯誤校正碼單元
140:電源管理單元
142:NAND閃速控制器
144:記憶體
150:記憶體裝置
152:儲存區塊
154:儲存區塊
156:儲存區塊

Claims (12)

  1. 一種記憶體系統，其包括：記憶體裝置，其包括複數個儲存區塊；以及控制器，其包括記憶體，該控制器適用於執行對應於從主機接收命令的命令操作、在該記憶體中儲存使用者資料和中繼資料以及基於包括在該命令中的命令參數而在該儲存區塊中的至少一個儲存區塊中儲存該使用者資料和中繼資料，其中該記憶體包括：第一緩衝器，其適用於儲存該使用者資料的資料段；以及第二緩衝器，其適用於儲存該中繼資料的元段，其中該控制器適用於：基於該命令參數確定更新參數，並且基於該更新參數在該至少一個儲存區塊中儲存儲存在該第一緩衝器中的資料段，其中該控制器適用於：回應於該資料段的儲存而更新該元段，並且透過基於該更新參數在該記憶體中緩衝該更新的元段而將該中繼資料儲存在該記憶體中，其中該元段包括第一映射資料和第二映射資料的映射段，其中該控制器適用於基於該更新參數更新並緩衝該第一映射資料的映射段，並且 其中該控制器適用於回應於該資料段的儲存而更新並緩衝該第二映射資料的映射段。
  2. 如請求項1所述的記憶體系統，其中控制器適用於在該記憶體中緩衝該更新的元段的同時在至少一個儲存區塊中儲存儲存在該第一緩衝器中的資料段。
  3. 如請求項1所述的記憶體系統，其中：該控制器適用於透過利用單觸發程式設計在包括該複數個儲存區塊中至少兩個儲存區塊的超級儲存區塊中儲存儲存在該記憶體中的該使用者資料和中繼資料。
  4. 如請求項3所述的記憶體系統，其中該超級儲存區塊包括複數個儲存區塊中的第一儲存區塊和第二儲存區塊，其中該記憶體裝置包括複數個記憶體芯片，該複數個記憶體芯片中的每個包括複數個平面，該複數個平面中的每個包括複數個儲存區塊，並且其中該第一儲存區塊包括在該複數個記憶體芯片的第一記憶體芯片的第一平面中。
  5. 如請求項4所述的記憶體系統，其中該第二儲存區塊包括以下之一：儲存區塊，包括在該記憶體芯片的第一記憶體芯片的第一平面中且不同於第一儲存區塊；包括在該記憶體芯片的第一記憶體芯片的第二平面中的儲存區塊；以及 包括在該記憶體芯片的第二記憶體芯片的複數個平面中的儲存區塊。
  6. 如請求項1所述的記憶體系統，其中該命令參數包括該使用者資料的處理模式和該使用者資料的資料類型中的一個。
  7. 一種記憶體系統的操作方法，其包括：從主機接收關於包括複數個儲存區塊的記憶體裝置的命令；執行對應於該記憶體裝置的控制器和該複數個儲存區塊從該主機接收的命令的命令操作；在該控制器的記憶體中儲存使用者資料和中繼資料；以及基於包括在該命令中的命令參數而在該儲存區塊中的至少一個儲存區塊中儲存該使用者資料和中繼資料，其中在該控制器的記憶體中的該使用者資料和中繼資料的儲存包括：在包括在該記憶體中的第一緩衝器中儲存該使用者資料的資料段；以及在包括在該記憶體中的第二緩衝器中儲存該中繼資料的元段，其中該記憶體系統的操作方法進一步包括基於該命令參數確定更新參數，並且該儲存區塊中的該資料段的儲存包括基於該更新參數在該至少一個儲存區塊中儲存儲存在該第一緩衝器中的資料段，其中該記憶體中的該中繼資料的儲存包括：回應於該資料段的儲存而更新該元段，並且 基於該更新參數而在該記憶體中緩衝該更新的元段，其中該元段包括第一映射資料和第二映射資料的映射段，其中基於該更新參數執行該第一映射資料的映射段的更新和緩衝，並且其中回應於該資料段的儲存而執行該第二映射資料的映射段的更新和緩衝。
  8. 如請求項7所述的操作方法，其中在在該記憶體中緩衝該更新的元段的同時執行在至少一個儲存區塊中儲存儲存在該第一緩衝器中的資料段。
  9. 如請求項7所述的操作方法，其中：該儲存區塊中的該使用者資料和中繼資料的儲存包括透過利用單觸發程式設計在包括該複數個儲存區塊中至少兩個儲存區塊的超級儲存區塊中儲存儲存在該記憶體中的該使用者資料和中繼資料。
  10. 如請求項9所述的操作方法，其中該超級儲存區塊包括複數個儲存區塊中的第一儲存區塊和第二儲存區塊，其中該記憶體裝置包括複數個記憶體芯片，該複數個記憶體芯片中的每個包括複數個平面，該複數個平面中的每個包括複數個儲存區塊，並且其中該第一儲存區塊包括在該複數個記憶體芯片的第一記憶體芯片的第一平面中。
  11. 如請求項10所述的操作方法，其中該第二儲存區塊包括以下之一： 儲存區塊，包括在該記憶體芯片的第一記憶體芯片的第一平面中且不同於第一儲存區塊；包括在該記憶體芯片的第一記憶體芯片的第二平面中的儲存區塊；以及包括在該記憶體芯片的第二記憶體芯片的複數個平面中的儲存區塊。
  12. 如請求項7所述的操作方法，其中該命令參數包括該使用者資料的處理模式和該使用者資料的資料類型中的一個。
TW105116349A 2015-12-23 2016-05-25 記憶體系統及其操作方法 TWI725029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0184826 2015-12-23
KR1020150184826A KR20170075855A (ko) 2015-12-23 2015-12-23 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
TW201723853A TW201723853A (zh) 2017-07-01
TWI725029B true TWI725029B (zh) 2021-04-21

Family

ID=59086539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116349A TWI725029B (zh) 2015-12-23 2016-05-25 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10146474B2 (zh)
KR (1) KR20170075855A (zh)
CN (1) CN106909521B (zh)
TW (1) TWI725029B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514388B1 (ko) * 2016-03-25 2023-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US20180260319A1 (en) * 2017-03-10 2018-09-13 Toshiba Memory Corporation Writing ssd system data
KR20190017550A (ko) * 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102395196B1 (ko) 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10365660B2 (en) * 2017-10-31 2019-07-30 Savioke, Inc. Computer system and method for automated indoor surveying by robots
US10504605B2 (en) 2017-11-02 2019-12-10 National Tsing Hua University Method and system for testing firmware of solid-state storage device, and electronic apparatus
US10503602B2 (en) 2018-01-12 2019-12-10 Vmware Inc. Deletion and restoration of archived data in cloud/object storage
US10705922B2 (en) 2018-01-12 2020-07-07 Vmware, Inc. Handling fragmentation of archived data in cloud/object storage
US10783114B2 (en) 2018-01-12 2020-09-22 Vmware, Inc. Supporting glacier tiering of archived data in cloud/object storage
US10503444B2 (en) * 2018-01-12 2019-12-10 Vmware, Inc. Object format and upload process for archiving data in cloud/object storage
KR20190113443A (ko) * 2018-03-28 2019-10-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102605609B1 (ko) * 2018-04-02 2023-11-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102653845B1 (ko) 2018-12-03 2024-04-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200076923A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치, 컨트롤러 및 저장 장치의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080202910A1 (en) * 2005-10-25 2008-08-28 Siemens Aktiengesellschaft Latching Device for a Spring-Type Drive
US20120127807A1 (en) * 2010-11-18 2012-05-24 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US20140244901A1 (en) * 2013-02-26 2014-08-28 Lsi Corporation Metadata management for a flash drive
US20150178149A1 (en) * 2013-12-20 2015-06-25 Lsi Corporation Method to distribute user data and error correction data over different page types by leveraging error rate variations
US9164677B2 (en) * 2012-12-03 2015-10-20 Samsung Electronics Co., Ltd. Systems and methods for DMA controller for checking the status of metadata prior to or simultaneously when transferring data to host
TWI537724B (zh) * 2013-01-22 2016-06-11 Lsi公司 用於寫入非揮發性記憶體之管理及區域選擇

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654773B2 (ja) * 1998-07-08 2005-06-02 富士通株式会社 情報交換方法、情報管理流通装置、情報管理装置、情報流通装置、情報管理流通プログラムを記録したコンピュータ読み取り可能な記録媒体、情報管理プログラムを記録したコンピュータ読み取り可能な記録媒体及び情報流通プログラムを記録したコンピュータ読み取り可能な記録媒体
US8326899B2 (en) * 2005-11-09 2012-12-04 Ca, Inc. Method and system for improving write performance in a supplemental directory
US7987160B2 (en) * 2006-01-30 2011-07-26 Microsoft Corporation Status tool to expose metadata read and write queues
WO2008101316A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8332574B2 (en) * 2007-04-30 2012-12-11 Sandisk Il Ltd. Method for efficient storage of metadata in flash memory
KR20090098275A (ko) 2008-03-13 2009-09-17 주식회사 엠트론스토리지테크놀로지 플래시 메모리 시스템
KR101515525B1 (ko) 2008-10-02 2015-04-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR101301840B1 (ko) 2010-12-08 2013-08-29 삼성전자주식회사 비휘발성 메모리 장치의 데이터 처리 방법
KR20120074707A (ko) 2010-12-28 2012-07-06 한양대학교 산학협력단 플래시 메모리를 사용하는 저장장치 및 주소 사상과 데이터 페이지 할당 방법
US8924832B1 (en) * 2012-06-26 2014-12-30 Western Digital Technologies, Inc. Efficient error handling mechanisms in data storage systems
US10042626B2 (en) * 2015-06-29 2018-08-07 Verizon Patent And Licensing Inc. Software updates using client self-reporting and a hierarchical data structure
TWI575374B (zh) * 2015-08-04 2017-03-21 群聯電子股份有限公司 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080202910A1 (en) * 2005-10-25 2008-08-28 Siemens Aktiengesellschaft Latching Device for a Spring-Type Drive
US20120127807A1 (en) * 2010-11-18 2012-05-24 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US9164677B2 (en) * 2012-12-03 2015-10-20 Samsung Electronics Co., Ltd. Systems and methods for DMA controller for checking the status of metadata prior to or simultaneously when transferring data to host
TWI537724B (zh) * 2013-01-22 2016-06-11 Lsi公司 用於寫入非揮發性記憶體之管理及區域選擇
US20140244901A1 (en) * 2013-02-26 2014-08-28 Lsi Corporation Metadata management for a flash drive
US20150178149A1 (en) * 2013-12-20 2015-06-25 Lsi Corporation Method to distribute user data and error correction data over different page types by leveraging error rate variations

Also Published As

Publication number Publication date
US10146474B2 (en) 2018-12-04
KR20170075855A (ko) 2017-07-04
TW201723853A (zh) 2017-07-01
CN106909521B (zh) 2020-08-04
CN106909521A (zh) 2017-06-30
US20170185348A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI725029B (zh) 記憶體系統及其操作方法
US10185516B2 (en) Memory system for re-ordering plural commands and operating method thereof
US10019376B2 (en) Memory system and operating method thereof
US20170147246A1 (en) Memory system and operating method thereof
US9940063B2 (en) Memory system and operating method thereof
CN106960679B (zh) 存储器系统及存储器系统的操作方法
US10146480B2 (en) Memory system and operating method of memory system
TWI686814B (zh) 記憶體系統和記憶體系統的操作方法
CN106776352B (zh) 存储器系统和存储器系统的操作方法
US20160371024A1 (en) Memory system and operating method thereof
CN106910521B (zh) 存储器系统及其操作方法
TWI695380B (zh) 記憶體系統及其操作方法
TWI693607B (zh) 記憶體系統及記憶體系統的操作方法
US10013209B2 (en) Memory system and operating method of memory system
US20160328155A1 (en) Memory system and operating method thereof
TWI699770B (zh) 記憶體系統及其操作方法
TWI720985B (zh) 記憶體系統及其操作方法
US20170185336A1 (en) Memory system and operating method thereof
TWI677873B (zh) 非揮發性記憶體系統及其操作方法
US20170301400A1 (en) Memory system and operating method thereof
CN106126437B (zh) 存储系统
US20170060923A1 (en) Data processing system
US10007617B2 (en) Data processing system and operation method thereof
US10049039B2 (en) Memory system and operating method thereof
CN107025177B (zh) 存储器系统及其操作方法