KR102653845B1 - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR102653845B1
KR102653845B1 KR1020180153901A KR20180153901A KR102653845B1 KR 102653845 B1 KR102653845 B1 KR 102653845B1 KR 1020180153901 A KR1020180153901 A KR 1020180153901A KR 20180153901 A KR20180153901 A KR 20180153901A KR 102653845 B1 KR102653845 B1 KR 102653845B1
Authority
KR
South Korea
Prior art keywords
data
unit
memory
chunk data
chunk
Prior art date
Application number
KR1020180153901A
Other languages
English (en)
Other versions
KR20200067038A (ko
Inventor
정상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180153901A priority Critical patent/KR102653845B1/ko
Priority to US16/528,000 priority patent/US11119698B2/en
Priority to CN201910812646.2A priority patent/CN111258494B/zh
Publication of KR20200067038A publication Critical patent/KR20200067038A/ko
Application granted granted Critical
Publication of KR102653845B1 publication Critical patent/KR102653845B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5643—Multilevel memory comprising cache storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 저장부, 호스트에서 저장부로 저장하기 위한 데이터를 임시 저장하는 버퍼 메모리 및 데이터를 저장부에 저장하도록 제어하는 컨트롤러;를 포함하며, 컨트롤러는, 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터의 적어도 하나인 제 1 청크 데이터를 버퍼 메모리로부터 제 1 메모리 영역으로 라이트하는 프리 라이트부, 버퍼 메모리에 새로운 제 1 타입 청크 데이터인 제 2 청크 데이터가 유입됨에 따라, 제 1 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나와 제 2 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성하는 조합부, 및 제 2 타입 청크 데이터를 제 2 메모리 영역에 라이트하는 메인 라이트부를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트 장치의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다. 특히, 휴대용 정보기기들은 고화질 멀티미디어 데이터를 기반으로 한 다양한 기능들을 제공하기 위해 점점 더 대용량 저장 매체를 채택하고 있다.
플래시 메모리를 사용한 저장 매체는 대용량을 지원하며 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점으로 인해 그 수요가 계속해서 증가하고 있다.
플래시 메모리는 하드 디스크를 대체하는 솔리드 스테이트 드라이브(solid state drive)(이하, SSD) 타입, 내장 메모리로 사용될 수 있는 임베디드 타입, 모바일 타입 등으로 구현될 수 있고, 다양한 전자기기에 적용되고 있다.
전자 기기의 발달에 따라 저장 매체는 더욱 고용량화, 고집적화, 소형화, 고성능화, 고속화될 것이 요구되고 있다. 특히 대용량 데이터를 처리하기 위한 목적으로 사용되는 저장매체는 데이터 처리 속도가 그 저장 매체의 성능을 좌우하는 주요 인자로 작용한다.
본 기술의 실시예는 한정된 자원을 이용하면서도 동작 성능을 극대화할 수 있는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 저장부; 호스트에서 상기 저장부로 저장하기 위한 데이터를 임시 저장하는 버퍼 메모리; 및 상기 데이터를 상기 저장부에 저장하도록 제어하는 컨트롤러;를 포함하며, 상기 컨트롤러는, 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터의 적어도 하나인 제 1 청크 데이터를 상기 버퍼 메모리로부터 상기 제 1 메모리 영역으로 라이트하는 프리 라이트부, 상기 버퍼 메모리에 새로운 제 1 타입 청크 데이터인 제 2 청크 데이터가 유입됨에 따라, 상기 제 1 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나와 상기 제 2 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성하는 조합부, 및 상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 라이트하는 메인 라이트부를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 비휘발성 버퍼 및 비휘발성 사용자 데이터 저장 영역을 포함하는 저장부; 호스트에서 상기 저장부로 저장하기 위한 데이터를 임시 저장하는 휘발성 버퍼; 및 상기 비휘발성 버퍼와 상기 휘발성 버퍼에 임시 저장된 단위 데이터를 조합하여 제 2 타입 청크 데이터를 생성하여 상기 비휘발성 사용자 데이터 저장 영역에 저장하는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 저장부, 버퍼 메모리 및, 상기 데이터를 상기 저장부에 저장하도록 제어하는 컨트롤러;를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 컨트롤러가 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터의 적어도 하나인 제 1 청크 데이터를 상기 버퍼 메모리로부터 상기 제 1 메모리 영역으로 라이트하는 단계; 상기 버퍼 메모리에 새로운 제 1 타입 청크 데이터인 제 2 청크 데이터가 유입됨에 따라, 상기 컨트롤러가 상기 제 1 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나와 상기 제 2 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성하는 단계; 및 상기 컨트롤러가 상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 라이트하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 사용자 데이터 저장 공간의 일부를 버퍼로 활용하여, 복수의 다이에 대한 병렬 라이트 및 시퀀셜 리드 동작이 가능하게 되어 메모리 장치의 동작 속도를 향상시킬 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 쓰기 제어부의 구성도이다.
도 4 내지 도 9는 일 실시예에 의한 데이터 저장 장치의 라이트 방법을 설명하기 위한 도면이다.
도 10은 일 실시예에 의한 데이터 저장 장치의 리드 방법을 설명하기 위한 도면이다.
도 11는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 12 및 도 13은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 14는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 15는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 저장부(120)를 포함할 수 있다. 아울러, 컨트롤러(110)의 내부 또는 외부에 버퍼 메모리(130)가 구비될 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기입하거나 기입된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들, 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
일 실시예에서 저장부(120)는 제 1 메모리 영역(121) 및 제 2 메모리 영역(123)으로 구분될 수 있고, 저장부(120) 내 메모리 셀과 접속되어 메모리 셀과 외부와의 교환을 담당하는 레지스터 또는 래치인 페이지 버퍼(125)를 포함할 수 있다.
버퍼 메모리(130)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다. 버퍼 메모리(130)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 버퍼 메모리(130)는 SRAM 및/또는 DRAM을 포함할 수 있으나 이에 한정되지 않는다. 도 1에는 버퍼 메모리(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리(130)는 컨트롤러(110) 내부에 구비되어 버퍼 매니저(117)에 의해 관리될 수도 있음은 물론이다.
스마트 폰과 같은 모바일 전자 장치에 탑재되는 데이터 저장장치의 저장부는 물리적인 공간의 한계로 인하여 버퍼 메모리(130)의 용량이 제한적일 수 있다. 따라서, 한정된 버퍼 메모리(130)의 용량을 극복하여 라이트 및 리드 성능을 향상시키기 위한 연구가 필요한 실정이다.
컨트롤러(110)는 쓰기 제어부(20)를 포함할 수 있다. 쓰기 제어부(20)는 호스트 커맨드에 응답하여 저장부(120)에 대한 라이트 동작을 수행하도록 구성될 수 있다.
쓰기 제어부(20)의 라이트 동작시 송수신되는 데이터는 하기와 같이 정의될 수 있다.
단위 데이터 제 1 메모리 영역의 한 페이지에 대한 라이트 단위
제 1 타입 청크 데이터 복수의 단위 데이터의 그룹
예: 다이 개수 만큼의 단위 데이터의 조합
제 2 타입 청크 데이터 제 2 메모리 영역에 한 번에 라이트되는 데이터의 단위
예: 단위 데이터 n개의 조합(n은 제 2 메모리 영역 내 셀에 저장되는 데이터 비트 수)
일 실시예에서, 쓰기 제어부(20)는 호스트의 라이트 요청에 응답하여 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터를 버퍼 메모리(130)에 임시 저장할 수 있다. 일 실시예에서, 단위 데이터는 제 1 메모리 영역(121)의 한 페이지에 대한 라이트 단위일 수 있다. 제 1 타입 청크 데이터는 복수(저장부(120)에 구비되는 다이 수만큼)의 단위 데이터의 집합일 수 있다.
그리고, 쓰기 제어부(20)는 버퍼 메모리(130)에 임시 저장된 제 1 타입 청크 데이터의 적어도 하나를 제 1 메모리 영역(121)으로 라이트할 수 있다. 이후, 버퍼 메모리(130)에 새로운 제 1 타입 청크 데이터가 유입됨에 따라, 쓰기 제어부(20)는 제 1 메모리 영역(121)의 적어도 하나의 단위 데이터와 새로운 제 1 타입 청크 데이터 내의 적어도 하나의 단위 데이터를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성할 수 있다. 생성된 제 2 타입 청크 데이터는 제 2 메모리 영역(123)에 라이트될 수 있다.
일 실시예에서, 제 2 타입 청크 데이터는 제 2 메모리 영역(123)에 한 번에 라이트되는 데이터의 단위일 수 있다. 예를 들어 제 2 메모리 영역(123) 내 메모리 셀이 3비트 데이터를 저장하는 셀인 경우 단위 데이터 3개의 조 합으로 제 2 타입 청크 데이터를 생성할 수 있다.
이와 같이, 버퍼 메모리(130)는 저장부(120)에 저장할 데이터가 임시 저장되는 휘발성 버퍼로 동작할 수 있다. 그리고 제 1 메모리 영역(121)은 제 2 메모리(123) 영역에 저장할 데이터가 임시 저장되는 공간, 다시 말해 비휘발성 버퍼로 작용할 수 있다. 그리고, 쓰기 제어부(20)는 비휘발성 버퍼와 휘발성 버퍼에 임시 저장된 단위 데이터를 조합하여 제 2 타입 청크 데이터를 생성하고 비휘발성 메모리 영역에 저장하도록 구성될 수 있다.
스트라이핑은 논리적 저장 공간의 데이터를 물리적 저장 공간에 분산하는 기술이다. 예를 들어 논리적 저장 공간의 데이터를 그룹화하여 물리적 저장 공간 내 물리적으로 구분된 위치에 라이트 및 리드한다. 스트라이핑은 대형 순차 파일을 고성능으로 리드/라이트하도록 할 수 있게 하고, 임의 접근 방식 또한 지원한다.
스트라이핑 기법을 이용한 라이트 동작을 위해서는 스트라이프 라이트 단위로 데이터를 그룹화하여야 하므로, 버퍼 메모리(130)와 같이 특정한 임시 저장 공간에 호스트로부터 제공되는 데이터를 일단 대기시켜 두고, 제 2 타입 청크 데이터를 만들 수 있을 만큼 데이터가 모아지면 스트라이프 라이트 동작을 수행할 수 있다.
자원이 한정적인 시스템에서는 스트라이핑하기 전 그룹화되기 위해 대기하는 데이터의 임시 저장 공간이 한정적일 수 있다. 따라서, 본 기술에서는 저장부(120)의 일부, 예를 들어 제 1 메모리 영역(121)을 버퍼 메모리(130)에 더하여 추가의 임시 저장 공간으로 사용하여 제 2 타입 청크 데이터를 만들기 위한 데이터의 대기 공간으로 사용할 수 있다.
일 실시예에서, 제 1 메모리 영역(121)을 구성하는 단위 메모리 셀은 1 비트의 데이터를 저장하도록 구성될 수 있으며 고속 동작이 가능하여 임시 저장 공간으로서 충분히 기능할 수 있다.
스트라이핑하기 위한 데이터가 버퍼 메모리(130)에 충분히 저장되기 어려운 상황에서, 저장부(120)의 일부를 또 다른 버퍼 메모리로 사용하므로, 모바일 전자 장치와 같이 한정된 자원을 갖는 시스템 환경에서도 스트라이핑 기법을 적용할 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), 동작 메모리(115), 버퍼 매니저(117) 및 메모리 인터페이스(119)를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 리드 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), 동작 메모리(115), 버퍼 매니저(117) 및 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능을 실행할 수 있다. 구현하기에 따라서 중앙처리장치(111)는 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치(호스트 프로세서)로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
동작 메모리(115)는 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
버퍼 매니저(117)는 프로그램 동작 또는 읽기 동작시에 호스트 장치와 저장부(120) 간에 송수신되는 데이터를 버퍼 메모리(130)에 일시적으로 저장하도록 구성될 수 있다. 버퍼 매니저(117)는 버퍼 메모리의 사용 상태를 관리하도록 구성될 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리(130)에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리(130)로 전달하여 일시 저장할 수 있다.
쓰기 제어부(20)는 스트라이프 라이트 기능을 지원하도록 구성될 수 있다. 일 실시예에서, 쓰기 제어부(20)는 호스트 장치의 라이트 요청에 응답하여 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터를 버퍼 메모리(130)에 임시 저장할 수 있다. 그리고, 쓰기 제어부(20)는 버퍼 메모리(130)에 임시 저장된 제 1 타입 청크 데이터의 적어도 하나를 제 1 메모리 영역(121)으로 라이트할 수 있다. 이후, 버퍼 메모리(130)에 새로운 제 1 타입 청크 데이터가 유입됨에 따라, 쓰기 제어부(20)는 제 1 메모리 영역(121)의 적어도 하나의 단위 데이터와 새로운 제 1 타입 청크 데이터 내의 적어도 하나의 단위 데이터를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성할 수 있다. 생성된 제 2 타입 청크 데이터는 제 2 메모리 영역(123)에 라이트될 수 있다. 아울러, 도 2에는 쓰기 제어부(20)를 중앙처리장치(111)와 분리하여 도시하였으나, 쓰기 제어부(20)는 중앙처리장치(111) 내부에 구비될 수도 있다.
도 3은 일 실시예에 의한 쓰기 제어부의 구성도이다.
도 3을 참조하면, 쓰기 제어부(20)는 프리라이트부(201), 조합부(203) 및 메인 라이트부(205)를 포함할 수 있다.
프리라이트부(201)는 호스트 장치의 라이트 요청에 응답하여 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터를 버퍼 메모리(130)에 임시 저장할 수 있다. 또한 프리라이트부(201)는 버퍼 메모리(130)에 임시 저장된 제 1 타입 청크 데이터의 적어도 하나를 제 1 메모리 영역(121)으로 라이트할 수 있다.
일 실시예에서, 저장부(120) 복수의 다이를 포함할 수 있고, 복수의 다이 각각은 제 1 메모리 영역(121) 및 제 2 메모리 영역(123)을 포함할 수 있다.
쓰기 제어부(20)의 프리라이트부(201)는 버퍼 메모리(130)에 임시 저장된 제 1 타입 청크 데이터를 구성하는 단위 데이터를 복수의 다이 각각의 제 1 메모리 영역(121)에 병렬로 분산 저장할 수 있다. 일 실시예에서, 제 1 메모리 영역(121)을 구성하는 단위 메모리 셀은 1비트의 데이터를 저장하도록 설정될 수 있다.
조합부(203)는 버퍼 메모리(130)에 새로운 제 1 타입 청크 데이터가 유입됨에 따라, 제 1 메모리 영역(121)의 적어도 하나의 단위 데이터와 새로운 제 1 타입 청크 데이터 내의 적어도 하나의 단위 데이터를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성할 수 있다.
일 실시예에서, 저장부(120)는 제 1 내지 제 4 다이를 포함할 수 있고, 제 1 제 1 타입 청크 데이터는 제 1 내지 제 4 단위 데이터를 포함할 수 있다. 프리라이트부(201)는 제 1 제 1 타입 청크 데이터 내의 제 1 내지 제 4 단위 데이터를 제 1 내지 제 4 다이에 병렬로 분산 저장할 수 있다. 유사하게, 제 2 제 1 타입 청크 데이터는 제 제 5 내지 제 8 단위 데이터를 포함할 수 있고, 프리라이트부(201)는 제 2 제 1 타입 청크 데이터 내의 제 5 내지 제 8 단위 데이터를 제 1 내지 제 4 다이에 병렬로 분산 저장할 수 있다.
버퍼 메모리(130)에 유입되는 새로운 제 1 타입 청크 데이터인 제 3 제 1 타입 청크 데이터는 제 9 내지 제 12 단위 데이터를 포함할 수 있다.
조합부(203)는 제 1 내지 제 3 제 1 타입 청크 데이터부터 각각 하나의 단위 데이터를 선택하여 제 2 타입 청크 데이터를 생성할 수 있다. 일 실시예에서, 제 1, 5, 9 단위 데이터를 조합하여 제 1 제 2 타입 청크 데이터를 행성하고, 제 2, 6, 10 단위 데이터로부터 제 3 제 2 타입 청크 데이터를 생성하고, 제 3, 7, 11 단위 데이터로부터 제 2 제 2 타입 청크 데이터를 생성하고, 제 4, 8, 12 단위 데이터를 조합하여 제 4 제 2 타입 청크 데이터를 생성할 수 있다.
메인 라이트부(205)는 조합부(203)에서 생성한 제 2 타입 청크 데이터를 제 2 메모리 영역(123)에 라이트할 수 있다.
일 실시예에서, 제 2 메모리 영역(123)을 구성하는 단위 메모리 셀은 3비트의 데이터를 저장하도록 설정될 수 있다. 조합부(203)는 제 2 메모리 영역(121)에 한 번에, 즉 원샷으로 라이트되는 데이터의 단위로 제 2 타입 청크 데이터를 생성할 수 있고, 메인 라이트부(205)는 제 2 타입 청크 데이터를 원샷 프로그램 방식에 의해 제 2 메모리 영역(123)에 라이트할 수 있다.
원샷 프로그램은 멀티 레벨 셀이 가질 수 있는 복수의 프로그램 상태 각각이 하나의 프로그램 사이클을 통해서 저장되는 프로그램 동작을 의미한다. 다시 말해, 2 비트 멀티 레벨 셀의 경우, 원샷 프로그램에 의해서 하나의 메모리 셀에 2 비트 데이터가 1회의 프로그램 사이클 동안에 프로그램되는 동작을 일컫는다. 원샷 프로그램은 멀티 레벨 셀에 하나의 프로그램 사이클에서 1 비트가 저장되는 셰도우 프로그램(Shadow Program) 방식과 대비될 수 있다.
조합부(203)에서 복수의 제 2 타입 청크 데이터를 생성한 경우, 메인 라이트부(205)는 복수의 제 2 타입 청크 데이터를 각기 다른 다이의 상기 제 2 메모리 영역(123)에 병렬로 분산 저장할 수 수 있다.
또한, 제 2 타입 청크 데이터 중 제 1 메모리 영역(121)으로부터 선택된 단위 데이터는 버퍼 메모리(130)로 인출될 필요 없이, 페이지 버퍼(125)를 경유하여 제 1 메모리 영역(121)으로부터 상기 제 2 메모리 영역(123)으로 전달될 수 있다.
이와 같이, 쓰기 저장부(120)를 구성하는 저장 공간 중 일부가 스트라이프 라이트를 위한 임시 저장 공간으로 사용될 수 있다. 따라서, 제 2 타입 청크 데이터를 생성하기 위해 데이터를 대기 시켜야 할 임시 저장할 공간을 충분히 확보할 수 있다. 그리고 제 2 타입 청크 데이터가 생성되면 원샷 프로그램 방식에 의해 제 2 타입 청크 데이터를 고속으로 라이트할 수 있다.
도 4 내지 도 9는 일 실시예에 의한 데이터 저장 장치의 라이트 방법을 설명하기 위한 도면이다.
도 4에 도시한 것과 같이, 호스트 장치로부터 복수의 제 1 타입 청크 데이터가 전송됨에 따라 프리라이트부(201)는 제 1 타입 청크 데이터를 버퍼 메모리(1301)에 저장할 수 있다.
일 실시예에서, 제 1 타입 청크 데이터는 제 1 내지 제 4 단위 데이터(D01~D04)를 포함하는 제 1 제 1 타입 청크 데이터 및 제 5 내지 제 8 단위 데이터(D05~D08)를 포함하는 제 2 제 1 타입 청크 데이터를 포함할 수 있다.
이후, 프리라이트부(201)는 도 5a에 도시한 것과 같이, 제 1 타입 청크 데이터(D1, D2)를 구성하는 단위 데이터(D01~D04 / D05~D08)를 복수의 다이(1201, Die0~Die3) 각각의 제 1 메모리 영역(121)에 병렬로 분산 저장할 수 있다.
저장부는 적어도 하나의 칩을 포함할 수 있고, 칩은 복수의 다이(1201, Die0~Die3) 각각은 적어도 하나의 플레인(1203)을 포함할 수 있고, 플레인(1203)은 적어도 하나의 블럭(1205)을 포함할 수 있으며, 블록(1205)은 적어도 하나의 페이지(1207)를 포함할 수 있다. 그리고 제 1,2 제 1 타입 청크 데이터(D1, D2)의 각 단위 데이터는 각각의 다이에 분산 저장될 수 있다.
제 1,2 제 1 타입 청크 데이터(D1, D2)가 제 1 메모리 영역(121)으로 라이트된 후 버퍼 메모리(1301)는 비워질 수 있다.
이후, 도 6에 도시한 것과 같이, 버퍼 메모리(1301)에 새로운 제 1 타입 청크 데이터가 유입될 수 있다. 새롭게 유입된 제 3 제 1 타입 청크 데이터는 제 9 내지 제 12 단위 데이터를 포함할 수 있다.
이제, 조합부(203)는 제 1 내지 제 3 제 1 타입 청크 데이터부터 각각 하나의 단위 데이터를 선택하여 제 2 타입 청크 데이터를 생성할 수 있다.
도 7에 도시한 것과 같이, 조합부(203)는 제 1, 5, 9 단위 데이터를 조합하여 제 1 제 2 타입 청크 데이터를 행성하고, 제 2, 6, 10 단위 데이터로부터 제 3 제 2 타입 청크 데이터를 생성하고, 제 3, 7, 11 단위 데이터로부터 제 2 제 2 타입 청크 데이터를 생성하고, 제 4, 8, 12 단위 데이터를 조합하여 제 4 제 2 타입 청크 데이터를 생성할 수 있다.
메인 라이트부(205)는 생성된 제 1 내지 제 4 제 2 타입 청크 데이터를 각 다이의 페이지 버퍼로 옮길 수 있다.
각 다이의 페이지 버퍼로 제 2 타입 청크 데이터를 이동시킨 후, 도 8과 같이 버퍼 메모리(1301)는 삭제될 수 있다.
아울러, 메인 라이트부(205)는 페이지 버퍼 내의 데이터를 제 2 메모리 영역(123)에 라이트할 수 있다. 일 실시예에서, 메인 라이트부(205)는 복수의 제 2 타입 청크 데이터를 각각의 다이에 분산시켜 원샷 프로그램 방식으로 라이트할 수 있다.
도 10은 일 실시예에 의한 데이터 저장 장치의 리드 방법을 설명하기 위한 도면이다.
복수의 다이에 데이터가 분산 저장됨에 따라 리드 동작 성능 또한 개선될 수 있다.
단위 데이터의 리드 동작은 메모리 셀로부터 데이터를 인출하는 동작 및 인출된 데이터를 호스트로 전송하는 동작으로 이루어질 수 있다.
도 10을 참조하면, 각 다이의 메모리 셀로부터 단위 데이터를 인출하는 동작((1)~(12))과 호스트로 데이터를 전송하는 동작(D.O)이 병렬로 수행될 수 있으므로 리드 성능이 향상되는 효과를 기대할 수 있다.
도 11은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 11을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(1200)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 것과 같이 쓰기 제어부(20)를 포함하는 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다.
에러 정정 코드(ECC) 유닛은 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛은 검출된 에러를 정정할 수 있다.
버퍼 메모리(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터저장장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 12 및 도 13은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시된 쓰기 제어부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 13을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 3에 도시한 쓰기 제어부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 14는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 14를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 11의 데이터 저장 장치(1200), 도 12의 메모리 시스템(3200), 도 13의 메모리 시스템(4200)으로 구성될 수 있다.
도 15는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 15를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 각 메모리 셀들은 전하 트랩층을 포함할 수 있다. 각각의 수직 낸드 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
1000 : 스토리지 시스템
3000, 4000 : 데이터 처리 시스템
5000 : 서버 시스템

Claims (19)

  1. 복수의 다이를 포함하고, 상기 복수의 다이 각각이 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 저장부;
    호스트에서 상기 저장부로 저장하기 위한 데이터를 임시 저장하는 버퍼 메모리; 및
    상기 데이터를 상기 저장부에 저장하도록 제어하는 컨트롤러;를 포함하며,
    상기 컨트롤러는,
    복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터의 적어도 하나인 제 1 청크 데이터를 상기 버퍼 메모리로부터 상기 제 1 메모리 영역으로 라이트하는 프리 라이트부,
    상기 버퍼 메모리에 새로운 상기 제 1 타입 청크 데이터인 제 2 청크 데이터가 유입됨에 따라, 상기 제 2 청크 데이터를 상기 제 1 메모리 영역으로 전송하지 않고, 상기 프리 라이트부에 의해 상기 제 1 메모리 영역에 저장된 상기 제 1 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나와 상기 버퍼 메모리에 유입된 상기 제 2 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성하는 조합부, 및
    상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 라이트하는 메인 라이트부를 포함하도록 구성되고,
    상기 프리 라이트부는 제1 내지 제 4 단위 데이터를 포함하는 상기 제 1 청크 데이터를 제 1 내지 제 4 다이의 상기 제 1 메모리 영역에 분산 저장하고, 제 5 내지 제 8 단위 데이터를 포함하는 상기 제 1 타입 청크 데이터인 제 3 청크 데이터를 상기 제 1 내지 제 4 다이의 상기 제 1 메모리 영역에 분산 저장하며,
    상기 조합부는 제 9 내지 제 12 단위 데이터를 포함하는 상기 제 2 청크 데이터가 상기 버퍼 메모리에 유입됨에 따라 상기 제 1 내지 제 3 청크 데이터부터 각각 하나의 단위 데이터를 선택하여 상기 제 2 타입 청크 데이터를 생성하도록 구성되는 데이터 저장 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 메인 라이트부는, 상기 적어도 하나의 제 2 타입 청크 데이터를 상기 복수의 다이 각각의 상기 제2 메모리 영역에 분산 저장하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 제 1 타입 청크 데이터를 구성하는 복수의 단위 데이터의 수는 상기 복수의 다이 수와 동일하게 구성되는 데이터 저장 장치.
  6. 제 1 항에 있어서,
    상기 저장부는 페이지 버퍼를 포함하고,
    상기 메인 라이트부는 상기 제 2 타입 청크 데이터를 상기 페이지 버퍼를 경유하여 상기 제 2 메모리 영역으로 전달하도록 구성되는 데이터 저장 장치.
  7. 제 1 항에 있어서,
    상기 메인 라이트부는 상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 원샷 프로그램 방식으로 기록하도록 구성되는 데이터 저장 장치.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 저장부는 상기 제 1 메모리 영역을 구성하는 단위 메모리 셀에 1비트의 데이터를 저장하도록 설정되고, 상기 제 2 메모리 영역을 구성하는 단위 메모리 셀에 복수 비트의 데이터를 저장하도록 설정되는 데이터 저장 장치.
  10. 비휘발성 버퍼 및 비휘발성 사용자 데이터 저장 영역을 포함하는 저장부;
    호스트에서 상기 저장부로 저장하기 위한 데이터를 임시 저장하는 휘발성 버퍼; 및
    상기 비휘발성 버퍼에 저장된 단위 데이터와 상기 휘발성 버퍼에 임시 저장된 단위 데이터를 조합하여 제 2 타입 청크 데이터를 생성하여 상기 비휘발성 사용자 데이터 저장 영역에 저장하는 컨트롤러;를 포함하고,
    상기 컨트롤러는, 제1 내지 제 4 단위 데이터를 포함하는 제 1 타입 청크 데이터인 제 1 청크 데이터를 상기 저장부에 포함된 제 1 내지 제 4 다이의 상기 비휘발성 버퍼에 분산 저장하고, 제 5 내지 제 8 단위 데이터를 포함하는 상기 제 1 타입 청크 데이터인 제 3 청크 데이터를 상기 제 1 내지 제 4 다이의 상기 비휘발성 버퍼에 분산 저장하며, 제 9 내지 제 12 단위 데이터를 포함하는 상기 제 1 타입 청크 데이터인 제 2 청크 데이터가 상기 휘발성 버퍼에 유입됨에 따라 상기 제 1 내지 제 3 청크 데이터부터 각각 하나의 단위 데이터를 선택하여 상기 제 2 타입 청크 데이터를 생성하도록 구성되는 데이터 저장 장치.
  11. 제 10 항에 있어서,
    상기 컨트롤러는 상기 제 2 타입 청크 데이터를 상기 비휘발성 사용자 데이터 저장 영역에 원샷 프로그램 방식으로 기록하도록 구성되는 데이터 저장 장치.
  12. 제 10 항에 있어서,
    상기 비휘발성 버퍼를 구성하는 단위 메모리 셀은 1비트의 데이터를 저장하도록 설정되고, 상기 비휘발성 사용자 데이터 저장 영역을 구성하는 단위 메모리 셀은 복수 비트의 데이터를 저장하도록 설정되는 데이터 저장 장치.
  13. 복수의 다이를 포함하고, 상기 복수의 다이 각각이 제 1 메모리 영역 및 제 2 메모리 영역을 포함하는 저장부, 버퍼 메모리 및, 데이터를 상기 저장부에 저장하도록 제어하는 컨트롤러;를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러가 복수의 단위 데이터의 그룹인 제 1 타입 청크 데이터의 적어도 하나인 제 1 청크 데이터를 상기 버퍼 메모리로부터 상기 제 1 메모리 영역으로 라이트하는 단계;
    상기 버퍼 메모리에 새로운 상기 제 1 타입 청크 데이터인 제 2 청크 데이터가 유입됨에 따라, 상기 컨트롤러가 상기 제 1 메모리 영역에 라이트된 상기 제 1 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나와 상기 버퍼 메모리에 유입되어 상기 제 1 메모리 영역으로 전송되지 않은 상기 제 2 청크 데이터를 구성하는 복수의 단위 데이터 중 적어도 하나를 조합하여 적어도 하나의 제 2 타입 청크 데이터를 생성하는 단계; 및
    상기 컨트롤러가 상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 라이트하는 단계;
    를 포함하고,
    상기 제 1 메모리 영역으로 라이트하는 단계는, 상기 컨트롤러가 제1 내지 제 4 단위 데이터를 포함하는 상기 제 1 청크 데이터를 제 1 내지 제 4 다이의 상기 제 1 메모리 영역에 분산 저장하고, 제 5 내지 제 8 단위 데이터를 포함하는 상기 제 1 타입 청크 데이터인 제 3 청크 데이터를 상기 제 1 내지 제 4 다이의 상기 제 1 메모리 영역에 분산 저장하는 단계를 포함하고,
    상기 제 2 타입 청크 데이터를 생성하는 단계는, 상기 컨트롤러가 제 9 내지 제 12 단위 데이터를 포함하는 상기 제 2 청크 데이터가 상기 버퍼 메모리에 유입됨에 따라 상기 제 1 내지 제 3 청크 데이터부터 각각 하나의 단위 데이터를 선택하여 상기 제 2 타입 청크 데이터를 생성하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 제 2 메모리 영역에 라이트하는 단계는, 상기 제 2 타입 청크 데이터를 상기 복수의 다이 각각의 상기 제 2 메모리 영역에 분산 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제 13 항에 있어서,
    상기 제 1 타입 청크 데이터를 구성하는 복수의 단위 데이터의 수는 상기 복수의 다이 수와 동일하게 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 13 항에 있어서,
    상기 저장부는 페이지 버퍼를 구비하고,
    상기 제 2 메모리 영역에 라이트하는 단계는, 상기 제 2 타입 청크 데이터를 상기 페이지 버퍼를 경유하여 상기 제 2 메모리 영역으로 전달하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제 13 항에 있어서,
    상기 제 2 메모리 영역에 라이트하는 단계는, 상기 제 2 타입 청크 데이터를 상기 제 2 메모리 영역에 원샷 프로그램 방식으로 기록하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제 13 항에 있어서,
    상기 제 1 메모리 영역을 구성하는 단위 메모리 셀은 1비트의 데이터를 저장하도록 설정되고, 상기 제 2 메모리 영역을 구성하는 단위 메모리 셀은 복수 비트의 데이터를 저장하도록 설정되는 데이터 저장 장치의 동작 방법.
KR1020180153901A 2018-12-03 2018-12-03 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR102653845B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180153901A KR102653845B1 (ko) 2018-12-03 2018-12-03 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/528,000 US11119698B2 (en) 2018-12-03 2019-07-31 Data storage device capable of parallel writing, operating method thereof, and storage system having the same
CN201910812646.2A CN111258494B (zh) 2018-12-03 2019-08-30 数据存储装置及操作方法、具有数据存储装置的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153901A KR102653845B1 (ko) 2018-12-03 2018-12-03 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20200067038A KR20200067038A (ko) 2020-06-11
KR102653845B1 true KR102653845B1 (ko) 2024-04-02

Family

ID=70849118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180153901A KR102653845B1 (ko) 2018-12-03 2018-12-03 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US11119698B2 (ko)
KR (1) KR102653845B1 (ko)
CN (1) CN111258494B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385572B1 (ko) 2021-11-02 2022-04-13 삼성전자주식회사 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
US20230280936A1 (en) * 2022-03-03 2023-09-07 Samsung Electronics Co., Ltd. Parallel processing in computational storage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129194A1 (en) 2000-12-28 2002-09-12 Carroll Steven Raymond Method and device for operating a RAM memory
US20080155232A1 (en) 2006-01-06 2008-06-26 Apple Inc. Sharing a Data Buffer
US20100172180A1 (en) 2009-01-05 2010-07-08 Alexander Paley Non-Volatile Memory and Method With Write Cache Partitioning
JP4813155B2 (ja) * 2005-11-17 2011-11-09 三菱電機株式会社 データ管理装置、データ管理装置のデータ管理方法およびデータ管理プログラム
JP2013157068A (ja) * 2012-01-31 2013-08-15 Toshiba Corp データ記憶制御装置、データ記憶装置、及びデータ記憶方法
US20170012906A1 (en) 2015-07-07 2017-01-12 TransferSoft, Inc. Accelerated data transfer using thread pool for parallel operations

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4813155B1 (ko) * 1967-03-23 1973-04-25
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US6151011A (en) * 1998-02-27 2000-11-21 Aurora Systems, Inc. System and method for using compound data words to reduce the data phase difference between adjacent pixel electrodes
JP4859658B2 (ja) * 2006-12-25 2012-01-25 富士通株式会社 ブロックデータの部分更新装置、ブロックデータの部分更新方法、およびブロックデータの部分更新プログラム
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US20110153912A1 (en) * 2009-12-18 2011-06-23 Sergey Anatolievich Gorobets Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory
US8621145B1 (en) * 2010-01-29 2013-12-31 Netapp, Inc. Concurrent content management and wear optimization for a non-volatile solid-state cache
US9235530B2 (en) * 2010-05-31 2016-01-12 Sandisk Technologies Inc. Method and system for binary cache cleanup
CN103176752A (zh) * 2012-07-02 2013-06-26 晶天电子（深圳）有限公司 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器
KR102016041B1 (ko) * 2012-10-11 2019-08-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR102245822B1 (ko) * 2014-11-26 2021-04-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
KR20170075855A (ko) 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102523965B1 (ko) * 2016-03-21 2023-04-21 에스케이하이닉스 주식회사 데이터 저장 장치
KR102643467B1 (ko) * 2016-05-31 2024-03-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10101942B1 (en) * 2017-04-17 2018-10-16 Sandisk Technologies Llc System and method for hybrid push-pull data management in a non-volatile memory
US10489077B2 (en) * 2017-05-28 2019-11-26 Western Digital Technologies, Inc. Systems and methods for controlling metapage storage on data storage devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020129194A1 (en) 2000-12-28 2002-09-12 Carroll Steven Raymond Method and device for operating a RAM memory
JP4813155B2 (ja) * 2005-11-17 2011-11-09 三菱電機株式会社 データ管理装置、データ管理装置のデータ管理方法およびデータ管理プログラム
US20080155232A1 (en) 2006-01-06 2008-06-26 Apple Inc. Sharing a Data Buffer
US20100172180A1 (en) 2009-01-05 2010-07-08 Alexander Paley Non-Volatile Memory and Method With Write Cache Partitioning
JP2013157068A (ja) * 2012-01-31 2013-08-15 Toshiba Corp データ記憶制御装置、データ記憶装置、及びデータ記憶方法
US20170012906A1 (en) 2015-07-07 2017-01-12 TransferSoft, Inc. Accelerated data transfer using thread pool for parallel operations

Also Published As

Publication number Publication date
US11119698B2 (en) 2021-09-14
KR20200067038A (ko) 2020-06-11
CN111258494A (zh) 2020-06-09
CN111258494B (zh) 2023-07-18
US20200174701A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US11520504B2 (en) Data storage device and operating method thereof
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
US20190266096A1 (en) Data storage device, method of operating the same, and storage system having the same
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
US11210015B2 (en) Data storage device, operation method thereof, and storage system having the same
US10942681B2 (en) Memory system and operation method thereof
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200054537A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
US20220229775A1 (en) Data storage device and operating method thereof
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
KR102653845B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN109426453B (zh) 数据存储装置及其操作方法
CN111752858A (zh) 控制器、存储器系统及其操作方法
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
US20200089421A1 (en) Data storage device, operation method thereof, and storage system including the same
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10515693B1 (en) Data storage apparatus and operating method thereof
US12032824B2 (en) Event log management method, controller and storage device
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation
US20230075820A1 (en) Event log management method, controller and storage device
US10572155B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant