TWI724941B - 具有製程變動補償的弛張振盪器電路及其反相器 - Google Patents

具有製程變動補償的弛張振盪器電路及其反相器 Download PDF

Info

Publication number
TWI724941B
TWI724941B TW109123871A TW109123871A TWI724941B TW I724941 B TWI724941 B TW I724941B TW 109123871 A TW109123871 A TW 109123871A TW 109123871 A TW109123871 A TW 109123871A TW I724941 B TWI724941 B TW I724941B
Authority
TW
Taiwan
Prior art keywords
node
circuit
output
inverter
trigger point
Prior art date
Application number
TW109123871A
Other languages
English (en)
Other versions
TW202116018A (zh
Inventor
楊尚輯
李峻毅
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI724941B publication Critical patent/TWI724941B/zh
Publication of TW202116018A publication Critical patent/TW202116018A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一種振盪器包括：充電電路，對電容性節點進行充電及放電；以及偵測器，具有觸發點及輸入節點，所述輸入節點可操作地耦合至電容性節點。所述偵測器可包括反相器，所述反相器產生作為觸發點及電容性節點上的電壓的函數的偵測器輸出，所述反相器包括用以減小由於製程變動而引起的觸發點的變動的構件。控制電路因應於偵測器輸出的變化而交替地啟用充電電路以對電容性節點進行充電與對電容性節點進行放電，並提供振盪器輸出訊號。

Description

具有製程變動補償的弛張振盪器電路及其反相器
本發明是有關於一種用以在積體電路上產生數位時脈的弛張振盪器電路系統以及對製程變動進行補償的技術。 [相關申請案] 本申請案主張於2019年10月01日提出申請的第62/909,183號的美國臨時專利申請案的權益，所述申請案併入本案供參考。
弛張振盪器包括對電容器進行充電的充電電路。偵測器連接至電容器，且當偵測器被觸發時偵測器會接通電路以對電容器進行放電。使得在充電循環與放電循環之間進行切換的偵測器輸出可被轉換成時脈訊號，所述時脈訊號的週期是在每一放電循環之後所需時間的函數，以將電容器充電至偵測器上的觸發點。
觸發點是可隨在製造中出現的製程變動而改變的電路參數，且因此可造成時脈訊號的週期的變動。
可使用與積體電路中例如n型遷移率（n-type mobility）及p型遷移率（p-type mobility）的變動相關的製程邊界角分析（process corner analysis）來評估觸發點。在維基百科（Wikipedia）中找到製程邊界角的一種闡釋，其中文章寫道:「因此有五個可能的角：典型-典型（typical-typical，TT）（實際上並非是n/p遷移率曲線圖的角，但不管如何仍稱其為角）、快-快（fast-fast，FF）、慢-慢（slow-slow，SS）、快-慢（fast-slow，FS）及慢-快（slow-fast，SF）。前三個角（TT、FF、SS）被稱為均勻角（even corner），乃因兩種類型的裝置皆均勻地受到影響，且一般而言不會對電路的邏輯正確性產生不利影響。所得到的裝置可以較慢或較快的時脈頻率運作，且常常被如此歸類。後兩個角（FS、SF）被稱為「歪斜（skewed）」角，並值得關注。此乃因一種場效電晶體（field effect transistor，FET）切換得較另一種FET快得多，且此種不平衡切換形式可導致輸出的一個邊沿較另一邊沿具有小得多的扭轉（slew）。閂鎖裝置可因而在邏輯鏈中記錄不正確的值。」維基百科撰稿者。（2019年4月3日）。製程邊界角（Process corners）。維基百科，自由的百科全書（In Wikipedia, The Free Encyclopedia）。2020年3月13日19:18自https://en.wikipedia.org/w/index.php?title=Process_corners&oldid=890740894檢索。
期望為弛張振盪器提供一種對於製程變動而言更穩定的電路系統。
有鑑於此，本發明提供一種具有製程變動補償的弛張振盪器電路及其反相器，以提高振盪器時間週期的穩定性。
本發明的實施例提供一種振盪器，包括充電電路、偵測器與控制電路。充電電路對電容性節點進行充電及放電。偵測器具有觸發點及輸入節點，輸入節點能夠操作地耦合至電容性節點，偵測器產生作為觸發點及電容性節點上的電壓的函數的偵測器輸出，偵測器包括用以減小由於製程變動而引起的觸發點的變動的構件。控制電路因應於偵測器輸出的變化而交替地啟用充電電路以對電容性節點進行充電與對電容性節點進行放電，並提供振盪器輸出訊號。
本發明的實施例提供一種振盪器，包括充電電路、偵測器與控制電路。充電電路，對電容性節點進行充電及放電。反相器具有觸發點及輸入節點，輸入節點能夠操作地耦合至電容性節點，反相器在輸出節點上產生作為觸發點及電容性節點上的電壓的函數的反相器輸出，反相器包括用以因應於輸入節點上的輸入電壓高於觸發點的轉變而在反相器輸出上提供下拉電流的電路以及用以在轉變期間提供電流以反抗下拉電流的電路。控制電路因應於輸出節點上的反相器輸出的變化而交替地啟用充電電路以對電容性節點進行充電與對電容性節點進行放電，並提供振盪器輸出訊號。
本發明的實施例提供一種反相器，包括輸入節點及輸出節點、串聯於參考電壓端子與輸出節點之間的第一N型金屬氧化物半導體電晶體（MN0）與第二N型金屬氧化物半導體電晶體（MN1）、串聯於電源電壓端子與輸出節點之間的第一P型金屬氧化物半導體電晶體（MP0）與第二P型金屬氧化物半導體電晶體（MP1）、第一電阻性元件、第二電阻性元件。其中第一N型金屬氧化物半導體電晶體及第二N型金屬氧化物半導體電晶體具有連接至輸入節點的閘極。其中第一P型金屬氧化物半導體電晶體及第二P型金屬氧化物半導體電晶體具有連接至輸入節點的閘極。第一電阻性元件連接於輸出節點與位於第一P型金屬氧化物半導體電晶體和第二P型金屬氧化物半導體電晶體之間的節點之間。第二電阻性元件連接於輸出節點與位於第一N型金屬氧化物半導體電晶體和第二N型金屬氧化物半導體電晶體之間的節點之間。
基於上述，在本發明的實施例中，提出一種具有製程變動補償的弛張振盪器電路及其反相器，以提高振盪器時間週期的穩定性。弛張振盪器可相對於製程及溫度的變動而言達成穩定的時脈週期。並且在一系列緩衝器的第一級緩衝器中使用反相器觸發點變動補償電路可減小開關位準變動，並提供對輸入雜訊的大的容忍度，進而提高振盪器時間週期的穩定性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參考圖1至圖9提供本發明的實施例的詳細說明。
圖1例示弛張振盪器的實例。弛張振盪器包括第一充電電路，所述第一充電電路包括串聯連接於電源電位VDD與連接至參考電壓端子VSS的參考節點之間的p通道電晶體110、電阻器R1與n通道電晶體111，其中參考電壓端子VSS可為直流（direct current，DC）地電位。在其他實施例中，參考電壓端子VSS可為交流（alternating current，AC）地電位或其他DC參考電壓。電晶體110及111的輸入連接至載送訊號CKB的線路101。電晶體111的汲極連接至電容性節點N1。電容性節點N1與參考節點之間亦連接有電容器C1。電容性節點N1連接至偵測器（在本實例中使用反相器IV1實施）的輸入。此外，弛張振盪器包括第二充電電路，所述第二充電電路包括串聯連接於電源電位VDD與連接至參考電壓端子VSS的參考節點之間的p通道電晶體112、電阻器R2與n通道電晶體113。電晶體112及113的輸入連接至載送控制訊號CK的線路100。電晶體113的汲極連接至電容性節點N2。電容性節點N2與參考節點之間亦連接有電容器C2。電容性節點N2連接至偵測器（在本實例中使用反相器IV2實施）的輸入。
包括緩衝器120、緩衝器121、SR（set reset）閂鎖器130、反相器140至142及反相器150的控制電路耦合至反相器IV1及IV2的輸出。在本實例中，反相器IV1具有連接至緩衝器120的輸出，緩衝器120的輸出繼而連接至SR閂鎖器130的S輸入。此外，反相器IV2具有連接至緩衝器121的輸出，緩衝器121的輸出繼而連接至SR閂鎖器130的R輸入。SR閂鎖器的Q輸出是在第二充電電路的輸入處回饋至線路100的控制訊號CK。SR閂鎖器130的/Q輸出是在第一充電電路的輸入處回饋至線路101的控制訊號CKB。控制訊號CK藉由反相器140至142的串來施加，反相器140至142的串驅動輸出時脈訊號CLK（其由於奇數反相器串而為反相CK）。此外，控制訊號CKB藉由反相器150來施加，且可用作反相輸出時脈。
此先前技術實例中的反相器IV1及IV2具有如圖2所示般的轉移函數（transfer function），其中觸發點隨製程邊界角顯著地改變。圖2是反相器的輸出電壓V OUT對反相器的輸入電壓V IN的轉移函數的圖形。可看出，當輸入電壓V IN向上朝電源電位VDD掃描並到達觸發點時，反相器通常具有自電源電位VDD及參考電壓端子VSS進行的非常陡峭的高至低轉變。本文中對反相器所使用的用語「觸發點」是在轉變期間輸出電壓V OUT等於輸入電壓V IN時的輸入電壓位準。圖2中的圖形例示FS製程邊界角具有相對低的Vtg（FS），TT製程邊界角具有中間Vtg（TT）且SF製程邊界角具有相對高的Vtg（SF）。充電電路到達反相器IV1、IV2的觸發點Vtg（FS）所需的時間可顯著短於充電電路到達觸發點Vtg（TT）所需的時間。此外，充電電路到達反相器IV1、IV2的觸發點Vtg（SF）所需的時間可顯著長於充電電路到達觸發點Vtg（TT）所需的時間。此變動在所述圖形中被例示為觸發點電壓在製程邊界角之間的差值ΔVtg，其對應於時脈週期及頻率的實質變動。
在圖3的時序圖中例示藉由限制觸發點的變動可減輕對時脈週期的影響。圖3繪製TT製程邊界角、SF製程邊界角及FS製程邊界角的電容性節點N1及N2上的電壓相對於輸出時脈CLK的變化。參見圖的上部部分中的TT製程邊界角，時脈CLK在開始時具有低的值以在時間300處啟用充電電路對節點N1進行充電。第一充電電路將節點N1上的電壓充電至觸發點Vtg（TT），所述觸發點可為例如½VDD。當反相器IV1在時間301處切換時，CLK將轉變為高並使第一充電電路對節點N1進行放電。此外，在CLK在時間301處轉變時，第二充電電路將節點N2上的電壓充電至觸發點Vtg（TT）。當反相器IV2在時間302處切換時，CLK將轉變為低並使第二充電電路對節點N2進行放電且使第一充電電路開始對節點N1進行充電。節點N1在時間302與時間303之間充電，節點N2在時間303與時間304之間充電，節點N1在時間304與時間305之間充電，節點N2在時間305與時間306之間充電等等。
參見位於圖的中間的SF製程邊界角，觸發點Vtg（SF）較觸發點Vtg（TT）高（例如，大於½VDD）。因此，在時間300處開始直至節點N1在時間310處到達觸發點Vtg（SF）的時間間隔較時間300與時間301之間的時間長。同樣，時間301與節點N2到達觸發點Vtg（SF）的時間311之間的時間間隔較時間301與時間302之間的時間長。此使得相較於製程邊界角TT，製程邊界角SF中的時脈週期較長且時脈頻率較慢。
參見位於圖的底部的FS製程邊界角，觸發點Vtg（FS）較觸發點Vtg（TT）低（例如，小於½VDD）。因此，在時間300處開始直至節點N1在時間320處到達觸發點Vtg（FS）的時間間隔較時間300與時間301之間的時間短。同樣，時間301與節點N2到達觸發點Vtg（FS）的時間321之間的時間間隔較時間301與時間302之間的時間短。此使得相較於製程邊界角TT，製程邊界角FS中的時脈週期較短且時脈頻率較快。
因此，如圖3中所例示，由於製程變動，如圖1般的弛張振盪器可具有處於寬的範圍內的時脈週期。本文所闡述的技術提供一種減輕由製造中的製程變動引起的觸發點的變動及由此造成的時脈週期的變動的手段。
圖4是弛張振盪器的實施例的圖，其中偵測器包括用以減小由於製程變動而引起的觸發點的變動的構件，並藉此提供對於製程變動而言更穩定的時脈週期。
圖4的弛張振盪器包括第一充電電路455，第一充電電路455包括串聯連接於電源電位VDD與連接至參考電壓端子VSS的參考節點之間的p通道電晶體410、電阻器R1與n通道電晶體411，其中參考電壓端子VSS可為DC地電位。在其他實施例中，參考電壓端子VSS可為AC地電位或其他DC參考電壓。電晶體410及411的輸入連接至載送訊號CKB的線路401。電晶體411的汲極連接至電容性節點N1。電容性節點N1與參考節點之間亦連接有電容器C1。電容性節點N1連接至偵測器（在本實例中使用偵測器460來實施，偵測器460包含製程變動補償電路的反相器INVC）的輸入。此外，弛張振盪器包括第二充電電路456，第二充電電路456包括串聯連接於電源電位VDD與連接至參考電壓端子VSS的參考節點之間的p通道電晶體412、電阻器R2與n通道電晶體413。電晶體412及413的輸入連接至載送控制訊號CK的線路400。電晶體413的汲極連接至電容性節點N2。電容性節點N2與參考節點之間亦連接有電容器C2。電容性節點N2連接至偵測器（在本實例中以偵測器461來實施，偵測器461包含製程變動補償電路的反相器INVC）的輸入。
包括緩衝器420、緩衝器421、SR閂鎖器430、反相器440至442及反相器450的控制電路耦合至偵測器460及461的輸出。在本實例中，偵測器460具有連接至緩衝器420的輸出，緩衝器420的輸出繼而連接至SR閂鎖器430的S輸入。此外，偵測器461具有連接至緩衝器421的輸出，緩衝器421的輸出繼而連接至SR閂鎖器430的R輸入。SR閂鎖器的輸入具有致能時脈訊號ENCLK。SR閂鎖器的Q輸出是在第二充電電路456的輸入處回饋至線路400的控制訊號CK。SR閂鎖器430的/Q輸出是在第一充電電路455的輸入處回饋至線路401的控制訊號CKB。控制訊號CK藉由反相器440至442的串來施加，反相器440至442的串驅動輸出時脈訊號CLK（其由於奇數反相器的串而為反相CK）。此外，控制訊號CKB藉由反相器450來施加，且可用作反相輸出時脈。
偵測器460是一系列緩衝器（在本實例中包括偵測器460及緩衝器420）中的第一緩衝器，此可減小開關電平變動並提供對輸入雜訊的容忍度，進而改善振盪器輸出時間週期的穩定性。
由於偵測器460及461包括製程變動補償電路，偵測器的觸發點由於製程變動而在較小的範圍內改變。結果，包括弛張振盪器的一批積體電路的時脈週期及時脈頻率在整個批次中更加穩定。
圖5例示包括用以減小由於製程變動而引起的反相器觸發點的變動的構件的反相器的實施例，所述反相器可用作圖4的偵測器460、461。
圖5的反相器具有接收輸入電壓V IN（例如圖4電路中的節點N1或節點N2上的電壓）的輸入節點501。輸入電壓被施加至第一P型金屬氧化物半導體（P-type metal oxide semiconductor，PMOS）電晶體MP0及第二PMOS電晶體MP1的閘極以及第一N型金屬氧化物半導體（N-type metal oxide semiconductor，NMOS）電晶體MN0及第二NMOS電晶體MN1的閘極。
第一NMOS電晶體（MN0）與第二NMOS電晶體（MN1）串聯連接於參考電壓端子VSS與輸出節點502之間，且第一NMOS電晶體（MN0）與第二NMOS電晶體（MN1）的閘極連接至所述輸入節點501。
第一PMOS電晶體（MP0）與第二PMOS電晶體（MP1）串聯連接於電源電壓端子VDD與輸出節點502之間，且第一PMOS電晶體（MP0）與第二PMOS電晶體（MP1）的閘極連接至所述輸入節點501。
第一電阻性元件連接於產生輸出電壓V OUT的所述輸出節點502與位於第一PMOS電晶體MP0和第二PMOS電晶體MP1之間的節點510之間，在本實例中節點510位於第一PMOS電晶體MP0的汲極及第二PMOS電晶體MP1的源極處。在本實例中，第一電阻性元件包括具二極體連接結構(diode connected)的NMOS電晶體MN2，所述具二極體連接結構的NMOS電晶體MN2的閘極及汲極連接至位於第一PMOS電晶體MP0與第二PMOS電晶體MP1之間的節點510，且其源極連接至輸出節點502。
第二電阻性元件連接於所述輸出節點502與位於第一NMOS電晶體MN0和第二NMOS電晶體MN1之間的節點511之間，在本實例中節點511位於第一NMOS電晶體MN0的汲極及第二NMOS電晶體MN1的源極處。在本實例中，第一電阻性元件包括具二極體連接結構的PMOS電晶體MP2，所述具二極體連接結構的PMOS電晶體MP2的閘極及汲極連接至位於第一NMOS電晶體MN0與第二NMOS電晶體MN1之間的節點511，且其源極連接至輸出節點502。
由於第一電阻性元件及第二電阻性元件的運作，圖6的反相器的增益減小，使得輸入電壓V IN對輸出電壓V OUT圖形的轉變相較於在較高增益電路中發生的轉變而言陡峭度減小。
圖5的反相器的運作可參考圖6的轉移圖形來闡述。在圖6中，在圖形600上示出FS角的轉移圖形，在圖形601上示出TT角的轉移圖形，且在圖形602上示出SF角的轉移圖形。當輸入電壓V IN自參考電壓端子VSS增大至電源電位VDD時，電路的運作可參考圖形601上的TT角的圖形中的三個階段（P1、P2及P2之後的階段P3）來闡述。
在第一階段P1期間，當輸入電壓V IN開始增大時，輸出電壓V OUT在時間610與時間611之間快速下降。在此時間間隔期間，電晶體被施加偏壓如下： 階段P1：
電晶體 運作區
MN0 飽和
MN1 截止
MN2 截止
MP0 線性
MP1 線性
MP2 飽和
在此階段P1中，當輸入電壓V IN在第二NMOS電晶體MN1接通之前開始接通第一NMOS電晶體MN0且具二極體連接結構的MP2開始經過第一NMOS電晶體MN0導通至參考電壓端子VSS時，對輸出電壓V OUT進行放電，輸出電壓V OUT的電壓由於下拉電流而開始快速下降。由於輸出電壓V OUT高於輸入電壓V IN減去在線性區中運作的第一PMOS電晶體MP0的臨限值，因而MN2保持斷開。 階段P2：
電晶體 運作區
MN0 線性
MN1 飽和
MN2 飽和
MP0 線性
MP1 飽和
MP2 飽和
在此階段P2中，在時間611與時間612之間，輸入電壓V IN變得足夠高以接通第二NMOS電晶體MN1而增加增大的下拉電流，MN2由於輸出電壓V OUT下降而接通，進而在轉變的此部分中產生反抗下拉電流的電流，藉此使轉移圖形的斜率的陡峭度變低。然而，由於第一PMOS電晶體MP0在線性範圍中相對弱地運作，因而下拉電流保持強於上拉電流。 階段P3：
電晶體 運作區
MN0 線性
MN1 線性
MN2 飽和
MP0 截止
MP1 截止
MP2 截止
在此階段P3中，在時間612之後直至轉變結束，輸入電壓V IN變得足夠高以使第一PMOS電晶體MP0及第二PMOS電晶體MP1截止，進而阻斷經過MN2的反抗電流。此外，當輸出電壓V OUT由於經過第二NMOS電晶體MN1及第一NMOS電晶體MN0的下拉電流而下降時，具二極體連接結構的MP2截止。
在本實例中，當輸入電壓掃描時，經補償偵測器INVC輸出電壓的變化較傳統反相器的陡峭度減小。傳統反相器的小訊號模型可被表徵為：Av= (gm mp1+gm mn1)(ro mp1//ro mn1)。本文所闡述的經補償反相器INVC的小訊號模型可在一般意義上被表徵為：Av= (gm mp1+gm mn1)×(ro mp1//ro mn1)//(1/gm mn2// 1/gm mp2)。由於電阻性元件MN2及MP2，經補償反相器的增益小於傳統反相器。
在其他實施例中，圖5的電路中的PMOS電晶體及NMOS電晶體可使用其他類型的p通道電晶體及n通道電晶體來實施。
在圖6中亦例示FS轉變及SF轉變的轉移圖形。對於各個製程邊界角，表示出圖形600、601、602中的每一者上輸出電壓V OUT等於輸入電壓V IN時的觸發點。儘管圖5的偵測器在各個製程邊界角中以相似的階段運作，但觸發點具有明顯不同的位準。然而，由於圖5的電路系統，相對於製程變動而言觸發點的變動小於圖2中所繪製的實例。
在圖5的實施例中，用以減小由於製程變動而引起的觸發點的變動的構件包括在偵測器的輸入節點上的輸入電壓的轉變的一部分（階段2）期間反抗偵測器輸出的變化的電路。
在圖5的實施例中，用以減小由於製程變動而引起的觸發點的變動的構件包括用以提供電流以在轉變的第一部分（階段P1）期間增強下拉電流且在轉變的第二部分（階段P2）期間反抗下拉電流的電路。
在圖4的實施例中，偵測器可為如圖5般的反相器，具有觸發點及輸入節點，所述輸入節點可操作地耦合至電容性節點，反相器在輸出節點上產生作為觸發點及電容性節點上的電壓的函數的反相器輸出，反相器包括用以因應於輸入節點上的輸入電壓的高於觸發點的轉變而在反相器輸出上提供下拉電流的電路以及用以在轉變期間提供電流以反抗下拉電流的電路。
圖7提供圖2的圖形與圖6的圖形的比較。可看出，對於製程邊界角FS、製程邊界角TT及製程邊界角SF而言，典型反相器在圖2的圖形中的觸發點分別出現於位準700、701、702處的輸入電壓V IN。在不存在製程變動補償的電路中，位準700與位準702之間的差值ΔVtg相對大。作為比較，具有本文所述補償的反相器在圖6的圖形中的觸發點出現於位準710、711及712處的輸入電壓V IN。位準710與位準712之間的反相補償的差值ΔVtg-C小於ΔVtg。
圖8例示此種改進對如圖4般的弛張振盪器的時脈週期的變動的影響。圖8繪製出不存在補償的反相器（正方形點）及本文所述的具有補償的反相器（菱形點）在三個溫度範圍內（-50℃、25℃及90℃）的製程邊界角SS、TT、FF、SF及FS。對於SS製程邊界角、TT製程邊界角及FF製程邊界角，不存在補償的反相器與具有補償的反相器的輸出時脈週期相對於溫度的變動保持相似。然而，對於關鍵製程邊界角SF及FS，則看出，與不存在補償的反相器相比，具有補償的反相器的時脈週期相對於溫度的變動明顯更穩定。
圖9例示具有補償的替代反相器電路。圖9例示包括用以減小由於製程變動而引起的反相器觸發點的變動的構件的反相器的實施例，所述反相器可用作圖4的偵測器460、461。
圖9的反相器具有接收輸入電壓V IN（例如圖4的電路中的節點N1上或節點N2上的電壓）的輸入節點901。輸入電壓被施加至與第一PMOS電晶體910及第二PMOS電晶體911的閘極以及第一NMOS電晶體912及第二NMOS電晶體913的閘極連接的節點901。
第一NMOS電晶體912與第二NMOS電晶體913串聯連接於參考電壓端子VSS與產生輸出電壓V OUT的輸出節點902之間，且第一NMOS電晶體912與第二NMOS電晶體913的閘極連接至所述輸入節點。
第一PMOS電晶體910與第二PMOS電晶體911串聯連接於電源電壓端子VDD與輸出節點902之間，且第一PMOS電晶體910與第二PMOS電晶體911的閘極連接至所述輸入節點901。
第一電阻性元件連接於所述輸出節點902與位於第一PMOS電晶體910和第二PMOS電晶體911之間的節點915之間，在本實例中節點915位於電晶體910的汲極及電晶體911的源極處。在本實例中，第一電阻性元件包括電阻器920，電阻器920具有連接至位於第一PMOS電晶體910與第二PMOS電晶體911之間的節點915的端子及連接至輸出節點902的端子。
第二電阻性元件連接於所述輸出節點902與位於第一NMOS電晶體912和第二NMOS電晶體913之間的節點916之間，在本實例中節點916位於電晶體912的汲極及電晶體913的源極處。在本實例中，第一電阻性元件包括電阻器921，電阻器921具有連接至位於第一NMOS電晶體912與第二NMOS電晶體913之間的節點916的端子以及連接至輸出節點902的端子。
圖9的電路以如圖6的電路般的方式運作，包括用以減小由於製程變動而引起的觸發點的變動的構件。在圖9的實施例中，用以減小由於製程變動而引起的觸發點的變動的構件包括在偵測器的輸入節點上的輸入電壓的轉變的一部分期間反抗偵測器輸出的變化的電路。
在圖9的實施例中，用以減小由於製程變動而引起的觸發點的變動的構件包括用以在轉變的第一部分期間提供電流以增強下拉電流且在轉變的第二部分期間反抗下拉電流的電路。
在圖4的實施例中，偵測器可為如圖9般的反相器，具有觸發點及輸入節點，所述輸入節點可操作地耦合至電容性節點，反相器在輸出節點上產生作為觸發點及電容性節點上的電壓的函數的反相器輸出，反相器包括用以因應於輸入節點上的輸入電壓的高於觸發點的轉變而在反相器輸出上提供下拉電流的電路以及用以在轉變期間提供電流以反抗下拉電流的電路。
本文闡述了一種反相器，所述反相器包括用以提供上拉電流及下拉電流的裝置（例如，MP2、MN2、920、921），具有對製程變動進行補償以保持更穩定的觸發點的能力。
除用以本文所述的弛張振盪器的充電電路之外，本文所述的具有對製程變動進行補償以保持穩定的觸發點的能力的反相器亦可用作所有種類阻容（resistance-capacitance，RC）延遲電路的偵測器。
本文闡述了反相器電路的實例，所述反相器電路使用金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）作為電阻性元件以對由製程變動造成的輸入開關位準變動進行補償。
闡述了一種包括反相器觸發點變動補償電路的基於RC延遲的弛張振盪器，所述弛張振盪器可相對於製程及溫度的變動而言達成穩定的時脈週期。在一系列緩衝器的第一級緩衝器中使用反相器觸發點變動補償電路可減小開關位準變動，並提供對輸入雜訊的大的容忍度，進而提高振盪器時間週期的穩定性。
雖然藉由參考較佳實施例及上述所詳述的實例來公開本技術，但應理解，該些實例旨在具有說明性而非限制性意義。預期熟習此項技術者將容易聯想出各種潤飾及組合，所述潤飾及組合將處於本公開的精神及以下申請專利範圍的範圍內。
100、101、400、401:線路 110、112、410、412:p通道電晶體/電晶體 111、113、411、413:n通道電晶體/電晶體 120、121、420、421:緩衝器 130、430:SR閂鎖器 140、141、142、150、440、441、442、450、INVC、IV1、IV2:反相器 300、301、302、303、304、305、306、310、311、320、321、610、611、612:時間 455:第一充電電路 456:第二充電電路 460、461:偵測器 501:輸入節點 502:輸出節點 510、511、915、916:節點 600、601、602:圖形 700、701、702、710、711、712:位準 901:輸入節點/節點 902:輸出節點 910、MP0:第一P型金屬氧化物半導體（PMOS）電晶體/電晶體 911、MP1:第二P型金屬氧化物半導體（PMOS）電晶體/電晶體 912、MN0:第一N型金屬氧化物半導體（NMOS）電晶體/電晶體 913、MN1:第二N型金屬氧化物半導體（NMOS）電晶體/電晶體 920、921、R1、R2:電阻器 C1、C2:電容器 CK:控制訊號 CKB:訊號/控制訊號 CLK:輸出時脈訊號/輸出時脈/時脈 ENCLK:致能時脈訊號 FF、FS、SF、SS、TT:製程邊界角 MP2:具二極體連接結構的P型金屬氧化物半導體（PMOS）電晶體/電阻性元件 MN2:具二極體連接結構的N型金屬氧化物半導體（NMOS）電晶體/電阻性元件 N1、N2:電容性節點/節點 P1、P2、P3:階段 Q、/Q:輸出 R、S:輸入 VDD:電源電位/電源電壓端子 V IN:輸入電壓 V OUT:輸出電壓 VSS:參考電壓端子 Vtg:觸發點 ΔVtg、ΔVtg-C:差值
圖1是其中使用反相器實施偵測器的先前技術弛張振盪器的圖。
圖2是示出典型反相器在製程邊界角上的觸發點的變動的曲線圖。
圖3是先前技術弛張振盪器的時序圖，其例示由於製程邊界角的觸發點的變動而引起的時脈週期的變動。
圖4是包括偵測器的弛張振盪器的圖，所述偵測器包括用以減小由於製程變動而引起的觸發點的變動的構件。
圖5是可在如圖4般的電路中用作偵測器的反相器的電路圖。
圖6是示出如圖4般的反相器在製程邊界角上的觸發點的變動的曲線圖。
圖7示出圖2的圖形與圖6的圖形的比較。
圖8例示具有如圖4般用以觸發點變動補償的電路的弛張振盪器相較於不存在此種補償的弛張振盪器的製程邊界角模擬的結果。
圖9是可在如圖4般的電路中用作偵測器的替代反相器的電路圖。
400、401:線路
410、412:p通道電晶體/電晶體
411、413:n通道電晶體/電晶體
420、421:緩衝器
430:SR閂鎖器
440、441、442、450、INVC:反相器
455:第一充電電路
456:第二充電電路
460、461:偵測器
C1、C2:電容器
CK:控制訊號
CKB:訊號/控制訊號
CLK:輸出時脈訊號/輸出時脈/時脈
ENCLK:致能時脈訊號
Q、/Q:輸出
R、S:輸入
N1、N2:電容性節點/節點
R1、R2:電阻器
VDD:電源電位/電源電壓端子

Claims (13)

  1. 一種振盪器，包括：充電電路，對電容性節點進行充電及放電；偵測器，具有觸發點及輸入節點，所述輸入節點能夠操作地耦合至所述電容性節點，所述偵測器產生作為所述觸發點及所述電容性節點上的電壓的函數的偵測器輸出，所述偵測器包括用以減小由於製程變動而引起的所述觸發點的變動的構件；以及控制電路，因應於所述偵測器輸出的變化而交替地啟用所述充電電路以對所述電容性節點進行充電與對所述電容性節點進行放電，並提供振盪器輸出訊號。
  2. 如申請專利範圍第1項所述的振盪器，其中所述用以減小變動的構件包括用以在所述偵測器的所述輸入節點上的輸入電壓的轉變的部分期間反抗所述偵測器輸出的變化的電路。
  3. 如申請專利範圍第1項所述的振盪器，其中所述偵測器包括反相器，所述反相器包括用以因應於所述輸入節點上的輸入電壓高於所述觸發點的轉變而在所述偵測器輸出上提供下拉電流的電路，且所述用以減小所述觸發點的變動的構件包括用以提供電流以在所述轉變的第一部分期間增強所述下拉電流且在所述轉變的第二部分期間反抗所述下拉電流的電路。
  4. 如申請專利範圍第3項所述的振盪器，其中所述用以提供電流以反抗所述下拉電流的電路包括在所述轉變期間啟用的電阻性電路。
  5. 如申請專利範圍第3項所述的振盪器，其中所述用以提供電流以反抗所述下拉電流的電路包括被配置為在所述轉變期間接通的電晶體。
  6. 如申請專利範圍第1項所述的振盪器，包括：第二充電電路，用以對第二電容性節點進行充電及放電；第二偵測器，具有觸發點及輸入節點，所述輸入節點能夠操作地耦合至所述第二電容性節點，所述第二偵測器產生作為所述觸發點及所述第二電容性節點上的電壓的函數的第二偵測器輸出，所述第二偵測器包括用以減小由於製程變動而引起的所述觸發點的變動的構件；且其中所述控制電路包括用以因應於所述第二偵測器輸出的變化而交替地啟用所述第二充電電路對所述第二電容性節點進行充電與對所述第二電容性節點進行放電的電路。
  7. 一種振盪器，包括：充電電路，對電容性節點進行充電及放電；反相器，具有觸發點及輸入節點，所述輸入節點能夠操作地耦合至所述電容性節點，所述反相器在輸出節點上產生作為所述觸發點及所述電容性節點上的電壓的函數的反相器輸出，所述反相器包括用以因應於所述輸入節點上的輸入電壓高於所述觸發點的轉變而在所述反相器輸出上提供下拉電流的電路以及用以在所述轉變期間提供電流以反抗所述下拉電流的電路；以及控制電路，因應於所述輸出節點上的所述反相器輸出的變化 而交替地啟用所述充電電路以對所述電容性節點進行充電與對所述電容性節點進行放電，並提供振盪器輸出訊號。
  8. 如申請專利範圍第7項所述的振盪器，其中所述提供電流以反抗所述下拉電流的電路包括在所述轉變期間啟用的電阻性電路。
  9. 如申請專利範圍第7項所述的振盪器，其中所述提供電流以反抗所述下拉電流的電路包括被配置為在所述轉變期間接通的電晶體。
  10. 如申請專利範圍第7項所述的振盪器，包括用以在所述轉變的第一部分期間增強所述下拉電流的電路，其中所述反抗所述下拉電流的電路所產生的電流在所述轉變的所述第一部分期間弱於所述用以增強所述下拉電流的電路所產生的電流，且在所述轉變的第二部分期間所述反抗所述下拉電流的電路所產生的電流強於在所述第一部分期間所述反抗所述下拉電流的電路所產生的電流。
  11. 如申請專利範圍第7項所述的振盪器，其中所述反相器包括：串聯於參考電壓端子與所述輸出節點之間的第一N型金屬氧化物半導體電晶體(MN0)與第二N型金屬氧化物半導體電晶體(MN1)，其中所述第一N型金屬氧化物半導體電晶體及所述第二N型金屬氧化物半導體電晶體具有連接至所述輸入節點的閘極；串聯於電源電壓端子與所述輸出節點之間的第一P型金屬氧 化物半導體電晶體(MP0)與第二P型金屬氧化物半導體電晶體(MP1)，其中所述第一P型金屬氧化物半導體電晶體及所述第二P型金屬氧化物半導體電晶體具有連接至所述輸入節點的閘極；第一電阻性元件，連接於所述輸出節點與位於所述第一P型金屬氧化物半導體電晶體和所述第二P型金屬氧化物半導體電晶體之間的節點之間；以及第二電阻性元件，連接於所述輸出節點與位於所述第一N型金屬氧化物半導體電晶體和所述第二N型金屬氧化物半導體電晶體之間的節點之間。
  12. 如申請專利範圍第11項所述的振盪器，其中所述第一電阻性元件包括具二極體連接結構的N型金屬氧化物半導體電晶體，且所述第二電阻性元件包括具二極體連接結構的P型金屬氧化物半導體電晶體。
  13. 如申請專利範圍第7項所述的振盪器，包括：第二充電電路，對第二電容性節點進行充電及放電；第二反相器，具有觸發點及輸入節點，所述輸入節點能夠操作地耦合至所述第二電容性節點，所述第二反相器在輸出節點上產生作為所述觸發點及所述第二電容性節點上的電壓的函數的反相器輸出，所述第二反相器包括用以因應於所述輸入節點上的輸入電壓高於所述觸發點的轉變而在所述反相器輸出上提供下拉電流的電路及用以在所述轉變期間提供電流以反抗所述下拉電流的電路；且 其中所述控制電路包括用以因應於所述第二反相器輸出的變化而交替地啟用所述第二充電電路以對所述第二電容性節點進行充電與對所述第二電容性節點進行放電的電路。
TW109123871A 2019-10-01 2020-07-15 具有製程變動補償的弛張振盪器電路及其反相器 TWI724941B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962909183P 2019-10-01 2019-10-01
US62/909,183 2019-10-01
US16/842.068 2020-04-07
US16/842,068 US20210099128A1 (en) 2019-10-01 2020-04-07 Relaxation oscillator circuit with process variation compensation

Publications (2)

Publication Number Publication Date
TWI724941B true TWI724941B (zh) 2021-04-11
TW202116018A TW202116018A (zh) 2021-04-16

Family

ID=75162581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123871A TWI724941B (zh) 2019-10-01 2020-07-15 具有製程變動補償的弛張振盪器電路及其反相器

Country Status (2)

Country Link
US (1) US20210099128A1 (zh)
TW (1) TWI724941B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184704B1 (en) * 1999-02-08 2001-02-06 Tritech Microelectronics Design method for compensation of process variation in CMOS digital input circuits
US7187196B2 (en) * 2003-11-18 2007-03-06 Infineon Technologies Ag Low rise/fall skewed input buffer compensating process variation
US20080061893A1 (en) * 2006-09-13 2008-03-13 Conexant Systems, Inc. Systems for implementing a temperature and process compensated two-stage ring oscillator
US9245589B2 (en) * 2013-03-25 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having Schmitt trigger NAND circuit and Schmitt trigger inverter
US20170117882A1 (en) * 2014-08-20 2017-04-27 Infineon Technologies Austria Ag Oscillator circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184704B1 (en) * 1999-02-08 2001-02-06 Tritech Microelectronics Design method for compensation of process variation in CMOS digital input circuits
US7187196B2 (en) * 2003-11-18 2007-03-06 Infineon Technologies Ag Low rise/fall skewed input buffer compensating process variation
US20080061893A1 (en) * 2006-09-13 2008-03-13 Conexant Systems, Inc. Systems for implementing a temperature and process compensated two-stage ring oscillator
US9245589B2 (en) * 2013-03-25 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having Schmitt trigger NAND circuit and Schmitt trigger inverter
US20170117882A1 (en) * 2014-08-20 2017-04-27 Infineon Technologies Austria Ag Oscillator circuit

Also Published As

Publication number Publication date
TW202116018A (zh) 2021-04-16
US20210099128A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US9013212B2 (en) Stress reduced cascoded CMOS output driver circuit
US7449936B2 (en) Open-loop slew-rate controlled output driver
US6744291B2 (en) Power-on reset circuit
US7239191B2 (en) Level shifting circuit
US9118308B1 (en) Duty cycle corrector
JP2011249942A (ja) クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法
JP2017112537A (ja) インバータ回路
US7180326B2 (en) Noise elimination circuit
US11777481B2 (en) Noise-tolerant delay circuit
TWI724941B (zh) 具有製程變動補償的弛張振盪器電路及其反相器
JP2007067819A (ja) 遅延調整回路及び該回路を備えた同期型半導体装置
CA2533612A1 (en) Characteristic adjustment circuit for logic circuit, circuit, and method of adjusting a characteristic of circuit
US11528015B2 (en) Level shifter with reduced duty cycle variation
US11271549B2 (en) Semiconductor device for controlling voltage at an input node of a circuit during a low power mode
US5578951A (en) CMOS circuit for improved power-on reset timing
KR101986799B1 (ko) 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기
US7009436B2 (en) Pulsewidth control loop device with complementary signals
JP3061969B2 (ja) 半導体集積回路
US20190173474A1 (en) Ring oscillator circuit with frequency stabilization
US7834657B1 (en) Inverter circuit with compensation for threshold voltage variations
US7224187B2 (en) CMOS buffer circuits and integrated circuits using the same
JP4471212B2 (ja) 耐圧入力バッファ回路
US20100231273A1 (en) Semiconductor device
JPH0964197A (ja) バッファ回路
JP2009021912A (ja) Ｃｒ発振回路