TWI714207B - 運用於ｉｃ匯流排的開始與結束偵測裝置與方法 - Google Patents

運用於ｉｃ匯流排的開始與結束偵測裝置與方法 Download PDF

Info

Publication number
TWI714207B
TWI714207B TW108128717A TW108128717A TWI714207B TW I714207 B TWI714207 B TW I714207B TW 108128717 A TW108128717 A TW 108128717A TW 108128717 A TW108128717 A TW 108128717A TW I714207 B TWI714207 B TW I714207B
Authority
TW
Taiwan
Prior art keywords
signal
reset
detector
data
gate
Prior art date
Application number
TW108128717A
Other languages
English (en)
Other versions
TW202107290A (zh
Inventor
黃琨驊
鍾昌瑾
陳坤志
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW108128717A priority Critical patent/TWI714207B/zh
Priority to CN201911242419.7A priority patent/CN112395143B/zh
Priority to US16/709,021 priority patent/US11023023B2/en
Application granted granted Critical
Publication of TWI714207B publication Critical patent/TWI714207B/zh
Publication of TW202107290A publication Critical patent/TW202107290A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

本發明為一種運用於I 3C匯流排的開始與結束偵測裝置與方法。該開始與結束偵測裝置連接至一串列資料線與一串列時脈線。該開始與結束偵測裝置包括：一第一開始偵測電路，接收一資料信號、一時脈信號與一重置信號，並且產生一第一控制信號與一第一輸出信號；一第二開始偵測電路，接收該資料信號、該時脈信號、該重置信號與該第一控制信號，並且產生一第二輸出信號；以及，一或閘，該或閘的二輸入端分別接收該第一輸出信號與該第二輸出信號，該或閘的一輸出端產生一開始信號。

Description

運用於I3C匯流排的開始與結束偵測裝置與方法
本發明是一種偵測電路與偵測方法，且特別是有關於一種運用於I 3C匯流排的開始與結束偵測裝置與方法。
積體電路間匯流排(Inter-Integrated Circuit Bus，簡稱I 2C匯流排)是一種串列通信匯流排。I 2C匯流排包括一條串列資料線(serial data line)與一條串列時脈線(serial clock line)。在I 2C匯流排上可連接多個主元件(master device)與多個僕元件(slave device)，這些主元件以及僕元件皆利用I 2C匯流排來傳遞信息。
請參照第1圖，其所繪示為習知I 2C匯流排上的信號示意圖。其揭露於美國專利US 6,530,029。
如時間點t1所示，當時脈信號SCL為高準位且資料信號SDA由高準位轉換為低準位時，代表出現開始圖樣(start pattern)，亦即I 2C匯流排即將開始傳遞資料。因此，於時間點t2，亦即時脈信號SCL由高準位轉換為低高準位的負緣(negative edge)時，僕元件內部的偵測電路即產生開始信號START，其代表僕元件可開始接收資料(begin data reception)。
之後，於時間點t3開始，亦即由第一個時脈SCL信號的正緣(positive edge)開始，僕元件即根據時脈信號SCL來栓鎖(latch)資料信號SDA。在接收資料的過程，資料信號SDA會在時脈信號SCL的低準位期間變換準位。另外，在時脈信號SCL的高準位期間，資料信號SDA則會維持在固定的準位。
於時間點t4，當時脈信號SCL為高準位且資料信號SDA由低準位轉換為高準位的正緣時，代表出現結束圖樣(stop pattern)，亦即I 2C匯流排停止傳遞資料。因此，僕元件內部的偵測電路即產生結束信號STOP，使得僕元件停止接收資料。
I 3C匯流排是以I²C匯流排為基礎所發展出來的，I 3C匯流排同樣具有一條串列資料線與一條串列時脈線。再者，I 3C匯流排向上相容於現有的I²C匯流排(retaining upward compatibility with existing I²C Bus)。亦即，連接於I 3C匯流排上的主元件與僕元件之間也可以利用I²C匯流排的運作方式來通訊(communication)。
另外，根據I 3C匯流排的規格書，當I 3C匯流排即將開始傳遞資料且於時脈信號SCL第一個負緣(negative edge)時，資料信號SDA即可開始改變準位。
以第1圖為例，根據I 3C匯流排的規格書，資料信號SDA可提前至時間點t2即開始改變準位，使得僕元件開始接收資料。然而，由於習知的偵測電路是在時間點t2才產生開始信號START，將造成僕元件內部的核心電路(core circuit)沒有安全(save)的建立時間(setup time)以及保持時間(hold time)來栓鎖(latch)開始信號START，可能會使得僕元件無法接收到資料信號SDA上第一個位元(bit)，造成僕元件的誤動作。
另外，根據I 3C匯流排的規格書，於開始圖樣與結束圖樣之間，I 3C匯流排上更可以出現多個開始圖樣，稱為重複開始圖樣(repeat start pattern)。同理，於結束圖樣與開始圖樣之間，I 3C匯流排上也可以出現重複結束圖樣(repeat stop pattern)。換言之，偵測電路所輸出的開始信號以及結束信號也需要能夠指示出重複開始圖樣與重複結束圖樣，以防止僕元件的誤動作。
本發明係有關於一種運用於I 3C匯流排的開始與結束偵測裝置，連接至一串列資料線與一串列時脈線。該開始與結束偵測裝置包括：一第一開始偵測電路，接收一資料信號、一時脈信號與一重置信號，並且產生一第一控制信號與一第一輸出信號；一第二開始偵測電路，接收該資料信號、該時脈信號、該重置信號與該第一控制信號，並且產生一第二輸出信號；以及，一或閘，該或閘的二輸入端分別接收該第一輸出信號與該第二輸出信號，該或閘的一輸出端產生一開始信號。
一種連接於I 3C匯流排裝置的開始偵測方法，該裝置包括：一第一開始偵測器、一第一重置器、一第二開始偵測器與一第二重置器，該第一開始偵測器、該第一重置器、該第二開始偵測器與該第二重置器皆接收一時脈信號與一該資料信號，該開始偵測方法包括下列步驟：(a1)偵測該時脈信號與該資料信號；(a2)判斷該時脈信號與該資料信號是否出現一開始圖樣，其中於出現該開始圖樣時，該第一開始偵測器動作，否則回至步驟(a1)；(a3)該第一重置器動作，且該第二開始偵測器釋放該第二重置器；(a4)判斷該時脈信號與該資料信號是否出現該開始圖樣，其中於出現該開始圖樣時，該第二開始偵測器動作，否則該第一開始偵測器釋放該第一重置器並回至步驟(a1)；(a5)該第二重置器動作，且該第一開始偵測器釋放該第一重置器；以及(a6)判斷該時脈信號與該資料信號是否出現該開始圖樣，其中於出現該開始圖樣時，該第一開始偵測器動作並回至步驟(a3)，否則該第二開始偵測器釋放該第二重置器並回至步驟(a1)。
一種連接於I3C匯流排裝置的結束偵測方法，該裝置包括：一第一結束偵測器、一第一重置器、一第二結束偵測器與一第二重置器，該第一結束偵測器、該第一重置器、該第二結束偵測器與該第二重置器皆接收一時脈信號與一該資料信號，該結束偵測方法包括下列步驟：(b1)偵測該時脈信號與該資料信號；(b2)判斷該時脈信號與該資料信號是否出現一結束圖樣，其中於出現該結束圖樣時，該第一結束偵測器動作，否則回至步驟(b1)；(b3)該第一重置器動作，且該第二結束偵測器釋放該第二重置器；(b4)判斷該時脈信號與該資料信號是否出現該結束圖樣，其中於出現該結束圖樣時，該第二結束偵測器動作，否則該第一結束偵測器釋放該第一重置器並回至步驟(b1)；(b5)該第二重置器動作，且該第一結束偵測器釋放該第一重置器；以及(b6)判斷該時脈信號與該資料信號是否出現該結束圖樣，其中於出現該結束圖樣時，該第一結束偵測器動作並回至步驟(b3)，否則該第二結束偵測器釋放該第二重置器並回至步驟(b1)。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
請參照第2圖，其所繪示為本發明開始與結束偵測裝置。開始與結束偵測裝置200包括一第一開始偵測電路(start detecting circuit)210、一第二開始偵測電路220、一第一結束偵測電路(stop detecting circuit)230、一第二結束偵測電路240以及或閘(OR gate)250、260。
第一開始偵測電路210連接至串列資料線、串列時脈線與重置線用以接收資料信號SDA、時脈信號SCL與重置信號RST。另外，第一開始偵測電路210產生輸出信號T1與控制信號Ctrl1。
第二開始偵測電路220連接至串列資料線、串列時脈線與重置線用以接收資料信號SDA、時脈信號SCL與重置信號RST。另外，第二開始偵測電路220更接收控制信號Ctrl1。第二開始偵測電路220產生輸出信號T2。再者，或閘250接收輸出信號T1與T2並產生開始信號START。
第一結束偵測電路230連接至串列資料線、串列時脈線與重置線用以接收資料信號SDA、時脈信號SCL與重置信號RST。另外，第一結束偵測電路230產生輸出信號P1與控制信號Ctrl2。
第二結束偵測電路240連接至串列資料線、串列時脈線與重置線用以接收資料信號SDA、時脈信號SCL與重置信號RST。另外，第二結束偵測電路240更接收控制信號Crtl2。第二結束偵測電路240產生輸出信號P2。再者，或閘260接收輸出信號P1與P2並產生結束信號STOP。
請參照第3A圖，其所繪示為第一開始偵測電路與第二開始偵測電路的詳細電路圖。第一開始偵測電路210包括：一第一開始偵測器(start detector)212、第一重置器(first resetter)216與一或閘214。再者，第二開始偵測電路220包括一第二開始偵測器222、第二重置器228、一及閘(AND gate)224、一或閘226。其中，第一開始偵測器212與第二開始偵測器222為負緣觸發D型正反器(negative edge-triggered D flip-flop)，第一重置器216與第二重置器228為正緣觸發D型正反器(positive edge-triggered D flip-flop)。
第一開始偵測器212的資料輸入端D接收時脈信號SCL、時脈輸入端接收資料信號SDA、資料輸出端Q產生輸出信號T1。
第一重置器216的資料輸入端D接收輸出信號T1、時脈輸入端接收時脈信號SCL、資料輸出端Q產生控制信號Ctrl1、重置端R接收重置信號RST。
另外，或閘214的二輸入端接收重置信號RST與控制信號Ctrl1，或閘214的輸出端連接至第一開始偵測器212的重置端R。
及閘224的二輸入端接收時脈信號SCL與控制信號Ctrl1，及閘224的輸出端連接至第二開始偵測器222的資料輸入端D。
第二開始偵測器222的時脈輸入端接收資料信號SDA、資料輸出端Q產生輸出信號T2。
第二重置器228的資料輸入端D接收輸出信號T2、時脈輸入端接收時脈信號SCL、重置端R接收重置信號RST、資料輸出端Q連接至或閘226的一輸入端。
另外，或閘226的另一輸入端接收重置信號RST，或閘226的輸出端連接至第二開始偵測器222的重置端R。
請參照第3B圖與第3C圖，其所繪示為第一開始偵測電路與第二開始偵測電路的相關信號與運作流程示意圖。首先，於時間點t0之後，重置信號RST為低準位，第一開始偵測電路210與第二開始偵測電路220開始偵測時脈信號SCL與資料信號SDA。亦即，控制流程進入步驟S270。
於時間點t1時，時脈信號SCL與資料信號SDA出現開始圖樣(步驟S271)，第一開始偵測器212動作(步驟S272)，輸出信號T1由低準位轉為高準位。
於時間點t2的時脈信號SCL正緣，第一重置器216動作(步驟S273)，控制信號Ctrl1為由低準位轉為高準位。再者，控制信號Ctrl1經由或閘214傳遞至第一開始偵測器212，使得第一開始偵測器212被重置，輸出信號T1由高準位轉為低準位。另外，由於輸出信號T2為低準位，亦即第二開始偵測器222釋放(release)第二重置器228(步驟S273)。當第二重置器228被釋放後，第二開始偵測器222即可根據其資料輸入端D的信號來動作。
於時間點t3的時脈信號SCL正緣，時脈信號SCL與資料信號SDA並未出現開始圖樣(步驟S274)，由於輸出信號T1為低準位，使得第一開始偵測器222釋放(release)第一重置器(步驟S279)。相同地，當第一重置器216被釋放後，第一開始偵測器212即可根據其資料輸入端D的時脈信號SCL來動作，並且控制流程進入步驟S270。
於時間點t4時，時脈信號SCL與資料信號SDA出現開始圖樣(步驟S271)，第一開始偵測器212動作(步驟S272)，輸出信號T1由低準位轉為高準位。
於時間點t5的時脈信號SCL正緣，第一重置器216動作(步驟S273)，控制信號Ctrl1為由低準位轉為高準位。再者，控制信號Ctrl1經由或閘214傳遞至第一開始偵測器212，使得第一開始偵測器212被重置，輸出信號T1由高準位轉為低準位。另外，由於輸出信號T2為低準位，亦即第二開始偵測器222釋放第二重置器228(步驟S273)。
於時間點t6時，時脈信號SCL與資料信號SDA出現開始圖樣(步驟S274)，第二開始偵測器222動作(步驟S275)，輸出信號T2由低準位轉為高準位。
於時間點t7的時脈信號SCL正緣，第二重置器228動作(步驟S276)，控制信號Ctrl3為由低準位轉為高準位。再者，控制信號Ctrl3經由或閘226傳遞至第二開始偵測器222，使得第二開始偵測器222被重置，輸出信號T2由高準位轉為低準位。另外，由於輸出信號T1為低準位，亦即第一開始偵測器212釋放第一重置器216(步驟S276)。
於時間點t8的時脈信號SCL正緣，時脈信號SCL與資料信號SDA並未出現開始圖樣(步驟S277)，由於輸出信號T2為低準位，使得第二開始偵測器222釋放(release)第二重置器228(步驟S278)。因此，控制流程進入步驟S270。
由以上的說明可知，當時脈信號SCL與資料信號SDA出現開始圖樣時，利用或閘250結合輸出信號T1與T2，即可產生開始信號START用以指示時脈信號SCL與資料信號SDA出現開始圖樣與重複開始圖樣。
再者，根據本發明的實施例，在開始圖樣出現時，I 3C中僕元件的核心電路(core circuit)可根據時脈信號SCL的負緣來成功栓鎖開始信號START，並使得僕元件可以正常運作。
請參照第4A圖，其所繪示為第一結束偵測電路與第二結束偵測電路的詳細電路圖。第一結束偵測電路230包括：一第一結束偵測器(stop detector)232、第三重置器236與一或閘234。再者，第二結束偵測電路240包括一第二結束偵測器242、第四重置器248、一及閘244、一或閘246。其中，第一結束偵測器232、第二結束偵測器242、第三重置器236與第四重置器248為正緣觸發D型正反器。
第一結束偵測器232的資料輸入端D接收時脈信號SCL、時脈輸入端接收資料信號SDA、資料輸出端Q產生輸出信號P1。
第三重置器236的資料輸入端D接收輸出信號P1、時脈輸入端接收時脈信號SCL、資料輸出端Q產生控制信號Ctrl2、重置端R接收重置信號RST。
另外，或閘234的二輸入端接收重置信號RST與控制信號Ctrl2，或閘234的輸出端連接至第一結束偵測器232的重置端R。
及閘244的二輸入端接收時脈信號SCL與控制信號Ctrl2，及閘244的輸出端連接至第二結束偵測器242的資料輸入端D。
第二結束偵測器242的時脈輸入端接收資料信號SDA、資料輸出端Q產生輸出信號P2。
第四重置器248的資料輸入端D接收輸出信號P2、時脈輸入端接收時脈信號SCL、重置端R接收重置信號RST、資料輸出端Q連接至或閘246的一輸入端。
另外，或閘246的另一輸入端接收重置信號RST，或閘246的輸出端連接至第二結束偵測器242的重置端R。
請參照第4B圖與第4C圖，其所繪示為第一結束偵測電路與第二結束偵測電路的相關信號與運作流程示意圖。首先，於時間點ta時，時脈信號SCL與資料信號SDA出現結束圖樣(步驟S281)，第一結束偵測器232動作(步驟S282)，輸出信號P1由低準位轉為高準位。
於時間點tb的時脈信號SCL正緣，第三重置器236動作(步驟S283)，控制信號Ctrl2為由低準位轉為高準位。再者，控制信號Ctrl2經由或閘234傳遞至第一結束偵測器232，使得第一結束偵測器232被重置，輸出信號P1由高準位轉為低準位。另外，由於輸出信號P2為低準位，亦即第二結束偵測器242釋放第四重置器248(步驟S283)。當第四重置器248被釋放後，第二結束偵測器242即可根據其資料輸入端D的信號來動作。
於時間點tc時，時脈信號SCL與資料信號SDA出現結束圖樣(步驟S284)，第二結束偵測器242動作(步驟S285)，輸出信號P2由低準位轉為高準位。
於時間點td的時脈信號SCL正緣，第四重置器248動作(步驟S286)，控制信號Ctrl4為由低準位轉為高準位。再者，控制信號Ctrl4經由或閘246傳遞至第二結束偵測器242，使得第二結束偵測器242被重置，輸出信號P2由高準位轉為低準位。另外，由於輸出信號P1為低準位，亦即第一結束偵測器232釋放第三重置器236(步驟S286)。
之後，可再根據時脈信號SCL與資料信號SDA是否出現結束圖樣(步驟S287)來繼續運作。
由以上的說明可知，當時脈信號SCL與資料信號SDA出現結束圖樣時，利用或閘260結合輸出信號P1與P2，即可產生結束信號STOP用以指示時脈信號SCL與資料信號SDA出現結束圖樣與重複結束圖樣。
由以上的說明可知，本發明提出一種運用於I 3C匯流排的開始與結束偵測裝置與法。當時脈信號SCL與資料信號SDA出現開始圖樣以及結束圖樣時，開始與結束偵測裝置200可以對應地產生開始信號START與結束信號STOP，使得連接於I 3C匯流排的僕元件可以正常運作。
再者，由於I 3C匯流排向上相容於現有的I²C匯流排。本發明開始與結束偵測裝置200也可以運用於連接在I²C匯流排上的僕裝置。
再者，在此領域的技術人元可以根據本發明所揭露知開始與結束偵測裝置200來進行適當地修改並且達成本發明的目的。舉例來說，在僕裝置的開始與結束偵測裝置中僅利用第一開始偵測器210與第二開始偵測器220來產生開始信號START，並利用其他的電路來產生結束信號STOP。或者，在僕裝置的開始與結束偵測裝置中僅利用第一結束偵測器230與第二結束偵測器240來產生結束信號STOP，並利用其他的電路來產生開始信號START。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200:開始與結束偵測裝置 210:第一開始偵測電路 212:第一開始偵測器 214、226、234、246、250、260:或閘 216:第一重置器 220:第二開始偵測電路 222:第二開始偵測器 224、244:及閘 228:第二重置器 230:第一結束偵測電路 232:第一結束偵測器 236:第三重置器 240:第二結束偵測電路 242:第二結束偵測器 248:第四重置器 S270~S289:步驟流程
第1圖為習知I 2C匯流排上的信號示意圖。 第2圖為本發明開始與結束偵測裝置。 第3A圖為第一開始偵測電路與第二開始偵測電路的詳細電路圖。 第3B圖與第3C圖第一開始偵測電路與第二開始偵測電路的相關信號與運作流程示意圖。 第4A圖為第一結束偵測電路與第二結束偵測電路的詳細電路圖。 第4B圖與第4C圖為第一結束偵測電路與第二結束偵測電路的相關信號與運作流程示意圖。
200:開始與結束偵測裝置
210:第一開始偵測電路
220:第二開始偵測電路
230:第一結束偵測電路
240:第二結束偵測電路
250、260:或閘

Claims (12)

  1. 一種運用於I 3C匯流排的開始與結束偵測裝置，連接至一串列資料線與一串列時脈線，該開始與結束偵測裝置包括： 一第一開始偵測電路，接收該串列資料線上的一資料信號、該串列時脈線上的一時脈信號與一重置線上的一重置信號，並且產生一第一控制信號與一第一輸出信號； 一第二開始偵測電路，接收該資料信號、該時脈信號、該重置信號與該第一控制信號，並且產生一第二輸出信號；以及 一第一或閘，該第一或閘的二輸入端分別接收該第一輸出信號與該第二輸出信號，該第一或閘的一輸出端產生一開始信號。
  2. 如申請專利範圍第1項所述之開始與結束偵測裝置，更包括： 一第一結束偵測電路，接收該資料信號、該時脈信號與該重置信號，並且產生一第二控制信號與一第三輸出信號； 一第二結束偵測電路，接收該資料信號、該時脈信號、該重置信號與該第二控制信號，並且產生一第四輸出信號；以及 一第二或閘，該第二或閘的二輸入端分別接收該第三輸出信號與該第四輸出信號，該第二或閘的一輸出端產生一結束信號。
  3. 如申請專利範圍第2項所述之開始與結束偵測裝置，其中該第一開始偵測電路包括： 一第一開始偵測器，其中該第一開始偵測器的一資料輸入端接收該時脈信號，該第一開始偵測器的一時脈輸入端接收該資料信號，該第一開始偵測器的一資料輸出端產生該第一輸出信號； 一第一重置器，其中該第一重置器的一資料輸入端接收該第一輸出信號，該第一重置器的一時脈輸入端接收該時脈信號，該第一重置器的一資料輸出端產生該第一控制信號，該第一重置器的一重置端接收該重置信號；以及 一第三或閘，其中該第三或閘的二輸入端接收該重置信號與該第一控制信號，該第三或閘的一輸出端連接至該第一開始偵測器的一重置端。
  4. 如申請專利範圍第3項所述之開始與結束偵測裝置，其中該第二開始偵測電路包括： 一第一及閘，其中該第一及閘的二輸入端接收該時脈信號與該第一控制信號； 一第二開始偵測器，其中該第二開始偵測器的一資料輸入端連接至該第一及閘的一輸出端，該第二開始偵測器的一時脈輸入端接收該資料信號，該第二開始偵測器的一資料輸出端產生該第二輸出信號； 一第二重置器，其中該第二重置器的一資料輸入端接收該第二輸出信號，該第二重置器的一時脈輸入端接收該時脈信號，該第二重置器的一資料輸出端產生一第三控制信號，該第二重置器的一重置端接收該重置信號；以及 一第四或閘，其中該第四或閘的二輸入端接收該重置信號與該第三控制信號，該第四或閘的一輸出端連接至該第二開始偵測器的一重置端。
  5. 如申請專利範圍第4項所述之開始與結束偵測裝置，其中該第一結束偵測電路包括： 一第一結束偵測器，其中該第一結束偵測器的一資料輸入端接收該時脈信號，該第一結束偵測器的一時脈輸入端接收該資料信號，該第一結束偵測器的一資料輸出端產生該第三輸出信號； 一第三重置器，其中該第三重置器的一資料輸入端接收該第三輸出信號，該第三重置器的一時脈輸入端接收該時脈信號，該第一重置器的一資料輸出端產生該第二控制信號，該第一重置器的一重置端接收該重置信號；以及 一第五或閘，其中該第五或閘的二輸入端接收該重置信號與該第二控制信號，該第五或閘的一輸出端連接至該第一結束偵測器的一重置端。
  6. 如申請專利範圍第5項所述之開始與結束偵測裝置，其中該第二結束偵測電路包括： 一第二及閘，其中該第二及閘的二輸入端接收該時脈信號與該第二控制信號； 一第二結束偵測器，其中該第二結束偵測器的一資料輸入端連接至該第二及閘的一輸出端，該第二結束偵測器的一時脈輸入端接收該資料信號，該第二結束偵測器的一資料輸出端產生該第四輸出信號； 一第四重置器，其中該第四重置器的一資料輸入端接收該第四輸出信號，該第四重置器的一時脈輸入端接收該時脈信號，該第四重置器的一資料輸出端產生一第四控制信號，該第二重置器的一重置端接收該重置信號；以及 一第六或閘，其中該第六或閘的二輸入端接收該重置信號與該第四控制信號，該第六或閘的一輸出端連接至該第二結束偵測器的一重置端。
  7. 如申請專利範圍第6項所述之開始與結束偵測裝置，其中該第一結束偵測器、該第二結束偵測器、該第一重置器、該第二重置器、該第三重置器與該第四重置器為一正緣觸發D型正反器。
  8. 如申請專利範圍第4項所述之開始與結束偵測裝置，其中該第一開始偵測器與該第二開始偵測器為一負緣觸發D型正反器。
  9. 一種連接於I 3C匯流排裝置的開始偵測方法，該裝置包括：一第一開始偵測器、一第一重置器、一第二開始偵測器與一第二重置器，該第一開始偵測器、該第一重置器、該第二開始偵測器與該第二重置器皆接收一時脈信號與一該資料信號，該開始偵測方法包括下列步驟： (a1)偵測該時脈信號與該資料信號； (a2)判斷該時脈信號與該資料信號是否出現一開始圖樣，其中於出現該開始圖樣時，該第一開始偵測器動作，否則回至步驟(a1)； (a3)該第一重置器動作，且該第二開始偵測器釋放該第二重置器； (a4)判斷該時脈信號與該資料信號是否出現該開始圖樣，其中於出現該開始圖樣時，該第二開始偵測器動作，否則該第一開始偵測器釋放該第一重置器並回至步驟(a1)； (a5)該第二重置器動作，且該第一開始偵測器釋放該第一重置器；以及 (a6)判斷該時脈信號與該資料信號是否出現該開始圖樣，其中於出現該開始圖樣時，該第一開始偵測器動作並回至步驟(a3)，否則該第二開始偵測器釋放該第二重置器並回至步驟(a1)。
  10. 如申請專利範圍第9項所述之開始偵測方法，其中當該第一開始偵測器動作時，一開始信號由一低準位轉為一高準位；當該第一重置信號動作時，該開始信號由該高準位轉為該低準位；當該第二開始偵測器動作時，該開始信號由該低準位轉為該高準位；以及，當該第二重置信號動作時，該開始信號由該高準位轉為該低準位。
  11. 一種連接於I 3C匯流排裝置的結束偵測方法，該裝置包括：一第一結束偵測器、一第一重置器、一第二結束偵測器與一第二重置器，該第一結束偵測器、該第一重置器、該第二結束偵測器與該第二重置器皆接收一時脈信號與一該資料信號，該結束偵測方法包括下列步驟： (b1)偵測該時脈信號與該資料信號； (b2)判斷該時脈信號與該資料信號是否出現一結束圖樣，其中於出現該結束圖樣時，該第一結束偵測器動作，否則回至步驟(b1)； (b3)該第一重置器動作，且該第二結束偵測器釋放該第二重置器； (b4)判斷該時脈信號與該資料信號是否出現該結束圖樣，其中於出現該結束圖樣時，該第二結束偵測器動作，否則該第一結束偵測器釋放該第一重置器並回至步驟(b1)； (b5)該第二重置器動作，且該第一結束偵測器釋放該第一重置器；以及 (b6)判斷該時脈信號與該資料信號是否出現該結束圖樣，其中於出現該結束圖樣時，該第一結束偵測器動作並回至步驟(b3)，否則該第二結束偵測器釋放該第二重置器並回至步驟(b1)。
  12. 如申請專利範圍第11項所述之結束偵測方法，其中當該第一結束偵測器動作時，一結束信號由一低準位轉為一高準位；當該第一重置信號動作時，該結束信號由該高準位轉為該低準位；當該第二結束偵測器動作時，該結束信號由該低準位轉為該高準位；以及，當該第二重置信號動作時，該結束信號由該高準位轉為該低準位。
TW108128717A 2019-08-13 2019-08-13 運用於ｉｃ匯流排的開始與結束偵測裝置與方法 TWI714207B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108128717A TWI714207B (zh) 2019-08-13 2019-08-13 運用於ｉｃ匯流排的開始與結束偵測裝置與方法
CN201911242419.7A CN112395143B (zh) 2019-08-13 2019-12-06 运用于i3c总线的开始与结束检测装置与方法
US16/709,021 US11023023B2 (en) 2019-08-13 2019-12-10 Start-and-stop detecting apparatus and method for I3C bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108128717A TWI714207B (zh) 2019-08-13 2019-08-13 運用於ｉｃ匯流排的開始與結束偵測裝置與方法

Publications (2)

Publication Number Publication Date
TWI714207B true TWI714207B (zh) 2020-12-21
TW202107290A TW202107290A (zh) 2021-02-16

Family

ID=74566711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128717A TWI714207B (zh) 2019-08-13 2019-08-13 運用於ｉｃ匯流排的開始與結束偵測裝置與方法

Country Status (3)

Country Link
US (1) US11023023B2 (zh)
CN (1) CN112395143B (zh)
TW (1) TWI714207B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114996196B (zh) * 2022-08-04 2022-10-21 北京数字光芯集成电路设计有限公司 I2c通信驱动电路、微显示芯片和电子设备
CN116243148B (zh) * 2023-02-22 2024-03-15 成都电科星拓科技有限公司 一种针对芯片i3c协议的调试和验证架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010728A1 (en) * 2002-05-14 2004-01-15 Stmicroelectronics S.R.L. Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
WO2012001783A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 データ復元プログラム、データ復元装置およびデータ復元方法
US20150081936A1 (en) * 2013-09-13 2015-03-19 Stmicroelectronics Asia Pacific Pte. Ltd. Iic bus start-stop detection circuit
US20180131375A1 (en) * 2015-04-28 2018-05-10 Nordic Semiconductor Asa Communication between integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530029B1 (en) * 1999-09-23 2003-03-04 National Semiconductor Corporation I2C/SMBus start-stop detecting circuit that reduces the likelihood of stalling the bus due to glitches on the data line
TW201015094A (en) * 2008-10-03 2010-04-16 Holtek Semiconductor Inc Detection control circuit for anti-leakage
CN102073613B (zh) * 2010-12-15 2013-05-08 创新科存储技术有限公司 一种消除i2c总线死锁的装置及方法
US8878569B1 (en) * 2013-04-23 2014-11-04 Atmel Corporation Self-recovering bus signal detector
JP6696511B2 (ja) * 2015-12-16 2020-05-20 ソニー株式会社 通信装置、通信方法、プログラム、および通信システム
CN109388605B (zh) * 2017-08-10 2021-04-27 深圳市中兴微电子技术有限公司 一种解除i2c总线死锁的方法和装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010728A1 (en) * 2002-05-14 2004-01-15 Stmicroelectronics S.R.L. Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
WO2012001783A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 データ復元プログラム、データ復元装置およびデータ復元方法
US20150081936A1 (en) * 2013-09-13 2015-03-19 Stmicroelectronics Asia Pacific Pte. Ltd. Iic bus start-stop detection circuit
US20180131375A1 (en) * 2015-04-28 2018-05-10 Nordic Semiconductor Asa Communication between integrated circuits

Also Published As

Publication number Publication date
US20210048861A1 (en) 2021-02-18
US11023023B2 (en) 2021-06-01
CN112395143B (zh) 2022-08-23
TW202107290A (zh) 2021-02-16
CN112395143A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
TWI714207B (zh) 運用於ｉｃ匯流排的開始與結束偵測裝置與方法
CN109709475A (zh) 输入/输出总线中的毛刺检测
JPS6128154A (ja) 割込みインタフエ−ス回路
WO2015027706A1 (zh) 一种基于i/o接口的信号输出方法和装置
US7174473B2 (en) Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
US20140062560A1 (en) Reconfigurable flip-flop
CN107533533B (zh) 集成电路之间的通信
US20080163012A1 (en) Apparatus for Configuring a USB PHY to Loopback Mode
Yang et al. A configurable SPI interface based on APB bus
CN116243148B (zh) 一种针对芯片i3c协议的调试和验证架构
TWI506952B (zh) 用於功率管理的隔離介面電路
US10977206B2 (en) Data communication device and method for data communication
TWI665870B (zh) 電子系統及信號切換電路
CN209118268U (zh) 一种高鲁棒性spi总线驱动电路
TW201810059A (zh) 主控元件以及資料傳輸方法
Reddy et al. Serial peripheral interface-master universal verification component using UVM
US9892085B2 (en) Control device for I2C slave device
JP7007809B2 (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
Huang et al. Start-and-stop detecting apparatus and method for I 3 C bus
US20220416771A1 (en) Embedded pattern generator
CN207601549U (zh) 一种消除隔离器件引入adc时钟延时的电路
TWI722714B (zh) 介面連接裝置與方法
CN107885638A (zh) 硬盘背板
TW200839527A (en) Signal transfer systems and methods
US9069466B2 (en) Methods and apparatus for source-synchronous circuits