TWI722714B - 介面連接裝置與方法 - Google Patents
介面連接裝置與方法 Download PDFInfo
- Publication number
- TWI722714B TWI722714B TW108145582A TW108145582A TWI722714B TW I722714 B TWI722714 B TW I722714B TW 108145582 A TW108145582 A TW 108145582A TW 108145582 A TW108145582 A TW 108145582A TW I722714 B TWI722714 B TW I722714B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- electronic device
- handshaking
- interface connection
- digital
- Prior art date
Links
Images
Abstract
一種介面連接裝置,設置於第一電子裝置中,包含:類比實體層電路、波形產生電路以及媒體存取控制電路。類比實體層電路自第二電子裝置接收類比交握訊號,並據以產生數位交握訊號。波形產生電路判斷數位交握訊號包含的脈波的脈波參數與預設脈波參數範圍的相符次數是否達到預設次數,並在達到預設次數時產生數位輸出訊號,其中數位輸出訊號的輸出脈波的輸出脈波參數均與預設脈波參數範圍相符。媒體存取控制電路在接收到數位輸出訊號時,判斷類比交握訊號為有效,以繼續進行交握。
Description
本發明係有關於一種介面連接技術,且特別是有關於一種介面連接裝置與方法。
市面上的硬碟愈來愈多樣化,因而造成相容性的問題。其中,當硬碟與主機之間是以串列式先進附加的介面相連時,容易在連接交握的階段因為彼此的訊號受到製程及環境的影響,而無法正確地辨識,進而造成連線的失敗。一旦連線失敗,雖然可以藉由重置或是重新交握再次嘗試,但是即便成功,仍可能因為部分硬碟的設計而造成連線速度規格的調降。
因此,如何設計一個新的介面連接裝置與方法,以解決上述的缺失,乃為此一業界亟待解決的問題。
發明內容旨在提供本揭示內容的簡化摘要,以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述,且其用意並非在指出本發明實施例的重要/
關鍵元件或界定本發明的範圍。
為達上述目的,本發明內容之一技術態樣係關於一種介面連接裝置,設置於第一電子裝置中,包含:類比實體層電路、波形產生電路以及媒體存取控制(media access control;MAC)電路。類比實體層電路配置以自第二電子裝置接收類比交握訊號,並據以產生數位交握訊號。波形產生電路配置以判斷數位交握訊號包含的複數個脈波的脈波參數與對應之預設脈波參數範圍的相符次數是否達到預設次數,並在達到預設次數時產生數位輸出訊號,其中數位輸出訊號的複數個輸出脈波的輸出脈波參數均與預設脈波參數範圍相符。媒體存取控制電路配置以在接收到數位輸出訊號時,判斷類比交握訊號為有效,以繼續進行交握。
本發明內容之另一技術態樣係關於一種介面連接方法,應用於設置於第一電子裝置中的介面連接裝置中,包含:使類比實體層電路自第二電子裝置接收類比交握訊號,並據以產生數位交握訊號;使波形產生電路判斷數位交握訊號包含的複數個脈波的脈波參數與對應之預設脈波參數範圍的相符次數是否達到預設次數;使波形產生電路在達到預設次數時產生數位輸出訊號,其中數位輸出訊號的複數個輸出脈波的輸出脈波參數均與預設脈波參數範圍相符;以及使媒體存取控制電路在接收到數位輸出訊號時,判斷類比交握訊號為有效,以繼續進行交握。
本發明的介面連接裝置及方法可藉由波形產生電路,在判斷數位交握訊號的多個脈波的脈波參數符合預設脈
波參數範圍後,直接產生具有符合預設脈波參數範圍的輸出脈波的數位輸出訊號,使媒體存取控制電路判斷第一電子裝置和第二電子裝置間的交握的有效性,避免交握程序受到環境與製程的影響。
100‧‧‧第一電子裝置
102‧‧‧第二電子裝置
300‧‧‧介面連接裝置
301‧‧‧類比交握訊號
310‧‧‧類比實體層電路
311‧‧‧數位交握訊號
320‧‧‧波形產生電路
321‧‧‧數位輸出訊號
330‧‧‧媒體存取控制電路
340‧‧‧多工器
401、411、501、511‧‧‧脈波
421、521‧‧‧輸出脈波
600‧‧‧介面連接方法
601-605‧‧‧步驟
COMINIT‧‧‧通訊初始訊號
COMRESET‧‧‧通訊重置訊號
COMWAKE1‧‧‧第一電子裝置通訊喚醒訊號
COMWAKE2‧‧‧第二電子裝置通訊喚醒訊號
SEL‧‧‧選擇訊號
W1、W3‧‧‧高態脈寬
W1’、W3’‧‧‧高態輸出脈寬
W2、W4‧‧‧低態脈寬
W2’、W4’‧‧‧低態輸出脈寬
350‧‧‧反向器
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖為本發明一實施例中,一種第一電子裝置與第二電子裝置的方塊圖;
第2圖為本發明一實施例中,第一電子裝置與第二電子裝置間傳送的訊號的時序圖;
第3圖為本發明一實施例中,介面連接裝置更詳細的方塊圖;
第4圖為本發明一實施例中,在介面連接裝置中傳遞的訊號的波形圖;
第5圖為本發明一實施例中,在介面連接裝置中傳遞的訊號的波形圖;以及
第6圖為本發明一實施例中,一種介面連接方法的流程圖。
請參照第1圖。第1圖為本發明一實施例中,一種第一電子裝置100與第二電子裝置102的方塊圖。
第一電子裝置100於一實施例中為主機。第二電子裝置102於一實施例中,為任何可與第一電子裝置100相電性耦接的裝置,例如但不限於硬碟。因此,第一電子裝置100為主端(master),第二電子裝置102為從端(slave)。
於一實施例中,第一電子裝置100以及第二電子裝置102是以串列式先進附加(serial advanced technology attachment;SATA)技術的介面相連接。
請參照第2圖。第2圖為本發明一實施例中,第一電子裝置100與第二電子裝置102間傳送的訊號的時序圖。
如第2圖所示,在第一電子裝置100與第二電子裝置102開始連接時,將進入第一交握階段。
第一電子裝置100在第一交握階段中,先傳送通訊重置訊號COMRESET至第二電子裝置102,以使第二電子裝置102據以產生通訊初始訊號COMINIT。
進一步地,第一電子裝置100將在確認接收到通訊初始訊號COMINIT後,傳送第一電子裝置通訊喚醒訊號COMWAKE1至第二電子裝置102,以使第二電子裝置102據以產生第二電子裝置通訊喚醒訊號COMWAKE2至第一電子裝置100。進一步地,第一電子裝置100將在確認接收到第二電子裝置通訊喚醒訊號COMWAKE2後,判斷第二電子裝置102與第一電子裝置101成功連接,並進入第二交握階段。
在第二交握階段中,第一電子裝置101與第二電子裝置102將進一步進行其他的訊號傳輸,以協商傳輸速度。
第一電子裝置100包含介面連接裝置300。於一實
施例中,介面連接裝置300是用以與第二電子裝置102電性耦接,以進行上述的交握程序。
請參照第3圖。第3圖為本發明一實施例中,介面連接裝置300更詳細的方塊圖。
介面連接裝置300包含:類比實體層電路310、波形產生電路320、媒體存取控制(media access control;MAC)電路330以及多工器340。
類比實體層電路310配置以自第二電子裝置102接收類比交握訊號301,並據以產生數位交握訊號311。
請參照第4圖。第4圖為本發明一實施例中,在介面連接裝置300中傳遞的訊號的波形圖。
於第4圖中,類比交握訊號301是以第2圖的通訊初始訊號COMINIT做為實施方式進行繪示,並包含複數個脈波401。
於一實施例中,數位交握訊號311為閒置(idle)訊號,且亦包含複數個脈波411。於一實施例中,數位交握訊號311是類比交握訊號301的反相,亦即類比交握訊號301的脈波401的高態將對應於數位交握訊號311的脈波411的低態,且類比交握訊號301的脈波401的低態將對應於數位交握訊號311的脈波411的高態。
數位交握訊號311的脈波411分別具有脈波參數。於一實施例中,脈波參數包含例如但不限於高態脈寬W1及/或低態脈寬W2。
波形產生電路320於一實施例中,是設置於數位
實體層電路(未繪示)中,並配置以判斷數位交握訊號311包含的脈波411的脈波參數與預設脈波參數範圍的相符次數是否達到預設次數。
在一數值範例中,以通訊初始訊號COMINIT的實施方式為例,對應於高態脈寬W1的預設脈波參數範圍為320奈秒(nanosecond)上下5%的範圍,對應於低態脈寬W2的預設脈波參數範圍為106奈秒上下5%的範圍。需注意的是,上述的數值僅為一範例,本發明並不為此所限。
在一實施例中,當預設次數設置為例如4次時,波形產生電路320可在四個脈波411的脈波參數與預設脈波參數範圍相符時,判斷相符次數達到預設次數,並產生數位輸出訊號321。其中,數位輸出訊號321的複數個輸出脈波421的輸出脈波參數,均與預設脈波參數範圍相符。於一實施例中,輸出脈波參數包含例如但不限於高態輸出脈寬W1’及/或低態輸出脈寬W2’。
於一實施例中,數位輸出訊號321是與數位交握訊號311互為反相。因此,數位輸出訊號321與類比交握訊號301為同相。
多工器340於一實施例中,是與波形產生電路320共同設置於數位實體層電路中,且一端根據選擇訊號SEL選擇性地電性耦接於波形產生電路320及類比實體層電路其中之一,另一端電性耦接於媒體存取控制電路330。
多工器340配置以預設與波形產生電路320電性耦接,並在第一交握階段且相符次數達到預設次數時,輸出數
位輸出訊號321至媒體存取控制電路330。
媒體存取控制電路330配置以在接收到數位輸出訊號321時,判斷類比交握訊號301為有效,以繼續進行交握。於一實施例中,在驗證完通訊初始訊號COMINIT的有效性後,第一電子裝置100將如前所述,傳送第一電子裝置通訊喚醒訊號COMWAKE1至第二電子裝置102,並自第二電子裝置102接收第二電子裝置通訊喚醒訊號COMWAKE2以驗證其有效性。
於一實施例中,當波形產生電路320判斷相符次數並未達到預設次數時,將使媒體存取控制電路330判斷類比交握訊號301為無效。於一實施例中,在判斷類比交握訊號301為無效後,第一電子裝置100以及第二電子裝置102將重新進行交握,直到交握被認定為有效或是認定為無法連線為止。
請參照第5圖。第5圖為本發明一實施例中,在介面連接裝置300中傳遞的訊號的波形圖。
於第5圖中,類比交握訊號301是以第2圖的第二電子裝置通訊喚醒訊號COMWAKE2做為實施方式進行繪示,並包含複數個脈波501。
於一實施例中,數位交握訊號311為閒置(idle)訊號,且亦包含複數個脈波511。於一實施例中,數位交握訊號311是類比交握訊號301的反相,亦即類比交握訊號301的脈波501的高態將對應於數位交握訊號311的脈波511的低態,且類比交握訊號301的脈波501的低態將對應於數位交握訊號311的脈波511的高態。
數位交握訊號311的脈波511分別具有脈波參數。於一實施例中,脈波參數包含例如但不限於高態脈寬W3及/或低態脈寬W4。
波形產生電路320配置以判斷數位交握訊號311包含的脈波511的脈波參數與預設脈波參數範圍的相符次數是否達到預設次數。
在一數值範例中,以第二電子裝置通訊喚醒訊號COMWAKE2的實施方式為例,對應於高態脈寬W3的預設脈波參數範圍為106奈秒(nanosecond)上下5%的範圍,對應於低態脈寬W4的預設脈波參數範圍為106奈秒上下5%的範圍。需注意的是,上述的數值僅為一範例,本發明並不為此所限。
在一實施例中,當預設次數設置為例如4次時,波形產生電路320可在四個脈波511的脈波參數與預設脈波參數範圍相符時,判斷相符次數達到預設次數,並產生數位輸出訊號321。其中,數位輸出訊號321的複數個輸出脈波521的輸出脈波參數,均與預設脈波參數範圍相符。於一實施例中,輸出脈波參數包含例如但不限於高態輸出脈寬W3’及/或低態輸出脈寬W4’。
於一實施例中,數位輸出訊號321是與數位交握訊號311互為反相。因此,數位輸出訊號321與類比交握訊號301為同相。
於一實施例中,當波形產生電路320判斷相符次數並未達到預設次數時,將使媒體存取控制電路330判斷類比
交握訊號301為無效。於一實施例中,在判斷類比交握訊號301為無效後,第一電子裝置100以及第二電子裝置102將重新進行交握,直到交握被認定為有效或是認定為無法連線為止。
於一實施例中,在驗證完第二電子裝置通訊喚醒訊號COMWAKE2的有效性後,通訊初始訊號COMINIT以及第二電子裝置通訊喚醒訊號COMWAKE2將均被認定為有效,並判斷第二電子裝置102與第一電子裝置100成功連接。第一電子裝置100及第二電子裝置102將進入第二交握階段,以協商傳輸速度。
此時,選擇訊號SEL將使多工器340配置以在第二交握階段選擇與類比實體層電路310電性耦接,以輸出來自類比實體層電路310的其他數位訊號,以協商傳輸速度。於一實施例中,由於類比實體層電路310所輸出的訊號是類比實體層電路310的輸入訊號的反相,因此多工器340可自類比實體層電路310透過反向器350接收其他數位訊號。
由於類比實體層電路310在產生數位交握訊號311時,容易受到環境與製程的影響,而具有差異。這樣的差異,將可能使媒體存取控制電路330判斷數位交握訊號311不符合規範,而認為第一電子裝置100和第二電子裝置102連線失敗。即便重新進行交握且成功連線,第一電子裝置100和第二電子裝置102也將可能因為前次連線的失敗而降低傳輸速度的規格。
因此,本發明的介面連接裝置300可藉由波形產生電路320,在判斷數位交握訊號311的多個脈波的脈波參數
符合預設脈波參數範圍後,直接產生具有符合預設脈波參數範圍的輸出脈波521的數位輸出訊號321,使媒體存取控制電路330判斷第一電子裝置100和第二電子裝置102間的交握的有效性,進而判斷第一電子裝置100和第二電子裝置102間連線成功,避免交握程序受到環境與製程的影響。
需注意的是,上述由類比交握訊號301產生反相的數位交握訊號311,再產生與類比交握訊號301同相的數位輸出訊號321的實施方式僅為一範例。於其他實施例中,亦可能以類比交握訊號301、數位交握訊號311以及數位輸出訊號321均為同相的方式實現。
請參照第6圖。第6圖為本發明一實施例中,一種介面連接方法600的流程圖。介面連接方法600可應用於第3圖所示的介面連接裝置300中。介面連接方法600包含下列步驟(應瞭解到,在本實施方式中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
於步驟601,使類比實體層電路310自第二電子裝置102接收類比交握訊號301,並據以產生數位交握訊號311。
於步驟602,使波形產生電路320判斷數位交握訊號311包含的脈波,例如第4圖中的脈波411的脈波參數與對應之預設脈波參數範圍的相符次數是否達到預設次數。
於步驟603,當相符次數達到預設次數時,使波形產生電路320產生數位輸出訊號321,其中數位輸出訊號321的輸出脈波,例如第4圖中的輸出脈波421的輸出脈波參數均
與預設脈波參數範圍相符。
於步驟604,使媒體存取控制電路330在接收到數位輸出訊號321時,判斷類比交握訊號301為有效,以繼續進行交握。
而當相符次數並未達到預設次數時,於步驟605,使第一電子裝置100的介面連接裝置300與第二電子裝置102重新進行交握。流程將回至步驟601,重新執行介面連接方法600的各步驟。
雖然上文實施方式中揭露了本發明的具體實施例,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不悖離本發明之原理與精神的情形下,當可對其進行各種更動與修飾,因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
300‧‧‧介面連接裝置
301‧‧‧類比交握訊號
310‧‧‧類比實體層電路
311‧‧‧數位交握訊號
320‧‧‧波形產生電路
321‧‧‧數位輸出訊號
330‧‧‧媒體存取控制電路
340‧‧‧多工器
350‧‧‧反向器
SEL‧‧‧選擇訊號
Claims (10)
- 一種介面連接裝置,設置於一第一電子裝置中,包含:一類比實體層電路,配置以自一第二電子裝置接收一類比交握訊號,並據以產生一數位交握訊號;一波形產生電路,配置以判斷該數位交握訊號包含的複數個脈波的一脈波參數與對應之一預設脈波參數範圍的一相符次數是否達到一預設次數,並在達到該預設次數時產生一數位輸出訊號,其中該數位輸出訊號的複數個輸出脈波的一輸出脈波參數均與該預設脈波參數範圍相符;以及一媒體存取控制(media access control;MAC)電路,配置以在接收到該數位輸出訊號時,判斷該類比交握訊號為有效(valid),以繼續進行交握。
- 如請求項1所述之介面連接裝置,其中該波形產生電路是在一第一交握階段判斷該相符次數是否達到該預設次數,該介面連接裝置更包含一多工器,一端選擇性地電性耦接於該波形產生電路及該類比實體層電路其中之一,另一端電性耦接於該媒體存取控制電路;該多工器配置以預設與該波形產生電路電性耦接,並在該第一交握階段且該相符次數達到該預設次數時,輸出該數位輸出訊號至該媒體存取控制電路,以及在該第一交握階段後之一第二交握階段選擇與該類比實體層電路電性耦接,以輸出來自該類比實體層電路的至少一其他數位訊號。
- 如請求項2所述之介面連接裝置,其中該第一電子裝置以及該第二電子裝置是於該第二交握階段協商一傳輸速度。
- 如請求項1所述之介面連接裝置,其中該脈波參數包含一高態脈寬及/或一低態脈寬,該輸出脈波參數包含一高態輸出脈寬及/或一低態輸出脈寬。
- 如請求項1所述之介面連接裝置,其中該類比交握訊號包含一通訊初始訊號(COMINIT)以及一第二電子裝置通訊喚醒訊號(COMWAKE),其中該通訊初始訊號是根據該第一電子裝置傳送至該第二電子裝置之一通訊重置訊號(COMRESET)產生,該第二電子裝置通訊喚醒訊號是根據該第一電子裝置傳送至該第二電子裝置之一第一電子裝置通訊喚醒訊號產生,且當該媒體存取控制電路判斷該通訊初始訊號以及該第二電子裝置通訊喚醒訊號均為有效時,判斷該第二電子裝置與該第一電子裝置成功連接。
- 如請求項1所述之介面連接裝置,其中該第一電子裝置為一主端(master),該第二電子裝置為一從端(slave)。
- 一種介面連接方法,應用於設置於一第一電 子裝置中的一介面連接裝置中,包含:使一類比實體層電路自一第二電子裝置接收一類比交握訊號,並據以產生一數位交握訊號;使一波形產生電路判斷該數位交握訊號包含的複數個脈波的一脈波參數與對應之一預設脈波參數範圍的一相符次數是否達到一預設次數;使該波形產生電路在達到該預設次數時產生一數位輸出訊號,其中該數位輸出訊號的複數個輸出脈波的一輸出脈波參數均與該預設脈波參數範圍相符;以及使一媒體存取控制電路在接收到該數位輸出訊號時,判斷該類比交握訊號為有效,以繼續進行交握。
- 如請求項7所述之介面連接方法,其中該波形產生電路是在一第一交握階段判斷該相符次數是否達到該預設次數,該介面連接裝置更包含一多工器,一端選擇性地電性耦接於該波形產生電路及該類比實體層電路其中之一,另一端電性耦接於該媒體存取控制電路,該介面連接方法更包含:使該多工器預設與該波形產生電路電性耦接,並在該第一交握階段且該相符次數達到該預設次數時,輸出該數位輸出訊號至該媒體存取控制電路;以及使該多工器在該第一交握階段後之一第二交握階段選擇與該類比實體層電路電性耦接,以輸出來自該類比實體層電路的至少一其他數位訊號。
- 如請求項8所述之介面連接方法,更包含:使該第一電子裝置以及該第二電子裝置是於該第二交握階段協商一傳輸速度。
- 如請求項7所述之介面連接方法,其中該類比交握訊號包含一通訊初始訊號以及一第二電子裝置通訊喚醒訊號,該介面連接方法更包含:使該第一電子裝置傳送一通訊重置訊號至該第二電子裝置,以使該第二電子裝置產生該通訊初始訊號;使該第一電子裝置傳送一第一電子裝置通訊喚醒訊號至該第二電子裝置,以使該第二電子裝置產生該第二電子裝置通訊喚醒訊號;以及當該媒體存取控制電路判斷該通訊初始訊號以及該第二電子裝置通訊喚醒訊號均為有效時,判斷該第二電子裝置與該第一電子裝置成功連接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/741,932 US11055255B2 (en) | 2019-04-25 | 2020-01-14 | Interface connection apparatus and method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108114565 | 2019-04-25 | ||
TW108114565 | 2019-04-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202040372A TW202040372A (zh) | 2020-11-01 |
TWI722714B true TWI722714B (zh) | 2021-03-21 |
Family
ID=74201353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108145582A TWI722714B (zh) | 2019-04-25 | 2019-12-12 | 介面連接裝置與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI722714B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043911A (en) * | 1989-12-22 | 1991-08-27 | Sundstrand Corporation | Multiplexing A/D converter for a generator control unit |
US20090244993A1 (en) * | 2008-03-31 | 2009-10-01 | John Udell | Maintaining dynamic count of fifo contents in multiple clock domains |
US8812883B2 (en) * | 2007-06-15 | 2014-08-19 | Apple Inc. | Systems and methods for providing device-to-device handshaking through a power supply signal |
US20170141571A1 (en) * | 2015-11-13 | 2017-05-18 | University Of Macau | Mixed signal controller |
US10114049B2 (en) * | 2015-06-02 | 2018-10-30 | Canyon Semiconductor Inc. | Apparatus for input power detection and method thereof |
-
2019
- 2019-12-12 TW TW108145582A patent/TWI722714B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043911A (en) * | 1989-12-22 | 1991-08-27 | Sundstrand Corporation | Multiplexing A/D converter for a generator control unit |
US8812883B2 (en) * | 2007-06-15 | 2014-08-19 | Apple Inc. | Systems and methods for providing device-to-device handshaking through a power supply signal |
US20090244993A1 (en) * | 2008-03-31 | 2009-10-01 | John Udell | Maintaining dynamic count of fifo contents in multiple clock domains |
US10114049B2 (en) * | 2015-06-02 | 2018-10-30 | Canyon Semiconductor Inc. | Apparatus for input power detection and method thereof |
US20170141571A1 (en) * | 2015-11-13 | 2017-05-18 | University Of Macau | Mixed signal controller |
Also Published As
Publication number | Publication date |
---|---|
TW202040372A (zh) | 2020-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0804764B1 (en) | Synchronous dma transfer protocol | |
US7343500B2 (en) | Electronic device with serial ATA interface and power-saving control method used in the device | |
CN107844445B (zh) | 用于非源同步系统的调谐电路系统和操作 | |
TWI591486B (zh) | 固態硬碟控制裝置與方法 | |
JP2010086524A (ja) | 省電力機能を有するブリッジ装置 | |
JP2001274862A (ja) | 2つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 | |
TWI824154B (zh) | 積體電路間裝置,從屬器件,電腦實施方法,及電腦可讀儲存媒體 | |
CN110647486B (zh) | 一种PCIe链路训练方法、端设备及通讯系统 | |
WO2015188586A1 (zh) | 数据传输方法及电子设备、usb设备、存储介质 | |
KR100668004B1 (ko) | 멀티 드롭 버스에 대한 타이밍을 최적화하기 위한 방법 및장치 | |
TWI722714B (zh) | 介面連接裝置與方法 | |
WO2010115363A1 (zh) | 一种数据传输速度的自适应方法及外围设备 | |
US20130272449A1 (en) | Generating and/or receiving, at least in part, signal that includes at least one waveform | |
US11023023B2 (en) | Start-and-stop detecting apparatus and method for I3C bus | |
CN111858438B (zh) | 接口连接装置与方法 | |
JP2009526278A (ja) | データインタフェースおよび同期探索方法 | |
US11055255B2 (en) | Interface connection apparatus and method | |
US20090024875A1 (en) | Serial advanced technology attachment device and method testing the same | |
TWI657662B (zh) | 信號介面系統及其資料傳送方法 | |
JP4630288B2 (ja) | 受信したシリアル転送アライメントシーケンスのレートの検証 | |
TW200303676A (en) | System for providing a calibrated clock and methods thereof | |
CN117407348B (zh) | PCIe自适应转接方法、装置、存储介质及电子设备 | |
JP4477447B2 (ja) | 通信システム装置及びその通信方法 | |
TWI818834B (zh) | 微控制器及應用其之序列周邊介面系統 | |
DiPaolo et al. | Serial ata physical link initialization with the gtp transceiver of virtex-5 lxt fpgas |