TWI665870B - 電子系統及信號切換電路 - Google Patents

電子系統及信號切換電路 Download PDF

Info

Publication number
TWI665870B
TWI665870B TW107103629A TW107103629A TWI665870B TW I665870 B TWI665870 B TW I665870B TW 107103629 A TW107103629 A TW 107103629A TW 107103629 A TW107103629 A TW 107103629A TW I665870 B TWI665870 B TW I665870B
Authority
TW
Taiwan
Prior art keywords
signal
switching circuit
type flip
flops
pin
Prior art date
Application number
TW107103629A
Other languages
English (en)
Other versions
TW201935852A (zh
Inventor
鍾哲瑋
曾嘉農
杜永中
Original Assignee
緯穎科技服務股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯穎科技服務股份有限公司 filed Critical 緯穎科技服務股份有限公司
Priority to TW107103629A priority Critical patent/TWI665870B/zh
Priority to CN201810213181.4A priority patent/CN110109860B/zh
Priority to US15/938,472 priority patent/US10340896B1/en
Application granted granted Critical
Publication of TWI665870B publication Critical patent/TWI665870B/zh
Publication of TW201935852A publication Critical patent/TW201935852A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種信號切換電路，用於一電子系統，該電子系統包括複數個硬體電路，該信號切換電路包括：一控制電路，被配置以接收來自該電子系統之一觸發電路所產生之一觸發信號，並依據該觸發信號以改變該控制電路所產生之一模式信號；以及一切換電路，被配置以依據該模式信號將該等硬體電路之一者之傳輸信號電性連接至該電子系統之一傳輸介面。

Description

電子系統及信號切換電路
本發明係有關於數位電路，特別是有關於一種可利用單一訊號以切換多種操作模式之電子系統及信號切換電路。
在儲存系統或是伺服器系統中，通常會有多個不同的積體電路(integrated circuit，IC)、晶片(chip)、或晶片系統(System-on-Chip，SOC)。以晶片系統為例，各個晶片系統之傳輸信號會透過一切換電路(例如為一切換IC)以連接至一外部連接器，例如可連接一外部測試板以方便設計者測試及使用。然而，傳統的方式是利用軟體的方式來控制切換電路以切換不同的操作模式，例如可透過其中一個晶片系統的控制介面以控制切換電路，例如可透過通用輸入輸出(general-purpose input/output，GPIO)介面或雙線介面(Two-wire interface，TWI)等等。然而，當負責控制的晶片系統故障或是進行控制的韌體出現問題時，則無法控制切換電路以切換操作模式，意即其他晶片系統之傳輸信號也同時無法使用。此外，在設計階段時，也常常難以發現問題是由硬體或軟體所產生。
因此，需要一種可利用單一訊號以切換多種操作模式之電子系統及信號切換電路以解決上述問題。
本發明實施例係提供一種信號切換電路，用於一電子系統，該電子系統包括複數個硬體電路，該信號切換電路包括：一控制電路，被配置以接收來自該電子系統之一觸發電路所產生之一觸發信號，並依據該觸發信號以改變該控制電路所產生之一模式信號；以及一切換電路，被配置以依據該模式信號將該等硬體電路之一者之傳輸信號電性連接至該電子系統之一傳輸介面。
本發明實施例更提供一種電子系統，包括：複數個硬體電路；一觸發電路，用以產生一觸發信號；一傳輸介面；以及一信號切換電路。該信號切換電路包括：一控制電路，被配置以接收來自該觸發電路之該觸發信號，並依據該觸發信號以改變該控制電路所產生之一模式信號；以及一切換電路，被配置以依據該模式信號將該等硬體電路之一者之傳輸信號電性連接至該電子系統之該傳輸介面。
100‧‧‧電子系統
1101-110N‧‧‧硬體電路
1101U-110NU‧‧‧通用非同步收發傳輸器
1101S-110NS‧‧‧傳輸信號
120‧‧‧信號切換電路
121‧‧‧控制電路
122‧‧‧切換電路
124‧‧‧模式信號
130‧‧‧電路板
140、142‧‧‧傳輸介面
150、152‧‧‧外接測試板
160‧‧‧觸發電路
161‧‧‧觸發信號
162‧‧‧清除信號
163‧‧‧復置信號
1211-121N‧‧‧D型正反器
CLK1-CLKN‧‧‧時脈輸入腳位
D1-DN‧‧‧輸入腳位
Q1-QN‧‧‧輸出腳位
Q1’-QN’‧‧‧輸出腳位
CLR1-CLRN‧‧‧清除腳位
PR1-PRN‧‧‧復置腳位
第1圖係顯示依據本發明一實施例中之電子系統的功能方塊圖。
第2圖係顯示依據本發明一實施例中之信號切換電路之功能方塊圖。
第3圖係顯示依據本發明另一實施例中之電子系統的功能方塊圖。
第4圖係顯示依據本發明第3圖之實施例相應的信號切換電路之功能方塊圖。
第5圖係顯示依據本發明另一實施例中之信號切換電路之功能方塊圖。
第6圖係顯示依據本發明另一實施例中之電子系統的功能方塊圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
第1圖係顯示依據本發明一實施例中之電子系統的功能方塊圖。
如第1圖所示，電子系統100係包括複數個硬體電路1101~110N、一信號切換電路120、一電路板130、及一傳輸介面140。在一實施例中，電路板130例如為一印刷電路板(printed circuit board，PCB)，且硬體電路1101~110N、信號切換電路120、及傳輸介面140係設置於電路板130上。各硬體電路1101~110N例如可為積體電路(integrated circuit，IC)、晶片系統(system-on-chip，SoC)、輸入輸出控制器(input/output controller，IOC)、基板管理控制器(baseboard management controller，BMC)、處理器(processor)等等，但本發明之實施例並不限於此。
在一實施例中，各硬體電路1101~110N係分別包括一通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter，UART)，例如通用非同步收發傳輸器1101U~110NU，其中通用非同步收發傳輸器可支援推薦標準(Recommended Standard)RS232、RS449、RS423、RS442、或 RS485等傳輸介面標準，但本發明之實施例並不限於此。各通用非同步收發傳輸器1101U~110NU係用以收發相應之硬體電路1101~110N的一組傳輸信號。
各硬體電路1101~110N所相應的通用非同步收發傳輸器1101U~110NU係電性連接至信號切換電路120，且信號切換電路120係依據一觸發信號(trigger signal)161以依序切換至不同的操作模式(operation mode)，例如各操作模式係對應至硬體電路1101~110N之其中一者，其中觸發信號例如可為一脈衝信號(pulse signal)。當信號切換電路120切換至一特定模式時，信號切換電路120係將所切換的特定模式相應的硬體電路之一組傳輸信號(例如1101S~110NS)連接至傳輸介面140，並可透過傳輸介面140以電性連接至一外接測試板150。在一實施例中，信號切換電路120例如可為一切換積體電路(switch IC)、但本發明之實施例並不限於此。傳輸介面140例如可利用一連接器(connector)所實現。
在一實施例中，信號切換電路120所接收之觸發信號161例如可由一觸發電路160所產生，且觸發電路160係設置於電路板130上。在另一實施例中，觸發電路160係可設置於外接測試板150，且可透過傳輸介面140以電性連接至信號切換電路120。舉例來說，觸發電路160可用一實體按鈕或是一硬體電路所實現，但本發明之實施例並不限於此。
舉例來說，若觸發電路160之實體按鈕(未繪示)被按下時，觸發電路會產生觸發信號161，並傳送觸發信號161至信號切換電路120以控制信號切換電路120依序切換至不同的 操作模式，其細節將詳述於後。
第2圖係顯示依據本發明一實施例中之信號切換電路之功能方塊圖。
在一實施例中，信號切換電路120之操作模式係由一模式信號所決定，且模式信號係由來自觸發電路160之觸發信號161所控制。舉例來說，信號切換電路120之功能方塊圖如第2圖所示，信號切換電路120例如包括一控制電路121及一切換電路122。控制電路121係被配置以接收來自觸發電路160之觸發信號161以改變控制電路121所產生之一模式信號。控制電路121例如包括串聯的複數個D型正反器(D flip-flop)1211~121N，且模式信號係由各D型正反器1211~121N之輸出腳位之輸出信號所組成。
在一實施例中，各個D型正反器1211~121N例如為正緣觸發D型正反器(positive edge triggered D flip-flop)，且D型正反器1211~121N係以一預定方式串聯。各D型正反器1211~121N係包括一時脈輸入腳位CLK(或是一致能腳位EN)、一輸入腳位D、一輸出腳位Q、及一反相輸出腳位Q’。在另一實施例中，各個D型正反器1211~121N例如可為負緣觸發D型正反器(negative edge triggered D flip-flop)。為了便於說明，在後述實施例中之D型正反器1211~121N均為正緣觸發D型正反器。在第2圖中之D型正反器1211~121N為同步設計，意即各個D型正反器1211~121N利用其時脈輸入腳位接收正緣觸發信號以控制其輸出腳位。
如第2圖所示，D型正反器1211之時脈輸入腳位 CLK1係接收來自觸發電路160之觸發信號161，D型正反器1211之輸出腳位Q1則連接至D型正反器1212之時脈輸入腳位CLK2，D型正反器1211之反相輸出腳位Q1’則連接至D型正反器1211之輸入腳位D1。
類似地，D型正反器1212之時脈輸入腳位CLK2係接收來自D型正反器1211之輸出腳位Q1之信號，D型正反器1212之輸出腳位Q2則連接至D型正反器1213之時脈輸入腳位CLK3，D型正反器1212之反相輸出腳位Q2’則連接至D型正反器1212之輸入腳位D2。後續的D型正反器1213~121N係以類似的方式串接，故其細節於此不再贅述，唯D型正反器121N之輸出腳位QN係直接連接至切換電路122。此外，各個D型正反器1211~121N之輸出信號Q1~QN即構成模式信號124，且模式信號124係連接至切換電路122以做為輸入信號以切換操作模式。
簡單來說，各個D型正反器1211~121N之反相輸出腳位係與輸入腳位相連接；第一個D型正反器1211之時脈輸入腳位CLK1係接收觸發信號161。第一個D型正反器1211至第(N-1)個D型正反器121(N-1)之每一者的輸出腳位均連接至後一個D型正反器之時脈輸入腳位。意即，第一個D型正反器1211之輸出腳位Q1係連接至第二個D型正反器1212之時脈輸入腳位CLK2，第二個D型正反器1212之輸出腳位Q2係連接至第三個D型正反器1213之時脈輸入腳位CLK3，依此類推。此外，第N個D型正反器121N之輸出腳位QN係連接至切換電路122。
詳細而言，各個D型正反器1211~121N之輸出信號Q1~QN即構成模式信號124。若D型正反器1211~121N之數量 為N個，則可得到2N種操作模式。需注意的是，2N種操作模式之間的循序切換係由一位元的觸發信號所控制，其中觸發信號控制操作模式之切換的細節請參考第3~4圖之實施例。
第3圖係顯示依據本發明另一實施例中之電子系統的功能方塊圖。第4圖係顯示依據本發明第3圖之實施例相應的信號切換電路之功能方塊圖。
請同時參考第3圖及第4圖，在另一實施例中，為了便於說明，電子系統100係包括硬體電路1101~1104，且信號切換電路120係包括D型正反器1211及1212，故模式信號為2位元。
在此實施例中，信號切換電路120具有4種操作模式，例如第一操作模式、第二操作模式、第三操作模式、及第四操作模式係分別對應於模式信號(Q1,Q2)為(1,1)、(0,1)、(1,0)、及(0,0)，其中0表示低邏輯準位(L)，1表示高邏輯準位(H)，操作模式及模式信號(Q1,Q2)之關係例如表1所示：
舉例來說，在第一操作模式下，信號切換電路120係將硬體電路1101之傳輸信號1101S電性連接至傳輸介面 140；在第二操作模式下，信號切換電路120係將硬體電路1102之傳輸信號1102S電性連接至傳輸介面140；在第三操作模式下，信號切換電路120係將硬體電路1103之傳輸信號1103S電性連接至傳輸介面140；在第四操作模式下，信號切換電路120係將硬體電路1104之傳輸信號1104S電性連接至傳輸介面140。
詳細而言，信號切換電路120在預設狀態(或初始狀態)下，D型正反器1211之輸入腳位D1以及D型正反器1212之輸入腳位D2均為低邏輯準位，故D型正反器1211之輸出腳位Q1以及D型正反器1212之輸出腳位Q2會處於高邏輯準位，D型正反器1211之反相輸出腳位Q1’以及D型正反器1212之反相輸出腳位Q2’會處於低邏輯準位。此時，D型正反器1211及1212之輸出均為高邏輯準位，意即模式信號可用(1,1)或(H,H)表示，故會控制切換電路122以切換至第一操作模式。
當信號切換電路120第一次收到觸發信號，D型正反器1211之輸出腳位Q1會由高邏輯準位改變為低邏輯準位，且反相輸出腳位Q1’及輸入腳位D1會由低邏輯準位改變為高邏輯準位。因為對於D型正反器1212來說，其時脈輸入腳位CLK2所接收到之信號是由高邏輯準位變成低邏輯準位，是一個負緣變化的脈衝信號，故不會致能D型正反器1212。因此，D型正反器1212之輸出腳位Q2仍維持在高邏輯準位，且其反相輸出腳位Q2’及輸入腳位D2仍維持在低邏輯準位。此時，D型正反器1211之輸出為低邏輯準位，且D型正反器1212之輸出為高邏輯準位，意即模式信號可用(0,1)或(L,H)表示，故會控制切換電路122以切換至第二操作模式。
當信號切換電路120第二次收到觸發信號，D型正反器1211之輸出腳位Q1會由低邏輯準位改變為高邏輯準位，且反相輸出腳位Q1’及輸入腳位D1會由高邏輯準位改變為低邏輯準位。因為對於D型正反器1212來說，其時脈輸入腳位CLK2所接收到之信號是由低邏輯準位變成高邏輯準位，是一個正緣變化的脈衝信號，故會致能D型正反器1212。因此，D型正反器1212之輸出腳位Q2會由高邏輯準位改變至低邏輯準位，且其反相輸出腳位Q2’及輸入腳位D2會由低邏輯準位改變至高邏輯準位。此時，D型正反器1211之輸出為高邏輯準位，且D型正反器1212之輸出為低邏輯準位，意即模式信號可用(1,0)或(H,L)表示，故會控制切換電路122以切換至第三操作模式。
當信號切換電路120第三次收到觸發信號，D型正反器1211之輸出腳位Q1會由高邏輯準位改變為低邏輯準位，且反相輸出腳位Q1’及輸入腳位D1會由低邏輯準位改變為高邏輯準位。因為對於D型正反器1212來說，其時脈輸入腳位CLK2所接收到之信號是由高邏輯準位變成低邏輯準位，是一個負緣變化的脈衝信號，故不會致能D型正反器1212。因此，D型正反器1212之輸出腳位Q2仍維持在低邏輯準位，且其反相輸出腳位Q2’及輸入腳位D2仍維持在高邏輯準位。此時，D型正反器1211之輸出為-低邏輯準位，且D型正反器1212之輸出為低邏輯準位，意即模式信號可用(0,0)或(L,L)表示，故會控制切換電路122以切換至第四操作模式。
當信號切換電路120第四次收到觸發信號，D型正反器1211之輸出腳位Q1會由低邏輯準位改變為高邏輯準位，且 反相輸出腳位Q1’及輸入腳位D1會由高邏輯準位改變為低邏輯準位。因為對於D型正反器1212來說，其時脈輸入腳位CLK2所接收到之信號是由低邏輯準位變成高邏輯準位，是一個正緣變化的脈衝信號，故會致能D型正反器1212。因此，D型正反器1212之輸出腳位Q2會由低邏輯準位改變至高邏輯準位，且其反相輸出腳位Q2’及輸入腳位D2會由高邏輯準位改變至低邏輯準位。此時，D型正反器1211及1212之輸出均為高邏輯準位，意即模式信號可用(1,1)或(H,H)表示，故會控制切換電路122以切換至第一操作模式。
在上述實施例中，因為D型正反器之數量為2，故可支援22(即4)種操作模式。且信號切換電路120接收到4次觸發信號後，則會回到第一操作模式。
詳細而言，在第2圖所示之D型正反器之數量為N，則可支援2N種操作模式，且D型正反器1211~121N之操作機制係類似於第4圖之實施例，故其細節於此不再贅述。
第5圖係顯示依據本發明另一實施例中之信號切換電路之功能方塊圖。在另一實施例中，信號切換電路120中之D型正反器1211~121N例如為具有清除(clear)腳位(例如CLR1-CLRN)及復置(preset)腳位(例如PR1-PRN)之正緣觸發D型正反器或負緣觸發D型正反器。舉例來說，清除(CLR)腳位及復置(PR)腳位為低邏輯準位致能(low-active)之非同步(asynchronous)控制信號。在一實施例中，觸發電路160例如可發出一清除信號162至各D型正反器1211~121N之清除腳位(例如CLR1-CLRN)，並發出一復置信號163至各D型正反器1211 ~121N之復置腳位(例如PR1-PRN)，可用非同步的方式直接控制D型正反器1211~121N之狀態。
若D型正反器之清除腳位CLR及復置腳位PR均為高邏輯準位時，則D型正反器1211~121N之行為則與第3圖中之D型正反器1211~121N相同，輸出腳位Q均是在時脈輸入腳位CLK接收到正緣觸發信號時才會將輸出腳位Q設定為輸入腳位D之邏輯狀態。
若D型正反器1211~121N之清除腳位CLR為高邏輯準位時且復置腳位PR為低邏輯準位時，D型正反器1211~121N之輸出腳位Q會被強制設定在高邏輯準位，且反相輸出腳位Q’則會處於低邏輯準位。
若D型正反器1211~121N之清除腳位CLR為低邏輯準位時且復置腳位PR為高邏輯準位時，D型正反器1211~121N之輸出腳位Q會被強制設定在低邏輯準位，且反相輸出腳位Q’則會處於高邏輯準位。
若D型正反器1211~121N之清除腳位CLR及復置腳位PR均為低邏輯準位時，則D型正反器1211~121N之輸出腳位Q及反相輸出腳位Q’之邏輯狀態會有競爭情況(race condition)。一般而言，在進行電路設計時，會避免將D型正反器1211~121N之清除腳位CLR及復置腳位PR均設定為低邏輯準位的情況。
詳細而言，在一實施例中，因為信號切換電路120的某個操作模式可能會較常使用，且清除信號162及復置信號163為非同步設計，故無論信號切換電路120處於任何操作模 式，設計者均可利用清除信號162及復置信號163設定所有D型正反器1211~121N之清除腳位CLR為低邏輯準位時且復置腳位PR為高邏輯準位。此時，模式信號(例如全部為1)相應的操作模式設定為預設模式。
在另一實施例中，無論信號切換電路120處於任何操作模式，設計者均可利用清除信號162及復置信號163設定所有D型正反器1211~121N之清除腳位CLR為高邏輯準位時且復置腳位PR為低邏輯準位。此時，模式信號(例如全部為0)相應的操作模式設定為預設模式。
在又一實施例中，各D型正反器1211~121N之清除腳位CLR及復置腳位PR之邏輯狀態可分別設定，例如可透過觸發電路160中之個別的開關電路(未繪示)以分別設定各D型正反器1211~121N之清除腳位CLR及復置腳位PR之邏輯狀態，意即每個D型正反器1211~121N之清除腳位CLR及復置腳位PR是可以獨立控制的。因此可在初始狀態或是已在操作模式之間依序切換的過程中直接設定信號切換電路120為特定的操作模式。
第6圖係顯示依據本發明另一實施例中之電子系統的功能方塊圖。在另一實施例中，電子系統100更包括傳輸介面142，且信號切換電路120係可分別透過傳輸介面140及142輸出一組傳輸信號。舉例來說，在某些操作模式下，信號切換電路120係選擇硬體電路1101~110N之其中兩組傳輸信號，例如選擇來自硬體電路1101之傳輸信號1101S以及硬體電路1103之傳輸信號1103S，且傳輸信號1101S係透過傳輸介面140傳送 至外接測試板150，傳輸信號1103S則是透過傳輸介面142傳送至外接測試板152。
需注意的是，信號切換電路120的操作模式之切換，仍然是透過觸發電路160所產生的觸發信號161所控制，且可由第3圖或第5圖之實施例中之信號切換電路120所實現。若操作模式之數目大於硬體電路1101~110N之數量，則在某些操作模式下可選擇相同的兩個硬體電路並分別連接至傳輸介面140及142。
綜上所述，本發明之實施例係提供一種信號切換電路，其可利用硬體的觸發電路所產生的觸發信號(一位元)在兩個以上的操作模式依序切換，而無需經由軟體。因此，可避免由軟體控制切換操作模式時所產生的問題，並可降低電子系統的設計開發時間及成本，並且增加軟體之處理速度。
本發明之實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (11)

  1. 一種信號切換電路，用於一電子系統，該電子系統包括複數個硬體電路，該信號切換電路包括：一控制電路，被配置以接收來自該電子系統之一觸發電路所產生之一觸發信號，並依據該觸發信號以改變該控制電路所產生之一模式信號；以及一切換電路，被配置以依據該模式信號將該等硬體電路之一者之傳輸信號電性連接至該電子系統之一傳輸介面。
  2. 如申請專利範圍第1項所述之信號切換電路，其中該等硬體電路為複數個晶片系統(System-on-Chip)。
  3. 如申請專利範圍第1項所述之信號切換電路，其中該觸發信號為一脈衝信號。
  4. 如申請專利範圍第3項所述之信號切換電路，其中該信號切換電路係包括二個以上之操作模式，且該控制電路係依據該觸發信號改變該模式信號以依序切換該等操作模式。
  5. 如申請專利範圍第4項所述之信號切換電路，其中該控制電路包括串聯的N個D型正反器，其中該N個D型正反器之每一者包括一輸入腳位、一時脈輸入腳位、一輸出腳位、及一反相輸出腳位，且該N個D型正反器之每一者之該反相輸出腳位係與該輸入腳位相連接；其中該N個D型正反器之第一個D型正反器之該時脈輸入腳位係接收該觸發信號；其中該N個D型正反器之第一個D型正反器至第(N-1)個D型正反器之每一者的該輸出腳位係連接至後一個D型正反器之該時脈輸入腳位；其中該N個D型正反器之每一者之該輸出腳位係連接至該切換電路。
  6. 如申請專利範圍第5項所述之信號切換電路，其中該N個D型正反器之每一者之該輸出腳位之輸出信號係組成該模式信號。
  7. 如申請專利範圍第5項所述之信號切換電路，其中該N個D型正反器為正緣觸發D型正反器。
  8. 如申請專利範圍第5項所述之信號切換電路，其中該N個D型正反器為負緣觸發D型正反器。
  9. 如申請專利範圍第6項所述之信號切換電路，其中該N個D型正反器之每一者更包括一清除(clear)腳位及一復置(preset)腳位，且當該信號切換電路接收來自該觸發電路之一設定信號使得該N個D型正反器之每一者之該清除腳位處於高邏輯狀態且該復置腳位處於低邏輯狀態，該N個D型正反器之每一者之該輸出腳位係設定為高邏輯狀態，且該切換電路係依據該模式信號切換為該等操作模式中相應的操作模式。
  10. 如申請專利範圍第6項所述之信號切換電路，其中該N個D型正反器之每一者更包括一清除(clear)腳位及一復置(preset)腳位，且當該信號切換電路接收來自該觸發電路之一復置信號使得該N個D型正反器之每一者之該清除腳位處於低邏輯狀態且該復置腳位處於高邏輯狀態，該N個D型正反器之每一者之該輸出腳位係設定為該低邏輯狀態，且該切換電路係依據該模式信號切換為該二個以上之操作模式中相應的操作模式。
  11. 一種電子系統，包括：複數個硬體電路；一觸發電路，用以產生一觸發信號；一傳輸介面；以及一信號切換電路，包括：一控制電路，被配置以接收來自該觸發電路之該觸發信號，並依據該觸發信號以改變該控制電路所產生之一模式信號；以及一切換電路，被配置以依據該模式信號將該等硬體電路之一者之傳輸信號電性連接至該電子系統之該傳輸介面。
TW107103629A 2018-02-01 2018-02-01 電子系統及信號切換電路 TWI665870B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107103629A TWI665870B (zh) 2018-02-01 2018-02-01 電子系統及信號切換電路
CN201810213181.4A CN110109860B (zh) 2018-02-01 2018-03-15 电子系统及信号切换电路
US15/938,472 US10340896B1 (en) 2018-02-01 2018-03-28 Electronic system and signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107103629A TWI665870B (zh) 2018-02-01 2018-02-01 電子系統及信號切換電路

Publications (2)

Publication Number Publication Date
TWI665870B true TWI665870B (zh) 2019-07-11
TW201935852A TW201935852A (zh) 2019-09-01

Family

ID=67069450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103629A TWI665870B (zh) 2018-02-01 2018-02-01 電子系統及信號切換電路

Country Status (3)

Country Link
US (1) US10340896B1 (zh)
CN (1) CN110109860B (zh)
TW (1) TWI665870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117851306B (zh) * 2024-03-06 2024-05-31 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465056A (en) * 1994-06-30 1995-11-07 I-Cube, Inc. Apparatus for programmable circuit and signal switching
TW424199B (en) * 1997-05-30 2001-03-01 Quickturn Design Systems Inc Distributed logic analyzer for use in a hardware logic emulation system
TW201403621A (zh) * 2012-07-06 2014-01-16 Toshiba Kk 記憶體控制裝置、半導體裝置、及系統板
TW201621869A (zh) * 2014-09-11 2016-06-16 皮克斯特隆尼斯有限公司 顯示裝置電源管理控制器及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
CN1243295C (zh) * 2003-10-17 2006-02-22 威盛电子股份有限公司 时钟信号切换电路
TWI369603B (en) * 2008-03-07 2012-08-01 Holtek Semiconductor Inc Clock signal switch circuit
CN103916116A (zh) * 2013-01-05 2014-07-09 鸿富锦精密工业（深圳）有限公司 接口电平转换装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465056A (en) * 1994-06-30 1995-11-07 I-Cube, Inc. Apparatus for programmable circuit and signal switching
TW424199B (en) * 1997-05-30 2001-03-01 Quickturn Design Systems Inc Distributed logic analyzer for use in a hardware logic emulation system
TW201403621A (zh) * 2012-07-06 2014-01-16 Toshiba Kk 記憶體控制裝置、半導體裝置、及系統板
TW201621869A (zh) * 2014-09-11 2016-06-16 皮克斯特隆尼斯有限公司 顯示裝置電源管理控制器及其操作方法

Also Published As

Publication number Publication date
CN110109860A (zh) 2019-08-09
TW201935852A (zh) 2019-09-01
US10340896B1 (en) 2019-07-02
CN110109860B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP3616162B2 (ja) Ｐ／ｑ整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための装置
US8686754B2 (en) Configurable lane architecture in source synchronous systems
US10437744B2 (en) Reconfigurable camera serial interface
EP2849079B1 (en) Universal SPI (Serial Peripheral Interface)
US10079046B2 (en) Apparatus and method for dynamically aligned source synchronous receiver
KR20150026202A (ko) 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들
KR102257380B1 (ko) 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
US9953002B2 (en) Apparatus and method for locally optimizing source synchronous data strobes
CN104049672A (zh) 使用可选择同步器跨异步边界数据同步以最小化延迟
WO2013175412A1 (en) Apparatus and method for synchronising signals
EP3283971A2 (en) Control circuits for generating output enable signals, and related systems and methods
JP2003316736A (ja) Ｕｓｂ回路およびデータ構造
TWI665870B (zh) 電子系統及信號切換電路
JP2010212989A (ja) アドレスデコーダ及びアドレス設定方法
US20150095541A1 (en) Method and system for enumerating digital circuits in a system-on-a-chip (soc)
US8886855B2 (en) Apparatus and method for dynamic alignment of source synchronous bus signals
TW202107290A (zh) 運用於ｉｃ匯流排的開始與結束偵測裝置與方法
JP6211971B2 (ja) 半導体テスト回路及びｉｃチップ
US20190178940A1 (en) System For Using Different Scan Chains To Test Differential Circuit, And Method Thereof
JP2021145215A (ja) パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法
TW202139527A (zh) 電子裝置以及初始化方法
NARESH et al. Design of I2C Single Master using Verilog
REDDY et al. A Novel Approach Rises to BIST Enabled using UART with HDL
Mehrotra et al. Design of I2C Single Master Using Verilog
CN109857687A (zh) 量测系统及数据传输接口