CN110109860A - 电子系统及信号切换电路 - Google Patents

电子系统及信号切换电路 Download PDF

Info

Publication number
CN110109860A
CN110109860A CN201810213181.4A CN201810213181A CN110109860A CN 110109860 A CN110109860 A CN 110109860A CN 201810213181 A CN201810213181 A CN 201810213181A CN 110109860 A CN110109860 A CN 110109860A
Authority
CN
China
Prior art keywords
signal
flip
flop
switching circuit
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810213181.4A
Other languages
English (en)
Other versions
CN110109860B (zh
Inventor
钟哲玮
曾嘉农
杜永中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wiwynn Corp
Original Assignee
Wiwynn Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wiwynn Corp filed Critical Wiwynn Corp
Publication of CN110109860A publication Critical patent/CN110109860A/zh
Application granted granted Critical
Publication of CN110109860B publication Critical patent/CN110109860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种信号切换电路，用于一电子系统，该电子系统包括多个硬件电路，该信号切换电路包括：一控制电路，被配置以接收来自该电子系统的一触发电路所产生的一触发信号，并根据该触发信号以改变该控制电路所产生的一模式信号；以及一切换电路，被配置以根据该模式信号将所述硬件电路的一个的传输信号电性连接至该电子系统的一传输接口。

Description

电子系统及信号切换电路
技术领域
本发明有关于数字电路，特别是有关于一种可利用单一信号以切换多种操作模式的电子系统及信号切换电路。
背景技术
在储存系统或是伺服器系统中，通常会有多个不同的集成电路(integratedcircuit，IC)、芯片(chip)、或芯片系统(System-on-Chip，SOC)。以芯片系统为例，各个芯片系统的传输信号会通过一切换电路(例如为一切换IC)以连接至一外部连接器，例如可连接一外部测试板以方便设计者测试及使用。然而，传统的方式是利用软件的方式来控制切换电路以切换不同的操作模式，例如可通过其中一个芯片系统的控制接口以控制切换电路，例如可通过通用输入输出(general-purpose input/output，GPIO)接口或双线接口(Two-wire interface，TWI)等等。然而，当负责控制的芯片系统故障或是进行控制的韧体出现问题时，则无法控制切换电路以切换操作模式，意即其他芯片系统的传输信号也同时无法使用。此外，在设计阶段时，也常常难以发现问题是由硬件或软件所产生。
因此，需要一种可利用单一信号以切换多种操作模式的电子系统及信号切换电路以解决上述问题。
发明内容
本发明实施例是提供一种信号切换电路，用于一电子系统，该电子系统包括多个硬件电路，该信号切换电路包括：一控制电路，被配置以接收来自该电子系统的一触发电路所产生的一触发信号，并根据该触发信号以改变该控制电路所产生的一模式信号；以及一切换电路，被配置以根据该模式信号将所述硬件电路的一个的传输信号电性连接至该电子系统的一传输接口。
本发明实施例还提供一种电子系统，包括：多个硬件电路；一触发电路，用以产生一触发信号；一传输接口；以及一信号切换电路。该信号切换电路包括：一控制电路，被配置以接收来自该触发电路的该触发信号，并根据该触发信号以改变该控制电路所产生的一模式信号；以及一切换电路，被配置以根据该模式信号将所述硬件电路的一个的传输信号电性连接至该电子系统的该传输接口。
附图说明
图1是示出根据本发明一实施例中的电子系统的功能方块图。
图2是示出根据本发明一实施例中的信号切换电路的功能方块图。
图3是示出根据本发明另一实施例中的电子系统的功能方块图。
图4是示出根据本发明图3的实施例相应的信号切换电路的功能方块图。
图5是示出根据本发明另一实施例中的信号切换电路的功能方块图。
图6是示出根据本发明另一实施例中的电子系统的功能方块图。
具体实施方式
为使本发明的上述目的、特征和优点能还明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。
图1是示出根据本发明一实施例中的电子系统的功能方块图。
如图1所示，电子系统100包括多个硬件电路1101～110N、一信号切换电路120、一电路板130、及一传输接口140。在一实施例中，电路板130例如为一印刷电路板(printedcircuit board，PCB)，且硬件电路1101～110N、信号切换电路120、及传输接口140设置于电路板130上。各硬件电路1101～110N例如可为集成电路(integrated circuit，IC)、芯片系统(system-on-chip，SoC)、输入输出控制器(input/output controller，IOC)、基板管理控制器(baseboard management controller，BMC)、处理器(processor)等等，但本发明的实施例并不限于此。
在一实施例中，各硬件电路1101～110N分别包括一通用非同步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)，例如通用非同步收发传输器1101U～110NU，其中通用非同步收发传输器可支援推荐标准(Recommended Standard)RS232、RS449、RS423、RS442、或RS485等传输接口标准，但本发明的实施例并不限于此。各通用非同步收发传输器1101U～110NU用以收发相应的硬件电路1101～110N的一组传输信号。
各硬件电路1101～110N所相应的通用非同步收发传输器1101U～110NU电性连接至信号切换电路120，且信号切换电路120根据一触发信号(trigger signal)161以依序切换至不同的操作模式(operation mode)，例如各操作模式对应至硬件电路1101～110N的其中一个，其中触发信号例如可为一脉冲信号(pulse signal)。当信号切换电路120切换至一特定模式时，信号切换电路120将所切换的特定模式相应的硬件电路的一组传输信号(例如1101S～110NS)连接至传输接口140，并可通过传输接口140以电性连接至一外接测试板150。在一实施例中，信号切换电路120例如可为一切换集成电路(switch IC)、但本发明的实施例并不限于此。传输接口140例如可利用一连接器(connector)所实现。
在一实施例中，信号切换电路120所接收的触发信号161例如可由一触发电路160所产生，且触发电路160设置于电路板130上。在另一实施例中，触发电路160可设置于外接测试板150，且可通过传输接口140以电性连接至信号切换电路120。举例来说，触发电路160可用一实体按钮或是一硬件电路所实现，但本发明的实施例并不限于此。
举例来说，若触发电路160的实体按钮(未示出)被按下时，触发电路会产生触发信号161，并传送触发信号161至信号切换电路120以控制信号切换电路120依序切换至不同的操作模式，其细节将详述于后。
图2是示出根据本发明一实施例中的信号切换电路的功能方块图。
在一实施例中，信号切换电路120的操作模式由一模式信号所决定，且模式信号由来自触发电路160的触发信号161所控制。举例来说，信号切换电路120的功能方块图如图2所示，信号切换电路120例如包括一控制电路121及一切换电路122。控制电路121被配置以接收来自触发电路160的触发信号161以改变控制电路121所产生的一模式信号。控制电路121例如包括串联的多个D型触发器(D flip-flop)1211～121N，且模式信号由各D型触发器1211～121N的输出引脚的输出信号所组成。
在一实施例中，各个D型触发器1211～121N例如为正缘触发D型触发器(positiveedge triggered D flip-flop)，且D型触发器1211～121N以一预定方式串联。各D型触发器1211～121N包括一时脉输入引脚CLK(或是一致能引脚EN)、一输入引脚D、一输出引脚Q、及一反相输出引脚Q’。在另一实施例中，各个D型触发器1211～121N例如可为负缘触发D型触发器(negative edge triggered D flip-flop)。为了便于说明，在后述实施例中的D型触发器1211～121N均为正缘触发D型触发器。在图2中的D型触发器1211～121N为同步设计，意即各个D型触发器1211～121N利用其时脉输入引脚接收正缘触发信号以控制其输出引脚。
如图2所示，D型触发器1211的时脉输入引脚CLK1接收来自触发电路160的触发信号161，D型触发器1211的输出引脚Q1则连接至D型触发器1212的时脉输入引脚CLK2，D型触发器1211的反相输出引脚Q1’则连接至D型触发器1211的输入引脚D1。
类似地，D型触发器1212的时脉输入引脚CLK2接收来自D型触发器1211的输出引脚Q1的信号，D型触发器1212的输出引脚Q2则连接至D型触发器1213的时脉输入引脚CLK3，D型触发器1212的反相输出引脚Q2’则连接至D型触发器1212的输入引脚D2。后续的D型触发器1213～121N以类似的方式串接，故其细节于此不再赘述，唯D型触发器121N的输出引脚QN直接连接至切换电路122。此外，各个D型触发器1211～121N的输出信号Q1～QN即构成模式信号124，且模式信号124连接至切换电路122以做为输入信号以切换操作模式。
简单来说，各个D型触发器1211～121N的反相输出引脚与输入引脚相连接；第一个D型触发器1211的时脉输入引脚CLK1接收触发信号161。第一个D型触发器1211至第(N-1)个D型触发器121(N-1)的每一个的输出引脚均连接至后一个D型触发器的时脉输入引脚。意即，第一个D型触发器1211的输出引脚Q1连接至第二个D型触发器1212的时脉输入引脚CLK2，第二个D型触发器1212的输出引脚Q2连接至第三个D型触发器1213的时脉输入引脚CLK3，依此类推。此外，第N个D型触发器121N的输出引脚QN连接至切换电路122。
详细而言，各个D型触发器1211～121N的输出信号Q1～QN即构成模式信号124。若D型触发器1211～121N的数量为N个，则可得到2N种操作模式。需注意的是，2N种操作模式的间的循序切换由一位的触发信号所控制，其中触发信号控制操作模式的切换的细节请参考第3～4图的实施例。
图3是示出根据本发明另一实施例中的电子系统的功能方块图。图4是示出根据本发明图3的实施例相应的信号切换电路的功能方块图。
请同时参考图3及图4，在另一实施例中，为了便于说明，电子系统100包括硬件电路1101～1104，且信号切换电路120包括D型触发器1211及1212，故模式信号为2位。
在此实施例中，信号切换电路120具有4种操作模式，例如第一操作模式、第二操作模式、第三操作模式、及第四操作模式分别对应于模式信号(Q1,Q2)为(1,1)、(0,1)、(1,0)、及(0,0)，其中0表示低逻辑电平(L)，1表示高逻辑电平(H)，操作模式及模式信号(Q1,Q2)的关系例如表1所示：
操作模式 模式信号Q1 模式信号Q2
1 1 1
2 0 1
3 1 0
4 0 0
表1
举例来说，在第一操作模式下，信号切换电路120将硬件电路1101的传输信号1101S电性连接至传输接口140；在第二操作模式下，信号切换电路120将硬件电路1102的传输信号1102S电性连接至传输接口140；在第三操作模式下，信号切换电路120将硬件电路1103的传输信号1103S电性连接至传输接口140；在第四操作模式下，信号切换电路120将硬件电路1104的传输信号1104S电性连接至传输接口140。
详细而言，信号切换电路120在预设状态(或初始状态)下，D型触发器1211的输入引脚D1以及D型触发器1212的输入引脚D2均为低逻辑电平，故D型触发器1211的输出引脚Q1以及D型触发器1212的输出引脚Q2会处于高逻辑电平，D型触发器1211的反相输出引脚Q1’以及D型触发器1212的反相输出引脚Q2’会处于低逻辑电平。此时，D型触发器1211及1212的输出均为高逻辑电平，意即模式信号可用(1,1)或(H,H)表示，故会控制切换电路122以切换至第一操作模式。
当信号切换电路120第一次收到触发信号，D型触发器1211的输出引脚Q1会由高逻辑电平改变为低逻辑电平，且反相输出引脚Q1’及输入引脚D1会由低逻辑电平改变为高逻辑电平。因为对于D型触发器1212来说，其时脉输入引脚CLK2所接收到的信号是由高逻辑电平变成低逻辑电平，是一个负缘变化的脉冲信号，故不会致能D型触发器1212。因此，D型触发器1212的输出引脚Q2仍维持在高逻辑电平，且其反相输出引脚Q2’及输入引脚D2仍维持在低逻辑电平。此时，D型触发器1211的输出为低逻辑电平，且D型触发器1212的输出为高逻辑电平，意即模式信号可用(0,1)或(L,H)表示，故会控制切换电路122以切换至第二操作模式。
当信号切换电路120第二次收到触发信号，D型触发器1211的输出引脚Q1会由低逻辑电平改变为高逻辑电平，且反相输出引脚Q1’及输入引脚D1会由高逻辑电平改变为低逻辑电平。因为对于D型触发器1212来说，其时脉输入引脚CLK2所接收到的信号是由低逻辑电平变成高逻辑电平，是一个正缘变化的脉冲信号，故会致能D型触发器1212。因此，D型触发器1212的输出引脚Q2会由高逻辑电平改变至低逻辑电平，且其反相输出引脚Q2’及输入引脚D2会由低逻辑电平改变至高逻辑电平。此时，D型触发器1211的输出为高逻辑电平，且D型触发器1212的输出为低逻辑电平，意即模式信号可用(1,0)或(H,L)表示，故会控制切换电路122以切换至第三操作模式。
当信号切换电路120第三次收到触发信号，D型触发器1211的输出引脚Q1会由高逻辑电平改变为低逻辑电平，且反相输出引脚Q1’及输入引脚D1会由低逻辑电平改变为高逻辑电平。因为对于D型触发器1212来说，其时脉输入引脚CLK2所接收到的信号是由高逻辑电平变成低逻辑电平，是一个负缘变化的脉冲信号，故不会致能D型触发器1212。因此，D型触发器1212的输出引脚Q2仍维持在低逻辑电平，且其反相输出引脚Q2’及输入引脚D2仍维持在高逻辑电平。此时，D型触发器1211的输出为-低逻辑电平，且D型触发器1212的输出为低逻辑电平，意即模式信号可用(0,0)或(L,L)表示，故会控制切换电路122以切换至第四操作模式。
当信号切换电路120第四次收到触发信号，D型触发器1211的输出引脚Q1会由低逻辑电平改变为高逻辑电平，且反相输出引脚Q1’及输入引脚D1会由高逻辑电平改变为低逻辑电平。因为对于D型触发器1212来说，其时脉输入引脚CLK2所接收到的信号是由低逻辑电平变成高逻辑电平，是一个正缘变化的脉冲信号，故会致能D型触发器1212。因此，D型触发器1212的输出引脚Q2会由低逻辑电平改变至高逻辑电平，且其反相输出引脚Q2’及输入引脚D2会由高逻辑电平改变至低逻辑电平。此时，D型触发器1211及1212的输出均为高逻辑电平，意即模式信号可用(1,1)或(H,H)表示，故会控制切换电路122以切换至第一操作模式。
在上述实施例中，因为D型触发器的数量为2，故可支援22(即4)种操作模式。且信号切换电路120接收到4次触发信号后，则会回到第一操作模式。
详细而言，在图2所示的D型触发器的数量为N，则可支援2N种操作模式，且D型触发器1211～121N的操作机制是类似于图4的实施例，故其细节于此不再赘述。
图5是示出根据本发明另一实施例中的信号切换电路的功能方块图。在另一实施例中，信号切换电路120中的D型触发器1211～121N例如为具有清除(clear)引脚(例如CLR1－CLRN)及预设(preset)引脚(例如PR1－PRN)的正缘触发D型触发器或负缘触发D型触发器。举例来说，清除(CLR)引脚及预设(PR)引脚为低逻辑电平致能(low-active)的非同步(asynchronous)控制信号。在一实施例中，触发电路160例如可发出一清除信号162至各D型触发器1211～121N的清除引脚(例如CLR1－CLRN)，并发出一预设信号163至各D型触发器1211～121N的预设引脚(例如PR1－PRN)，可用非同步的方式直接控制D型触发器1211～121N的状态。
若D型触发器的清除引脚CLR及预设引脚PR均为高逻辑电平时，则D型触发器1211～121N的行为则与图3中的D型触发器1211～121N相同，输出引脚Q均是在时脉输入引脚CLK接收到正缘触发信号时才会将输出引脚Q设定为输入引脚D的逻辑状态。
若D型触发器1211～121N的清除引脚CLR为高逻辑电平时且预设引脚PR为低逻辑电平时，D型触发器1211～121N的输出引脚Q会被强制设定在高逻辑电平，且反相输出引脚Q’则会处于低逻辑电平。
若D型触发器1211～121N的清除引脚CLR为低逻辑电平时且预设引脚PR为高逻辑电平时，D型触发器1211～121N的输出引脚Q会被强制设定在低逻辑电平，且反相输出引脚Q’则会处于高逻辑电平。
若D型触发器1211～121N的清除引脚CLR及预设引脚PR均为低逻辑电平时，则D型触发器1211～121N的输出引脚Q及反相输出引脚Q’的逻辑状态会有竞争情况(racecondition)。一般而言，在进行电路设计时，会避免将D型触发器1211～121N的清除引脚CLR及预设引脚PR均设定为低逻辑电平的情况。
详细而言，在一实施例中，因为信号切换电路120的某个操作模式可能会较常使用，且清除信号162及预设信号163为非同步设计，故无论信号切换电路120处于任何操作模式，设计者均可利用清除信号162及预设信号163设定所有D型触发器1211～121N的清除引脚CLR为低逻辑电平时且预设引脚PR为高逻辑电平。此时，模式信号(例如全部为1)相应的操作模式设定为预设模式。
在另一实施例中，无论信号切换电路120处于任何操作模式，设计者均可利用清除信号162及预设信号163设定所有D型触发器1211～121N的清除引脚CLR为高逻辑电平时且预设引脚PR为低逻辑电平。此时，模式信号(例如全部为0)相应的操作模式设定为预设模式。
在又一实施例中，各D型触发器1211～121N的清除引脚CLR及预设引脚PR的逻辑状态可分别设定，例如可通过触发电路160中的个别的开关电路(未示出)以分别设定各D型触发器1211～121N的清除引脚CLR及预设引脚PR的逻辑状态，意即每个D型触发器1211～121N的清除引脚CLR及预设引脚PR是可以独立控制的。因此可在初始状态或是已在操作模式之间依序切换的过程中直接设定信号切换电路120为特定的操作模式。
图6是示出根据本发明另一实施例中的电子系统的功能方块图。在另一实施例中，电子系统100还包括传输接口142，且信号切换电路120可分别通过传输接口140及142输出一组传输信号。举例来说，在某些操作模式下，信号切换电路120选择硬件电路1101～110N的其中两组传输信号，例如选择来自硬件电路1101的传输信号1101S以及硬件电路1103的传输信号1103S，且传输信号1101S通过传输接口140传送至外接测试板150，传输信号1103S则是通过传输接口142传送至外接测试板152。
需注意的是，信号切换电路120的操作模式的切换，仍然是通过触发电路160所产生的触发信号161所控制，且可由图3或图5的实施例中的信号切换电路120所实现。若操作模式的数目大于硬件电路1101～110N的数量，则在某些操作模式下可选择相同的两个硬件电路并分别连接至传输接口140及142。
综上所述，本发明的实施例提供一种信号切换电路，其可利用硬件的触发电路所产生的触发信号(一位)在两个以上的操作模式依序切换，而无需经由软件。因此，可避免由软件控制切换操作模式时所产生的问题，并可降低电子系统的设计开发时间及成本，并且增加软件的处理速度。
本发明的实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的还动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
[符号说明]
100～电子系统；
1101－110N～硬件电路；
1101U－110NU～通用非同步收发传输器；
1101S－110NS～传输信号；
120～信号切换电路；
121～控制电路；
122～切换电路；
124～模式信号；
130～电路板；
140、142～传输接口；
150、152～外接测试板；
160～触发电路；
161～触发信号；
162～清除信号；
163～预设信号；
1211－121N～D型触发器；
CLK1－CLKN～时脉输入引脚；
D1－DN～输入引脚；
Q1－QN～输出引脚；
Q1’－QN’～输出引脚；
CLR1－CLRN～清除引脚；
PR1－PRN～预设引脚。

Claims (11)

1.一种信号切换电路，用于一电子系统，该电子系统包括多个硬件电路，该信号切换电路包括：
一控制电路，被配置以接收来自该电子系统的一触发电路所产生的一触发信号，并根据该触发信号以改变该控制电路所产生的一模式信号；以及
一切换电路，被配置以根据该模式信号将所述硬件电路的一个的传输信号电性连接至该电子系统的一传输接口。
2.如权利要求1所述的信号切换电路，其中所述硬件电路为多个芯片系统(System-on-Chip)。
3.如权利要求1所述的信号切换电路，其中该触发信号为一脉冲信号。
4.如权利要求3所述的信号切换电路，其中该信号切换电路包括两个以上的操作模式，且该控制电路根据该触发信号改变该模式信号以依序切换所述操作模式。
5.如权利要求4所述的信号切换电路，其中该控制电路包括串联的N个D型触发器，其中该N个D型触发器的每一个包括一输入引脚、一时脉输入引脚、一输出引脚、及一反相输出引脚，且该N个D型触发器的每一个的该反相输出引脚与该输入引脚相连接；
其中该N个D型触发器的第一个D型触发器的该时脉输入引脚接收该触发信号；
其中该N个D型触发器的第一个D型触发器至第(N-1)个D型触发器的每一个的该输出引脚连接至后一个D型触发器的该时脉输入引脚；
其中该N个D型触发器的每一个的该输出引脚连接至该切换电路。
6.如权利要求5所述的信号切换电路，其中该N个D型触发器的每一个的该输出引脚的输出信号组成该模式信号。
7.如权利要求5所述的信号切换电路，其中该N个D型触发器为正缘触发D型触发器。
8.如权利要求5所述的信号切换电路，其中该N个D型触发器为负缘触发D型触发器。
9.如权利要求6所述的信号切换电路，其中该N个D型触发器的每一个还包括一清除(clear)引脚及一预设(preset)引脚，且当该信号切换电路接收来自该触发电路的一设定信号使得该N个D型触发器的每一个的该清除引脚处于高逻辑状态且该预设引脚处于低逻辑状态，该N个D型触发器的每一个的该输出引脚设定为高逻辑状态，且该切换电路根据该模式信号切换为所述操作模式中相应的操作模式。
10.如权利要求6所述的信号切换电路，其中该N个D型触发器的每一个还包括一清除(clear)引脚及一预设(preset)引脚，且当该信号切换电路接收来自该触发电路的一预设信号使得该N个D型触发器的每一个的该清除引脚处于低逻辑状态且该预设引脚处于高逻辑状态，该N个D型触发器的每一个的该输出引脚设定为该低逻辑状态，且该切换电路根据该模式信号切换为该两个以上的操作模式中相应的操作模式。
11.一种电子系统，包括：
多个硬件电路；
一触发电路，用以产生一触发信号；
一传输接口；以及
一信号切换电路，包括：
一控制电路，被配置以接收来自该触发电路的该触发信号，并根据该触发信号以改变该控制电路所产生的一模式信号；以及
一切换电路，被配置以根据该模式信号将所述硬件电路的一个的传输信号电性连接至该电子系统的该传输接口。
CN201810213181.4A 2018-02-01 2018-03-15 电子系统及信号切换电路 Active CN110109860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107103629 2018-02-01
TW107103629A TWI665870B (zh) 2018-02-01 2018-02-01 電子系統及信號切換電路

Publications (2)

Publication Number Publication Date
CN110109860A true CN110109860A (zh) 2019-08-09
CN110109860B CN110109860B (zh) 2023-03-31

Family

ID=67069450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810213181.4A Active CN110109860B (zh) 2018-02-01 2018-03-15 电子系统及信号切换电路

Country Status (3)

Country Link
US (1) US10340896B1 (zh)
CN (1) CN110109860B (zh)
TW (1) TWI665870B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117851306A (zh) * 2024-03-06 2024-04-09 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质
CN117851306B (zh) * 2024-03-06 2024-05-31 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529217A (zh) * 2003-10-17 2004-09-15 威盛电子股份有限公司 时钟信号切换电路
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
TW200938991A (en) * 2008-03-07 2009-09-16 Holtek Semiconductor Inc Clock signal switch circuit
CN103916116A (zh) * 2013-01-05 2014-07-09 鸿富锦精密工业（深圳）有限公司 接口电平转换装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465056A (en) * 1994-06-30 1995-11-07 I-Cube, Inc. Apparatus for programmable circuit and signal switching
US5943490A (en) * 1997-05-30 1999-08-24 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
JP5677376B2 (ja) * 2012-07-06 2015-02-25 株式会社東芝 メモリ制御装置、半導体装置、およびシステムボード
US20160078824A1 (en) * 2014-09-11 2016-03-17 Pixtronix, Inc. Display apparatus power management controller and methods of operation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
CN1529217A (zh) * 2003-10-17 2004-09-15 威盛电子股份有限公司 时钟信号切换电路
TW200938991A (en) * 2008-03-07 2009-09-16 Holtek Semiconductor Inc Clock signal switch circuit
CN103916116A (zh) * 2013-01-05 2014-07-09 鸿富锦精密工业（深圳）有限公司 接口电平转换装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117851306A (zh) * 2024-03-06 2024-04-09 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质
CN117851306B (zh) * 2024-03-06 2024-05-31 牛芯半导体(深圳)有限公司 一种运行模式的确定方法、芯片、芯片模组及存储介质

Also Published As

Publication number Publication date
CN110109860B (zh) 2023-03-31
TWI665870B (zh) 2019-07-11
TW201935852A (zh) 2019-09-01
US10340896B1 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
CN204065979U (zh) 一种免工具拆装pcie转接卡
CN215493959U (zh) 一种兼容esim卡和实体sim卡的测试装置
CN105335081B (zh) 一种信息处理方法及电子设备
CN110109860A (zh) 电子系统及信号切换电路
CN115858426A (zh) 一种硬盘接口、硬盘及电子设备
CN100533335C (zh) 用于串行数据源的数据采样的方法和电路
CN201828910U (zh) 串行口联络线管理的8路传感器4组家用电器接线座
CN210295087U (zh) 一种pcie卡及服务器
CN101840384B (zh) 计算机装置
CN108388481B (zh) Olt设备的智能看门狗电路系统
CN105068952A (zh) 一种sd接口复用装置、方法以及电子设备
US20140359193A1 (en) Interface transmission device
CN201142073Y (zh) 主板电路与扩充卡
CN106294252A (zh) 超高速芯片互连装置及其连接控制方法
CN220419955U (zh) 视频处理器的串口电路、视频处理器系统
CN1983220B (zh) 多信号源共用信号输入电路
CN104932854B (zh) 一种信息处理方法及电子设备
CN202050398U (zh) 串行口联络线管理核对指令式8路传感器28n/2组家电接线座
CN217279309U (zh) 高速网卡
CN215006630U (zh) 一种用于PCIe速率切换的时钟触发板、装置、系统
CN102567170B (zh) 服务器刀片主板测试板
CN201937568U (zh) 串行口查询管理核对指令式的家用电器自动化接线座
CN211856798U (zh) 一种系统板卡侦错装置
CN203827338U (zh) 一种具有多发多收功能的arinc429总线接口板卡
CN214751862U (zh) 一种多sata板卡间的互联通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant