TWI713024B - 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術（二） - Google Patents

在具有排組群架構的記憶體裝置中預充電及刷新排組之技術（二） Download PDF

Info

Publication number
TWI713024B
TWI713024B TW106136187A TW106136187A TWI713024B TW I713024 B TWI713024 B TW I713024B TW 106136187 A TW106136187 A TW 106136187A TW 106136187 A TW106136187 A TW 106136187A TW I713024 B TWI713024 B TW I713024B
Authority
TW
Taiwan
Prior art keywords
command
row group
memory
bank
row
Prior art date
Application number
TW106136187A
Other languages
English (en)
Other versions
TW201816789A (zh
Inventor
庫吉特Ｓ 貝恩斯
約翰Ｂ 哈伯特
那達夫 邦尼
托莫 萊維
Original Assignee
日商索尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼股份有限公司 filed Critical 日商索尼股份有限公司
Publication of TW201816789A publication Critical patent/TW201816789A/zh
Application granted granted Critical
Publication of TWI713024B publication Critical patent/TWI713024B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

記憶體子系統刷新管理使得可以使用一單一命令來存取遍及不同排組群中的一或多個識別的排組。不是由每一個排組群個別地發送命令以確認在個別不同的排組群中一或多個排組，該命令會致使該記憶體裝置可存取在不同排組群中的排組。該命令可以是一刷新命令。該命令可以是一預充電命令。

Description

在具有排組群架構的記憶體裝置中預充電及刷新排組之技術(二)
本發明的實施例一般係涉及記憶體子系統，更具體地說係涉及在具有一排組群架構的一種記憶體裝置中執行刷新的技術。
版權聲明/許可
本專利文件所公開的部分會包含受版權保護的材料。該版權擁有者不反對該由本專利文件或本專利公開之任何一人的重製，因為它出現在專利和商標局的專利檔案或記錄中，但在其他方面則保留任何的全部的版權權利。本版權公告適用於以下所描述之所有資料、和在附圖中所繪、以及以下所描述之所有何軟體：版權所有
Figure 106136187-A0202-12-0001-8
2015，英特爾公司，保留所有權利。
發明背景
某些記憶體裝置有一種排組群架構。傳統的排組架構無法良好地配合記憶體子系統之增加的大小和速度。在被使用來產生較新記憶體之技術中的改進傾向在該記憶體中使之有更小可用的特徵，從而可以減少操作電壓和提 高速度。然而，因為工序技術改進，該等記憶體的大小和複雜性已增加，並因此核心週期時間(tCCD)沒有隨資料I/O(輸入/輸出)頻寬做比例調整。tCCD係指一行到行命令或命令到命令延遲，參考到對相同排組的背對背存取。該行命令可以指使用來存取該記憶體之一行位址選通命令(CAS)。
隨著I/O速度的提高，該核心傳統上需要增加它的速度以能夠利用全部的資料I/O頻寬。因此，倍增該I/O速度將需要倍增該核心週期時間。然而，增加核心週期時間來降低tCCD需要非常大功耗和大晶粒尺寸。使用排組群架構，記憶體資源可被分割成排組群。使用排組群可以改善該記憶體的表觀週期時間，因為存取不同排組群可被獨立地處理。因此，無需加倍週期以快到充分利用I/O頻寬，該記憶體可以依序地存取不同的排組群。記憶體子系統可允許一較短的週期用於在不同排組群間的存取，以及一較長的週期在同一排組群內排組間的存取。
雖然使用排組群提供在資料頻寬利用率上的改進，但它會顯著地增加命令頻寬。排組群的使用通常會增加在一系統中的排組數。使用較多的排組，記憶體控制器需要增加使用來維護該記憶體的該命令數。特別的是，在依電性記憶體裝置中，刷新命令藉由存取在不同排組群中的排組會消耗該記憶體操作頻寬的一顯著量。增加排組數傳統上會增加需要由該記憶體控制器所發出的刷新命令數。
依據本發明之一實施例，係特地提出一種動態隨機存取記憶體(DRAM)裝置，其包含：多個記憶體排組，其可由排組群識別碼和可由排組識別碼所定址；介面硬體，其耦合到一命令及位址匯流排的多個信號線；以及邏輯，用以在該介面硬體處將一命令信號識別為一相同的排組命令包括一排組識別碼且不包括一排組群識別碼，該邏輯用以將該相同的排組命令施加至遍及多個不同排組群中由該排組識別碼所識別的排組。
100、500‧‧‧系統
110、535、664‧‧‧記憶體控制器
112‧‧‧命令邏輯
114、124‧‧‧I/O
116、126‧‧‧計數器
120、532、662‧‧‧記憶體
122‧‧‧存取邏輯
130‧‧‧記憶體資源
132‧‧‧排組群
134‧‧‧排組
142、152‧‧‧刷新
144、154‧‧‧預充電
150‧‧‧解碼
210‧‧‧命令表
212、214、216、218、220‧‧‧命令
300‧‧‧圖
410~428‧‧‧方塊
510‧‧‧匯流排
520、610‧‧‧處理器
530、660‧‧‧記憶體子系統
536‧‧‧OS
538‧‧‧指令
540‧‧‧I/O介面
550‧‧‧網路介面
560‧‧‧儲存器
562‧‧‧程式碼/資料
570‧‧‧週邊介面
580、666‧‧‧命令邏輯
600‧‧‧裝置
620‧‧‧音訊子系統
630‧‧‧顯示器子系統
632‧‧‧顯示器介面
640‧‧‧I/O控制器
650‧‧‧電源管理
670‧‧‧連接
672‧‧‧蜂巢式
674‧‧‧無線
680‧‧‧週邊連接
682‧‧‧至
684‧‧‧從
690‧‧‧硬體
以下的描述包括了附圖的討論，該等附圖具有以本發明實施例之示例實現方式所給出的圖示。該等附圖應當被理解係以舉例的方式，而不是以限制性的方式。如本文所使用，提及一或多個「實施例」將被理解成描述包括在本發明之至少一種實現方式中之一特定的功能、結構、及/或特徵。因此，在本文中出現的短語諸如「在一實施例中」或「在一替代實施例中」描述各種實施例和本發明的實現方式，並不必然都指相同的實施例。然而，它們也並不一定是互斥的。
圖1係一實現遍及排組群之排組刷新的一種系統實施例方塊圖。
圖2係一命令表實施例的呈現，用於每排組與所有排組刷新命令以及用於每排組和所有排組預充電命令。
圖3係實現遍及排組群之排組刷新之一種系統其 系統性能實施例的一示意呈現。
圖4係用於執行刷新之一種程序其一實施例流程圖。
圖5係一種運算系統之一實施例方塊圖，其中遍及排組群之一指定排組刷新可被實現。
圖6係一種行動裝置之一實施例的方塊圖，其中遍及排組群之一指定排組刷新可被實現。
以下為特定細節和實現方式的描述，包括該等附圖的描述，其可描繪以下所描述之該等實施例的一些或全部，以及討論其他潛在實施例或本文中所呈現之發明性概念的實現方式。
較佳實施例之詳細說明
如本文所描述的，記憶體子系統刷新管理使用一單一刷新命令啟用在不同的排組群上一或多個識別排組的刷新。就使用一單一預充電指令執行在不同的排組群上一或多個識別排組的預充電而言，存在一類似的功能。不是個別地由每一排組群發送出確認在分開的排組群中一或數個排組之預充電及/或刷新命令，該記憶體控制器可以產生一命令，該命令致使該記憶體裝置可在不同的組群中同時預充電及/或刷新排組。
本文所提及的記憶體裝置可以是不同類型的記憶體，並且特別地是，任何具有一組群架構的記憶體。記憶體裝置通常是指依電性記憶體技術。依電性記憶體係若 該裝置電源中斷，其狀態(並因此儲存在其上的資料)係不確定的記憶體。非依電性記憶體係就算該裝置電源中斷，其狀態係確定的記憶體。動態依電性記憶體需要刷新儲存在該裝置中的該資料以保持狀態。動態依電性記憶體的一實例包括DRAM(動態隨機存取記憶體)，或一些變型諸如同步DRAM(SDRAM)。如本文所述之一記憶體子系統可與一些記憶體技術相容，諸如DDR4(DDR版本4，由JEDEC在2012年9月刊登最初的規格)、DDR4E(由JEDEC開發中)、LPDDR4(低功率雙倍資料速率(LPDDR)版本4，JESD209-4，最初由JEDEC在2014年八月公佈)、WIO2(寬I/O 2(WideIO2)，JESD229-2，最初由JEDEC在2014年八月公佈)、HBM(高頻寬記憶體DRAM，JESD235，最初由JEDEC在2013年十月公佈)、DDR5(DDR版本5，目前由JEDEC討論中)、LPDDR5(目前由JEDEC討論中)、HBM2(HBM版本2)，目前由JEDEC討論中)、及/或其他的、以及基於這些規格之衍生或延伸之技術。
除了依電性記憶體之外，或替代於其，在一實施例中，提及記憶體裝置可以是指一非依電性記憶體裝置其狀態即使該裝置電源中斷還是確定的，用於具有一排組群架構之這種裝置。在一實施例中，該非依電性記憶體裝置係一可區塊定址的記憶體裝置，諸如NAND或NOR技術。因此，一記憶體裝置還可包括未來世代的非依電性裝置，諸如一個三維交叉點記憶體裝置、或其他可位元組定址非依電性記憶體裝置。在一實施例中，該記憶體裝置可以是 或包含有多臨界值準位NAND快閃記憶體、NOR快閃記憶體、單一或多準位相變記憶體(PCM)、一電阻式記憶體、納米線記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、納入憶阻器技術之磁阻式隨機存取記憶體(MRAM)記憶體、或自旋轉移力矩(STT)-MRAM、或任何上述的一種組合、或其他記憶體。
更具體地說，本文所描述的技術主題適用於支援及/或與使用排組群相容的記憶體技術。定址到一特定排組之某些存取命令可以在遍及所有排組群該識別的排組位址中被執行。
圖1係可遍及排組群實現排組刷新之一種系統的一實施例方塊圖。系統100係一記憶體子系統的一實例，具有記憶體控制器110和記憶體裝置120。記憶體裝置120可以是或包含有，例如，一DRAM晶片或晶粒。在一實施例中，記憶體裝置120係或包括一SDRAM晶片或晶粒。在一實施例中，記憶體120係在一系統中的一獨立記憶體裝置。在一實施例中，記憶體120表示直接連接到一記憶體控制器及/或一主機處理器之一或多個記憶體裝置。在一實施例中，記憶體120表示並聯耦合到一控制器及/或主機處理器的多個記憶體裝置，其共享一或多個匯流排(諸如一命令和位址匯流排和至少一個資料匯流排的一部分)。在一實施例中，記憶體120係一記憶體模組之一部分的多個記憶體裝置中之一，該記憶體模組諸如雙列直插式記憶體模組(DIMM)。
記憶體控制器110包括命令邏輯112來管理發送 命令到記憶體120。命令邏輯112代表決定要發出哪些命令、決定何時發出命令、以及產生該等命令以發送到記憶體裝置之邏輯。在一實施例中，命令邏輯112係記憶體控制器110之其他邏輯或控制邏輯的一部份。記憶體控制器110包括I/O(輸入/輸出)硬體114以連接至記憶體120。I/O硬體114可包括引腳、連接器、跡線、電線、信號線、及/或其他硬體資源以在記憶體控制器110和記憶體120之間交換信號。I/O硬體114可包括驅動器、收發機、ODT(晶粒上終結電阻)、及/或其他邏輯來發送及/或接收信號。
在一實施例中，命令邏輯112包括刷新命令邏輯142來管理依電性記憶體120的刷新。刷新邏輯142代表決定何時發出刷新命令、以及產生該等命令以發送到該記憶體裝置之邏輯。在一實施例中，命令邏輯112包括預充電命令邏輯144來管理記憶體裝置120的該記憶體陣列或記憶體資源130之部分的該預充電。在一實施例中，記憶體控制器110產生一或多個預充電命令與一或多個刷新命令相結合。預充電邏輯144可致使記憶體120把一記憶體資源放置在一重置狀態中。
記憶體120包括記憶體資源130，被組織成多個排組群132。因此，記憶體120具有一排組群架構。例如，記憶體120可包括2、4、或8個排組群132。每一個排組群包括多個排組134，諸如4或8個排組。例如，記憶體120可以是一x4或x8裝置(指資料匯流排介面寬度)具有4個排組群每一個有8個排組、或一x4或x8裝置具有8個排組群每一個有4個 排組、或一x16裝置具有4個排組群每一個有4個排組。這種例子是為了說明的目的，而不是限制性的。每一個排組包括儲存有資料的可定址記憶體位置(例如，字線或快取行或頁)。在一具體的實例中，記憶體120是具有一排組群架構的一DDR4或DDR4E記憶體。如以上所述，傳統的排組架構尚未由於核心週期時間(tCCD)來調整。然而，某些DDR4架構可以有2或4個排組群，每一個排組群多達有八個排組。DDR4可以允許一短核心週期延遲時間，tCCD_S(其係4個週期)，用於存取不同排組群；以及一長核心週期延遲時間，tCCD_L(其超過4個週期)，用於存取在同一排組群內的排組。tCCD_S可設置為等於半個該突發長度(BL/2)，以讓串流資料以全頻寬做讀取和寫入。因此，對應於4個週期的一tCCD_S，一突發長度為8。
記憶體120包括存取邏輯122以接收和解碼來自記憶體控制器110的命令。在一實施例中，存取邏輯122係在該記憶體裝置上管理該記憶體操作之一控制器或控制邏輯的一部分。這一控制器係指一在記憶體上的控制器，其控制內部定時和操作的順序以執行接收自記憶體控制器110的該命令。該內部控制器產生內部操作來執行該等接收到的命令。記憶體120包括I/O 124以介接記憶體控制器110。I/O 124可以類似於或相同於記憶體控制器的I/O 114，並同樣的可以代表任何類型的硬體來在該等兩個裝置之間交換信號。
在一實施例中，存取邏輯122包括解碼邏輯150。 解碼邏輯150使得記憶體120可以解碼接收自記憶體控制器110的命令，以決定要對該記憶體的哪些記憶體資源130做出什麼類型的存取。解碼邏輯150使得記憶體120可以把命令信號路由到在該指令中所確認的記憶體資源130。在一實施例中，存取邏輯122包括內部於記憶體120的刷新邏輯152。在一實施例中，存取邏輯122包括內部於記憶體120的預充電邏輯154。
在一實施例中，記憶體控制器110可以發出刷新命令(REF)與每排組刷新命令(REFpb)。一REF命令經由刷新邏輯152觸發記憶體120來刷新儲存在與在該REF指令中位址資訊相關聯之記憶體位置中的該值。一REFpb命令的操作類似於一REF命令，但特別是操作來刷新一排組。因此，在具有一排組群架構的一記憶體120中，該記憶體控制器可被啟用來藉由交替排組來控制存取。記憶體120可被配置來實現交替遍及該等排組的該命令。存取遍及排組的該定時會比存取相同的排組要快，從而使得該記憶體控制器可更仔細地控制被發出命令的該存取定時。
使用一每排組刷新命令(REFpb)，記憶體控制器110可以在一特定的排組主導一刷新。例如，在DDR4E裝置的刷新管理中，在一刷新命令(REF)和一每排組刷新命令(REFpb)之間的區別係使用位址位元A12來達成。具有位元A12=1的一刷新命令指出刷新所有的排組，而具有A12=0指出刷新指定的排組。因此，記憶體控制器110可以產生並發送一刷新命令來刷新所有的排組(REF)及/或一特定的排 組(REFpb)。例如，在該刷新命令中，在排組位址位元BA2、BA1、BA0的該值指定哪一個排組將被刷新。在一實施例中，當一REFpb命令被發出時，由排組位址位元BA2、BA1、BA0所確認的排組係在所有的排組群中將被刷新的一排組。因此，在一實施例中，一刷新每排組命令(REFpb)確認將被刷新的一排組，並且記憶體裝置120將刷新遍及所有排組群132中該識別的排組(例如，對於BA[2：0]=000，排組'000'將被刷新在BankGroup0、BankGroup1、等等中)。
在一實施例中，記憶體控制器110可以發出一類似地限定的預充電命令來在所有的排組群中預充電相同的排組。例如，一系統可限定多達三種不同類型的預充電命令。在一實施例中，一具有位元A10=0或L(低)和A12=1或H(高)的預充電命令(PRE)可以意味著預充電由一排組群所指出的一單一排組以及由BG1、BG0和BA2、BA1、BA0所指定的排組。在一實施例中，一具有位元A10=0和A12=0的預充電命令(PREpb)可以意味著預充電每一個排組，預充電在所有的排組群中由BA2、BA1、BA0所指定之相同的排組。在一實施例中，一具有位元A10=1的預充電命令(PREA)可以意味著預充電所有的排組。記憶體120，經由預充電邏輯154可以實現接收自儲存控制器110的預充電命令。因此，一PREA命令可把所有排組都設置成一種閒置的狀態、一PRE命令可把在一特定排組群中一特定的排組設置成一種閒置的狀態、以及一PREpb命令可把遍及所有排組群一指定的排組設置成一種閒置的狀態。在一實施例 中，當一PREpb被發出時，由位址位元BA[2：0]所確認的該排組係在所有的排組群中將被預充電的一排組。在一實施例中，記憶體控制器110發出一具有一刷新命令之對應的預充電命令(例如，具有一REF的一PREA、以及具有一PREpb的一REFpb)。
傳統上，每一個REFpb命令遞增一內部的排組計數器。該記憶體控制器可以把該內部排組計數器與表示在一排組群132中之可用排組數的一臨界值進行比較。在一實施例中，當檢測出該內部排組計數器等於在一排組群132中之該可用排組數時，記憶體控制器110可以重置該計數器以重新開始於下一個或後續的REFpb命令。每一次該內部排組計數器重置並重新開始下一個REFpb指令時，記憶體控制器110還遞增一全域刷新計數器。
在一實施例中，記憶體控制器110可以以任何的排組順序發出一REFpb命令給任何排組134，只要每一排組134具有發送給它的一REFpb命令，在任何排組可被發送給一隨後的REFpb命令之前。在一實施例中，記憶體控制器110對每一個REFpb命令發出一對應的PRE命令，並因此可以以相同的排組順序發送預充電和刷新命令。該排組順序係指刷新的一種順序。一循環式的順序可以以排組位址來刷新，諸如從最高到最低或從最低到最高。該記憶體控制器可以以相對於該等排組位址亂序地交錯該等刷新或預充電來存取該等排組。記憶體控制器110可以管理該排組順序，從而避免在每一排組接收到一REFpb命令之前發送出 發送給同一排組之一後續的REFpb命令。該記憶體控制器可同樣地管理PRE命令。
在一實施例中，在發出一REFpb給在該排組群中所有的排組之前，發出一REFpb命令給相同的排組多次是不允許的。在一實施例中，發出的第一個REFpb命令係一「同步」REFpb命令，而當以下任一發生時，該「同步」計數重置該內部排組計數器歸零：(a)每一排組都已經收到了一REFpb命令；(b)該記憶體控制器施加一RESET；(c)該記憶體裝置進入或退出一自刷新模式；或者，(d)該記憶體控制器發出一REF命令以刷新所有的排組(即，一個一般的刷新命令而不是一REFpb命令)。
在一實施例中，記憶體控制器110包括計數器邏輯116。計數器邏輯116可以代表內部於記憶體控制器110的一或多個計數器。該等計數器可被使用來管理命令的發出，諸如刷新命令。記憶體控制器110可以使用一或多個計數器116來管理在記憶體120中列的刷新。對於每一次刷新，記憶體控制器110可遞增一計數器116來追蹤哪些列已被刷新。在一實施例中，計數器116可以包含有排組計數器和一全域計數器。
在一實施例中，記憶體120包含有計數器126，其代表在該記憶體裝置內的一或多個計數器。在一實施例中，記憶體120使用計數器126來追蹤列刷新。在一實施例中，計數器116可以包含有排組計數器和一全域計數器。在一實施例中，系統100包含有計數器116或計數器126之任 一，但不是二者都有。記憶體120可以以內部控制邏輯(一內部的控制器)來管理計數器126以回應於接收自記憶體控制器110的刷新命令。
在一實施例中，計數器126代表在記憶體120內的一全域刷新計數器。在一實施例中，全域刷新計數器126在不是當該記憶體控制器發出一REF命令以刷新所有的排組時，就是當所有的排組已經接收到一REFpb命令並且該「同步」計數被重置為零時會被遞增。當該排組計數器不為零時所發出的一REF指令將遞增該記憶體裝置的全域刷新計數器。在一實施例中，該REFpb命令不能被發出給該記憶體裝置直到以下的條件被滿足為止：在該先前的REF命令之後tRFC(更新週期時間)已被滿足；在該先前的REFpb命令之後tRFCpb(每排組刷新週期時間)已被滿足；在對一識別排組之一先前REFCHARGE命令之後tRFCpb(每排組刷新週期時間)已被滿足；以及在一先前ACTIVATE命令之後tRRD_L已被滿足(例如，tRRD_L必須從ACTIVATE被滿足，看到REFpb將針對在所有的排組群中的一排組)。
將被理解的是，在該命令中的目標排組或該識別的排組在該每排組刷新週期時間(tRFCpb)中係無法存取的。因此，一REFpb命令將阻止存取一識別的排組一段tRFCpb，同時該排組執行該等刷新操作。然而，在一實施 例中，在該記憶體120內的其他排組係可存取的，並且可在該刷新週期(該目標排組的tRFCpb)被定址。當該每排組刷新週期已經完成時，該受影響的排組將處於閒置狀態。
在一實施例中，在發出一REFpb命令之後，下列的條件必須被滿足：在發出一REF命令之前tRFCpb必須被滿足；在發出一ACTIVATE(ACT)命令給同一排組之前tRFCpb必須被滿足；以及，在發出一ACT命令或REFpb命令給一不同的排組之前tRRD_L必須被滿足。
當記憶體120在所有排組群132中遍及排組134施加刷新時，將被理解的是，記憶體控制器110可以排程並發出較少的刷新命令。例如，在一具有8個排組的系統中，一單一REF命令可以被替換成8個REFpb命令。用多個REFpb命令替換該單一REF命令可以在排程上提供加強的控制，既可選擇性地延遲以及有選擇性地增加刷新命令活動。在一實施例中，REFpb命令可在一突發中被發出。REFpb的一突發可以用一限制來被設置，該限制係以8 *{tRFCpb+(n-1)* tRRD_L}來決定，其中n等於在一排組群中的該排組數、tRFCpb係該每排組刷新週期時間、以及tRRD_L係一長的列到列延遲或在對同一排組群之ACTIVATE命令間的一延遲時間。
因此，每一個記憶體裝置包括在一排組群架構中的多個排組。在該排組群架構中，一記憶體控制器可以用 一排組群識別碼和一排組識別碼來定址一特定的排組，該排組群識別碼指定該排組群，和一排組位址指定在該排組群內的該排組。每一排組群有多個排組被類似地定址。例如，BG0可以具有排組B0~B3，而BG1可以具有排組B0~B3，它們可由排組群和排組位址資訊的組合來被分別的定址。該記憶體裝置和記憶體控制器可經由I/O硬體被耦合。在一實施例中，一記憶體控制器被配置來決定要發送出一命令用於執行在該記憶體的一部分上，更具體地說，在一識別的排組上。該記憶體控制器發送或發出一命令，該記憶體裝置接收其並解碼其。該命令可以是，例如，一預充電命令或一刷新命令，並確認一排組。確認一排組群可以是可選擇的或未定義的，取決於該實現方式。該記憶體裝置，回應於該命令，可被配置來在具有該排組識別碼之所有排組上執行該命令，包括在不同排組群中的排組。
圖2係一命令表實施例的呈現，用於每一排組與所有排組刷新命令以及用於每排組和所有排組預充電命令。命令表210提供使用在一DDR4E或DDR5系統中命令的一實施例實例。一記憶體控制器產生該等列出的命令以產生所欲的操作。該記憶體控制器把該等命令發送到一或多個連接的記憶體裝置(無論是直接連接或連接在一記憶體模組中)來觸發該(等)記憶體裝置以執行該等命令。
將被理解的是，表210只示出刷新和預充電命令，但通常所有的記憶體存取命令都以類似的方式被定義，其中L代表邏輯低輸出(例如，一「0」)，H代表邏輯高 輸出(例如，一「1」)，和V代表隨意的。表210也示出值「BG」和「BA」，其分別指排組群位址和排組位址。將被理解的是取決於在一特定的記憶體系統實現方式中支援多少個排組和排組群，用來指定位址的位元數可能不同。如圖所示，實現表210中命令的一種系統最多可支援八個排組群，每排組群最多有四個排組。在另一實現方式中，對於具有4個排組群和8個排組之裝置的一種系統中，表210可以具有BG0-BG1和BA0-BA2。其他的配置是可能的。
命令212表示一刷新所有排組的命令，具位元A12設置為高。因為所有的排組都被刷新，該等排組群和排組位址位元都是「隨意的」。回應於這一命令，該記憶體裝置將刷新所有的排組。命令214表示刷新每排組，具位元A12設置為低。回應於這一命令，該記憶體裝置將刷新在該排組群(BG)和記憶體位址(BA)所指出的該排組。在一實施例中，該排組群位址係隨意，而該記憶體裝置將刷新在所有的排組群中由BA[1：0]所確認的該排組。
命令220代表一預充電所有(PREA)的命令，具位元A10設置為高。因為所有的排組都被預充電，該等排組群和排組位址位元都是「隨意的」。回應於這一命令，該記憶體裝置將預充電所有的排組。命令216表示一預充電每排組(PREpb)命令，具位元A10設置為低及位元A12設置為低。回應於這一命令，該記憶體裝置將預充電在所有排組上由該排組位址(BA)所指出的該排組。在一實施例中，該排組群位址係隨意，而該記憶體裝置將預充電在所有的排組群 中由BA[1：0]所確認的該排組。命令218代表一預充電單一排組(PRE)命令，具位元A10設置為低且位元A12設置為高。回應於這一命令，該記憶體裝置將預充電由BG[2：0]和BA[1：0]所確認的該特定排組。
該等每排組命令的實現方式可基於不同的系統定義而有所不同。在一實施例中，該記憶體控制器提供一具有一排組識別碼的命令，該識別碼設置一特定位元(例如，該等未使用的或「隨意」位元中之一)指出該每排組刷新命令將被施加於在所有的排組群中該識別的排組上。例如，考慮該位元A10可被用來確認該每排組刷新是否將施加於所有的排組群，或只在一指定的排組群上。作為另一實例，考慮該位元A12可被用來確認該每排組預充電是否將施加於所有的排組群，或只在一指定的排組群上。其他的實現方式是有可能的。在一實施例中，一記憶體裝置被配置來施加一REFpb及/或一PREpb遍及所有排組群。例如，考慮位元A10和A12可以適用於把一刷新及/或一預充電到一指定的排組或遍及所有排組群。因此，該記憶體控制器可被配置成不驅動排組群識別碼，有效地發送一不具有一排組群識別碼的命令。在一實施例中，該排組群識別碼位元可以用一預先定義的碼來定義以允許所有排組群的該指示係經由該排組群位元，除了能夠確認一特定的排組群之外。可替代地，其他未使用位元中之一可被用作為一所有排組群識別碼。
排組群架構需要一個較大的tCCD(CAS到CAS延 遲時間)或用於循序CAS(行位址選通)命令的時間，或者從CAS到CAS，不管是讀取或寫入，若該等命令是針對同一排組群。在一實施例中，遍及排組群tCCD可被設置為等於該突發長度(BL)使得循序資料可被無縫的遍及排組群。在一實施例中，該記憶體控制器映射遍及排組群的循序位址。因此，當存取命令被做到循序位址時，該存取發生遍及排組群並允許使用tCCD_S，其小於tCCD_L，其係在同一排組群中存取排組間之一更長的延遲。
從記憶體控制器的角度來看，遍及排組群的存取佔用了不同的排組資源。因此，從記憶體控制器的角度來看，遍及排組群刷新同一排組基本上佔用一單一資源一段時間tRFCpb。遍及不同排組群的這種刷新可以減少在具有多個DIMM(雙列直插式記憶體模組)和rank之伺服器上的命令頻寬問題。藉由從該等記憶體裝置執行之該記憶體控制器發出一刷新命令遍及不同排組群的排組，該記憶體控制器可以在特定的條件下發出較少的刷新命令。例如，在一實施例中，該記憶體控制器可以在原本要發出32個命令處發出8個刷新命令來取代，參考到發出8個每排組刷新，每排組刷新被施加到遍及4個排組群，而不是發出32個每排組刷新來個別地刷新在每一個排組群中的該等8個排組。
圖3係實現遍及排組群之排組刷新的一種系統其系統性能實施例的一示意呈現。圖300圖示出藉由測試遍及所有排組群刷新相同排組操作以回應於一每排組刷新命令所顯示出的性能改善。在圖300，相對性能圖示出相對於一 基線的性能差異百分比。在圖300橫軸上的該等標籤標明在其上性能被測量之該等測試或應用。將被理解的是，在圖300中所示的該每排組刷新性能包括使用命令來預充電然後刷新遍及排組群之相同的排組號碼。
在圖300的該實例中，該基準線係一1x rank刷新。該1x係指一7.8us tREFI刷新率用於使用一260ns之tRFC的4Gb裝置。該rank刷新係指在該rank等級上執行刷新。進入負百分比的該等長條被標記為rank 2x，並代表使用一種3.9us的2x刷新率在性能上的損失。因此，在該基線以下的該等長條假設該標準的rank刷新，但使用雙倍該刷新率。每一測試有兩個長條延伸進入正百分率。這兩個長條表示由於每排組刷新其中刷新係遍及排組群被執行的性能增益。左邊的長條代表以7.8us tREFI的每排組刷新。右邊的長條代表使用3.9us tREFI之每排組刷新的性能增益。圖300圖示出由於倍增該刷新率在rank刷新性能中的該損失，並且該性能上的損失超過使用每排組刷新的補償即使該刷新速率被加倍。
圖4係用於執行刷新之一種程序其一實施例流程圖。在一實施例中，一記憶體控制器決定刷新一相關聯記憶體裝置之一或多個排組410。在一實施例中，多個記憶體裝置(例如，DRAM或SDRAM)被耦合到相同的記憶體控制器，並且每一個可以在個別於該記憶體裝置之排組群和排組資源中平行地實現相同的命令。在一實施例中，該記憶體控制器被配置有指出該記憶體具有一排組群架構的資 訊。在這一實現方式，在一實施例中，該記憶體控制器可決定要發送一命令用於只在一記憶體裝置之一識別的部分上執行。例如，該記憶體控制器可以決定只存取該記憶體之一特定的排組，而不是存取所有的排組。根據本文所描述之任何的實施例，這種操作可由所有的排組和和每排組命令機制來支援。
在一實施例中，該記憶體控制器產生確認一或多個排組要預充電的一預充電命令，412。在一實施例中，該預充電命令將施加到在記憶體中遍及所有排組群之該(等)識別的排組。該記憶體控制器可以發送該預充電命令給該記憶體，414。在一實施例中，該記憶體接收並解碼該預充電命令，416。在一實施例中，該記憶體預充電遍及所有排組群之該(等)識別的排組以回應於該預充電命令，418。該命令的該發送可以根據本文所描述之任一實施例，其可以確認該預充電命令要施加到所有的排組群而不是一單一排組群。
在一實施例中，該記憶體控制器產生確認該(等)排組要刷新的一刷新命令，420。類似於上面有關於該預充電命令所描述的，該命令的該產生和發送可以根據本文所描述之任一實施例。因此，該記憶體控制器可以採用一種機制以指出一個命令將遍及所有排組群或在一單一排組群上被施加。可替代地，該等記憶體裝置可以被配置來回應所有每排組命令成為施加到在所有排組群中該識別的排組，而不是在一特定的排組群中。該記憶體控制器可以發 送該刷新命令給該記憶體，422。在一實施例中，該記憶體接收並解碼該刷新命令，424。該記憶體可以刷新遍及所有排組群中該(等)識別的排組以回應於該刷新命令，426。
在一實施例中，該記憶體控制器遞增一排組計數器用於所有排組群之該識別的排組，428。在一實施例中，該記憶體控制器為不同的排組群持有不同的排組計數器，並且當發出一施加遍及排組群之刷新命令時可以更新所有的排組計數器。在一實施例中，其中該記憶體子系統施加遍及排組群之相同排組的刷新時，該記憶體控制器僅保留一每排組刷新計數器，並結合發出施加遍及排組群之每排組刷新來更新它。將被理解的是，施加覆蓋遍及所有排組群之相同排組號碼的一刷新命令可以提供良好的性能，因為存取係被交錯遍及排組群地到該等相同的對應排組。
圖5係一種運算系統之一實施例的方塊圖，其中遍及排組群一指定排組的刷新可被實現。系統500代表根據本文所描述之任一實施例的一種運算裝置，並且可以是一膝上型電腦、一桌上型電腦、一伺服器、一遊戲或娛樂控制系統、一掃描機、影印機、印表機、路由或交換裝置、或其他電子裝置。系統500包含有處理器520，其為系統500提供指令的處理、操作管理、和執行。處理器520可以包括任何類型的微處理器、中央處理單元(CPU)、處理核心、或者其他的處理硬體來為系統500提供處理。處理器520控制系統500的整體操作，並且可以是或包括，一或多個可規劃通用或特定目的微處理器、數位信號處理器(DSP)、可規劃 控制器、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、或類似者、或這些裝置的一種組合。
記憶體子系統530代表系統500的主記憶體，並提供將由處理器520來執行之程式碼、或將被使用在一程序執行中資料值的暫時儲存。記憶體子系統530可包括一或多個記憶體裝置諸如唯讀記憶體(ROM)、快閃記憶體、隨機存取記憶體(RAM)之一或多個變型、或其他記憶體裝置、或這種裝置的一種組合。記憶體子系統530儲存和代管，除其他事項之外，作業系統(OS)536以提供一軟體平台用於執行在系統500中的指令。此外，其他的指令538從記憶體子系統530被儲存並執行以提供系統500的該邏輯和該處理。OS 536和指令538係由處理器520執行。記憶體子系統530包括記憶體裝置532，在那它儲存資料、指令、程式，或其他的項目。在一實施例中，記憶體子系統包括記憶體控制器534，其係一種記憶體控制器以產生和發出命令給記憶體裝置532。將被理解的是記憶體控制器534可以是處理器520的一實體部分。
處理器520和記憶體子系統530被耦合到匯流排/匯流排系統510。匯流排510係一抽象的概念，其代表任何一或多個獨立的實體匯流排、通信線路/介面、及/或點對點的連接，由適當的橋接器、適配器、及/或控制器連接。因此，匯流排510可以包括，例如，系統匯流排的一或多個、一週邊組件互連(PCI)匯流排、一超傳輸或工業標準架構(ISA)匯流排、一小型電腦系統介面(SCSI)匯流排、一通用 串列匯流排(USB)、或國際電機和電子工程師學會(IEEE)標準1394匯流排(通常被稱為「火線」)。匯流排510的該等匯流排也可以對應到在網路介面550中的介面。
系統500還包括一或多個輸入/輸出(I/O)介面540、網路介面550、一或多個內部大容量儲存裝置560、以及耦合到匯流排510的週邊裝置介面570。I/O介面540可以包括一或多個介面組件透過其一使用者與系統500(例如，視訊、音訊、及/或字母數字介面)互動。網路介面550提供系統500可與遠端裝置(例如，伺服器、其他運算裝置)透過一或多個網路進行通信的能力。網路介面550可包括一乙太網適配器、無線互連組件、USB(通用串列匯流排)、或其他有線或無線基於標準的或專有的介面。
儲存器560可以是或包括任何傳統的媒體用於以一種非依電性的方式儲存大量的資料，諸如一或多個磁性、固態、或基於光學的碟、或一種組合。儲存器560以一種持續的狀態(即，儘管系統500電力中斷該值還是被保留)保存程式碼或指令和資料562。儲存器560可被一般認為是一種「記憶體」，雖然記憶體530係該執行的或操作的記憶體以提供指令給處理器520。雖然儲存器560係非依電性的，記憶體530可包括依電性記憶體(即，若系統500的電力被中斷，該資料的該值或狀態係未定的)。
週邊介面570可以包括以上沒被具體提及之任何的硬體介面。週邊通常係指從屬連接到系統500的裝置。一從屬連接係指系統500提供其中操作執行在其上、和一使用 者與其互動之該軟體及/或硬體平台。
在一實施例中，記憶體子系統530包含有命令邏輯580，其可以代表記憶體的邏輯532及/或記憶體控制器534的邏輯。命令邏輯580允許該記憶體子系統可把每排組命令遍及排組群施加到同一識別的排組。例如，該等每排組命令可以包括每排組預充電及/或每排組刷新命令。在一實施例中，一每排組刷新命令可以確認一排組號碼，而相同的排組可由該記憶體裝置遍及所有的排組群被刷新。同樣地，在一實施例中，一每排組預充電命令可以確認一排組號碼，而相同的排組可由該記憶體裝置遍及所有的排組群被預充電。
圖6係一種行動裝置之一實施例的方塊圖，其中遍及排組群之一指定排組的刷新可被實現。裝置600代表一行動運算裝置，諸如一運算平板電腦、一行動電話或智慧型手機、一具有無線功能的電子閱讀器、可穿戴式運算裝置、或其他的行動裝置。將被理解的是該等組件的某些係被一般地顯示，並非這一裝置之所有的組件都被圖示於裝置600中。
裝置600包括處理器610，其執行裝置600的主要處理操作。處理器610可以包括一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可規劃邏輯裝置、或其他的處理構件。由處理器610所執行的該等處理操作包括在其上應用程式及/或裝置功能被執行之一作業平台或作業系統的執行。該等處理操作包括與一人類使用者或與 其他裝置I/O(輸入/輸出)有關的操作、與電源管理有關的操作、及/或與把裝置600連接到另一裝置有關的操作。該等處理操作也可以包括與音訊I/O及/或顯示器I/O有關的操作。
在一實施例中，裝置600包括音訊子系統620，其代表與提供音訊功能給該運算裝置相關聯的硬體(例如，音訊硬體和音訊電路)和軟體(例如，驅動程式、編解碼器)組件。音訊功能可以包括揚聲器及/或耳機輸出、以及麥克風輸入。用於這種功能的裝置可被整合到裝置600中，或被連接到裝置600。在一實施例中，藉由提供由處理器610所接收和處理之音訊命令一使用者與裝置600互動。
顯示子系統630代表為使用者提供一視覺及/或觸覺顯示用於與該運算裝置互動之硬體(例如，顯示器裝置)和軟體(例如，驅動程式)組件。顯示子系統630包括顯示介面632，其包括用於提供一顯示給一使用者之特定的螢幕或硬體裝置。在一實施例中，顯示器介面632包括分離於處理器610的邏輯以執行至少一些與該顯示器有關的處理。在一實施例中，顯示器子系統630包括可同時提供輸出和輸入兩者給使用者之一觸控螢幕裝置。在一實施例中，顯示器子系統630包括提供一輸出給一使用者之一高解晰度(HD)顯示器。高解晰度可以指具有大約100 PPI(每英寸像素)或更高像素密度之顯示器，並且可以包括格式諸如全高畫質(例如，1080p)、視網膜顯示器、4K(超高畫質或UHD)、或其他。
I/O控制器640代表與一使用者互動有關的硬體裝置和軟體組件。I/O控制器640可以操作以管理係音訊子系統620及/或顯示子系統630之一部分的硬體。此外，I/O控制器640圖示為用於連接到裝置600之附加裝置的一連接點透過其一使用者可以與該系統互動。例如，可被連接到裝置600的裝置可以包含有麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示器裝置、鍵盤或鍵盤裝置、或其他的I/O裝置用於特定的應用諸如讀卡機或其他的裝置。
如以上所述，I/O控制器640可以與音訊子系統620及/或顯示器子系統630互動。例如，透過一麥克風或其他音訊裝置的輸入可以提供輸入或命令用於裝置600之一或多個應用程式或功能。另外，音訊輸出可被提供來取代顯示器輸出或除了顯示器輸出之外的輸出。在另一實例中，如果顯示器子系統包括一觸控螢幕，該顯示器裝置還充當一輸入裝置，其可以透過I/O控制器640被至少部分地管理。在裝置600上還可以有額外的按鈕或開關以提供由I/O控制器640管理的I/O功能。
在一實施例中，I/O控制器640管理裝置諸如一加速度計、相機、光感測器或其他的環境感測器、陀螺儀、全球定位系統(GPS)、或可被包括在裝置600中之其他的硬體。該輸入可以是直接使用者互動的一部分，以及對該系統提供環境輸入以影響其操作(諸如濾波雜訊、為亮度檢測調整顯示器、為相機施加閃光燈、或其他的功能)。在一實施例中，裝置600包括電源管理650，其管理電池功率使用、 電池的充電、以及與節電功能有關的操作。
記憶體子系統660包括記憶體裝置662用於儲存在裝置600中的資訊。記憶體子系統660可以包括非依電性(若該記憶體裝置的電力被中斷其狀態不改變)及/或依電性(若該記憶體裝置的電力被中斷其狀態是不確定的)記憶體裝置。記憶體660可以儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料、以及有關於系統600之應用程式和功能該執行的系統資料(不管是長期的或暫時性的)。在一實施例中，記憶體子系統660包括記憶體控制器664(其也可被認為是系統600之該控制的一部分，並有可能被認為是處理器610的一部分)。記憶體控制器664包括一排程器來產生並發出命令給記憶體裝置662。
連接670包括硬體裝置(例如，無線及/或有線連接器和通訊硬體)和軟體組件(例如，驅動程式、協定堆疊)以使得裝置600可與外部裝置進行通信。該外部裝置可以是單獨的裝置，諸如其他的運算裝置、無線存取點或基地台，以及週邊裝置諸如耳機、印表機、或其他的裝置。
連接670可以包括多個不同類型的連接。一概而論，裝置600被圖示為具有蜂巢式連接672和無線連接674。蜂巢式連接672一般係指由無線載波所提供的蜂巢式網路連接，諸如經由GSM(全球行動通信系統)或變型或衍生物、CDMA(分碼多重存取)或變型或衍生物、TDM(分時多工)或變型或衍生物、LTE(長期演進一也被稱為「4G」)、或其他蜂巢式服務標準來提供。無線連接674指的是不是蜂 巢式的無線連接，並且可以包括個人區域網路(諸如藍牙)、區域網路(諸如WiFi)、及/或廣域網路(諸如WiMAX)、或其他的無線通信。無線通信係指透過一非固體媒體透過經調變的電磁輻射的使用來傳輸資料。有線通信係透過一固體通信媒體來發生。
週邊連接680包括硬體介面和連接器、以及軟體組件(例如，驅動程式、協定堆疊)來做出週邊連接。將被理解的是裝置600可以同時係一週邊裝置(「至」682)於其他的運算裝置，以及有週邊裝置(「從」684)連接到它。裝置600通常具有一個「對接」連接器以連接到其他的運算裝置用於目的諸如管理(例如，下載及/或上傳、改變、同步)在裝置600上的內容。另外，一個對接連接器可以允許裝置600連接到允許裝置600來控制內容輸出，例如，給音訊視訊或其他系統的某些週邊裝置。
除了一專有對接連接器或其他專有的連接硬體之外，裝置600可以經由公共或基於標準的連接器做出週邊連接680。常見的類型可包括通用串列匯流排(USB)連接器(其可以包括任何數量的不同的硬體介面)、包括MiniDisplayPort(MDP)的DisplayPort、高解晰度多媒體介面(HDMI)、火線、或其他類型。
在一實施例中，記憶體子系統660包含有命令邏輯666，其可以代表記憶體的邏輯662及/或記憶體控制器664的邏輯。命令邏輯666允許該記憶體子系統可把每排組命令遍及排組群施加到同一識別的排組。例如，該等每排 組命令可以包括每排組預充電及/或每排組刷新命令。在一實施例中，一每排組刷新命令可以確認一排組號碼，而相同的排組可由該記憶體裝置遍及所有的排組群被刷新。同樣地，在一實施例中，一每排組預充電命令可以確認一排組號碼，而相同的排組可由該記憶體裝置遍及所有的排組群被預充電。
在一方面，用於刷新在一記憶體子系統中的一種記憶體裝置包含有：在一排組群架構中的多個記憶體排組，其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定址；I/O(輸入/輸出)硬體以耦合到一記憶體控制器並接收來自該記憶體控制器的一命令，該命令包含有一排組識別碼；以及邏輯以解碼該命令和存取對應到該排組識別碼的排組，包括在不同排組群中的排組，至少部分地基於該命令。
在一實施例中，該I/O硬體被配置來接收具有用於一個以上排組之一排組識別碼的命令。在一實施例中，該I/O硬體被配置來接收不具有一排組群識別碼的該命令。在一實施例中，該I/O硬體被配置來接收具有選擇所有排組群之一排組群識別碼的該命令。在一實施例中，該命令包含有一刷新命令。在一實施例中，該命令包含有一預充電命令。在一實施例中，該命令包含有在不同的排組群中存取相同的排組識別碼之一預充電命令和一刷新命令的一序列。在一實施例中，更包含有耦合到該記憶體裝置的一記憶體控制器。在一實施例中，更包含有至少一個處理 器和一網路介面，該至少一個處理器被通信地耦合到該記憶體控制器而該網路介面被通信地耦合到該至少一個處理器。
在一方面，用於執行刷新的一系統包含有：一記憶體控制器；以及與該記憶體控制器耦合的一記憶體裝置，該記憶體裝置包含有在一排組群架構中的多個記憶體排組，其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定址；I/O(輸入/輸出)硬體以耦合到一記憶體控制器並接收來自該記憶體控制器的一命令，該命令包含有一排組識別碼；以及邏輯以解碼該命令和存取對應到該排組識別碼的排組，包括在不同排組群中的排組，至少部分地基於該命令。
在該系統的一方面，該記憶體裝置係根據以上該記憶體裝置之方面的任何實施例。在一實施例中，更包含有耦合到該記憶體控制器的一處理器。在一實施例中，該記憶體控制器係該處理器的一部分。在一實施例中，更包含有被通信地耦合到該至少一個處理器的一網路介面。
在一方面，一種用於在一記憶體子系統刷新的方法包含有：在一個記憶體裝置接收來自一記憶體控制器的一命令，該命令包含有一排組識別碼，該記憶體裝置具有一排組群架構其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定址；以及回應於接收到該命令，致使對應到該排組識別碼之所有排組要執行該命令，包括在不同排組群中的排組。
在該方法的一方面，該方法將包含有根據如以上針對該記憶體裝置所描述之任何實施例的操作。在一方面，一製造產品包含具有內容儲存在其上之一電腦可讀取儲存媒體，當其被存取時，致使該操作性能可根據該方法之任何實施例執行一種用於刷新的方法。在一方面，一種用於刷新的設備其包含有構件用於執行操作以根據該方法之任何實施例執行一種方法。
在一方面中，一記憶體控制器包含有：命令邏輯以決定要發送一命令用於在一相關聯記憶體裝置的一部分上執行以只存取在該記憶體裝置之一識別的部分，該記憶體裝置具有一排組群架構其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定址；以及I/O(輸入/輸出)硬體以耦合到該記憶體裝置該I/O硬體產生和發送該命令到該記憶體裝置，該命令包含有一排組識別碼，該命令存取在該記憶體裝置內對應到該排組識別碼的之所有的排組，包括在不同排組群中的排組以執行該命令。
在一實施例中，發送該命令的該I/O硬體包含有該I/O硬體其被配置來發送具有用於一個以上排組之一排組識別碼的該命令。在一實施例中，發送該命令的該I/O硬體包含有該I/O硬體其被配置來發送不具有一排組群識別碼的該命令。在一實施例中，發送該命令的該I/O硬體包含有該I/O硬體其被配置來發送具有一排組群識別碼來選擇所有排組群的該命令。在一實施例中，發送該命令的該I/O硬體包含之該I/O硬體被配置來發送在不同的排組群中存 取該相同的排組識別碼之一預充電命令、一刷新命令、或兩者的序列。
在一方面，用於執行刷新的一第二系統包含有：一記憶體裝置；以及耦合到該記憶體裝置的一記憶體控制器，該記憶體裝置包含有命令邏輯以決定要發送一命令用於在一相關聯記憶體裝置的一部分上執行以只存取在該記憶體裝置之一識別的部分，該記憶體裝置具有一排組群架構其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定址；以及I/O(輸入/輸出)硬體以耦合到該記憶體裝置，該I/O硬體產生和發送該命令到該記憶體裝置，該命令包含有一排組識別碼，該命令存取在該記憶體裝置內對應到該排組識別碼的之所有的排組，包括在不同排組群中的排組以執行該命令。
在該第二系統的一方面中，該記憶體裝置係根據以上該記憶體控制器之該方面的任何實施例。在一實施例中，更包含有耦合到該記憶體控制器的一處理器。在一實施例中，該記憶體控制器係該處理器的一部分。在一實施例中，更包含有被通信地耦合到該至少一個處理器的一網路介面。
在一方面，用於在一記憶體子系統刷新的一種第二方法包含有：決定要發送一命令用於在一相關聯記憶體裝置的一部分上執行以只存取在該記憶體裝置之一識別的部分，該記憶體裝置具有一排組群架構其中記憶體資源排組可由排組群識別碼和排組識別碼在排組群中分開地定 址；以及發送該命令到該記憶體裝置，該命令包含有一排組識別碼，該命令存取在該記憶體裝置內對應到該排組識別碼的之所有的排組，包括在不同排組群中的排組以執行命令。
在該第二方法的一方面，該第二方法將包含有根據如以上針對該記憶體控制器所描述之任何實施例的操作。在一方面，一製造產品包含具有內容儲存在其上之一電腦可讀取儲存媒體，當其被存取時，致使該操作性能可根據該第二方法之任何實施例執行一種用於刷新的方法。在一方面，一種用於刷新的設備其包含有構件用於執行操作以根據該第二方法之任何實施例執行一種方法。
如本文所圖示的流程圖提供各種處理操作順序的實例。該等流程圖可以指出將由一軟體或韌體程序來執行的操作，以及實體的操作。在一實施例中，一流程圖可以說明一有限狀態機(FSM)的狀態，其可以以硬體及/或軟體來實現。雖然圖示出一種特定的序列或順序，但除非另有說明，該等操作的順序可以被修改。因此，該等圖示的實施例應被理解為只是一示例，且該程序可以以不同的順序來執行，並且一些操作可被平行地執行。另外，一或多個動作可以在各種實施例中被省略；因此，並非所有的動作都在每一個實施例中被需要。其他的處理流程也是有可能的。
就在本文中所描述之各種操作或功能的程度而言，它們可以被描述或定義為軟體碼、指令、配置、及/或 資料。該內容可以是直接可執行的(「物件」或「可執行」形式)、原始碼、或差異碼(「差量」或「補丁」程式碼)。本文所描述實施例之該軟體內容的提供可經由具有內容儲存於其上的製造物品、或經由操作一通信介面的一種方法以把該資料經由該通信介面來發送。一種機器可讀取儲存媒體可致使一機器執行所描述的功能或操作，並且包含任何以一種可由一機器(例如，運算裝置、電子系統、等等)來存取的形式來儲存資訊的機制，諸如可記錄/不可紀錄的體(例如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置、等等)。一通信介面包含有介接一固線式、無線的、光學、等等媒體之任一的機制以通信到另一裝置，諸如一記憶體匯流排介面、一處理器匯流排介面、一網際網路連接、一碟控制器、等等。該通信介面的配置可以藉由提供配置參數及/或發送信號來製備該通信介面，以提供描述該軟體內容的一資料信號。該通信介面可以經由一或多個發送到該通信介面的命令或信號來存取。
本文中所描述的各種組件可以是用於執行所描述之操作或功能的構件。本文中所描述的每一個組件包括軟體、硬體、或它們的一種組合。該等組件可以被實現為軟體模組、硬體模組、特定目的硬體(例如，特定應用硬體、特定應用積體電路(ASIC、數位信號處理器(DSP)、等等)、嵌入式控制器、固線式電路、等等。
除了本說明書的描述之外，可以對本發明所公開 的實施例和實現方式進行多種修改而不脫離其範圍。因此，在本文中的該圖說和實例應被理解為係一說明性的，而不是限制性的意義。本發明的範圍應當只由參考到下面的申請專利範圍來度量。
410~428‧‧‧方塊

Claims (20)

  1. 一種動態隨機存取記憶體(DRAM)裝置，其包含：多個記憶體排組，其可由排組群識別碼和可由排組識別碼所定址，其中來自一相關聯控制器之一記憶體存取命令係包括有一排組識別碼欄位及一排組群識別碼欄位；介面硬體，其耦合到一命令及位址匯流排的多個信號線；以及邏輯，用以在該介面硬體處將一命令信號識別為一相同的排組命令，該相同的排組命令包括一存取命令及在該排組識別碼欄位中之一排組識別碼，而不包括在該排組群識別碼欄位中之一排組群識別碼，該邏輯用以回應於該相同的排組命令，而將該存取命令平行地施加至在多個不同排組群中僅由該排組識別碼所識別的排組。
  2. 如請求項1之DRAM裝置，其中該相同的排組命令包含一相同的排組刷新命令。
  3. 如請求項2之DRAM裝置，其中該邏輯包括一內部排組計數器及一全域刷新計數器兩者，該內部排組計數器用以追蹤一針對特定排組的刷新計數。
  4. 如請求項1之DRAM裝置，其中該相同的排組命令包含一相同的排組預充電命令。
  5. 如請求項1之DRAM裝置，其中該相同的排組命令包含用以在不同排組群中存取該相同的排組識別碼之一序 列之一相同的排組預充電命令和一相同的排組刷新命令。
  6. 如請求項1之DRAM裝置，其中該信號的形態包括一單一信號線邏輯值，用以區分該相同的排組命令與一被指向於遍及所有排組群的全部排組之命令。
  7. 如請求項1之DRAM裝置，其中該DRAM裝置包含一與雙倍資料率版本5(DDR5)標準相容之記憶體裝置。
  8. 一種記憶體系統，其包含：一記憶體控制器，用以管理與記憶體裝置相關聯的刷新；及多個耦合到該記憶體控制器之記憶體裝置，其中一記憶體裝置包括有：多個記憶體排組，其可由該記憶體控制器藉由排組群識別碼和藉由排組識別碼所定址；介面硬體，其耦合到一命令及位址匯流排的多個信號線；以及邏輯，用以在該介面硬體處將一命令信號識別為一相同的排組命令，該相同的排組命令包括一存取命令及一排組識別碼而不包括一排組群識別碼，該邏輯用以回應於該相同的排組命令，而將該存取命令平行地施加至在多個不同排組群中僅由該排組識別碼所識別的排組。
  9. 如請求項8之記憶體系統，其中該相同的排組命令包含一相同的排組刷新命令。
  10. 如請求項9之記憶體系統，其中該邏輯包括一內部排組計數器及一全域刷新計數器兩者，該內部排組計數器用以追蹤一針對特定排組的刷新計數。
  11. 如請求項8之記憶體系統，其中該相同的排組命令包含一相同的排組預充電命令。
  12. 如請求項8之記憶體系統，其中該相同的排組命令包含用以在不同排組群中存取該相同的排組識別碼之一序列之一相同的排組預充電命令和一相同的排組刷新命令。
  13. 如請求項8之記憶體系統，其中該信號的形態包括一單一信號線邏輯值，用以區分該相同的排組命令與一被指向於遍及所有排組群的全部排組之命令。
  14. 如請求項11之記憶體系統，其中該記憶體裝置包含一與雙倍資料率版本5(DDR5)標準相容之記憶體裝置。
  15. 如請求項8之記憶體系統，其更包含下列中之一或多者：通信地耦合到該記憶體控制器之至少一個處理器；通信地耦合到至少一個處理器之一顯示器；或通信地耦合到至少一個處理器之一網路介面。
  16. 一種記憶體控制器，其包含：介面硬體，其透過一命令及位址匯流排的多個信號線耦合到一記憶體裝置，其中該命令及位址匯流排包括用以識別一排組位址之至少一個排組位址信號線、及用以識別一排組群之至少一個排組群信號線；以及命令邏輯，用以發出包括有選擇性設置的命令及位 址位元之一相同的排組命令，以識別只針對該記憶體裝置之一經識別部分的存取，該相同的排組命令以對應於該至少一個排組位址信號線之一排組識別碼來識別一排組，而不以對應於該至少一個排組群信號線之一排組群識別碼來識別一排組群；其中該相同的排組命令係用以觸發該記憶體裝置來存取在該記憶體裝置內僅對應於該排組識別碼的排組以執行該相同的排組命令，該等排組包括在不同排組群中對應於該排組識別碼的排組。
  17. 如請求項16之記憶體控制器，其中該相同的排組命令包含一相同的排組刷新命令。
  18. 如請求項16之記憶體控制器，其中該相同的排組命令包含一相同的排組預充電命令。
  19. 如請求項16之記憶體控制器，其中該相同的排組命令包含用以在不同排組群中存取該相同的排組識別碼之一序列之一相同的排組預充電命令和一相同的排組刷新命令。
  20. 如請求項16之記憶體控制器，其中該信號的形態包括一單一信號線邏輯值，用以區分該相同的排組命令與一被指向於遍及所有排組群的全部排組之命令。
TW106136187A 2015-02-28 2016-01-08 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術（二） TWI713024B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562126597P 2015-02-28 2015-02-28
US62/126,597 2015-02-28
US14/865,754 US9728245B2 (en) 2015-02-28 2015-09-25 Precharging and refreshing banks in memory device with bank group architecture
US14/865,754 2015-09-25

Publications (2)

Publication Number Publication Date
TW201816789A TW201816789A (zh) 2018-05-01
TWI713024B true TWI713024B (zh) 2020-12-11

Family

ID=56789155

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105100565A TWI609370B (zh) 2015-02-28 2016-01-08 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術
TW106136187A TWI713024B (zh) 2015-02-28 2016-01-08 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術（二）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105100565A TWI609370B (zh) 2015-02-28 2016-01-08 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術

Country Status (5)

Country Link
US (2) US9728245B2 (zh)
KR (1) KR102511465B1 (zh)
CN (3) CN113113063B (zh)
TW (2) TWI609370B (zh)
WO (1) WO2016137760A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN106875970B (zh) * 2017-02-16 2021-06-01 上海兆芯集成电路有限公司 动态随机存取存储器控制器及其控制方法
CN106875971B (zh) 2017-02-16 2021-01-22 上海兆芯集成电路有限公司 动态随机存取存储器控制器及其控制方法
US10141042B1 (en) * 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US20190026028A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Minimizing performance degradation due to refresh operations in memory sub-systems
US10503670B2 (en) 2017-12-21 2019-12-10 Advanced Micro Devices, Inc. Dynamic per-bank and all-bank refresh
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
CN108829348B (zh) * 2018-05-29 2022-03-04 上海兆芯集成电路有限公司 存储器装置及命令重排序方法
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102469113B1 (ko) * 2018-09-18 2022-11-22 에스케이하이닉스 주식회사 메모리 및 메모리의 리프레시 동작 방법
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11681465B2 (en) * 2020-06-12 2023-06-20 Advanced Micro Devices, Inc. Dynamic multi-bank memory command coalescing
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
CN112711548B (zh) * 2021-01-11 2023-05-16 星宸科技股份有限公司 内存装置、图像处理芯片以及内存控制方法
CN113454720B (zh) * 2021-05-21 2024-04-23 长江先进存储产业创新中心有限责任公司 存储设备及其控制方法
CN114388025B (zh) * 2021-12-30 2022-09-13 中科声龙科技发展（北京）有限公司 动态随机存储器刷新电路和刷新方法、工作量证明芯片
US20230305971A1 (en) * 2022-02-09 2023-09-28 Qualcomm Incorporated Memory system with adaptive refresh

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144375A1 (en) * 2003-12-31 2005-06-30 Bains Kuljit S. Method and apparatus to counter mismatched burst lengths
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device
US20080270683A1 (en) * 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20090168587A1 (en) * 2007-12-26 2009-07-02 Hynix Semiconductor, Inc. Semiconductor memory device
US20120026821A1 (en) * 2010-07-30 2012-02-02 Yong-Gu Kang Semiconductor device
US20130080694A1 (en) * 2011-09-26 2013-03-28 Memoir Systems, Inc. Methods And Apparatus For Refreshing Digital Memory Circuits
US20130163364A1 (en) * 2011-12-21 2013-06-27 Heat-Bit PARK Semiconductor memory device and method for driving the same
US8688892B2 (en) * 2004-05-26 2014-04-01 OCZ Storage Solutions Inc. System and method for increasing DDR memory bandwidth in DDR SDRAM modules

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2995752B2 (ja) * 1989-07-21 1999-12-27 日本電気株式会社 バスアーキテクチャ変換回路
US6915480B2 (en) * 2001-12-21 2005-07-05 Agere Systems Inc. Processor with packet data flushing feature
US9087603B2 (en) * 2003-09-30 2015-07-21 Intel Corporation Method and apparatus for selective DRAM precharge
US7519762B2 (en) * 2003-09-30 2009-04-14 Intel Corporation Method and apparatus for selective DRAM precharge
US20050108460A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
US6967885B2 (en) 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
CN101681282A (zh) * 2006-12-06 2010-03-24 弗森多系统公司（dba弗森-艾奥） 用于共享的、前端、分布式raid的装置、系统和方法
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
JP5034551B2 (ja) * 2007-02-26 2012-09-26 富士通セミコンダクター株式会社 メモリコントローラ、半導体メモリのアクセス制御方法およびシステム
KR100909630B1 (ko) 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US8411523B2 (en) 2010-09-24 2013-04-02 Intel Corporation Reduced current requirements for DRAM self-refresh modes via staggered refresh operations of subsets of memory banks or rows
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9003246B2 (en) * 2012-09-29 2015-04-07 Intel Corporation Functional memory array testing with a transaction-level test engine
US8996934B2 (en) * 2012-09-29 2015-03-31 Intel Corporation Transaction-level testing of memory I/O and memory device
US9269417B2 (en) 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
US9336855B2 (en) 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
AR099040A1 (es) 2014-01-09 2016-06-22 Qualcomm Inc Sistemas y métodos de comunicación de canal de retorno de la memoria dinámica de acceso aleatorio (dram)
US20150318035A1 (en) 2014-05-02 2015-11-05 Qualcomm Incorporated Priority adjustment of dynamic random access memory (dram) transactions prior to issuing a per-bank refresh for reducing dram unavailability
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144375A1 (en) * 2003-12-31 2005-06-30 Bains Kuljit S. Method and apparatus to counter mismatched burst lengths
US8688892B2 (en) * 2004-05-26 2014-04-01 OCZ Storage Solutions Inc. System and method for increasing DDR memory bandwidth in DDR SDRAM modules
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device
US20080270683A1 (en) * 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20090168587A1 (en) * 2007-12-26 2009-07-02 Hynix Semiconductor, Inc. Semiconductor memory device
US20120026821A1 (en) * 2010-07-30 2012-02-02 Yong-Gu Kang Semiconductor device
US20130080694A1 (en) * 2011-09-26 2013-03-28 Memoir Systems, Inc. Methods And Apparatus For Refreshing Digital Memory Circuits
US20130163364A1 (en) * 2011-12-21 2013-06-27 Heat-Bit PARK Semiconductor memory device and method for driving the same

Also Published As

Publication number Publication date
CN112382322A (zh) 2021-02-19
WO2016137760A1 (en) 2016-09-01
US10109340B2 (en) 2018-10-23
TW201816789A (zh) 2018-05-01
CN107210063A (zh) 2017-09-26
CN113113063A (zh) 2021-07-13
TWI609370B (zh) 2017-12-21
KR20170125011A (ko) 2017-11-13
KR102511465B1 (ko) 2023-03-16
US9728245B2 (en) 2017-08-08
CN107210063B (zh) 2021-04-30
TW201643876A (zh) 2016-12-16
US20180025773A1 (en) 2018-01-25
CN113113063B (zh) 2024-03-08
US20160254044A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
TWI713024B (zh) 在具有排組群架構的記憶體裝置中預充電及刷新排組之技術（二）
US10636476B2 (en) Row hammer mitigation with randomization of target row selection
US11282561B2 (en) Refresh command control for host assist of row hammer mitigation
TWI721003B (zh) 記憶體裝置及用於記憶體管理的系統
CN107924693B (zh) 多区块系统中的可编程的片上端接定时
CN110023914B (zh) 用于重复写入存储器的可编程数据样式
US20160350002A1 (en) Memory device specific self refresh entry and exit
US20160378366A1 (en) Internal consecutive row access for long burst length
US20150317096A1 (en) Apparatus, method and system for memory device access with a multi-cycle command
US10416912B2 (en) Efficiently training memory device chip select control
US11200113B2 (en) Auto-increment write count for nonvolatile memory