TWI712869B - 掃描對準裝置及其掃描方法 - Google Patents

掃描對準裝置及其掃描方法 Download PDF

Info

Publication number
TWI712869B
TWI712869B TW107124662A TW107124662A TWI712869B TW I712869 B TWI712869 B TW I712869B TW 107124662 A TW107124662 A TW 107124662A TW 107124662 A TW107124662 A TW 107124662A TW I712869 B TWI712869 B TW I712869B
Authority
TW
Taiwan
Prior art keywords
scanning
sub
alignment
alignment device
substrate
Prior art date
Application number
TW107124662A
Other languages
English (en)
Other versions
TW201908886A (zh
Inventor
于大維
王詩華
黃棟梁
Original Assignee
大陸商上海微電子裝備（集團）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海微電子裝備（集團）股份有限公司 filed Critical 大陸商上海微電子裝備（集團）股份有限公司
Publication of TW201908886A publication Critical patent/TW201908886A/zh
Application granted granted Critical
Publication of TWI712869B publication Critical patent/TWI712869B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76702—Means for aligning in the upper part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Facsimile Heads (AREA)

Abstract

本發明提供一種掃描對準裝置及其掃描方法，所述掃描對準裝置用於對基底進行掃描，其包括一半透半反鏡組、一成像元件組、一對準鏡組和一照明鏡組。所述對準鏡組包括多個子對準鏡組，所述成像元件組包括多個子成像元件，且所述多個子對準鏡組和所述多個子成像元件一一對應。本發明提供的掃描對準裝置及其掃描對準方法，使掃描效率得到了提高，進而提升了產品的生產效率，提高了產品的產出率。

Description

掃描對準裝置及其掃描方法
本發明是關於半導體製造領域，具體是關於一種掃描對準裝置及其掃描方法。
在積體電路晶片製作過程中，扇出(Fan Out)工藝是其中重要的一道工藝。如圖1所示，目前的Fan Out工藝包括如下步驟：步驟1，將多個晶片101正面朝上均勻排布在基底102上；步驟2，使用樹脂103包封多個晶片101並實施固化；步驟3，移去基底102，暴露出所述多個晶片101的背面，並將內嵌有晶片的樹脂層翻轉，使所述多個晶片101的背面朝上；步驟4，通過光刻、電鍍、蝕刻製作重布線層104(重布線層是在內嵌有晶片的樹脂層表面沉積金屬層和介質層並形成相應的金屬布線圖形)；步驟5，製作鈍化層105(鈍化層是在重布線層表面覆蓋保護介質膜，用於防止重布線層受到腐蝕)；步驟6：將焊球106植入於鈍化層105並與重布線層104接觸；在此，亦可通過凸塊(bumping)工藝製作金屬凸點；步驟7：測試後，將步驟6得到的產品切割成多個單獨器件107，每個器件107至少包括一個晶片101。
然而，在將多個晶片101均勻排布在基底102上時，往往會出現晶片101放置不到位，誤差大的問題。如圖2所示，在正常情況下，多個晶片101應當放置在直線201之上，但實際情況是，多個晶片101卻被放置於另一直線202上。然而，直線201與另一直線202之間的最大距離可達10μm，但工藝要求(如套刻要求)不能超過4μm，為此，在進行下道工序(如曝光)之前，必須對各晶片101的位置進行校正。
在校正晶片101位置的過程中，首先需對多個晶片101進行掃描並獲取這些晶片101的位置資訊。現有的掃描對準裝置只具有一個成像元件，使用與該成像元件相對應的掃描視場對多個晶片101進行掃描，獲取多個晶片101的位置資訊，並記錄該晶片101的位置資訊。這種掃描的方式，效率低下，進而影響了生產效率，降低了產品的產出率。
本發明的目的在於提供一種掃描對準裝置及其掃描方法，以解決現有的掃描對準裝置的掃描效率低，從而影響生產效率，降低了產品產出率的問題。
為實現上述目的，本發明提供了一種掃描對準裝置，用於對基底進行掃描，其包括一半透半反鏡組、一成像元件組、一對準鏡組和一照明鏡組，所述對準鏡組包括多個子對準鏡組，所述成像元件組包括多個子成像元件，且所述多個子對準鏡組和所述多個子成像元件一一對應。
可選的，所述對準鏡組中的所述多個子對準鏡組沿第一方向排列，所述成像元件中的所述多個子成像元件沿所述第一方向排列，所述半透半反鏡組與所述成像元件組及所述對準鏡組沿第二方向排列，所述半 透半反鏡組與所述照明鏡組沿第三方向排列，所述第二方向垂直於所述第一方向並與所述第三方向呈一夾角。
可選的，所述對準鏡組包括第一子對準鏡組和第二子對準鏡組，所述第一子對準鏡組設置在所述成像元件組和所述半透半反鏡組之間；所述第二子對準鏡組設置在所述第一子對準鏡組與所述半透半反鏡組之間，或設置在所述半透半反鏡組與所述基底之間。
可選的，所述半透半反鏡組的入射光方向與所述半透半反鏡組的設置方向呈45°夾角。
可選的，所述對準鏡組用於將經過的光束透射為多路子光束；所述成像元件組用於根據所述多路子光束獲取所述基底的圖像。
可選的，所述多個子成像元件為多個電荷耦合器件，所述多個電荷耦合器件中的每一個用於根據對應的一路子光束進行成像。
可選的，所述多個子成像元件的放大倍率互不相同且依次減小。
可選的，所述半透半反鏡組包括一個半透半反鏡或沿所述第一方向排列的多個子半透半反鏡。
可選的，所述照明鏡組包括一個照明鏡或沿所述第一方向排列的多個子照明鏡。
可選的，所述一個照明鏡或多個子照明鏡為柱面鏡或菲涅爾透鏡。
進一步的，本發明還提供一種使用所述掃描對準裝置的掃描方法，所述對準鏡組用於將經過的光束透射為多路子光束，每一路所述子光束對應於一個掃描子視場，多個掃描子視場構成一個由相互垂直的第一掃描方向與第二掃描方向所定義的掃描視場，所述掃描方法包括： 步驟1：令所述掃描對準裝置的第一方向與所述基底的所述第二掃描方向重合並使得所述掃描對準裝置位於一初始位置；步驟2：所述掃描對準裝置沿所述第一掃描方向移動第一距離，以對所述基底進行一次掃描；步驟3：所述掃描對準裝置沿所述第二掃描方向移動第二距離；步驟4：所述掃描對準裝置沿所述第一掃描方向的反方向移動所述第一距離，以對所述基底再進行一次掃描；步驟5：所述掃描對準裝置沿所述第二掃描方向移動所述第二距離；步驟6：重複執行步驟2至步驟5，直至多次掃描後的掃描寬度之和大於或等於所述基底沿所述第二掃描方向的最大尺寸；其中，所述第一距離大於或等於所述基底在所述第一掃描方向上的最大尺寸；所述第二距離等於所述掃描視場的寬度，所述掃描視場的寬度方向與所述第一方向平行。
可選的，所述多個掃描子視場之間存在間隙，且所述間隙的寬度小於所述掃描子視場的寬度，所述掃描方法還包括：步驟7：所述掃描對準裝置返回至步驟1的所述初始位置，並沿所述第二掃描方向移動第三距離後，執行步驟2至步驟6；所述第三距離大於所述掃描子視場之間的間隙且小於所述掃描子視場的寬度。
更進一步的，本發明還提供另一種使用所述掃描對準裝置的掃描方法，所述對準鏡組用於將經過的光束透射為多路子光束，每一路所 述子光束對應於一個掃描子視場，多個掃描子視場構成一個掃描視場，所述掃描方法包括：步驟1：令所述掃描對準裝置的第一方向與所述基底的徑向重合並使得所述掃描對準裝置位於一初始位置；步驟2：所述基底或所述掃描對準裝置，繞所述基底的垂直軸線旋轉至少一周進行掃描。
可選的，所述多個掃描子視場之間存在間隙，且所述間隙的寬度小於所述掃描子視場的寬度，所述掃描方法還包括：步驟3：所述掃描對準裝置返回至步驟1的所述初始位置，並沿所述基底的徑向移動第四距離後；步驟4：所述基底或所述掃描對準裝置，繞所述基底的軸線旋轉至少一周進行掃描，其中，所述第四距離大於所述掃描子視場之間的間隙且小於所述掃描子視場的寬度。
綜上所述，本發明提供的掃描對準裝置及其掃描方法與現有方式相比，增加了成像元件的個數，從而相應的增加了與所述成像元件對應的掃描視場的個數，擴大了掃描視場的範圍，使掃描效率得到了提高，進而提升了產品的生產效率，提高了產品的產出率。
100、200:掃描對準裝置
101:晶片
102、307:基底
103:樹脂
104:重布線層
105:鈍化層
106:焊球
107:單獨器件
201:直線
202:另一直線
301:半透半反鏡組
3011、3012、3013:子半透半反鏡
302:成像元件組
3021、3022、3023:子成像元件
303:第一子對準鏡組
3031、3032、3033、3041、3042、3043:子對準鏡片
304:第二子對準鏡組
305:照明鏡
3051、3052、3053:子照明鏡
306:入射光束
307:基底
401:掃描視場
圖1為現有的Fan Out工藝流程示意圖；圖2為現有的將晶片排布在基底上的示意圖； 圖3為本發明一實施例提供的掃描對準裝置接收入射光並將所述入射光照射到基底上的示意圖；圖4為本發明另一實施例提供的掃描對準裝置接收入射光並將所述入射光照射到基底上的示意圖；圖5和圖6為本發明一實施例提供的使用掃描對準裝置的一種掃描方法在基底上的掃描軌跡示意圖；圖7為本發明另一實施例提供的使用掃描對準裝置的另一種掃描方法在基底上形成的掃描視場示意圖；圖8為本發明一實施例提供的多個子成像元件的放大倍率與其距離基底中心的關係圖。
下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列之記載和申請專利範圍，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
參見圖3和圖4，所述掃描對準裝置包括一半透半反鏡組、一成像元件組302、一對準鏡組和一照明鏡組，所述對準鏡組包括多個子對準鏡組，如第一子對準鏡組303和第二子對準鏡組304，所述成像元件組302包括多個子成像元件，且所述多個子對準鏡組和所述多個子成像元件一一對應；所述半透半反鏡組包括一個半透半反鏡或多個子半透半反鏡，所述照明鏡組包括一個照明鏡或多個子照明鏡。
在本發明如圖3所示的實施例中，所述半透半反鏡組包括一個半透半反鏡，所述照明鏡組包括一個照明鏡。在本發明如圖4所示的實 施例中，所述半透半反鏡組包括多個半透半反鏡3011、3012、3013，所述照明鏡組包括多個子照明鏡3051、3052、3053。
具體使用時，入射光束306經所述照明鏡組的透射後轉變為單一的連續光束並照射至所述半透半反鏡組；所述半透半反鏡組將入射的連續光束反射後照射至所述基底307；從所述基底307反射回來的光線經所述半透半反鏡組的透射後照射至所述對準鏡組，所述對準鏡組將經過其的光束透射為多路子光束；所述多路子光束進而照射到所述成像元件組302，從而使所述基底的圖像成像於所述成像元件組之上，每一路子光束對應照射至一個子成像元件。
圖3為本發明一實施例提供的掃描對準裝置100接收入射光並將所述入射光照射到基底上的示意圖，如圖3所示，所述掃描對準裝置100中的半透半反鏡組301為一個半透半反鏡，照明鏡組305為一個照明鏡，所述對準鏡組包括第一子對準鏡組303和第二子對準鏡組304。所述第一子對準鏡組303和第二子對準鏡組304均包括多個沿第一方向排列的子對準鏡片。所述成像元件組302包括多個沿第一方向排列的子成像元件3021、3022、3023。
在一個實施例中，所述成像元件組302、第一子對準鏡組303、第二子對準鏡組304和半透半反鏡組301依次沿第二方向排列，所述半透半反鏡組301還與所述照明鏡305沿第三方向排列，所述第二方向垂直於第一方向並與第三方向呈夾角，該夾角範圍為0-180°，優選為90°。該夾角角度能夠保證入射光經半透半反鏡組301後垂直入射至基底並沿原路返回半透半反鏡組301透射，且入射光與透射光方向不同，有效保證元器件的設計和安裝。其中，圖3中的所述入射光的方向為所述第三方向，所述入射光在入射至所述半透半反鏡之前可能會經過整形，因此所述入射光也可 以不是一條直線，可以是曲線或折線等線形；所述第二方向垂直於基底307所在平面；所述第一方向垂直於所述入射光的方向和所述第二方向。
所述第一子對準鏡組303包括但不限於三個子對準鏡片3031、3032、3033，應當知曉，所述第一子對準鏡組303還可根據需要增減子對準鏡片的數量。
所述第二子對準鏡組304包括但不限於三個子對準鏡片3041、3042、3043，應當知曉，所述第二子對準鏡組304還可根據需要增減子對準鏡片的數量。
所述成像元件組302包括但不限於三個子成像元件3021、3022、3023，與所述子對準鏡片相對應的子成像元件的數量也可相應的增減，使得所述掃描對準裝置100的組成更具靈活性。在一實施例中，子成像元件的數量與第一子對準鏡組中的子對準鏡片的數量一致。
具體使用時，入射光束306經所述照明鏡305的透射後轉變為單一的連續光束並照射至所述半透半反鏡組301；所述半透半反鏡組301將入射的連續光束反射後照射至所述基底307；從所述基底307反射回來的光線經所述半透半反鏡組301的透射後依次照射至所述第二子對準鏡組304和所述第一子對準鏡組303，所述第二子對準鏡組304和所述第一子對準鏡組303將經過其的光束透射為多路子光束；所述多路子光束進而照射到所述成像元件組302，從而使所述基底的圖像成像於所述成像元件組302之上，每一路子光束對應照射至一個子成像元件。
圖3示出所述第一子對準鏡組303和所述第二子對準鏡組304設置在所述成像元件組302和所述半透半反鏡組301之間的實施例。然而，與圖3所不同的是，圖4提供了本發明另一實施例的掃描對準裝置200接收入射光並將所述入射光照射到基底上的情況，圖4示出所述第二 子對準鏡組3041、3042、3043設置在所述半透半反鏡組與所述基底307之間的實施例。
另外，在圖4所提供的實施例中，將圖3中的所述半透半反鏡組301分割成了多個子半透半反鏡，多個子半透半反鏡沿第一方向排列。所述多個子半透半反鏡包括但不限於三個子半透半反鏡3011、3012、3013，可根據需要增減所述子半透半反鏡的數量。再有，在圖4所提供的實施例中，還將圖3中的所述照明鏡305分割成了多個子照明鏡，多個子照明鏡同樣沿第一方向排列。所述多個子照明鏡包括但不限於三個子照明鏡3051、3052、3053，可根據需要增減所述子照明鏡的數量。
在圖3和圖4所提供的實施例中，所述一個或多個照明鏡可為柱面鏡或菲涅爾透鏡。所述一個半透半反鏡的入射光方向與該半透半反鏡的放置方向優選呈45°夾角。所述子成像元件具體為電荷耦合器件，一個電荷耦合器件接收對應的一路子光束進行成像。
進一步的，圖5為本發明一實施例提供的使用掃描對準裝置的一種掃描方法在基底上的掃描軌跡示意圖，所述掃描對準裝置可以是掃描對準裝置100，也可以是掃描對準裝置200，具體不限。其中，每一子光束對應於一個掃描子視場，多個掃描子視場構成一個掃描視場。
如圖5所示，所述掃描對準裝置的掃描子視場組成具有一掃描寬度的掃描視場，所述掃描對準裝置的掃描方法可以是如下方法。
當所述多個掃描子視場之間不存在間隙時，包括如下步驟：步驟1：將所述掃描對準裝置的所述掃描視場401置於A點；步驟2：在第一掃描方向S1上，將所述掃描對準裝置沿軌跡X移動第一距離至B點； 步驟3：在與所述第一掃描方向S1垂直的第二掃描方向S2上，將所述掃描對準裝置沿軌跡X移動第二距離至C點；步驟4：在所述第一掃描方向S1的反方向上，將所述掃描對準裝置沿軌跡X移動所述第一距離至D點；步驟5：在所述第二掃描方向S2上，將所述掃描對準裝置沿軌跡X移動第一距離至E點。
通過上述步驟，即可完成一個週期的掃描，那麼，重複執行多個掃描週期，直至所述掃描週期的起點A點與所述掃描週期的終點K點之間的距離大於或等於所述基底307的直徑，即可完成整個基底的掃描。
為了保證將所述基底掃描完全，所述第一距離大於或等於所述基底307的直徑(不限於直徑)；所述第二距離等於所述掃描視場401的寬度。
進而，當所述多個掃描子視場之間存在間隙時，還包括：將軌跡X向所述第二掃描方向移動第三距離，以形成軌跡Y(如圖6所示)，所述第三距離大於所述掃描子視場之間的間隙，且小於所述掃描子視場的寬度。那麼，將所述掃描對準裝置預先沿軌跡X進行一次掃描，再沿軌跡Y進行二次掃描，以第三距離作為兩次掃描的間隔，即可完成對所述基底的全覆蓋掃描。
本實施例中，可移動所述掃描對準裝置和基底307中的一個，以形成所述軌跡X和所述軌跡Y。
更進一步的，圖7為本發明一實施例提供的使用掃描對準裝置的另一種掃描方法在基底上的掃描視場示意圖，根據圖7所示的實施例，所述掃描對準裝置的成像元件組302包括四個子成像元件，且所述成像元件組302中的所述四個子成像元件的放大倍率，在自所述基底中心O沿徑 向至所述基底邊緣的方向上依次遞減，從而在基底上形成自基底中心O沿徑向至所述基底邊緣的方向上依次增大的掃描子視場，由該四個掃描子視場形成大致為扇形的掃描視場Z。所述多個子成像元件的放大倍率，與其距所述中心O的距離之間的關係可參見圖8。
圖8中，橫軸為所述子成像元件在所述基底307的徑向上距所述中心O的距離，單位為mm，縱軸為放大倍率。圖8中，理想的放大倍率曲線為H，實際中，由於所述子成像元件在所述基底307的徑向上具有一定的寬度，且同一個子成像元件只能有一個固定的放大倍率值，對應於多個所述子成像元件的放大倍率為多個固定的值，如圖8中的階梯線L所示。圖8中所示階梯線L為四條，與圖7中所示的四個掃描子視場一一對應。實際掃描過程中，也可以只啟用四個子成像元件中的三個，從而在基底上只形成三個掃描子視場，對應圖8中的三條階梯線。本領域技術人員應當理解，本發明不限於四個或三個子成像元件。根據實際掃描需要，也可以採用其他數目的子成像元件。
結合圖7，所述掃描對準裝置的另一種掃描方法可以是如下方法。
當多個子成像元件之間不存在間隙時，包括如下步驟：步驟11：令所述掃描對準裝置的第一方向與所述基底的徑向重合並使掃描對準裝置位於一掃描起始位置，使得由各個子成像元件的掃描子視場形成的掃描視場覆蓋基底的半徑的至少一部分；步驟12：所述基底307繞所述基底307的中心O的垂線旋轉至少一周，同時由成像元件組302對所述基底307進行掃描。
優選的，在掃描起始位置下，由各個子成像元件的掃描子視場形成的掃描視場能夠覆蓋基底的半徑，這樣只需執行一次步驟12即可。
可選的，當掃描對準裝置在掃描起始位置下的掃描視場無法覆蓋基底的半徑時，可通過改變掃描起始位置，並多次執行步驟12來完成整個基底的掃描。容易理解的是，若掃描對準裝置在掃描起始位置下的掃描視場覆蓋了基底中心O，則通過步驟12可實現基底上包含中心O的一圓形區域的掃描，若掃描對準裝置在掃描起始位置下的掃描視場未覆蓋基底中心O，則通過步驟12可實現基底上一扇環區域的掃描。
此外，當所述多個掃描子視場之間存在間隙時，且所述間隙的寬度小於所述掃描子視場的寬度時，所述掃描方法可以是：完成一次步驟12後，將掃描對準裝置的掃描起始位置向所述中心O的方向上移動第四距離，再重複執行一次步驟12，所述第四距離大於所述掃描子視場之間的間隙且小於所述掃描子視場的寬度，由此即可實現掃描區域覆蓋到整個所述基底307。
上述實施例中的多個子成像元件可以是多個所述電荷耦合器件，多個所述電荷耦合器件的放大倍率互不相同。應當理解的是，所述掃描視場是所述入射光306經所述掃描對準裝置投射到所述基底307之上，並反饋到所述成像元件組302之上的掃描範圍。所述掃描子視場是，所述入射光306經所述掃描對準設備投射到所述基底307之上，並反饋到所述子成像元件之上的掃描範圍。
綜上所述，在本發明提供的掃描對準裝置中，入射光束經所述照明鏡組的透射後轉變為單一的連續光束並照射至所述半透半反鏡組；所述半透半反鏡組用於將入射的連續光束反射後照射至基底；所述第一子對準鏡組和所述第二子對準鏡組用於將經過其的光束透射為多路子光束；所述成像元件組用於根據所述多路子光束獲取所述基底的圖像。上述方式與現有方式相比，增加了成像元件的個數，從而相應的增加了與所述成像 元件相對應的掃描視場的個數，擴大了掃描視場的範圍，使掃描效率得到了提高，進而提升了產品的生產效率，提高了產品的產出率。
上述僅為本發明的優選實施例而已，並不對本發明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發明的技術方案的範圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬於本發明的保護範圍之內。
100‧‧‧掃描對準裝置
301‧‧‧半透半反鏡組
302‧‧‧成像元件組
3021、3022、3023‧‧‧子成像元件
303‧‧‧第一子對準鏡組
3031、3032、3033、3041、3042、3043‧‧‧子對準鏡片
304‧‧‧第二子對準鏡組
305‧‧‧照明鏡
306‧‧‧入射光束
307‧‧‧基底

Claims (14)

  1. 一種掃描對準裝置，用於對基底進行掃描，其特徵在於包括：一半透半反鏡組、一成像元件組、一對準鏡組和一照明鏡組，所述對準鏡組包括多個子對準鏡組，所述成像元件組包括多個子成像元件，且所述多個子對準鏡組和所述多個子成像元件一一對應，所述對準鏡組用於將經過的光束透射為多路子光束，每一路所述子光束對應於一個掃描子視場，多個掃描子視場構成一個掃描視場。
  2. 如請求項1所述的掃描對準裝置，其中所述對準鏡組中的所述多個子對準鏡組沿第一方向排列，所述成像元件中的所述多個子成像元件沿所述第一方向排列，所述半透半反鏡組與所述成像元件組及所述對準鏡組沿第二方向排列，所述半透半反鏡組與所述照明鏡組沿第三方向排列，所述第二方向垂直於所述第一方向並與所述第三方向呈一夾角。
  3. 如請求項1所述的掃描對準裝置，其中所述對準鏡組包括第一子對準鏡組和第二子對準鏡組，所述第一子對準鏡組設置在所述成像元件組和所述半透半反鏡組之間；所述第二子對準鏡組設置在所述第一子對準鏡組與所述半透半反鏡組之間，或設置在所述半透半反鏡組與所述基底之間。
  4. 如請求項1所述的掃描對準裝置，其中所述半透半反鏡組的入射光方向與所述半透半反鏡組的設置方向呈45°夾角。
  5. 如請求項1所述的掃描對準裝置，其中所述對準鏡組用於將經過的光束透射為多路子光束；所述成像元件組用於根據所述多路子光束獲取所述基底的圖像。
  6. 如請求項5所述的掃描對準裝置，其中所述多個子成像元件為多個電荷耦合器件，所述多個電荷耦合器件中的每一個用於根據對應的一路子光束進行成像。
  7. 如請求項1所述的掃描對準裝置，其中所述多個子成像元件的放大倍率互不相同且依次減小。
  8. 如請求項1所述的掃描對準裝置，其中所述半透半反鏡組包括一個半透半反鏡或沿第一方向排列的多個子半透半反鏡。
  9. 如請求項1所述的掃描對準裝置，其中所述照明鏡組包括一個照明鏡或沿第一方向排列的多個子照明鏡。
  10. 如請求項9所述的掃描對準裝置，其中所述一個照明鏡或多個子照明鏡為柱面鏡或菲涅爾透鏡。
  11. 一種使用如請求項1-10中任一項所述掃描對準裝置的掃描方法，其特徵在於：所述對準鏡組用於將經過的光束透射為多路子光束，每一路所述子光束對應於一個掃描子視場，多個掃描子視場構成一個由相互垂直的第一掃描方向與第二掃描方向所定義的掃描視場，所述掃描方法包括：步驟1：令所述掃描對準裝置的第一方向與所述基底的所述第二掃描方向重合並使得所述掃描對準裝置位於一初始位置；步驟2：所述掃描對準裝置沿所述第一掃描方向移動第一距離，以對所述基底進行一次掃描；步驟3：所述掃描對準裝置沿所述第二掃描方向移動第二距離；步驟4：所述掃描對準裝置沿所述第一掃描方向的反方向移動所述第一距離，以對所述基底再進行一次掃描；步驟5：所述掃描對準裝置沿所述第二掃描方向移動所述第二距離； 步驟6：重複執行步驟2至步驟5，直至多次掃描後的掃描寬度之和大於或等於所述基底沿所述第二掃描方向的最大尺寸；其中，所述第一距離大於或等於所述基底在所述第一掃描方向上的最大尺寸；所述第二距離等於所述掃描視場的寬度，所述掃描視場的寬度方向與所述第一方向平行。
  12. 如請求項11所述的掃描方法，其中所述多個掃描子視場之間存在間隙，且所述間隙的寬度小於所述掃描子視場的寬度，所述掃描方法還包括：步驟7：所述掃描對準裝置返回至步驟1的所述初始位置，並沿所述第二掃描方向移動第三距離後，執行步驟2至步驟6；所述第三距離大於所述掃描子視場之間的間隙且小於所述掃描子視場的寬度。
  13. 一種掃描方法，其特徵在於：使用如請求項1至10中任一項所述的掃描對準裝置；所述對準鏡組用於將經過的光束透射為多路子光束，每一路所述子光束對應於一個掃描子視場，多個掃描子視場構成一個掃描視場，所述掃描方法包括：步驟1：令所述掃描對準裝置的第一方向與所述基底的徑向重合並使得所述掃描對準裝置位於一初始位置；步驟2：所述基底或所述掃描對準裝置，繞所述基底的垂直軸線旋轉至少一周進行掃描。
  14. 如請求項13所述的掃描方法，其中所述多個掃描子視場之間存在間隙，且所述間隙的寬度小於所述掃描子視場的寬度，所述掃描方法還包括： 步驟3：所述掃描對準裝置返回至步驟1的所述初始位置，並沿所述基底的徑向移動第四距離；步驟4：所述基底或所述掃描對準裝置，繞所述基底的軸線旋轉至少一周進行掃描，其中，所述第四距離大於所述掃描子視場之間的間隙且小於所述掃描子視場的寬度。
TW107124662A 2017-07-17 2018-07-17 掃描對準裝置及其掃描方法 TWI712869B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710582793.6 2017-07-17
CN201710582793.6A CN109273380B (zh) 2017-07-17 2017-07-17 扫描对准装置及其扫描方法

Publications (2)

Publication Number Publication Date
TW201908886A TW201908886A (zh) 2019-03-01
TWI712869B true TWI712869B (zh) 2020-12-11

Family

ID=65015001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124662A TWI712869B (zh) 2017-07-17 2018-07-17 掃描對準裝置及其掃描方法

Country Status (7)

Country Link
US (1) US20200168490A1 (zh)
JP (1) JP7166329B2 (zh)
KR (1) KR102451218B1 (zh)
CN (1) CN109273380B (zh)
SG (1) SG11202000374WA (zh)
TW (1) TWI712869B (zh)
WO (1) WO2019015558A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735993B (zh) * 2021-04-01 2022-01-18 中山德华芯片技术有限公司 一种晶圆表面温度探测器及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839227A (en) * 2007-03-05 2008-10-01 3I Systems Corp Automatic inspection system for flat panel substrate
CN102362226A (zh) * 2008-12-05 2012-02-22 麦克罗尼克迈达塔有限责任公司 用于在工件上写入或读取图像的旋转臂
CN106290390A (zh) * 2015-05-24 2017-01-04 上海微电子装备有限公司 缺陷检测装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526546B2 (ja) * 1986-04-21 1996-08-21 日本電気株式会社 位置合わせ装置
US5852497A (en) * 1997-08-28 1998-12-22 Vlsi Technology, Inc. Method and apparatus for detecting edges under an opaque layer
KR100307630B1 (ko) * 1998-12-30 2001-09-28 윤종용 정렬 마크, 이를 사용하는 정렬 시스템 및 이를 이용한 정렬방법
KR100333554B1 (ko) * 1999-10-18 2002-04-22 윤종용 사설교환기 시스템에서 라우터 마스터 보드를 사용하여 아이티엠 보드의 아이피 주소를 관리하는 방법
CN1139845C (zh) * 2001-07-26 2004-02-25 清华大学 阵列式光探针扫描集成电路光刻系统中的对准方法
EP2204697A3 (en) * 2002-09-20 2012-04-18 ASML Netherlands B.V. Marker structure, lithographic projection apparatus, method for substrate alignment using such a structure, and substrate comprising such marker structure
JP2004165218A (ja) * 2002-11-08 2004-06-10 Canon Inc 露光装置
KR101108022B1 (ko) * 2003-04-04 2012-01-30 브이피 호울딩 엘엘씨 강화된 나노-분광 스캐닝을 위한 방법 및 장치
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
GB0601287D0 (en) 2006-01-23 2006-03-01 Ocuity Ltd Printed image display apparatus
JP2008177342A (ja) 2007-01-18 2008-07-31 Nikon Corp 撮像装置、アライメント方法およびアライメント装置
EP2151717A1 (en) * 2008-08-05 2010-02-10 ASML Holding N.V. Full wafer width scanning using step and scan system
CN102455600B (zh) * 2010-10-18 2014-07-23 中芯国际集成电路制造(上海)有限公司 检测晶片表面形貌的方法
CN103676487B (zh) * 2012-09-07 2016-02-03 上海微电子装备有限公司 一种工件高度测量装置及其校正方法
CN105527795B (zh) * 2014-09-28 2018-09-18 上海微电子装备（集团）股份有限公司 曝光装置及离焦倾斜误差补偿方法
JP6090607B2 (ja) * 2014-12-08 2017-03-08 横河電機株式会社 共焦点スキャナ、共焦点顕微鏡
CN106569390B (zh) * 2015-10-08 2019-01-18 上海微电子装备（集团）股份有限公司 一种投影曝光装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839227A (en) * 2007-03-05 2008-10-01 3I Systems Corp Automatic inspection system for flat panel substrate
CN102362226A (zh) * 2008-12-05 2012-02-22 麦克罗尼克迈达塔有限责任公司 用于在工件上写入或读取图像的旋转臂
CN106290390A (zh) * 2015-05-24 2017-01-04 上海微电子装备有限公司 缺陷检测装置及方法

Also Published As

Publication number Publication date
TW201908886A (zh) 2019-03-01
JP7166329B2 (ja) 2022-11-07
SG11202000374WA (en) 2020-02-27
WO2019015558A1 (zh) 2019-01-24
US20200168490A1 (en) 2020-05-28
JP2020526937A (ja) 2020-08-31
KR20200019753A (ko) 2020-02-24
KR102451218B1 (ko) 2022-10-06
CN109273380A (zh) 2019-01-25
CN109273380B (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
TWI505896B (zh) 雷射加工裝置
US20120026478A1 (en) System and Method for Manufacturing Three Dimensional Integrated Circuits
CN107479333B (zh) 照明光学系统、曝光装置及组件制造方法
CN1438546A (zh) 曝光装置、曝光方法，以及使用该曝光装置和方法的器件制造方法
JPH09507607A (ja) 集積回路デバイスの製造方法及び製造装置
US11255514B2 (en) Illumination apparatus having planar array of LEDs and movable pair of lens arrays for modifying light output
JP3060357B2 (ja) 走査型露光装置及び該走査型露光装置を用いてデバイスを製造する方法
CN107290937A (zh) 一种投影曝光装置及方法
TWI712869B (zh) 掃描對準裝置及其掃描方法
TW200844672A (en) Exposure apparatus and device fabrication method
US9058956B2 (en) Exposure apparatus for forming a reticle
TW202139233A (zh) 多電子束照射裝置
KR102047224B1 (ko) 마스크리스 노광장비 및 이의 왜곡차 측정 및 매칭방법
CN106933055B (zh) 一种对准装置和对准方法
JP3599648B2 (ja) 照明装置、投影露光装置並びにそれを用いたデバイス製造方法
JP3507459B2 (ja) 照明装置、露光装置及びデバイス製造方法
CN115999865A (zh) 一种晶圆级镜头键合点胶方法
US20180080880A1 (en) Optical scattering measurement method and apparatus using micro lens matrix
JP2004319581A (ja) パターン描画装置及びパターン描画方法
JP3236193B2 (ja) 照明装置、露光装置及びデバイス製造方法
JP2004071650A (ja) 露光方法
CN113161227B (zh) 基于无掩模光刻的扇出封装系统、方法及重布线方法
JP2006513568A5 (zh)
JP4535881B2 (ja) 曲面を有する半導体デバイスに露光する装置および方法
TWI584080B (zh) A large area static focusing leveling device and method for optical etching machine