CN1139845C - 阵列式光探针扫描集成电路光刻系统中的对准方法 - Google Patents

Abstract

本发明涉及一种阵列式光探针扫描集成电路光刻系统中的对准方法，首先根据电路图形确定关键点，将电路图形的区别特征进行编码，并刻写在硅片上，设置一对校准图形，使校准图形位于电路图形处，校准图形由校准子图形组成。根据图形关键点，在硅片上刻写校准子图形，当套刻进行到图形关键点时，读取校准子图形坐标，并将该坐标与记录的校准子图形的坐标进行比较。本发明的装置中，工作台放置在基座上，由精密伺服电机驱动，待加工硅片通过吸盘固定于工作台上，校准光学头和光探针阵列位于硅片上方，一对校准光学头位于光探针阵列中间，光探针阵列呈矩形排列。采用本发明进行对准，可以一次对准所有电路图形，节省了对准时间，提高了对准效率。

Description

阵列式光探针扫描集成电路光刻系统中的对准方法

技术领域

本发明属于微细工程制造领域，用于阵列式光探针扫描集成电路光刻系统中图形套刻时的对准。

背景技术

近代大规模集成电路制造主要采用光刻方法，在硅片上涂上一层光致抗蚀剂材料，运用光学或电子曝光将电路图形传递到抗蚀剂上，然后再通过显影、刻蚀等一系列工艺，最终得到芯片。目前，大规模集成电路的线宽已经达到0.18μm，套刻精度为0.03μm。

根据瑞利公式R＝K×λ/NA，分辨率R取决于波长与数值孔径的比值。传统光学方法受到原理和光学器件的限制，分辨率难以小于0.1μm，无法满足当前大规模集成电路的要求。近代发展起来的X光、电子束和粒子束等光刻方法，电子束和粒子束方法可以制作0.1μm，但设备庞大，且只能单束扫描刻写，生产效率低。X光光刻理论上亦可制作0.1μm以下线宽，但存在掩膜制造问题，未能进入实用。为了提高刻写效率，将多个光探针组成阵列，同时刻写多个图形。传统光刻方法的对准装置采用一次对准方式，无法对刻写误差进行补偿；每个电路图形分别对准，效率较低。

发明内容

本发明的目的是设计一种对准装置，该装置利用光学读取、伺服驱动等技术，使光刻系统能够快速准确定位，并且在套刻过程中，对电路图形进行同步实时校正。

本发明设计的阵列式光探针扫描集成电路光刻系统中的对准方法，包括以下步骤：

(1)根据硅片上待套刻的呈N行×M列矩形阵列的电路图形的精度高低，确定图形的A个关键点。

(2)将电路图形的区别特征进行编码，并将该编码刻写在硅片上。

(3)在上述硅片上由电路图形构成的矩形阵列的顶边和底边中点处设置一对校准图形，使校准图形位于电路图形处，校准图形由与上述关键点个数相同的A个校准子图形组成。

(4)根据上述第一步1确定的图形关键点，在硅片上刻写一个与之相应的校准子图形，并记录该校准子图形位置坐标。

(5)套刻前，根据电路图形的区别特征确定该硅片的坐标参数。当套刻进行到图形关键点时，读取校准子图形坐标，并将该坐标与上述记录的校准子图形的坐标进行比较，两坐标相符时，继续套刻；两坐标不符时，判断误差，若为温度误差，则采用均化处理，若为随机误差，则在校准子图形位置继续套刻，并更新坐标数据。

(6)在多次套刻过程中，重复采用上述过程，直至完成整个电路图形的刻写。

本发明设计的用于阵列式光探针扫描集成电路光刻系统中的对准装置，该装置包括基座、工作台、待加工硅片、光探针阵列、校准光学头及其读取装置。工作台放置在基座上，由精密伺服电机驱动，沿X、Y方向运动，待加工硅片通过吸盘固定于工作台上，校准光学头和光探针阵列位于硅片上方，一对校准光学头位于光探针阵列中间，沿Y轴对称，光探针阵列呈矩形排列。校准光学头带有读取装置，该装置包括光源、扩散透镜、偏振分光镜、四分之一波片、聚焦透镜、光电探测器。光源读取信号通过扩散透镜，形成平行光，该平行光通过偏振分光镜，四分之一波片，聚焦透镜，在校准图形所在平面聚焦，反射光通过聚焦透镜，四分之一波片和偏振分光镜，以及透镜，照射到光电探测器上。

本发明特点在于：

1.第一次刻写电路图形前将定位基点，硅片信息，电路图形信息记录在硅片上预对准槽中。

2.校准图形占据一对电路图形位置，与电路图形同步刻写。校准图形中包括多对校准子图形，用于记录电路图形中关键点的位置信息。

3.套刻时，根据校准图形中各校准子图形信息，对电路图形坐标进行同步实时校正及误差补偿。

4.在多次套刻过程中，电路图形关键点的绝对坐标保持不变。

5.校准光学头选用蓝光激光器，为保证校准过程中不破坏校准子图形，以强功率写入，弱功率(写入功率五十分之一到百分之一)读取。

采用本发明进行对准，可以一次对准所有电路图形，节省了对准时间，提高了对准效率。而且，在套刻过程中，采用多点校正，可以及时补偿由温度等原因引起的误差，对电路图形实时同步校正，提高了对准精度，保证了电路图形的质量，能够有效的解决光刻工业中成品率偏低的问题。

附图说明：

图1为本发明设计的的阵列式光探针扫描集成电路光刻系统中的对准装置结构图。

图2为图1的俯视图。

图3为待加工硅片。

图4为硅片上校准图形放大图。

图5校准光学头读取装置。

图6校准子图形极其在四象限光电探测器下图形。

图1—图6中，1—基座，2—工作台，3—硅片，4—校准光学头，5—光探针阵列，6—精密伺服电机，7—校准光学头读取装置，8—定位基点编码信息带，9—校准图形，10—电路图形，11—校准子图形，51—光源，52—扩散透镜，53—偏振分光镜，54—四分之一波片，55—聚焦透镜，56—聚焦透镜，57—光电探测器，61—校准子图形。

具体实施方式

如图1所示，本发明设计的用于阵列式光探针扫描集成电路光刻系统中的对准装置，包括基座1、工作2台、光探针阵列5、校准光学头4及其读取装置7。工作台2放置在基座1上，由精密伺服电机6驱动，沿X、Y方向运动，待加工硅片3通过吸盘固定于工作台2上，校准光学头4和光探针阵列5位于硅片上方，一对校准光学头4位于光探针阵列5的中间，沿Y轴对称，光探针阵列5呈矩形排列。校准光学头4带有读取装置7，该装置包括光源51、扩散透镜52、偏振分光镜53、四分之一波片54、聚焦透镜56和光电探测器57。光源51读取信号通过扩散透镜52，形成平行光，该平行光通过偏振分光镜53、四分之一波片54、聚焦透镜55后在校准图形所在平面聚焦，反射光通过聚焦透镜55、四分之一波片54和偏振分光镜53，以及透镜56，照射到光电探测器57上。

该校准装置工作步骤如下：

1.整个装置如图1所示。工作台在右侧装卡位置安装硅片，通过预对准装置进行预定位，然后移动工作台进入左侧刻写位置。

2.调整两校准光学头间距，使得两光学头的刻写位置在硅片边缘，以适应不同尺寸的硅片。首次刻写时，首先将定位基点、硅片信息、图形信息等编码，写入校准图形旁边空白位置。然后光探针阵列刻写电路图形，两个校准光学头以强功率分别刻写一对校准子图形。如图3所示。对准子图形为圆形，如图6所示。

3.计算机分析电路图形，选择几个关键点。在光探针阵列刻写电路图形过程中，当遇到被选择的关键点时，校准光学头再写入一对校准子图形。

4.重复步骤3，直至整个电路图形的刻写完毕。校准图形中包含N个校准子图形，N的数量与电路图形有关，如图4中校准图形局部放大图所示。在局部放大图中，每个圆圈11表示一个校准子图形。

5.第二次或第N次刻写时，进行初次定位时，首先通过预对准装置在装卡位置对工作台上的硅片进行预对准，移动工作台到刻写位置。通过在X、Y方向微调工作台，首先找到编码信息带，读取基点坐标、硅片及电路图形信息，为避免读取信号时破坏校准图形，应该以弱功率(写入功率五十分之一到百分之一)进行读取，读取装置光学原理如图5所示。再找到第一对校准子图形，根据光电探测器测量的偏差信号，X-Y-Rz方向同步调整工作台，完成对准工作。光电探测器工作原理如下：位于X正方向的校准光学头采用四象限探测器，当(A+B)与(C+D)图形平衡时，表明X方向已经校准；当(A+C)与(B+D)图形平衡时，表明Y方向已经校准。位于X负方向的校准光学头同样采用四象限光电探测器，当(A+C)与(B+D)图形平衡时，表明Rz方向已经校准，此时这对校准图形已经完成校准。如图6中61所示。

6.第二次或第N次刻写时，如果刻写进行到电路图形的关键点，则根据第3步中刻写的校准子图形进行再次校准。再次校准方法与第五步相同。如果在再次校准过程中发现误差，通过计算机处理后，调整光探针阵列与硅片相对位置，对误差进行补偿。

7.采用象散法调焦，利用象散元件，把物镜离焦量的变化转变为不同方向的光能变化，经光电探测器检测，得到误差信号。

本方法关键在于将对准与计算机处理紧密结合，一对校准图形中有多个校准子图形，校准子图形的数量与电路图形相关，在一次刻写中可以进行多次校准，可以极大的提高对准精度。

下面介绍本发明的实施实例。

使用407nm光源，数值孔径为0.95的物镜组成单个光探针，将40×40个探针组成方形的阵列进行刻写。各探针单元之间距离可在8mm-20mm之间调整。

工作台的外形尺寸大致为700mm×400mm，运动精度为0.02μm，扫描时运动速度为1000mm/s，扫描线宽可调，刻写一个20mm×20mm大小的电路单元，只需10分钟左右，而同时这也是完成硅片上所以芯片光刻的时间。

校准光学头采用407nm激光器，写入功率8mw，读取功率0.1mw，对准时间50ms。

Claims (1)

1、一种阵列式光探针扫描集成电路光刻系统中的对准方法，其特征在于该方法包括以下步骤：

(1)根据硅片上待套刻的呈N行×M列矩形阵列电路图形的精度高低，确定图形的A个关键点；

(2)将电路图形的区别特征进行编码，并将该编码刻写在硅片上；

(3)在上述硅片上由电路图形构成的矩形阵列的顶边和底边中点处设置一对校准图形，使校准图形位于电路图形处，校准图形由与上述关键点个数相同的A个校准子图形组成；

(4)根据上述第一步中确定的图形关键点，在硅片上刻写一个与之相应的校准子图形，并记录该校准子图形位置坐标；

(5)套刻前，根据电路图形的区别特征确定该硅片的坐标参数，当套刻进行到图形关键点时，读取校准子图形坐标，并将该坐标与上述记录的校准子图形的坐标进行比较，两坐标相符时，继续套刻；两坐标不符时，判断误差，若为温度误差，则采用均化处理，若为随机误差，则在校准子图形位置继续套刻，并更新坐标数据；

(6)在多次套刻过程中，重复采用上述过程，直至完成整个电路图形的刻写。

Images