CN109273380A - 扫描对准装置及其扫描方法 - Google Patents

扫描对准装置及其扫描方法 Download PDF

Info

Publication number
CN109273380A
CN109273380A CN201710582793.6A CN201710582793A CN109273380A CN 109273380 A CN109273380 A CN 109273380A CN 201710582793 A CN201710582793 A CN 201710582793A CN 109273380 A CN109273380 A CN 109273380A
Authority
CN
China
Prior art keywords
scanning
semi
sub
alignment
microscope group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710582793.6A
Other languages
English (en)
Other versions
CN109273380B (zh
Inventor
于大维
王诗华
黄栋梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Micro Electronics Equipment Co Ltd
Original Assignee
Shanghai Micro Electronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710582793.6A priority Critical patent/CN109273380B/zh
Application filed by Shanghai Micro Electronics Equipment Co Ltd filed Critical Shanghai Micro Electronics Equipment Co Ltd
Priority to US16/632,307 priority patent/US20200168490A1/en
Priority to JP2020502131A priority patent/JP7166329B2/ja
Priority to SG11202000374WA priority patent/SG11202000374WA/en
Priority to KR1020207003038A priority patent/KR102451218B1/ko
Priority to TW107124662A priority patent/TWI712869B/zh
Priority to PCT/CN2018/095896 priority patent/WO2019015558A1/zh
Publication of CN109273380A publication Critical patent/CN109273380A/zh
Application granted granted Critical
Publication of CN109273380B publication Critical patent/CN109273380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76702—Means for aligning in the upper part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Facsimile Heads (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

本发明提供一种扫描对准装置及其扫描方法，所述扫描对准装置包括一个半透半反镜、一组成像元件、第一对准镜组、第二对准镜组和一个透镜。入射光束经所述一个透镜的透射后转变为单一的连续光束并照射至所述一个半透半反镜；所述一个半透半反镜用于将入射至的连续光束反射后照射至基底；所述第一对准镜组和所述第二对准镜组用于将经过其的光束透射为多路子光束；所述一组成像元件用于根据所述多路子光束获取所述基底的图像。本发明提供一种扫描对准装置及其扫描对准方法，使扫描效率得到了提高，进而提升了产品的生产效率，提高了产品的产出率。

Description

扫描对准装置及其扫描方法
技术领域
本发明涉及半导体制造领域，具体涉及一种扫描对准装置及其扫描方法。
背景技术
在集成电路芯片制作过程中，Fan Out工艺是其中重要的一道工艺。如图1所示，目前的Fan Out工艺包括如下步骤：
步骤1，将多个芯片101均匀排布在基底102上；
步骤2，使用树脂103包封多个芯片101并实施固化；
步骤3，移去基底102；
步骤4，通过光刻、电镀、刻蚀制作重布线层104(重布线层是在内嵌芯片树脂表面沉积金属层和介质层并形成相应的金属布线图形)；
步骤5，制作钝化层105(钝化层是在重布线层表面覆盖保护介质膜，用于防止重布线层受到腐蚀)；
步骤6：将焊球106植入于钝化层105并与重布线层104接触；在此，亦可通过凸块工艺制作金属凸点；
步骤7：测试后，将步骤6得到的产品切割成多个单独器件107，每个器件107至少包括一个芯片101。
然而，在将多个芯片101均匀排布在基底102上时，往往会出现芯片101放置不到位，误差大的问题。如图2所示，在正常情况下，多个芯片101应当放置在直线201之上，但实际情况是，多个芯片101却被放置于另一直线202上。然而，直线201与另一直线202之间的最大距离可达10um，但工艺要求(如套刻)不能超过4um，为此，在进行下道工序(如曝光)之前，必须对芯片101的位置进行校正。
在校正芯片101位置的过程中，首先需对多个芯片101进行扫描并获取这些芯片101的位置信息。现有的扫描对准装置只具有一个成像元件，使用与该成像元件相对应的扫描视场对多个芯片101进行扫描，获取多个芯片101的位置信息，并记录该芯片101的位置信息。这种扫描的方式，效率低下，进而影响了生产效率，降低了产品的产出率。
发明内容
本发明的目的在于提供一种扫描对准装置及其扫描方法，以解决现有的扫描对准装置的扫描效率低，从而影响生产效率，降低了产品产出率的问题。
为实现上述目的，本发明提供了一种扫描对准装置，包括一个半透半反镜、一组成像元件、第一对准镜组、第二对准镜组和一个透镜，所述第一对准镜组和所述另第一对准镜组均包括多个沿第一方向排列的子对准镜片，所述一组成像元件包括多个沿第一方向排列的子成像元件，所述一个半透半反镜、一组成像元件、第一对准镜组和第二对准镜组沿第二方向排列，所述一个半透半反镜还与所述一个透镜沿第三方向排列，所述第二方向垂直于第一方向并与第三方向呈夹角；
其中，入射光束经所述一个透镜的透射后转变为单一的连续光束并照射至所述一个半透半反镜；所述一个半透半反镜用于将入射至的连续光束反射后照射至基底；所述第一对准镜组和所述另第一对准镜组用于将经过其的光束透射为多路子光束；所述一组成像元件用于根据所述多路子光束获取所述基底的图像。
可选的，所述第一对准镜组设置在所述一组成像元件和所述一个半透半反镜之间。
可选的，所述第二对准镜组设置在所述第一对准镜组与所述一个半透半反镜之间，或设置在所述一个半透半反镜与所述基底之间。
可选的，所述一个半透半反镜的入射光方向与其反射光方向呈45°夹角。
可选的，所述子成像元件为电荷耦合器件，一个电荷耦合器件接收对应的一路子光束进行成像。
可选的，多个所述电荷耦合器件的放大倍率互不相同，且所述放大倍率自所述基底的中心沿预定方向依次减小。
可选的，所述一个透镜为柱面镜或菲涅尔透镜。
可选的，所述一个半透半反镜由多个沿第一方向排列的子半透半反镜组成。
可选的，所述一个透镜由多个沿第一方向排列的子照明镜组成。
进一步的，本发明还提供一种使用所述扫描对准装置的扫描方法，每一路子光束对应于一个扫描子视场，多个扫描子视场构成一个扫描视场，所述扫描方法包括：
步骤1：令所述成像装置的第一方向与所述基底的特定方向重合并具有一初始位置；
步骤2：所述扫描对准装置沿垂直于所述特定方向的另一特定方向移动第一距离，以对所述基底进行一次扫描对准；
步骤3：所述扫描对准装置沿所述特定方向移动第二距离；
步骤4：所述扫描对准装置沿所述另一特定方向的反方向移动所述第一距离，以对所述基底再进行一次扫描对准，之后，执行步骤3；
步骤5：重复执行步骤2至步骤4，直至多次扫描对准后的扫描宽度之和大于或等于所述基底沿特定方向的最大尺寸；
其中，所述第一距离大于或等于所述基底在另一特定方向上的最大尺寸；所述第二距离等于所述扫描视场的非扫描向尺寸，所述非扫描向与所述扫描视场的扫描向垂直；所述扫描宽度小于所述基底沿特定方向的最大尺寸。
可选的，所述多个扫描子视场之间存在间隙，且所述间隙的宽度小于所述扫描子视场的宽度，所述扫描方法还包括：
步骤6：所述扫描对准装置返回至步骤1的初始位置，并沿特定方向移动第三距离后，执行步骤2至步骤5；
所述第三距离大于所述扫描子视场之间的间隙且小于所述扫描子视场的扫描宽度。
更进一步的，本发明还提供另一种使用所述扫描对准装置的扫描方法，每一路子光束对应于一个扫描子视场，多个扫描子视场构成一个扫描视场，所述扫描方法包括：
步骤1：令所述扫描对准装置的第一方向与所述基底的径向重合并具有一初始位置；
步骤2：所述基底或所述扫描对准装置，绕所述基底的轴线旋转至少一周进行扫描。
可选的，所述多个扫描子视场之间存在间隙，且所述间隙的宽度小于所述扫描子视场的宽度，所述扫描方法还包括：
步骤3：所述成像装置返回至步骤1的初始位置，并沿所述基底的径向移动第四距离后，执行步骤2至步骤3；
所述第四距离大于所述扫描子视场之间的间隙且小于所述扫描子视场的宽度。
综上所述，本发明提供的一种扫描对准装置及其扫描方法中，所述扫描对准装置包括一个半透半反镜、一组成像元件、第一对准镜组、第二对准镜组和一个透镜，所述第一对准镜组和所述第二对准镜组均包括多个沿第一方向排列的子对准镜片，所述一组成像元件包括多个沿第一方向排列的子成像元件，所述一个半透半反镜、一组成像元件、第一对准镜组和第二对准镜组沿第二方向排列，所述一个半透半反镜还与所述一个透镜沿第三方向排列，所述第二方向垂直于第一方向并与第三方向呈夹角；其中，入射光束经所述一个透镜的透射后转变为单一的连续光束并照射至所述一个半透半反镜；所述一个半透半反镜用于将入射至的连续光束反射后照射至基底；所述第一对准镜组和所述第二对准镜组用于将经过其的光束透射为多路子光束；所述一组成像元件用于根据所述多路子光束获取所述基底的图像。上述方式与现有方式相比，增加了成像元件的个数，从而相应的增加了与所述成像元件相对应的扫描视场的个数，扩大了扫描视场的范围，使扫描效率得到了提高，进而提升了产品的生产效率，提高了产品的产出率。
附图说明
图1为现有的Fan Out工艺流程示意图；
图2为现有的将芯片排布在基底上的示意图；
图3为本发明一实施例提供的扫描对准装置接收入射光并将所述入射光照射到基底上的示意图；
图4为本发明另一实施例提供的扫描对准装置接收入射光并将所述入射光照射到基底上的示意图；
图5为本发明一实施例提供的使用扫描对准装置的一种扫描方法在基底上的扫描轨迹示意图；
图6为本发明另一实施例提供的使用扫描对准装置的另一种扫描方法在基底上的扫描轨迹示意图；
图7为本发明一实施例提供的多个子成像元件的放大倍率与其距离基底中心的关系图。
附图标记说明如下：
101-芯片；102、307-基底；103-树脂；104-重布线层；105-钝化层；
106-焊球；107-单独器件；201-直线；202-另一直线；301-一个半透半反镜；
3011、3012、3013-子半透半反镜；302-一组成像元件；
3021、3022、3023-子成像元件；303-第一对准镜组；
3031、3032、3033、3041、3042、3043-子对准镜片；304-第二对准镜组；
305-照明镜；3051、3052、3053-子照明镜；306-入射光束；307-基底；
401-扫描视场。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参见图3和图4，所述扫描对准装置包括一半透半反镜组、一成像元件组302、一对准镜组和一个照明镜组，所述对准镜组包括多个子对准镜组，如第一对准镜组303和第二对准镜组304，所述成像元件组302包括多个子成像元件，且多个所述子对准镜组和多个所述子成像元件组一一对应；所述半透半反镜组包括一个或多个子半透半反镜组，所述照明镜组包括一个或多个子照明镜组。
例如，所述半透半反镜组包括多个半透半反镜301，所述照明镜组包括多个照明镜305。
具体使用时，入射光束306经所述照明镜组的透射后转变为单一的连续光束并照射至所述一个半透半反镜组；所述一个半透半反镜组将入射至的连续光束反射后照射至所述基底307；从所述基底307反射回来的光线经所述一个半透半反镜组的透射后照射至所述对准镜组，所述对准镜组将经过其的光束透射为多路子光束；所述多路子光束进而照射到所述一组成像元件302，从而使所述基底的图像成像于所述一成像元件组之上，每一路子光束对应照射至一个子成像元件。
图3为本发明一实施例提供的扫描对准装置接收入射光并将所述入射光照射到基底上的示意图，如图3所示，所述扫描对准装置包括一个半透半反镜301、一组成像元件302、一组对准镜组303和照明镜305，所述对准镜组可以包括第一对准镜组303、另第一对准镜组304，所述第一对准镜组303和所述第二对准镜组304。所述第一对准镜组303和第二对准镜组304均包括多个沿第一方向排列的子对准镜片。所述一组成像元件302包括多个沿第一方向排列的子成像元件。
在一个实施例中，所述一组成像元件302、第一对准镜组303、第二对准镜组304和一个半透半反镜301依次沿第二方向排列，所述一个半透半反镜301还与所述照明镜305沿第三方向排列，所述第二方向垂直于第一方向并与第三方向呈夹角。其中，图3中的所述入射光的方向为所述第三方向，所述入射光在入射至所述扫描半透半反镜之前可能会经过整形，因此所述入射光也可以不是一条直线，可是曲线或折线等线形；所述第二方向垂直于基底307所在平面；所述第一方向垂直于所述入射光的方向和所述第二方向。
所述第一对准镜组303包括但不限于三个子对准镜片3031、3032、3033，应当知晓，所述第一对准镜组303还可根据需要增减子对准镜片的数量。
所述第二对准镜组304包括但不限于三个子对准镜片3041、3042、3043，应当知晓，所述第二对准镜组304还可根据需要增减子对准镜片的数量。
与所述子对准镜片相对应的子成像元件也可相应的增减，包括但不限于三个子成像元件3021、3022、3023，使得所述扫描对准装置100的组成更具灵活性。子成像元件的数量与每第一对准镜组中的子对准镜片的数量一致。
具体使用时，入射光束306经所述照明镜305的透射后转变为单一的连续光束并照射至所述一个半透半反镜301；所述一个半透半反镜301将入射至的连续光束反射后照射至所述基底307；从所述基底307反射回来的光线经所述一个半透半反镜301的透射后依次照射至所述第二对准镜组304和所述第一对准镜组303，所述第二对准镜组304和所述第一对准镜组303将经过其的光束透射为多路子光束；所述多路子光束进而照射到所述一组成像元件302，从而使所述基底的图像成像于所述一组成像元件302之上，每一路子光束对应照射至一个子成像元件。
图3反映所述第一对准镜组303和所述第二对准镜组304设置在所述一组成像元件302和所述一个半透半反镜301之间的情况。然而，与图3所不用的是，图4提供了本发明另一实施例的扫描对准装置200接收入射光并将所述入射光照射到基底上的情况，图4反映所述第二对准镜组304设置在所述一个半透半反镜301与所述基底307之间的情况。
另外，在图4所提供的实施例例中，将图3中的所述一个半透半反镜301分割成了多个子半透半反镜，多个子半透半反镜同样沿第一方向排列。所述多个子半透半反镜包括但不限于三个子半透半反镜3011、3012、3013，可根据需要增减所述子半透半反镜的数量。再有，在图4所提供的实施例例中，还将图3中的所述照明镜305分割成了多个子照明镜，多个子照明镜亦然沿第一方向排列。所述多个子照明镜包括但不限于三个子照明镜3051、3052、3053，可根据需要增减所述子照明镜的数量。
所述照明镜305可为柱面镜或菲涅尔透镜。所述一个半透半反镜301的入射光方向与其反射光方向优选呈45°夹角。所述子成像元件具体为电荷耦合器件，一个电荷耦合器件接收对应的一路子光束进行成像。
进一步的，图5为本发明一实施例提供的使用扫描对准装置的一种扫描方法在基底上的扫描轨迹示意图，所述扫描对准装置可以是扫描对准装置100，也可以是扫描对准装置200，具体不限。其中，每一子光束对应于一个扫描子视场，多个扫描子视场构成一个扫描视场。
如图5所示，所述扫描对准装置的扫描子视场组成具有一扫描宽度的扫描视场，所述扫描对准装置的扫描方法可以是如下方法。
当所述多个扫描子视场之间不存在间隙时，包括如下步骤：
步骤1：将所述扫描对准装置的所述扫描视场401置于A点；
步骤2：将所述扫描对准装置沿轨迹X移动第一距离至B点；
步骤3：将所述扫描对准装置沿轨迹X移动第二距离至C点；第二距离的方向垂直于第一距离的方向；
步骤4：将所述扫描对准装置沿轨迹X移动所述第一距离至D点；
步骤5：将所述扫描对准装置沿轨迹X移动第一距离至E点。
通过上述步骤，即可完成一个周期的扫描，那么，重复执行多个扫描周期，直至所述扫描周期的起点A点与所述扫描周期的终点K点之间的距离大于或等于所述基底307的直径，即可完成整个基底的扫描。
为了保证将所述基底扫描完全，所述第一距离大于或等于所述基底307的直径(不限于直径)；所述第二距离等于所述扫描视场401的宽度。
进而，当所述多个扫描子视场之间存在间隙时，还包括：将轨迹X向所述B点至所述C点的方向移动第三距离，以形成轨迹Y(未图示)，所述第三距离大于所述扫描子视场之间的间隙，且小于所述扫描子视场的宽度。那么，将所述扫描对准装置预先沿轨迹X进行一次扫描，再沿轨迹Y进行二次扫描，以此间隔扫描，即可完成对所述基底的全覆盖扫描。
本实施例中，可移动所述扫描对准装置和基底307中的一个，以形成所述轨迹X和所述轨迹Y。
更进一步的，图6为本发明一实施例提供的使用扫描对准装置的另一种扫描方法在基底上的扫描轨迹示意图，所述扫描对准装置若按图6所示的扫描轨迹进行扫描，所述一组成像元件302中的多个子成像元件的放大倍率，在自所述基底中心O沿径向至所述基底边缘的方向上递减。所述多个子成像元件的放大倍率，与其距所述中心O的距离之间的关系可参见图7。
图7中，横轴为所述子成像元件在所述基底305的径向上距所述中心O的距离，单位为mm，纵轴为放大倍率。图7中，理想的放大倍率曲线为H，实际中，由于与所述子成像元件在所述基底305的径向上具有一定的宽度，且同一个子成像元件只能有一个固定的放大倍率值，对应于多个所述子成像元件的放大倍率为多个固定的值，如图7中的阶梯线L所示。
结合图6，所述扫描对准装置的另一种扫描方法可以是如下方法。
当多个子成像元件之间不存在间隙时，包括如下步骤：
步骤11：令所述扫描对准装置的第一方向与所述基底的径向重合并具有一初始位置；
步骤12：所述基底305绕所述基底305的中心O的垂线旋转至少一周进行扫描，其轨迹如图中的轨迹Z所示；
步骤13：重复上述步骤，直至多次扫描的扫描宽度之和大于或等于所述基底的半径。
此外，当所述多个扫描子视场之间存在间隙时，且所述间隙的宽度小于所述扫描子视场的宽度时，所述扫描方法可以是：将所述轨迹Z沿所述基底的径向，向所述中心O的方向上移动第四距离，所述第四距离大于所述扫描子视场之间的间隙且小于所述扫描子视场的宽度，以形成轨迹I(未图示)，所述扫描对准设备先沿轨迹Z进行一次扫描，在沿轨迹I进行二次扫描，以此间隔扫描，即可实现扫描区域覆盖到整个所述基底305。
上述实施例中的多个子成像元件可以是多个所述电荷耦合器件，多个所述电荷耦合器件的放大倍率互不相同。应当理解的是，所述扫描视场是所述入射光306经所述扫描对准装置投射到所述基底305之上，并反馈到所述一组成像元件302之上的扫描范围。所述扫描子视场是，所述入射光306经所述扫描对准设备投射到所述基底305之上，并反馈到所述子成像元件之上的扫描范围。
综上所述，本发明提供的一种扫描对准装置及其扫描方法中，所述扫描对准装置包括一个半透半反镜、一组成像元件、第一对准镜组、第二对准镜组和一个透镜，所述第一对准镜组和所述第二对准镜组均包括多个沿第一方向排列的子对准镜片，所述一组成像元件包括多个沿第一方向排列的子成像元件，所述一个半透半反镜、一组成像元件、第一对准镜组和第二对准镜组沿第二方向排列，所述一个半透半反镜还与所述一个透镜沿第三方向排列，所述第二方向垂直于第一方向并与第三方向呈夹角；其中，入射光束经所述一个透镜的透射后转变为单一的连续光束并照射至所述一个半透半反镜；所述一个半透半反镜用于将入射至的连续光束反射后照射至基底；所述第一对准镜组和所述第二对准镜组用于将经过其的光束透射为多路子光束；所述一组成像元件用于根据所述多路子光束获取所述基底的图像。上述方式与现有方式相比，增加了成像元件的个数，从而相应的增加了与所述成像元件相对应的扫描视场的个数，扩大了扫描视场的范围，使扫描效率得到了提高，进而提升了产品的生产效率，提高了产品的产出率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (13)

1.一种扫描对准装置，其特征在，包括一半透半反镜组、一成像元件组、一对准镜组和一个照明镜组，所述对准镜组包括多个子对准镜组，所述成像元件组包括多个子成像元件，且多个所述子对准镜组和多个所述子成像元件组一一对应；所述半透半反镜组包括一个或多个子半透半反镜组，所述照明镜组包括一个或多个子照明镜组。
2.如权利要求1所述的扫描对准装置，其特征在于，多个所述子对准镜组和多个所述子成像元件组沿第一方向排列，所述半透半反镜组与所述成像元件镜组及所述对准镜组沿第二方向排列，所述半透半反镜组与所述照明镜组沿第三方向排列，所述第二方向垂直于第一方向并与第三方向呈夹角。
3.如权利要求1所述的扫描对准装置，其特征在于，所述对准镜组可以包括第一对准镜组和第二对准镜组，所述第一对准镜组设置在所述一组成像元件和所述一个半透半反镜之间；
所述第二对准镜组设置在所述第一对准镜组与所述一个半透半反镜之间，或设置在所述一个半透半反镜与所述基底之间。
4.如权利要求1所述的扫描对准装置，其特征在于，所述一个半透半反镜的入射光方向与其反射光方向呈45°夹角。
5.如权利要求1所述的扫描对准装置，其特征在于，所述子成像元件为电荷耦合器件，一个电荷耦合器件接收对应的一路子光束进行成像。
6.如权利要求5所述的扫描对准装置，其特征在于，多个所述电荷耦合器件的放大倍率互不相同，且所述放大倍率自所述基底的中心沿预定方向依次减小。
7.如权利要求1所述的扫描对准装置，其特征在于，所述一个透镜为柱面镜或菲涅尔透镜。
8.如权利要求1所述的扫描对准装置，其特征在于，所述一个半透半反镜由多个沿第一方向排列的子半透半反镜组成。
9.如权利要求1所述的扫描对准装置，其特征在于，所述一个透镜由多个沿第一方向排列的子照明镜组成。
10.一种使用如权利要求1-9中任一项所述扫描对准装置的扫描方法，其特征在于，每一路子光束对应于一个扫描子视场，多个扫描子视场构成一个扫描视场，所述扫描方法包括：
步骤1：令所述成像装置的第一方向与所述基底的特定方向重合并具有一初始位置；
步骤2：所述扫描对准装置沿垂直于所述特定方向的另一特定方向移动第一距离，以对所述基底进行一次扫描；
步骤3：所述扫描对准装置沿所述特定方向移动第二距离；
步骤4：所述扫描对准装置沿所述另一特定方向的反方向移动所述第一距离，以对所述基底再进行一次扫描，之后，执行步骤3；
步骤5：重复执行步骤2至步骤4，直至多次扫描后的扫描宽度之和大于或等于所述基底沿所述特定方向的最大尺寸；
其中，所述第一距离大于或等于所述基底在所述另一特定方向上的最大尺寸；所述第二距离等于所述扫描视场的非扫描向尺寸，所述非扫描向与所述扫描视场的扫描向垂直；所述扫描宽度小于所述基底沿特定方向的最大尺寸。
11.如权利要求10所述的扫描方法，其特征在于，所述多个扫描子视场之间存在间隙，且所述间隙的宽度小于所述扫描子视场的宽度，所述扫描方法还包括：
步骤6：所述扫描对准装置返回至步骤1的初始位置，并沿所述特定方向移动第三距离后，执行步骤2至步骤5；
所述第三距离大于所述扫描子视场之间的间隙且小于所述扫描子视场的扫描宽度。
12.一种使用如权利要求1-9中任一项所述的扫描方法，其特征在于，每一路子光束对应于一个扫描子视场，多个扫描子视场构成一个扫描视场，所述扫描方法包括：
步骤1：令所述扫描对准装置的第一方向与所述基底的径向重合并具有一初始位置；
步骤2：所述基底或所述扫描对准装置，绕所述基底的轴线旋转至少一周进行扫描。
13.如权利要求12所述的扫描方法，其特征在于，所述多个扫描子视场之间存在间隙，且所述间隙的宽度小于所述扫描子视场的宽度，所述扫描方法还包括：
步骤3：所述成像装置返回至步骤1的初始位置，并沿所述基底的径向移动第四距离后，执行步骤2至步骤3；
所述第四距离大于所述扫描子视场之间的间隙且小于所述扫描子视场的宽度。
CN201710582793.6A 2017-07-17 2017-07-17 扫描对准装置及其扫描方法 Active CN109273380B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201710582793.6A CN109273380B (zh) 2017-07-17 2017-07-17 扫描对准装置及其扫描方法
JP2020502131A JP7166329B2 (ja) 2017-07-17 2018-07-17 走査アライメント装置およびその走査方法
SG11202000374WA SG11202000374WA (en) 2017-07-17 2018-07-17 Scanning alignment device and scanning method therefor
KR1020207003038A KR102451218B1 (ko) 2017-07-17 2018-07-17 스캐닝 정렬 장치 및 그 스캐닝 방법
US16/632,307 US20200168490A1 (en) 2017-07-17 2018-07-17 Scanning alignment device and scanning method therefor
TW107124662A TWI712869B (zh) 2017-07-17 2018-07-17 掃描對準裝置及其掃描方法
PCT/CN2018/095896 WO2019015558A1 (zh) 2017-07-17 2018-07-17 扫描对准装置及其扫描方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710582793.6A CN109273380B (zh) 2017-07-17 2017-07-17 扫描对准装置及其扫描方法

Publications (2)

Publication Number Publication Date
CN109273380A true CN109273380A (zh) 2019-01-25
CN109273380B CN109273380B (zh) 2022-02-15

Family

ID=65015001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710582793.6A Active CN109273380B (zh) 2017-07-17 2017-07-17 扫描对准装置及其扫描方法

Country Status (7)

Country Link
US (1) US20200168490A1 (zh)
JP (1) JP7166329B2 (zh)
KR (1) KR102451218B1 (zh)
CN (1) CN109273380B (zh)
SG (1) SG11202000374WA (zh)
TW (1) TWI712869B (zh)
WO (1) WO2019015558A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735993A (zh) * 2021-04-01 2021-04-30 中山德华芯片技术有限公司 一种rt探测器及其应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333554A (zh) * 2001-07-26 2002-01-30 清华大学 阵列式光探针扫描集成电路光刻系统中的对准方法及其装置
US20030053060A1 (en) * 1998-12-30 2003-03-20 Young-Chang Kim Semiconductor wafer bearing alignment mark for use in aligning the wafer with exposure equipment, alignment system for producing alignment signals from the alignement mark, and method of determining the aligned state of a wafer from the alignemnt mark
EP2204697A2 (en) * 2002-09-20 2010-07-07 ASML Netherlands B.V. Marker structure, lithographic projection apparatus, method for substrate alignment using such a structure, and substrate comprising such marker structure
CN102129181A (zh) * 2008-08-05 2011-07-20 Asml控股股份有限公司 利用步进扫描系统进行的整个晶片宽度扫描
CN102362226A (zh) * 2008-12-05 2012-02-22 麦克罗尼克迈达塔有限责任公司 用于在工件上写入或读取图像的旋转臂
CN103676487A (zh) * 2012-09-07 2014-03-26 上海微电子装备有限公司 一种工件高度测量装置及其校正方法
WO2016045432A1 (zh) * 2014-09-28 2016-03-31 上海微电子装备有限公司 曝光装置及离焦倾斜误差补偿方法
CN106569390A (zh) * 2015-10-08 2017-04-19 上海微电子装备有限公司 一种投影曝光装置及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526546B2 (ja) * 1986-04-21 1996-08-21 日本電気株式会社 位置合わせ装置
US5852497A (en) * 1997-08-28 1998-12-22 Vlsi Technology, Inc. Method and apparatus for detecting edges under an opaque layer
KR100333554B1 (ko) * 1999-10-18 2002-04-22 윤종용 사설교환기 시스템에서 라우터 마스터 보드를 사용하여 아이티엠 보드의 아이피 주소를 관리하는 방법
JP2004165218A (ja) * 2002-11-08 2004-06-10 Canon Inc 露光装置
CN100476379C (zh) * 2003-04-04 2009-04-08 Vp控股有限公司 用于增强的纳米-光谱扫描的方法和装置
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
GB0601287D0 (en) 2006-01-23 2006-03-01 Ocuity Ltd Printed image display apparatus
JP2008177342A (ja) 2007-01-18 2008-07-31 Nikon Corp 撮像装置、アライメント方法およびアライメント装置
US7714996B2 (en) * 2007-01-23 2010-05-11 3i Systems Corporation Automatic inspection system for flat panel substrate
CN102455600B (zh) 2010-10-18 2014-07-23 中芯国际集成电路制造(上海)有限公司 检测晶片表面形貌的方法
JP6090607B2 (ja) 2014-12-08 2017-03-08 横河電機株式会社 共焦点スキャナ、共焦点顕微鏡
CN106290390B (zh) * 2015-05-24 2019-11-26 上海微电子装备（集团）股份有限公司 缺陷检测装置及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030053060A1 (en) * 1998-12-30 2003-03-20 Young-Chang Kim Semiconductor wafer bearing alignment mark for use in aligning the wafer with exposure equipment, alignment system for producing alignment signals from the alignement mark, and method of determining the aligned state of a wafer from the alignemnt mark
CN1333554A (zh) * 2001-07-26 2002-01-30 清华大学 阵列式光探针扫描集成电路光刻系统中的对准方法及其装置
EP2204697A2 (en) * 2002-09-20 2010-07-07 ASML Netherlands B.V. Marker structure, lithographic projection apparatus, method for substrate alignment using such a structure, and substrate comprising such marker structure
CN102129181A (zh) * 2008-08-05 2011-07-20 Asml控股股份有限公司 利用步进扫描系统进行的整个晶片宽度扫描
CN102362226A (zh) * 2008-12-05 2012-02-22 麦克罗尼克迈达塔有限责任公司 用于在工件上写入或读取图像的旋转臂
CN103676487A (zh) * 2012-09-07 2014-03-26 上海微电子装备有限公司 一种工件高度测量装置及其校正方法
WO2016045432A1 (zh) * 2014-09-28 2016-03-31 上海微电子装备有限公司 曝光装置及离焦倾斜误差补偿方法
CN106569390A (zh) * 2015-10-08 2017-04-19 上海微电子装备有限公司 一种投影曝光装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735993A (zh) * 2021-04-01 2021-04-30 中山德华芯片技术有限公司 一种rt探测器及其应用
CN112735993B (zh) * 2021-04-01 2022-01-18 中山德华芯片技术有限公司 一种晶圆表面温度探测器及其应用

Also Published As

Publication number Publication date
KR20200019753A (ko) 2020-02-24
SG11202000374WA (en) 2020-02-27
TWI712869B (zh) 2020-12-11
CN109273380B (zh) 2022-02-15
WO2019015558A1 (zh) 2019-01-24
JP7166329B2 (ja) 2022-11-07
JP2020526937A (ja) 2020-08-31
KR102451218B1 (ko) 2022-10-06
TW201908886A (zh) 2019-03-01
US20200168490A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
ES2247853T3 (es) Metodo y dispositivo para la inspeccion optica de objetos situados sobre un sustrato.
KR101207198B1 (ko) 기판 검사장치
EP0041870A1 (en) Pattern position recognition apparatus
US20090179142A1 (en) Image Detection System and Method For Production at Least One Image Detection System
CN106612390B (zh) 具有双成像模块的摄像模组及其光轴平行度调整方法
TW200400422A (en) Pattern writing apparatus and pattern writing method
KR102504473B1 (ko) 노광 장치, 노광 장치의 얼라인먼트 방법, 및 프로그램
CN107924830A (zh) 加工对象物切断方法和加工对象物切断装置
US20160161553A1 (en) Probe apparatus and probe method
US6359342B1 (en) Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same
US6071315A (en) Two-dimensional to three-dimensional VLSI design
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
CN109273380A (zh) 扫描对准装置及其扫描方法
JP2000228579A (ja) 集積回路パッケ―ジのリ―ドハンダ付け検査方法及び検査装置
CN102890430A (zh) 一种直写曝光机调整曝光面功率均匀性的装置及方法
JP3144661B2 (ja) 立体電極外観検査装置
JP2005293291A (ja) 画像入出力装置
JP3356406B2 (ja) 位置ずれ検出装置及びそれを用いた位置決め装置
JP2000283929A (ja) 配線パターン検査方法及びその装置
CN106802538A (zh) 超大板直写式光刻机扫描曝光方法
JP2001298036A (ja) バンプ高さ測定方法、バンプ位置測定方法およびバンプ高さ測定装置、バンプ位置測定装置ならびに半導体装置の製造方法、半導体装置の実装方法
CN114543706A (zh) 一种基于非相干光源多角度投射的差分光切线扫轮廓术
CN107507783A (zh) 用于重组晶圆的测试系统及其方法
KR100519789B1 (ko) 반도체 기판의 얼라인 방법
CN103872022B (zh) 对准图形及晶圆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant