TWI709299B - 一種電壓轉譯器裝置及其操作方法 - Google Patents
一種電壓轉譯器裝置及其操作方法 Download PDFInfo
- Publication number
- TWI709299B TWI709299B TW108106238A TW108106238A TWI709299B TW I709299 B TWI709299 B TW I709299B TW 108106238 A TW108106238 A TW 108106238A TW 108106238 A TW108106238 A TW 108106238A TW I709299 B TWI709299 B TW I709299B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- domain
- voltage domain
- switching device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Abstract
在至少一一般態樣中,一種設備可包括經組態為基於一第一上電壓與一第一下電壓進行操作的一第一電壓域電路,以及經組態為基於一第二上電壓與一第二下電壓進行操作的一第二電壓域電路。該設備可包括在該第一電壓域電路與該第二電壓域電路之間電性連接的一電容耦合電路、以及包括一切換裝置並且電性耦合至該第二電壓域電路的一驅動器電路。該設備還可以包括一中間電壓域電路,其組態為觸發包括在該驅動器電路中的該切換裝置的切換,其中該中間電壓域係組態為基於一中間電壓與該第二上電壓或該第二下電壓進行操作。
Description
本說明書係有關於一電壓轉譯器裝置。
許多應用具有不同的功率域,並且需要一轉譯器將一信號從一功率域轉譯到另一功率域。當電源電壓相對較低時,一些轉譯器可能無法將信號從一功率域適當地轉譯至另一功率域。因此,需要一種解決現有技術的不足且提供其他新及創新特徵的系統、方法、及設備。
在至少一一般態樣中,一種設備可包括經組態為基於一第一上電壓與一第一下電壓進行操作的一第一電壓域電路以及經組態為基於一第二上電壓與一第二下電壓進行操作的一第二電壓域電路。該設備可包括在該第一電壓域電路與該第二電壓域電路之間電性連接的一電容耦合電路、以及包括一切換裝置並且電性耦合至該第二電壓域電路的一驅動器電路。該設備還可以包括一中間電壓域電路,其經組態為觸發包括在該驅動器電路中的該切換裝置的切換,其中該中間電壓域係組態為基於一中間電壓與該第二上電壓或該第二下電壓進行操作。
於附圖及以下說明中提出一或多個實施方案之細節。可從
說明及圖式以及申請專利範圍中明白了解其他特徵。
100:電壓轉譯器裝置
110:第一電壓域電路
120:電容耦合電路
130:中間電壓域電路
140:驅動器電路
150:第二電壓域電路
610、620、630、640:方塊
C1、C2、CA、CB:電容器
I1、I2、I3、I4、I5、I6、J1、J2、J3、H4、J5、J6:反相器
IC:輸入電路
IVD:中間電壓域
N1、N2:NMOS裝置
OC:輸出電路
P1、P2:PMOS裝置
VIN:輸入電壓信號
VOUT:輸出電壓信號
VDD1:第一上域電壓/電壓/上電壓
VSS1:第一下域電壓/電壓/下電壓
VDD2:第二上域電壓/電壓/上電壓/上域電壓
VSS2:第二下域電壓/電壓/下電壓
VREG:中間上域電壓/上電壓/中間電壓/電壓/中間下域電壓/下電壓
VIN-1、VIN-2、VINT-1、VINT-2、VOUT-1、VOUT-2:電壓
VD1:第一電壓域
VD2:第二電壓域
圖1係示出一電壓轉譯器裝置的一圖。
圖2係示出圖1中所示的電壓轉譯器裝置的一實例實施方案的一圖。
圖3係示出與圖1及圖2中所示的電壓轉譯器裝置相關聯的實例電壓域的一圖。
圖4係示出圖1中所示的電壓轉譯器裝置的一實例實施方案的一圖。
圖5係示出與圖1及圖4所示的電壓轉譯器裝置相關聯的實例電壓域的一圖。
圖6係示出操作本文敘述的電壓轉譯器裝置的一方法的一流程圖。
如本文所述,一電壓轉譯器裝置(例如,一快速浮動電壓轉譯器)可被組態為將一輸入電壓信號從一第一功率域(例如,一高電壓域)轉譯到一第二功率域(例如,一低電壓域)。一輸出電壓信號可基於包括在第二功率域的電壓而被輸出。電壓轉譯器裝置包括一中間電壓域電路(也可稱為一中間級)以及電容耦合電路(例如,一交流電(alternating current,AC)耦合電路),該電容耦合電路經組態為促進將輸入電壓信號轉譯為輸出電壓信號。電容耦合電路可包括一或多個電容器(例如,金屬-氧化物-金屬(metal-oxide-metal,mom)電容器),其用於將第一功率域與第二功率域隔離。在一些實施方案中,電壓轉譯器裝置可在相對較低的電壓供應器(例如,在該電壓域內的低功率供應電壓)操作。在一些實施方案中,電壓轉譯器裝置可具有一相對小的傳播延遲。在一些實施方案中,
電壓轉譯器裝置可被組態為使用相對低的電壓裝置(例如,不是高電壓裝置)以減小半導體晶粒面積。電壓域可以是具有一上電壓與一下電壓的數位電壓域。
圖1係示出一電壓轉譯器裝置100的一圖。電壓轉譯器裝置100經組態為將一第一電壓域內的一輸入電壓信號VIN(也可稱為一輸入信號)轉譯為在一第二電壓域內的一輸出電壓信號VOUT(也可稱為一輸出信號)。第一電壓域與第二電壓域中的每一者可包括界定一電壓範圍(例如,一3V範圍、一5V範圍、一10V範圍)的一上電壓和一下電壓。因此,輸入電壓信號可被組態為在界定第一電壓域之電壓範圍(例如,在第一上電壓與第一下電壓之間)內調變(例如,搖擺),且輸出電壓信號可被組態為在界定第二電壓域之電壓範圍(例如,在第二上電壓與第二下電壓之間)內調變(例如,搖擺)。
第一電壓域可與一第一電壓域電路110相關聯,且第二電壓域可與圖1中所示之一第二電壓域電路150相關聯。具體而言,第一電壓域電路110可被組態為基於第一電壓域進行操作,且第二電壓域電路150可被組態為基於第二電壓域進行操作。輸入信號VIN可來自耦合至(例如,電性耦合至)電壓轉譯器裝置100並且在第一電壓域內進行操作的電路(例如,裝置)(未圖示)。輸出信號VOUT可被提供給(例如,輸出至)耦合至(例如,電性耦合至)電壓轉譯器裝置100並且在第二電壓域內進行操作的一電路及/或裝置(未圖示)。
如圖1所示,電壓轉譯器裝置100包括一電容耦合電路120、一中間電壓域電路130及一驅動器電路140。中間電壓域電路130可被組態為觸發一驅動器電路140以驅動(例如,切換、設定和重置)第二
電壓域電路150。中間電壓域電路130可具有不同於第一電壓域(與第一電壓域電路110相關聯)及第二電壓域(與第二電壓域電路150相關聯)的一中間電壓域。
電容耦合電路120係在第一電壓域與第二電壓域之間電性連接。電容耦合電路120可以被組態為將第一電壓域與第二電壓域隔離。一輸入電路IC可包括在電容耦合電路120的一第一側上,且一輸出電路OC可包括在電容耦合電路120的一第二側上。電容耦合電路可為交流電(AC)耦合電路。
在一些實施方案中,驅動器電路140可包括一或多個開關。在一些實施方式中,包括在驅動器電路140內的一開關可以是或可包括一金屬-氧化物-半導體-場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)裝置(例如,N-通道MOSFET(N-channel MOSFET,NMOS)裝置、P-通道MOSFET(P-channel MOSFET,PMOS)裝置)、雙極性接面電晶體(bipolar junction transistor,BJT)裝置等等。
在一些實施方案中,第一電壓域電路110包括一鎖存電路。在一些實施方案中,第二電壓域電路150包括一鎖存電路。在一些實施方案中,第二電壓域電路150可以包括一鎖存電路,該鎖存電路組態為回應於驅動器電路140而被設定及重置。在一些實施方案中,第二電壓域電路150可以包括一鎖存電路,該鎖存電路組態為回應於包括在驅動器電路140中的一切換裝置而被設定及重置。
在一些實施方案中,輸出電路OC可包括一第一鎖存電路(在第二電壓域電路150內),該第一鎖存電路組態為基於與(輸入電路IC)第一電壓域不同的一第二電壓域來進行操作。輸出電路OC的可包括
一切換裝置(未圖示),其包括在驅動器電路140內。輸出電路OC可包括一第二鎖存電路(未圖示),該第二鎖存電路組態為觸發切換裝置的切換並組態為基於中間電壓域電路130的一中間電壓域來進行操作。
在一些實施方案中,第一電壓域的一電壓範圍可與第二電壓域的一電壓範圍重疊。例如,第一電壓域的一上電壓可在第二電壓域的電壓範圍內且/或第一電壓域的一下電壓可在第二電壓域的電壓範圍內。在一些實施方案中,第一電壓域的一上電壓可高於第二電壓域的一上電壓且/或第一電壓域的一下電壓可低於第二電壓域的一下電壓。
在一些實施方案中,第一電壓域的一電壓範圍可不與第二電壓域的一電壓範圍重疊。換句話講,第一電壓域的電壓範圍可在第二電壓域的電壓範圍之外。
在一些實施方案中,中間電壓域的一電壓範圍可與第一域的一電壓範圍及/或第二電壓域的一電壓範圍重疊。例如,中間電壓域的一上電壓可在第一電壓域的電壓範圍及/或第二電壓域的電壓範圍內。如另一實例,中間電壓域的一下電壓可在第一電壓域的電壓範圍及/或第二電壓域的電壓範圍內。
在一些實施方案中,中間電壓域的一電壓範圍的至少一部分可在第一域的一電壓範圍及/或第二電壓域的一電壓範圍之外。例如,中間電壓域的一上電壓可在第一電壓域的電壓範圍及/或第二電壓域的電壓範圍之外(例如,之上)。如另一實例,中間電壓域的一下電壓可在第一電壓域的電壓範圍及/或第二電壓域的電壓範圍之外(例如,之下)。
在一些實施方案中,中間電壓域電路130可被組態為觸發包括在驅動器電路140中的一切換裝置的切換。中間電壓域電路130可被組
態為基於一中間電壓與第二上電壓或第二下電壓進行操作。例如,中間電壓域電路130可被組態為基於中間電壓域的一上電壓進行操作,並且中間電壓域的一下電壓可等於第二電壓域電路150的第二電壓域的一下電壓。如另一實例,中間電壓域電路130可被組態為基於中間電壓域的一下電壓進行操作,並且中間電壓域的一上電壓可等於第二電壓域電路150的第二電壓域的一上電壓。
在本文所述的實施方案中,電壓轉譯器裝置100可基於相對較小的電壓範圍(例如,1.8V或更低)進行操作。電壓轉譯器裝置100可幾乎沒有靜態功率耗散。由於電壓轉譯器裝置100包括電容耦合(例如,電容耦合電路120),因此電壓轉譯器裝置100的傳播延遲可以是有利的。電壓轉譯器裝置100可包括具有相對小尺寸的低電壓裝置(例如,30V裝置)(而不是高電壓裝置)。第一電壓域電路110的上電壓可大於或小於第二電壓域電路150的上電壓。
圖2係示出圖1中所示的電壓轉譯器裝置100的一實例實施方案的一圖。圖2繪示裝置元件的實例,裝置元件可被包括在、或可作為第一電壓域電路110、電容耦合電路120、中間電壓域電路130、驅動器電路140、及/或第二電壓域電路150。
如圖2所示,第一電壓域電路110基於包括第一上域電壓VDD1與第一下域電壓VSS1的一第一電壓域進行操作。第二電壓域電路150基於包括第二上域電壓VDD2與第二下域電壓VSS2的一第二電壓域進行操作。中間電壓域電路130基於包括一中間上域電壓VREG與第二下域電壓VSS2的一中間電壓域進行操作。因此,中間電壓域電路130與第二電壓域電路150具有相同的下域電壓(第二下域電壓VSS2)。
如圖2所示,第一電壓域電路110包括反相器I1與反相器I2。藉由反相器I1將輸入電壓VIN反相為VIN-1,並且藉由反相器I2將電壓VIN-1反相為VIN-2。電壓VIN-1與電壓VIN-2係在由第一電壓域電路110的第一電壓域界定的一電壓範圍內。電壓VIN-1與電壓VIN-2相反。例如,當電壓VIN-1為高(例如,在第一電壓域的上電壓處)時,則電壓VIN-2為低(例如,在第一電壓域的下電壓處)。
電壓VIN-1係經由電容器C1電容性地耦合至電壓VINT-1,並且電壓VIN-2經由電容器C2電容性地耦合至電壓VINT-2。電壓VINT-1與電壓VINT-2係位於中間電壓域電路130的相對側上,在這實施方案中,中間電壓域電路包括一鎖存電路,該鎖存電路包括反相器I3與反相器I4。電壓VINT-1與電壓VINT-2係在由中間電壓域電路130的中間電壓域界定的一電壓範圍內。
電壓VINT-1與電壓VINT-2相反。例如,當電壓VINT-1為高(例如,在中間電壓域的上電壓處)時,則電壓VINT-2為低(例如,在中間電壓域的下電壓處)。
電壓VINT-1與電壓VINT-2驅動驅動器電路140的元件。具體地,電壓VINT-1經由介於中間電壓域電路130(例如,中間電壓域電路130的一輸入側)與NMOS裝置N1的一閘極之間的一連接來驅動NMOS裝置N1的閘極。電壓VINT-2經由介於中間電壓域電路130(例如,中間電壓域電路130的一輸入側)與NMOS裝置N2的一閘極之間的一連接來驅動NMOS裝置N2的閘極。
如圖2所示,驅動器電路140的NMOS裝置N1的一源極係耦合至驅動器電路140的NMOS裝置N2的一源極。NMOS裝置N1的汲極係連
接(例如,經由一電性連接)至第二電壓域電路150的一輸入側。NMOS裝置N2的汲極係連接(例如,經由一電性連接)至第二電壓域電路150的一輸出側。因此,驅動器電路140係連接至第二電壓域電路150的輸入側與輸出側。
電壓VOUT-1可作用為電壓轉譯器裝置100的輸出信號。電壓VOUT-1可處於與輸入電壓VIN相同的狀態,但兩個電壓可處於不同的電壓域。例如,當電壓VIN處於第一電壓域的一高電壓(例如,高狀態)時,則電壓VOUT-1處於第二電壓域的高電壓(例如,高狀態)。
電壓VOUT-2可與電壓VOUT-1相反。例如,當電壓VOUT-1為高(例如,在第二電壓域的上電壓處)時,則電壓VOUT-2為低(例如,在第二電壓域的下電壓處)。電壓VOUT-1與電壓VOUT-2位於第二電壓域電路150的相對側。電壓VOUT-1與電壓VOUT-2係在由第二電壓域電路150的第二電壓域界定的一電壓範圍內。
在這實施方案中,第二電壓域電路150包含一鎖存電路,該鎖存電路包括反相器I5與反相器I6。第二電壓域電路150的鎖存電路可被組態為回應於包括在驅動器電路140中(甚至具有相對低的功率供應電壓)的NMOS裝置N1、NMOS裝置N2而被設定和重置。
圖2所示的電壓轉譯器電路100的一操作實例如下。當電壓VIN為高時,則電壓VIN-1為低(在第一電壓域中如電壓VSS1),並且電壓VIN-2為高(在第一電壓域中如電壓VDD1)。電壓VIN-1與電壓VIN-2係經由電容耦合電路電容性地耦合至電壓VINT-1與電壓VINT-2,該等電壓分別在中間電壓域中為低(即,電壓VSS2)及高(即,電壓VREG)。等於電壓VSS2的電壓VINT-1切斷(至一OFF狀態)NMOS裝置N1,使得
VOUT-1為高(在第二電壓域中如電壓VDD2)並且等於電壓VREG的VINT-2導通(至一ON狀態)NMOS裝置N2,使得VOUT-2為低(在第二電壓域中如電壓VSS2)。
圖3係示出與圖1及圖2中所示的電壓轉譯器裝置100相關聯的實例電壓域的一圖。如圖3所示,第一電壓域VD1具有包括上電壓VDD1與下電壓VSS1的一電壓範圍,中間電壓域IVD具有包括上電壓VREG與下電壓VSS2的一電壓範圍,並且第二電壓域VD2具有包括上電壓VDD2與下電壓VSS2的一電壓範圍。因為圖2中所示的電路包括NMOS裝置N1、NMOS裝置N2,所以中間電壓域IVD係基於上電壓VREG與下電壓VSS2(來自第二電壓域VD2)。
如圖3所示,第一電壓域VD1具有一電壓範圍,其不同於第二電壓域VD2的一電壓範圍。中間電壓域IVD具有至少與第二電壓域VD2的電壓範圍重疊的一電壓範圍。在一些實施方案中,中間電壓域IVD可具有與第一電壓域VD1的電壓範圍(及/或第二電壓域VD2的電壓範圍)重疊的一電壓範圍。
如圖3所示,中間電壓VREG小於第二電壓域VD2的上電壓VDD2。中間電壓VREG在介於第二電壓域VD2的上電壓VDD2與下電壓VSS2之間。中間電壓VREG在第一電壓域VD1的上電壓VDD1與下電壓VSS1之間。在一些實施方案中,在中間電壓VREG與上電壓VDD2之間的一差值(例如,一絕對差值)比包括在圖2所示的驅動器電路140中的一切換裝置(例如,NMOS裝置N1及/或NMOS裝置N2)的一臨限電壓(例如,0.8V)大至少兩倍(例如,1.6V)。當中間電壓域電路130中的電壓VREG足夠高,使得NMOS裝置N1與NMOS裝置N2可設定與重置包括在
第二電壓域電路150(即使具有相對低的功率供應電壓)中的鎖存電路。
圖4係示出圖1中所示的電壓轉譯器裝置100的一實例實施方案的一圖。圖4繪示裝置元件的實例,裝置元件可被包括在、或可作為第一電壓域電路110、電容耦合電路120、中間電壓域電路130、驅動器電路140、及/或第二電壓域電路150。為了簡化敘述,圖4中所示之與圖2中的元件相似或相同的許多元件將不結合圖4再次敘述。
如圖4所示,中間電壓域電路130基於包括上域電壓VDD2與中間下域電壓VREG的一中間電壓域進行操作。因此,中間電壓域電路130與第二電壓域電路150具有相同的上域電壓(第二上域電壓VDD2)。
如圖4所示,第一電壓域電路110包括反相器J1與反相器J2。電壓VIN-1經由電容器CA電容性地耦合至電壓VINT-1,並且電壓VIN-2經由電容器CB電容性地耦合至電壓VINT-2。在這實施方案中,中間電壓域電路130包含一鎖存電路,該鎖存電路包括反相器J3與反相器J4。電壓VINT-1與電壓VINT-2係在由中間電壓域電路110的中間電壓域界定的一電壓範圍內。
電壓VINT-1與電壓VINT-2驅動驅動器電路的元件。具體地,電壓VINT-1經由介於中間電壓域電路130(例如,中間電壓域電路130的一輸入側)與PMOS裝置P1的一閘極之間的一連接來驅動PMOS裝置P1的閘極。電壓VINT-2經由介於中間電壓域電路130(例如,中間電壓域電路130的一輸入側)與PMOS裝置P2的一閘極之間的一連接來驅動PMOS裝置P2的閘極。
如圖4所示,驅動器電路140的PMOS裝置P1的一源極係耦合至驅動器電路140的PMOS裝置P2的一源極。PMOS裝置P1的汲極係連
接(例如,經由一電性連接)至第二電壓域電路150的一輸入側。PMOS裝置P2的汲極係連接(例如,經由一電性連接)至第二電壓域電路150的一輸出側。因此,驅動器電路140係連接至第二電壓域電路150的輸入側與輸出側。
電壓VOUT-1可作用為電壓轉譯器裝置100的輸出信號。電壓VOUT-1可處於與輸入電壓VIN相同的狀態,但兩個電壓可處於不同的電壓域。電壓VOUT-2可與電壓VOUT-1相反,並且電壓VOUT-1與電壓VOUT-2係在由第二電壓域電路150的第二電壓域界定的一電壓範圍內。
在這實施方案中,第二電壓域電路150包括一鎖存電路,該鎖存電路包括反相器J5與反相器J6。第二電壓域電路150的鎖存電路可被組態為回應於包括在驅動器電路140中(甚至具有相對低的功率供應電壓)的PMOS裝置P1、PMOS裝置P2而被設定和重置。
圖4所示的電壓轉譯器電路100的一操作實例如下。當電壓VIN為高時,則電壓VIN-1為低(在第一電壓域中如電壓VSS1),並且電壓VIN-2為高(在第一電壓域中如電壓VSS1)。電壓VIN-1與電壓VIN-2經由電容耦合電路電容性地耦合至電壓VINT-1與電壓VINT-2,該等電壓分別在中間電壓域中為低(即,電壓VREG(例如,一接地電壓))及高(即,電壓VDD2)。等於電壓VREG的電壓VINT-1導通PMOS裝置P1使得VOUT-1為高(在第二電壓域中如電壓VDD2),並且為電壓VDD2的VINT-2切斷PMOS裝置P2使得VOUT-2為低(在第二電壓域中如電壓VSS2)。
圖5係示出與圖1及圖4中所示的電壓轉譯器裝置100相關聯的實例電壓域的一圖。如圖5所示,第一電壓域VD1具有包括上電壓
VDD1與下電壓VSS1的一電壓範圍,中間電壓域IVD具有包括上電壓VDD2與下電壓VREG的一電壓範圍,並且第二電壓域VD2具有包括上電壓VDD2與下電壓VSS2的一電壓範圍。因為圖4中所示的電路包括PMOS裝置P1、PMOS裝置P2,所以中間電壓域IVD係基於上電壓VDD2(來自第二電壓域VD2)與下電壓VREG。
如圖5所示,第一電壓域VD1具有一電壓範圍,其不同於第二電壓域VD2的一電壓範圍。中間電壓域IVD具有與第一電壓域VD1的電壓範圍及第二電壓域VD2的電壓範圍重疊的一電壓範圍。在一些實施方案中,中間電壓域IVD可具有不與第一電壓域VD1的電壓範圍(及/或第二電壓域VD2的電壓範圍)重疊的一電壓範圍。
如圖5所示,中間電壓VREG小於第二電壓域VD2的上電壓VDD2。中間電壓VREG在介於第二電壓域VD2的上電壓VDD2與下電壓VSS2之間。中間電壓VREG在第一電壓域VD1的上電壓VDD1與下電壓VSS1之外。在一些實施方案中,在中間電壓VREG與上電壓VDD2之間的一差值(例如,一絕對差值)比包括在圖4所示的驅動器電路140中的一切換裝置(例如,PMOS裝置P1及/或PMOS裝置P2)的一臨限電壓(例如,0.8V)大至少兩倍(例如,1.6V)。包括在中間電壓域電路130中的電壓VREG足夠低,使得PMOS裝置P1與PMOS裝置P2可設定與重置包括在第二電壓域電路150(即使具有相對低的功率供應電壓)中的鎖存電路。
中間電壓域電路130(示於圖1至圖5中)可實現第二電壓域電路150(例如,在第二電壓域電路150中的鎖存器)的適當操作。即使當第二電壓域係相對低時,中間電壓域電路130可實現第二電壓域電路
150(例如,在第二電壓域電路150中的鎖存器)的適當操作。在電壓VIN的電壓轉譯期間,電容器C1、電容器C2的電壓擺動可以是不同的。儘管電壓擺動中之這種差異,但電壓轉譯器裝置100可在相對高的頻率下作用。即使當第二電壓域的電壓範圍係相對低時(當從一高電壓域轉譯至一低電壓域時),電壓轉譯器裝置100(因為中間電壓域電路130)也可以進行操作。即使當第一電壓域的電壓範圍係相對低時(當從一低電壓域轉譯至一高電壓域時),電壓轉譯器裝置(因為中間電壓域電路130)也可以進行操作。
圖6係示出操作本文敘述的電壓轉譯器裝置(例如,電壓轉譯器裝置100)的一方法的一流程圖。如圖6所示,該方法包括在一第一電壓域電路處接收一輸入電壓,該第一電壓域電路經組態為基於一第一上電壓與一第一下電壓進行操作(方塊610)。第一電壓域可以是(例如)圖1中所示的第一電壓域電路110。第二電壓域電路150可包括一鎖存電路。
該方法包括在一第二電壓域電路處提供一輸出電壓,該第二電壓域電路經組態以基於一第二上電壓與一第二下電壓進行操作(方塊620)。第二電壓域可以是(例如)圖1中所示的第二電壓域電路150。第二電壓域電路150可包括一鎖存電路。
該方法包括將該輸入電壓電容性地耦合至一中間電壓域電路,該中間電壓域電路組態為基於一中間電壓與該第二上電壓或該第二下電壓進行操作(方塊630)。電容耦合可使用圖1所示的電容耦合電路120來執行。電壓域可對應於(例如)圖3與圖5所示者。
該方法包括觸發一切換裝置的切換,該切換裝置基於電容性地耦合的輸入電壓驅動該第二電壓域電路(方塊640)。切換裝置可包括
在(例如)圖1所示的驅動器電路140中。
在一通用態樣中,該電壓轉譯器裝置包括經組態為基於一第一上電壓與一第一下電壓進行操作的一第一電壓域電路、經組態為基於一第二上電壓與一第二下電壓進行操作的一第二電壓域電路、以及經組態為基於一中間電壓與該第二上電壓或該第二下電壓進行操作的一中間電壓域電路。在一些實施方案中,該中間電壓小於該第二上電壓。在其他實施方案中,該中間電壓大於該第二下電壓。
在另一通用態樣中,該電壓轉譯器裝置可包括藉由一電容耦合電路耦合的一輸入電路與一輸出電路。該輸入電路在該第一電壓域中操作。該輸出電路包括一第一鎖存電路,其組態為基於一第二電壓域(即,不同於該第一電壓域)進行操作。該輸出電路還包括一切換裝置與一第二鎖存電路,該第二鎖存電路係組態為觸發該切換裝置的切換並且基於一中間電壓域來進行操作。
在一可能的實施方案中,該中間電壓域具有與該第二電壓域的一電壓範圍重疊的一電壓範圍。
在另一可能的實施方案中,該中間電壓域具有與該第二電壓域的一上電壓相等的一上電壓。
在另一可能的實施方案中,該中間電壓域具有與該第二電壓域的一下電壓相等的一下電壓。
在另一可能的實施方案中,該中間電壓具有比該切換裝置的一臨限電壓大至少兩倍的一電壓範圍。
在另一可能的實施方案中,該第一電壓域具有與該第二電壓域的一電壓範圍不同的一電壓範圍。
在另一通用態樣中,操作一電壓轉譯器裝置的方法包括在一第一電壓域電路處接收一輸入電壓,該第一電壓域電路經組態以基於一第一上電壓與一第一下電壓進行操作。該方法還包括在一第二電壓域電路處提供一輸出電壓,該第二電壓域電路經組態以基於一第二上電壓與一第二下電壓進行操作。該方法進一步包括將該輸入電壓電容性地耦合至一中間電壓域電路,該中間電壓域電路經組態為基於一中間電壓與該第二上電壓或該第二下電壓任一者進行操作。該方法還包括觸發切換一切換裝置以基於該電容性耦合的輸入電壓驅動該第二電壓域電路。
在一可能的實施方案中,該第一電壓域具有與該第二電壓域的一電壓範圍不同的一電壓範圍。
在該方法之另一可能的實施方案中,該中間電壓介於該第二上電壓與該第二下電壓之間。
在前面描述中,當元件(諸如一層、一區域、一基材、或一組件)被稱為在另一元件上、連接(例如,經由一連接)至另一元件、電性連接至(例如,經由一連接)另一元件、耦合或電性耦合至另一元件時,其可直接在另一元件上、連接或耦合至另一元件、或可存在一或多個中間元件。相反地,當元件被稱為直接在另一元件或層上、直接連接至或直接耦合至另一元件或層時,則無中間元件或層存在。雖然用語直接在…上(directly on)、直接連接至(directly connected to)、或直接耦合至(directly coupled to)可能不在實施方式各處使用,但可如此稱呼顯示為直接在…上、直接連接至、或直接耦合至的元件。本申請案之申請專利範圍(若有)可經修改成敘述在本說明書中描述或圖式中所展示之例示性關係。
當用於本說明書中時,單數形式可包括複數形式,除非在內文中明確指示特定情況。除了圖式中所描繪之定向之外,空間相對用語(例如,之上(over)、上方(above)、上部(upper)、下(under)、底下(beneath)、下方(below)、下部(lower)等)旨在涵蓋裝置在使用中或操作中的不同定向。在一些實施方案中,相對用語上方(above)及下方(below)分別地包括垂直上方及垂直下方。在一些實施方案中,用語相鄰(adjacent)可包括側向相鄰於或水平相鄰於。
一些實施方案可使用各種半導體處理及/或封裝技術來實作。一些實施方案可使用與半導體基材相關聯的各種類型半導體處理技術來實作,包括但不限於例如矽(Si)、砷化鎵(GaAs)、氮化鎵(GaN)、碳化矽(SiC)、及/或等等。
雖然所描述之實施方案的某些特徵已如本文所描述而說明,但所屬技術領域中具有通常知識者現將想到許多修改、替換、改變及均等物。因此,應當理解,隨附申請專利範圍旨在涵蓋落於實施方案範圍內的所有此類修改及改變。應當理解,其等僅以實例(非限制)方式呈現,並且可進行各種形式及細節改變。本文所描述之設備及/或方法之任何部分可以任何組合進行組合,除了互斥組合之外。本文所描述之實施方案可包括所描述之不同實施方案之功能、組件及/或特徵的各種組合及/或子組合。
100‧‧‧電壓轉譯器裝置
110‧‧‧第一電壓域電路
120‧‧‧電容耦合電路
130‧‧‧中間電壓域電路
140‧‧‧驅動器電路
150‧‧‧第二電壓域電路
Claims (10)
- 一種電壓轉譯器裝置,其包含:一第一電壓域電路,其組態為基於一第一上電壓與一第一下電壓進行操作;一第二電壓域電路,其組態為基於一第二上電壓與一第二下電壓進行操作;一電容耦合電路,其在該第一電壓域電路與該第二電壓域電路之間電性連接;一驅動器電路,其包括一切換裝置並且電性耦合至該第二電壓域電路;及一中間電壓域電路,其組態為觸發包括在該驅動器電路中的該切換裝置的切換,該中間電壓域電路組態以基於一中間電壓與該第二上電壓或該第二下電壓進行操作。
- 如請求項1之電壓轉譯器裝置,其中該中間電壓與該第二上電壓或該第二下電壓之間的一差值比包括在該驅動器電路中的該切換裝置的一臨限電壓大至少兩倍。
- 如請求項1的電壓轉譯器裝置,其中該中間電壓小於該第二上電壓,且其中當該中間電壓域電路基於該中間電壓與該第二下電壓進行操作時該切換裝置係一N通道裝置。
- 如請求項1的電壓轉譯器裝置,其中該中間電壓大於該第二下電 壓,且其中當該中間電壓域電路基於該中間電壓與該第二上電壓進行操作時該切換裝置係一P通道裝置。
- 如請求項1的電壓轉譯器裝置,其中該第一電壓域電路包括一第一鎖存電路,其中該第二電壓域電路包括經組態為回應於該切換裝置而被設定與重置的一第二鎖存電路。
- 一種電壓轉譯器裝置,其包含:一電容耦合電路;一輸入電路,其電性耦合在該電容耦合電路的一第一側並且組態以基於一第一電壓域進行操作;及一輸出電路,其在該電容耦合電路的一第二側,該輸出電路包括:一第一鎖存電路,其組態為基於不同於該第一電壓域的一第二電壓域進行操作,一切換裝置,及一第二鎖存電路,其組態為觸發該切換裝置的切換並且組態為基於一中間電壓域來進行操作。
- 如請求項6之電壓轉譯器裝置,其中該第一鎖存電路經組態成藉由該切換裝置而被設定與重置。
- 一種用於操作一電壓轉譯器裝置的方法,其包含:在一第一電壓域電路處接收一輸入電壓,該第一電壓域電路 組態為基於一第一上電壓與一第一下電壓進行操作;在一第二電壓域電路處提供一輸出電壓,該第二電壓域電路組態為基於一第二上電壓與一第二下電壓進行操作;將該輸入電壓電容性地耦合至一中間電壓域電路,該中間電壓域電路組態為基於一中間電壓與該第二上電壓或該第二下電壓進行操作;及觸發一切換裝置的切換,該切換裝置基於電容性耦合的該輸入電壓驅動該第二電壓域電路。
- 如請求項8之用於操作一電壓轉譯器裝置的方法,其中該第二電壓域電路包括組態為回應於該切換裝置而被設定與重置的一鎖存電路。
- 如請求項8之用於操作一電壓轉譯器裝置的方法,其中該中間電壓與該第二上電壓或該第二下電壓之間的一差值比該切換裝置的一臨限電壓大至少兩倍。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/005,298 | 2018-06-11 | ||
US16/005,298 US10277226B1 (en) | 2018-06-11 | 2018-06-11 | Voltage translator device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202001466A TW202001466A (zh) | 2020-01-01 |
TWI709299B true TWI709299B (zh) | 2020-11-01 |
Family
ID=66248350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108106238A TWI709299B (zh) | 2018-06-11 | 2019-02-25 | 一種電壓轉譯器裝置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10277226B1 (zh) |
CN (1) | CN110581637B (zh) |
TW (1) | TWI709299B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6600679B2 (en) * | 2000-12-27 | 2003-07-29 | Kabushiki Kaisha Toshiba | Level shifter for converting a voltage level and a semiconductor memory device having the level shifter |
US20060139086A1 (en) * | 2002-09-27 | 2006-06-29 | Alpha Microeletronics Gmbh | Circuit arrangement for bridging high voltages using a switching signal |
US7724034B2 (en) * | 2006-06-12 | 2010-05-25 | System General Corp. | Floating driving circuit |
TW201107956A (en) * | 2009-04-13 | 2011-03-01 | Ibm | Voltage conversion and integrated circuits with stacked voltage domains |
US7940108B1 (en) * | 2010-01-25 | 2011-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage level shifter |
TW201214375A (en) * | 2010-09-29 | 2012-04-01 | Au Optronics Corp | Display driving circuit and display driving method |
US9197200B2 (en) * | 2013-05-16 | 2015-11-24 | Dialog Semiconductor Gmbh | Dynamic level shifter circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696728A (en) | 1997-01-03 | 1997-12-09 | Programmable Microelectronics Corp. | Negative voltage level shift circuit |
US6967518B2 (en) | 2002-06-12 | 2005-11-22 | International Rectifier Corporation | High voltage level shifting IC with under-ground voltage swing withstanding capability |
US20060066381A1 (en) | 2004-09-30 | 2006-03-30 | Dipankar Bhattacharya | Voltage level translator circuit with feedback |
US8149017B2 (en) | 2010-06-25 | 2012-04-03 | Xerox Corporation | Low-voltage to high-voltage level translation using capacitive coupling |
CN103856205B (zh) | 2012-12-05 | 2016-04-20 | 艾尔瓦特集成电路科技(天津)有限公司 | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 |
US9467060B2 (en) * | 2013-04-03 | 2016-10-11 | Nxp B.V. | Capacitive level shifter devices, methods and systems |
CN104157664B (zh) * | 2014-08-29 | 2017-02-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像传感器抑噪全芯片esd保护结构 |
US9917588B2 (en) * | 2015-07-08 | 2018-03-13 | Nxp B.V. | Level shifter and approach therefor |
-
2018
- 2018-06-11 US US16/005,298 patent/US10277226B1/en active Active
-
2019
- 2019-02-25 TW TW108106238A patent/TWI709299B/zh active
- 2019-03-08 CN CN201910174789.5A patent/CN110581637B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6600679B2 (en) * | 2000-12-27 | 2003-07-29 | Kabushiki Kaisha Toshiba | Level shifter for converting a voltage level and a semiconductor memory device having the level shifter |
US20060139086A1 (en) * | 2002-09-27 | 2006-06-29 | Alpha Microeletronics Gmbh | Circuit arrangement for bridging high voltages using a switching signal |
US7724034B2 (en) * | 2006-06-12 | 2010-05-25 | System General Corp. | Floating driving circuit |
TW201107956A (en) * | 2009-04-13 | 2011-03-01 | Ibm | Voltage conversion and integrated circuits with stacked voltage domains |
US7940108B1 (en) * | 2010-01-25 | 2011-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage level shifter |
TW201214375A (en) * | 2010-09-29 | 2012-04-01 | Au Optronics Corp | Display driving circuit and display driving method |
US9197200B2 (en) * | 2013-05-16 | 2015-11-24 | Dialog Semiconductor Gmbh | Dynamic level shifter circuit |
Also Published As
Publication number | Publication date |
---|---|
TW202001466A (zh) | 2020-01-01 |
US10277226B1 (en) | 2019-04-30 |
CN110581637A (zh) | 2019-12-17 |
CN110581637B (zh) | 2021-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107408941B (zh) | 电平移位器 | |
JP6184137B2 (ja) | 電力管理チップ及びそれを備える電力管理装置 | |
Clark et al. | High temperature silicon carbide CMOS integrated circuits | |
TWI413351B (zh) | 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路 | |
US9473135B2 (en) | Driver circuit including driver transistors with controlled body biasing | |
TW202015316A (zh) | 功率電晶體控制信號閘 | |
US20080290901A1 (en) | Voltage Shifter Circuit | |
TW201404025A (zh) | 半導體裝置及使用其之系統 | |
JP2006332416A (ja) | 半導体装置 | |
JP3701942B2 (ja) | レベル変換回路 | |
TW202018946A (zh) | 半導體結構、電路及其製造方法 | |
US11411000B2 (en) | High voltage logic circuit | |
TWI709299B (zh) | 一種電壓轉譯器裝置及其操作方法 | |
US9264045B2 (en) | Buffer circuit with reduced static leakage through controlled body biasing in FDSOI technology | |
TW202002522A (zh) | 使用低電壓電力供應的電壓轉譯器 | |
KR101153565B1 (ko) | Rf 스위치 회로 | |
US9391606B2 (en) | Semiconductor integrated circuit device | |
JP2010166457A (ja) | レベルシフト回路およびそれを備えた半導体装置 | |
TWI485542B (zh) | 電源供應電路和電源供應方法 | |
JP2006121217A (ja) | 半導体切替回路 | |
EP4387102A1 (en) | Input buffer with hysteresis-integrated voltage protection devices and receiver incorporating the input buffer | |
US9093232B2 (en) | Electronic switch for low-voltage and high switching speed applications | |
US20240235547A9 (en) | Power Transmission Gate Using Charge Pump | |
JP6828330B2 (ja) | フリップフロップ回路および半導体集積回路装置 | |
TW202127798A (zh) | 用於積體電路的低電壓位準移位器 |