TWI706605B - 用於互連電路板的系統與設備 - Google Patents

用於互連電路板的系統與設備 Download PDF

Info

Publication number
TWI706605B
TWI706605B TW105121909A TW105121909A TWI706605B TW I706605 B TWI706605 B TW I706605B TW 105121909 A TW105121909 A TW 105121909A TW 105121909 A TW105121909 A TW 105121909A TW I706605 B TWI706605 B TW I706605B
Authority
TW
Taiwan
Prior art keywords
circuit board
memory
hole
contact
memory socket
Prior art date
Application number
TW105121909A
Other languages
English (en)
Other versions
TW201711287A (zh
Inventor
勞爾 恩瑞奎茲席巴亞瑪
蕭凱
尼斯堤Ａ 札法拉凱斯卓
范泰 李
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201711287A publication Critical patent/TW201711287A/zh
Application granted granted Critical
Publication of TWI706605B publication Critical patent/TWI706605B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

於一個實施例中，第一與第二電路板可一起耦合。該第一電路板可包括一第一線跡來電氣耦合一第一積體電路至該第一電路板的一第一通孔。依次，該第二電路板可包括一第二線跡來電氣耦合適配於該第一電路板的一第一記憶體插座之一第一接點及適配於該第一電路板的一第二記憶體插座之一第一接點。當該等電路板耦合在一起時，此一第二線跡係電氣耦合至該第二電路板的一第一通孔，用以使得該第二板的該第一通孔能夠電氣耦合至該第一電路板的該第一通孔。描述其它實施例及請求專利。

Description

用於互連電路板的系統與設備
本發明係有關於用於互連電路板的系統、設備、與方法。
發明背景
電路板用在給定電腦系統內部的多個不同組件間提供互連。此等電路板經常設計有許多內層，其提供適配於該電路板的不同組件以及系統的其它組件間之互連線的路徑安排。減少電路板中的金屬層數可降低系統成本。然而，藉由減少層數，可能呈現高速傳訊的挑戰。舉例言之，藉由層數的減少，而非使用T字形拓樸結構用於多個記憶體裝置至一或多個組件的互連，係使用菊鍊互連。然而，菊鍊互連可能負面影響效能，諸如通訊傳訊速度。
依據本發明之一實施例，係特地提出一種設備，其包含：一第一電路板，包括一第一線跡來電氣耦合一第一積體電路至該第一電路板的一第一通孔；及一第二電路板，包括一第二線跡來電氣耦合適配於該第一電路板的一第一記憶體插座之一第一接點及適配於該第一電路板的一 第二記憶體插座之一第一接點，其中該第二線跡係用以電氣耦合至該第二電路板的一第一通孔，該第二板的該第一通孔用以電氣耦合至該第一電路板的第一通孔。
100、100’、100”‧‧‧架構
110、310‧‧‧主電路板
112、122、312、322‧‧‧線跡
114、115a-c、116、124、125a-c‧‧‧通孔
120、320‧‧‧橋接電路板
130、134‧‧‧凸塊
132‧‧‧電氣接點、焊料凸塊
140a-c、340a-c‧‧‧插座
142a-c、344‧‧‧接腳或接點
145‧‧‧區域
150‧‧‧封裝
152、154、156、330、332、352、354、356‧‧‧焊接點
1550-n‧‧‧焊料凸塊
170、175‧‧‧保護構件
300‧‧‧連結架構
316‧‧‧經鍍覆的PFT通孔
340‧‧‧連接器
400‧‧‧方法
410、420、430‧‧‧方塊
500、610‧‧‧處理器
510‧‧‧核心定義域
510a-n‧‧‧核心
520‧‧‧圖形定義域
530‧‧‧環互連
540、540a-n‧‧‧最末層級快取記憶體(LLC)
550‧‧‧系統代理器定義域
552‧‧‧顯示控制器
555‧‧‧功率控制單元
570‧‧‧整合式記憶體控制器(IMC)
580a-n‧‧‧介面
600‧‧‧系統
615‧‧‧系統記憶體
620‧‧‧固態驅動裝置(SSD)或硬碟驅動裝置(HDD)
622‧‧‧快閃裝置
624‧‧‧顯示器
625‧‧‧觸控螢幕
630‧‧‧觸控板
635‧‧‧嵌入式控制器
636‧‧‧鍵盤
637‧‧‧風扇
638‧‧‧信賴平台模組(TPM)
639、646‧‧‧溫度感測器
640‧‧‧感測器中樞器
641‧‧‧加速度計
642‧‧‧周圍光感測器(ALS)
645‧‧‧近場通信(NFC)單元
650‧‧‧WLAN單元
652‧‧‧藍牙TM單元
654‧‧‧相機模組
655‧‧‧GPS模組
656‧‧‧WWAN單元
660‧‧‧數位信號處理器(DSP)
662‧‧‧放大器/CODEC
663‧‧‧輸出揚聲器
664‧‧‧耳機
665‧‧‧麥克風
圖1為依據本發明之實施例一連結架構的方塊圖。
圖2為依據另一個實施例一連結架構的方塊圖。
圖3為依據一實施例一連結架構的替代建置。
圖4為依據本發明之實施例另一連結配置的方塊圖。
圖5為依據本發明之實施例用於形成多電路板之一方法的流程圖。
圖6為依據本發明之實施例一多定義域處理器的方塊圖。
圖7為代表性電腦系統的方塊圖。
較佳實施例之詳細說明
現在參考圖1，顯示依據本發明之實施例一連結架構之方塊圖。架構100係以電路板配置的剖面圖例示，包括一次或主印刷電路板(PCB)110及二次或橋接電路板120。藉由提供如此處描述的橋接電路板，實施例使得含記憶體的板能夠無連接器附接(插座)以使得能有T字形拓樸結構用於記憶體模組互連(此處稱作「無連接器的T字形拓樸結構」)。
更明確言之，如於圖1中顯示，T字形拓樸結構係藉兩個不同電路板上的電路互連實現。如圖可知，主電路板110包括第一線跡112，其可以是形成於電路板單層上的(給定傳導材料的)給定電氣線跡，其係耦合至通孔114。電路板110可以是多層電路板，諸如桌上型電腦、伺服器電腦、通訊系統、聯網系統、儲存系統、或其它計算裝置的母板。雖然本發明之範圍並非受限於此一面向，但電路板110的層數可各異，及實例建置可包括12層至16層。注意藉此處描述的無連接器的T字形拓樸結構之槓桿效應，給定電路板中可存在有更少層，減低板成本、縮小尺寸等。換言之，使用圖1中顯示的配置，可避免互連多個記憶體插座的額外連接器，諸如板上或板上方直接連結(例如，實體連接器)。
為了形成T字形拓樸結構，線跡112耦合至電路板110內部形成的通孔114。於一實施例中，通孔114可建置為經鍍覆的貫穿孔(PTH)通孔以使其能與線跡112電氣連結。如進一步例示，通孔114也與存在於橋接電路板120內部的對應通孔124電氣連結。
仍然參考圖1，主電路板110進一步包括多個非傳導通孔115a及115b(其可以是未經鍍覆的貫穿孔安裝(THM)通孔)。於其它實施例中，通孔115a及115b可以是經鍍覆的或傳導通孔。如圖顯示，此等通孔係經組配以接納記憶體模組插座140a及140b的對應接點。雖然於圖1中只顯示兩個記憶體插座，但須瞭解於其它實施例中可存在有額外的插座。插座140提供耦合至插座140的記憶體裝置諸如雙列記 憶體模組(DIMM)與電路板110內部的對應線跡間之互連，該等對應線跡又轉而可耦合至一或多個半導體裝置，諸如耦合至電路板的積體電路(未顯示於圖1中)。
於圖1之例示中，插座140a及140b包括對應接腳或接點142a及142b。如圖可知，此等接點延伸貫穿主電路板110的高度且適於通過橋接電路板120內部的對應通孔。如圖例示，接點142適於通過主電路板110的通孔115a及電氣耦合至橋接電路板120的通孔125a。於一實施例中，通孔125a可以是傳導的或經鍍覆的貫穿孔安裝(THM)通孔，使得在接點142a與通孔125a間提供電氣連結。通孔125a轉而電氣耦合至橋接電路板120內部的線跡122，其又轉而耦合至橋接電路板120的通孔124，其也可以是PTH通孔。同理，接點142b適於通過主電路板110的通孔115b及電氣耦合至橋接電路板120的通孔125b。波峰焊接點(例如，焊接點152及154)確保自已鍍覆的THM通孔125a及125b至接點142a及142b的電氣路徑，及如此至DIMM裝置本身。通孔125b也電氣耦合至線跡122，轉而耦合至通孔124。
藉此方式，藉包括線跡122、通孔124、電氣接點132(其於一實施例中可以是焊料凸塊)及通孔114的路徑，執行插座140a及140b之接點142a及142b與主電路板110之線跡112間之電氣連結。如此，使用橋接電路板120而其線跡122電氣耦合通孔125a及125b(轉而電氣耦合至插座140a及140b內部的記憶體裝置)實現了無連接器的T字形拓樸結構。注意雖然此項連結係針對多個插座的單一共通接腳全部耦 合至裝置的一個襯墊(諸如適配於主電路板110上的積體電路)，但須瞭解可以有與記憶體插座中的接腳相等數目的連結，至少針對位元信號及時鐘信號為如此。
於圖1之配置中，橋接電路板120使得能在主電路板110的DIMM連接器區域(通稱區域145)內部涵括額外層，使其能建置T字形拓樸結構，同時維持主電路板110中的低層數。也須瞭解橋接電路板120可配置成比主電路板110更低的高度(及寬度)，原因在於其只用來提供此一DIMM連接器區域145內部的互連。
小型PTH通孔諸如通孔114係用來使用主電路板120及橋接電路板110而連接信號(例如，所謂的雙倍資料率(DDR)信號)自及至記憶體裝置。注意THM通孔諸如未經鍍覆的通孔115a及115b係設置來使得DIMM插座的接點能夠通過主電路板120，而在橋接電路120內部的對應THM通孔(諸如通孔125a及125b)係經鍍覆來使其能電氣連結。
注意焊料凸塊132連同凸塊130及134可於製程期間形成，諸如其中兩片板子耦合在一起的再流焊接操作期間。瞭解焊料凸塊130及134可不用於電氣連結，反而用來提供機械穩定性。然而於某些情況下，凸塊可耦合至地電位用作為接地襯墊。焊接點152及154可於波峰焊接操作期間適配於接點142a及142b。瞭解雖然於圖1之例示中顯示於此種高位準，但許多變化及替代亦屬可能。
現在參考圖2，顯示依據另一個實施例之連結架構的方塊圖。於圖2之實施例中，架構100’可類似圖1之架 構100配置。然而，於此一實施例中，提供3-DIMM拓樸結構，其中設有一額外記憶體插座140c，其係利用主電路板110的通孔115c及接點142c與橋接電路板120內部通孔125c藉焊接點156的電氣互連而互連至橋接電路板120內部的相同線跡122。
圖2進一步顯示線跡112至包括至少一個半導體晶粒的積體電路(IC)160的互連，諸如包括整合式記憶體控制器的處理器或其它單晶片系統(SoC)。如圖顯示，IC 160係耦合至插座或封裝150，該封裝150例如透過表面黏著技術(SMT)互連，諸如藉多個焊料凸塊1550-155n而互連至主電路板110上。舉例言之，IC封裝電路(包括一或多個晶粒)可透過SMT技術連結，或插座(一封裝內包括一或多個晶粒)可透過SMT技術連結。
如此如於圖2中例示，藉通孔116實現了插座140a-140c內部的記憶體裝置與IC 160間之連結，通孔116轉而耦合至其互連積體電路160與主電路板110上的各種線跡的多個焊料凸塊1550-155n中之一個焊料凸塊155n-1。雖然未顯示於圖2，但須瞭解積體電路160上方適於採用溫度解決方案。
於其它實施例中，壓入配合(PFT)接點能夠用來互連多個記憶體裝置而無需互連主電路板與橋接電路板的PTH通孔。現在參考圖3，顯示依據實施例一連結架構300的替代建置。如於圖3中顯示，連接器340b包括具有PFT配置的接點344，帶有一長尾適於通過經鍍覆的PFT通孔316 內部。於本配置中，耦合至插座340a-340c的記憶體模組透過線跡322互連，及藉由接點344連結至線跡312，其又轉而可耦合至給定的一或多個積體電路(諸如處理器或SoC，如前文描述)。藉由此項連結，可避免互連主電路板310與橋接電路板320的內部PTH通孔的需要，釋放出主電路板310中的某個數量的空間。注意為了機械穩定目的，仍可設有焊接點330及332。
注意波峰焊接保護材料適於製造期間的連結配置以避免波峰焊接材料侵入到主電路板-至-橋接電路板，及防止再流焊料融合。現在參考圖4，顯示另一連結配置的方塊圖。於圖4之例示中，架構100”可類似圖1及圖2調整適應(注意2-DIMM架構存在於圖4)。然而，此處注意保護構件170及175的存在，其可適應主電路板110與橋接電路板120間之介面且進一步定位在橋接電路板120內部的一個內部通孔的介面。於一實施例中，保護構件170及175可由塑膠或其它非傳導材料製成。藉著此等保護構件，可防止焊接材料侵入。於一實施例中，在波峰焊接操作之前(及在再流操作及橋接電路板120接合至主電路板110之後)，此等構件可適應於電路板配置。瞭解於波峰焊接處理完成後此等構件可被移除。
藉由使用如此處描述之實施例，藉由減少的內部層數，提供無連接器的T字形拓樸結構，可以減低板成本之方式而實現了高體積PCB製造。又復，因橋式裝置的尺寸小故其成本低，可使用高密度互連(HDI)技術，同時實現低 成本生產。須瞭解主電路板內部的傳輸線之阻抗也可獲得緊密控制。
現在參考圖5，顯示如此處描述的用於形成多電路板配置的方法之流程圖。如圖可知，於製造操作期間，例如於電路板配置的製造期間可進行方法400，諸如由各型計算裝置的原始設備製造商(OEM)，或由此種OEM的供應商或其它系統生產者或製造者進行。如圖例示，方法400始於製成具有至少一個線跡、至少一個非傳導THM通孔、及至少一個經鍍覆的貫穿孔通孔的第一電路板(方塊410)。此項形成操作可於PCB製造期間進行，其中多個金屬層可適配於不同的非傳導層間。其後，該等層可被一起壓縮而形成多層電路板。然後可進行各式各樣的鑽孔、電鍍及焊接操作來形成經鍍覆的貫穿孔及任何其它如此處使用的通孔或互連結構。藉由形成線跡及電氣互連，能夠實現適應於電路板的電氣互連至一或多個積體電路。
其次，於方塊420，可形成第二電路板。第二電路板可以是如此處描述的橋接電路板，因此比較主電路板可具有相對較小尺寸、較少層及複雜度。同理，第二電路板可具有至少一個線跡、至少一個經鍍覆的THM通孔、及至少一個經鍍覆的貫穿孔通孔。藉由此等連結，於製造之後，實現了記憶體插座的插置接點的互連(其轉而適配於第一電路板)。
最後，控制方塊430於該處兩個電路板可適配在一起。於一實施例中，此等電路板可藉傳導及/或非傳導焊 料連結諸如凸塊、點等的組合而接合於一或多個位置。藉由使得兩塊電路板的貫穿孔通孔間電氣互連的方式將電路板結合在一起，實現了記憶體插座對至少一個積體電路的互連。又，此種配置使其能實現無連接器的T字形拓樸結構而沒有在主電路板上形成此種拓樸結構時遭逢的障礙。須瞭解雖然以此等特定操作及順序顯示於圖5，但不同的電路板可以任何順序製造，當然，製造中可涉及其它操作。
現在參考圖6，顯示依據本發明之實施例一種多定義域處理器之方塊圖。此種處理器或SoC可對應於圖2之IC 160。如於圖6之實施例中顯示，處理器500包括多個定義域。更明確言之，核心定義域510可包括多個核心510a-510n，圖形定義域520可包括一或多個圖形引擎，及可進一步存在系統代理器定義域550。於若干實施例中，系統代理器定義域550可以與核心定義域獨立無關的頻率執行，且可隨時維持電力開啟來處理功率控制事件及功率管理。定義域510及520中之各者可以不同電壓及/或功率操作。
概略言之，各個核心510除了各式各樣執行單元及額外處理元件之外，可進一步包括低層級快取記憶體。各式各樣核心轉而可彼此耦合及耦合至由多個LLC 540a-540n單元構成的共享快取記憶體。於各種實施例中，LLC 540可在核心及圖形引擎間共享，以及在各式各樣的媒體處理電路間共享。如圖可知，如此，環互連530將該等核心耦合在一起，及提供核心、圖形定義域520與系統代理器 定義域550間之互連。進一步如圖可知，系統代理器定義域550可包括顯示控制器552，其可提供相關聯的顯示器的控制及介面。進一步如圖可知，系統代理器定義域550可包括功率控制單元555，其可包括邏輯來進行功率管理技術。
如於圖6中進一步可知，處理器500可進一步包括整合式記憶體控制器(IMC)570，其可提供至系統記憶體諸如動態隨機存取記憶體(DRAM)的介面，其可建置為DIMM。於此處實施例中，無連接器的T字形拓樸結構(透過一次及二次電路板)可提供適配於一次電路板的多個DIMM插座與處理器500至IMC 570的接腳或凸塊間之互連。可存在有多個介面580a-580n來使得處理器與其它電路間能夠互連。舉例言之，於一個實施例中，可設有至少一個直接媒體介面(DMI)介面以及一或多個PCIeTM介面。又復，為了提供其它代理器諸如額外處理器或其它電路間之通訊，也可提供一或多個QPI介面。雖然於圖6之實施例中顯示於此種高層級，但須瞭解本發明之範圍係不受限於此一面向。
現在參考圖7，顯示代表性電腦系統之方塊圖，諸如筆記型電腦、超筆電TM或其它小型形狀因數系統。於一個實施例中，處理器610包括微處理器、多核心處理器、多執行緒處理器、超低電壓處理器、嵌入式處理器、或其它已知之處理元件。於該例示建置中，處理器610用作為與系統600的各式各樣的組件中之多者通訊的主處理單元及中心中樞器。舉個實例，處理器610建置為SoC且可適配於如此處描述的以電路為基礎的配置。
於一個實施例中，處理器610與系統記憶體615通訊。至於例示實例，系統記憶體615係透過可以如此處描述的無連接器的T字形拓樸結構連結的多個記憶體裝置或記憶體模組建置。
圖7中也顯示，快閃裝置622例如透過串列周邊介面(SPI)可耦合至處理器610。此種快閃裝置可供用於系統軟體包括基本輸入/輸出系統(BIOS)以及系統的其它韌體的非依電性儲存。
各式各樣的輸入/輸出(I/O)裝置可存在系統600內部。於圖7之實施例中特別顯示者為顯示器624，其可以是高畫質LCD或LED面板，其進一步提供用於觸控螢幕625。於一個實施例中，顯示器624可透過顯示器互連而耦合至處理器610，該顯示器互連可建置為高效能圖形互連。觸控螢幕625可透過另一個互連，於一實施例中可以是I2C互連而耦合至處理器610。如於圖7中進一步顯示，除了觸控螢幕625之外，藉由觸摸的使用者輸入也可透過觸控板630發生，該觸控板630可經配置於底盤內部且也可耦合至與觸控螢幕625相同的I2C互連。
為了知覺感官計算及其它目的，各式各樣的感測器可存在於系統內部且可以不同方式耦合至處理器610。某些慣量感測器及環境感測器可經由感測器中樞器640耦合至處理器610，例如透過I2C互連而耦合。於圖7顯示之該實施例中，此等感測器可包括加速度計641、周圍光感測器(ALS)642、羅盤643及迴轉儀644。其它環境感測器可包括 一或多個溫度感測器646，其於若干實施例中係透過系統管理匯流排(SMBus)匯流排而耦合至處理器610。
於圖7中也可知，各式各樣的周邊裝置可透過低接腳數目(LPC)互連而耦合至處理器610。於該顯示的實施例中，各式各樣的組件可經由嵌入式控制器635耦合。此等組件可包括鍵盤636(例如，透過PS2介面耦合)、風扇637及溫度感測器639。於若干實施例中，觸控板630也可透過PS2介面耦合至嵌入式控制器635。此外，安全性處理器諸如信賴平台模組(TPM)638也可透過此種LPC互連而耦合至處理器610。
系統600可以多種方式包括無線而與外部裝置通訊。於圖7顯示之該實施例中，存在有各式各樣的無線模組，其各自對應針對一特定無線通訊協定配置的無線電。用於短程諸如近場的一種無線通訊方式可以是透過近場連結(NFC)單元645，其於一個實施例中可透過SMBus與處理器610通訊。如於圖7中進一步可知，額外無線單元可包括其它短程無線引擎，包括WLAN單元650及藍牙TM單元652。
此外，無線廣域通訊，例如根據細胞式或其它無線廣域協定，可透過WWAN單元656發生，其又轉而可耦合至用戶身分模組(SIM)657。此外，為了使其能接收及使用定位資訊，也可存在有GPS模組655。注意於圖7顯示之該實施例中，WWAN單元656及整合式拍攝裝置諸如相機模組654可透過一給定鏈路通訊。
為了提供音訊輸入及輸出，可透過數位信號處理 器(DSP)660建置音訊處理器，該DSP 660可透過高傳真音訊(HDA)鏈路耦合至處理器610。同理，DSP 660可與整合式編碼器/解碼器(CODEC)及放大器662通訊，其轉而可耦合至可建置於底盤內部的輸出揚聲器663。同理，放大器及CODEC 662可自麥克風665接收音訊輸入，於一實施例中，該麥克風665可透過雙陣列麥克風(諸如數位麥克風陣列)建置以提供高品質音訊輸入，來使得能對系統內部的各項操作進行語音啟動控制。也須注意音訊輸出可自放大器/CODEC 662提供給頭戴式耳機664。雖然以此等特定組件顯示於圖7之實施例，但須瞭解本發明之範圍係不受限於此一面向。
下列實例係有關於進一步實施例。
於一個實例中，一種設備包含：一第一電路板其包括一第一線跡來電氣耦合一第一積體電路至該第一電路板的一第一通孔；及一第二電路板其包括一第二線跡來電氣耦合適配於該第一電路板的一第一記憶體插座之一第一接點及適配於該第一電路板的一第二記憶體插座之一第一接點。該第二線跡係用以電氣耦合至該第二電路板的一第一通孔，及該第二板的該第一通孔用以電氣耦合至該第一電路板的該第一通孔。
於一實例中，該第一電路板包含該第一記憶體插座之該第一接點係適於通過其中的一第一非傳導通孔。
於一實例中，該第二電路板包含該第一記憶體插座之該第一接點係適於進入其中的一第二通孔，於該處該 第二電路板之該第二通孔係用以電氣耦合該第一記憶體插座之該第一接點至該第二電路板之該第二線跡。
於一實例中，該第一電路板包含該第二記憶體插座之該第一接點係適於通過其中的一第二非傳導通孔，及該第二電路板包含該第二記憶體插座之該第一接點係適於進入其中的一第三通孔，於該處該第二電路板之該第三通孔係用以電氣耦合該第二記憶體插座之該第一接點至該第二電路板之該第二線跡。
於一實例中，該第二電路板進一步包含適配於該第一電路板的一第三記憶體插座之一第一接點係適於進入其中的一第四通孔，於該處該第二電路板之該第四通孔係用以電氣耦合該第三記憶體插座之該第一接點至該第二電路板之該第二線跡。
於一實例中，該第一電路板包含涵括該第一記憶體插座及該第二記憶體插座之一記憶體互連區域，於該處該第二電路板係適配於在該記憶體互連區域內部的該第一電路板，該第二電路板具有與該記憶體互連區域實質上共延伸的一寬度。
於一實例中，該第一電路板進一步包含具有至少該第一積體電路的至少一個電路區域，於該處該第二電路板係不與該至少一個電路區域共延伸。
於一實例中，一第一焊接材料可適於以電氣耦合該第一電路板之該第一通孔至該第二電路板之該第一通孔。一第二焊接材料及一第三焊接材料可適配於該第一電路板 與該第二電路板之一周邊之間。一第四焊接材料係適配於該第二電路板之一第二側邊用以確保該第一記憶體插座之該第一接點與該第二電路板之該第二通孔間之電氣連接。於一實例中，該第一、第二及第三焊接材料係適配於一再流焊接處理期間及該第四焊接材料係用以適配於一波峰焊接處理期間。
於一實例中，多個非傳導保護裝置可適配於該第二電路板之該第二側邊且適用於該第一電路板與該第二電路板間之一介面區域。此等多個非傳導保護裝置可適於保護至少該第一、第二及第三焊接材料免於該波峰焊接處理期間侵入。
於一實例中，該第一電路板及該第二電路板包含用於該等多個記憶體插座的一無連接器的T字形拓樸結構。
於另一實例中，一種設備包含：一第一電路板及一第二電路板。該第一電路板可包括一第一線跡來電氣耦合一積體電路至該第一電路板的一第一傳導通孔，該第一電路板具有與其適配的一第一記憶體插座及一第二記憶體插座，該第一傳導通孔用以接納及電氣耦合至該第一記憶體插座的該第一接點。該第二電路板可耦合至該第一電路板以使其能在該第一記憶體插座與該第二記憶體插座間之一T字形拓樸結構連結而無在該第一電路板上的該第一記憶體插座與該第二記憶體插座間之互連。
於一實例中，該第二電路板包含用以電氣耦合該 第一記憶體插座之該第一接點與該第二記憶體插座之一第一接點的一第二線跡，用以接納及電氣耦合該第一記憶體插座的該第一接點至該第二線跡的一第一傳導通孔，及用以接納及電氣耦合該第二記憶體插座的該第二接點至該第二線跡的一第二傳導通孔。
於一實例中，該第一電路板之該第一傳導通孔包含用以接納及電氣耦合至該第一記憶體插座的該第一接點的一貫穿孔安裝通孔，該第一電路板進一步具有用以接納該第二記憶體插座的該第一接點的一第一非傳導通孔。
於一實例中，該第一記憶體插座的該第一接點包含一壓入配合接點，及該第二記憶體插座的該第一接點包含一非壓入配合接點。
於一實例中，該第一電路板進一步具有與其適配的一第三記憶體插座，及該第二電路板包括用以接納及電氣耦合該第三記憶體插座的一第一接點至該第二線跡的一第三傳導通孔。
於另一實例中，一種系統包含：一處理器包括多個核心及一記憶體控制器；一第一記憶體模組包括一第一多個記憶體裝置；一第二記憶體模組包括一第二多個記憶體裝置；一主電路板具有用以接納該第一記憶體模組的一第一記憶體插座，該第一記憶體插座具有用以延伸貫穿該主電路板的一第一接點，該主電路板進一步具有用以接納該第二記憶體模組的一第二記憶體插座，該第二記憶體插座具有用以延伸貫穿該主電路板的一第二接點，該主電路 板具有適配於其上的該處理器，於該處該主電路板包含用以電氣耦合該處理器至該主電路板之一第一通孔的一第一線跡；及一第二電路板耦合至該主電路板及包含一第二線跡用以使得該第一記憶體插座的該第一接點、該第二記憶體插座的該第二接點、及該主電路板的該第一通孔能夠電氣互連以電氣耦合該第一記憶體模組及該第二記憶體模組至該處理器。
於一實例中，該第二電路板進一步包含用以接納及電氣耦合該第一記憶體插座的該第一接點至該第二線跡的一第一傳導通孔，用以接納及電氣耦合該第二記憶體插座的該第二接點至該第二線跡的一第二傳導通孔，及用以電氣耦合該第二線跡至該主電路板的該第一通孔的一第三通孔。
於一實例中，該第二電路板包含用以耦合至該主電路板之一第二側的一橋接電路板，於該處該第一記憶體插座及該第二記憶體插座係適配於該主電路板之與該第二側相對的一第一側。
實施例可使用在許多不同類型的系統。舉例言之，於一個實施例中，可設置一通訊裝置來進行此處描述的各種方法及技術。當然，本發明之範圍並不限於通訊裝置，取而代之其它實施例可有關於用以處理指令的其它類型設備，或包括指令的一或多個機器可讀取媒體，回應於該等指令在計算裝置上執行，使得該裝置進行此處描述的方法及技術中之一或多者。
實施例可以代碼建置且可儲存於其上儲存有指令的非暫態儲存媒體上，該代碼可用來規劃一系統用以執行該等指令。實施例可以資料建置且可儲存於其上儲存有指令的非暫態儲存媒體上，該資料若由至少一個機器使用，則使得該至少一個機器製造至少一個積體電路來進行一或多個操作。儲存媒體可包括，但非限制性，任何類型的碟片包括軟碟、光碟、固態驅動裝置(SSD)、光碟-唯讀記憶體(CD-ROM)、可覆寫式光碟(CD-RW)、及磁光碟、半導體裝置諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可規劃唯讀記憶體(EPROM)、快閃記憶體、可電氣抹除可規劃唯讀記憶體(EEPROM)、磁卡或光卡、或適用於儲存電子指令的任何其它類型的媒體。
雖然已經就有限數目之實施例描述本發明，但熟諳技藝人士將瞭解自其中做出無數修改及變化。預期隨附之申請專利範圍涵蓋落入於本發明之精髓及範圍內的全部此等修改及變化。
100:架構
110:主電路板
112、122:線跡
114、115a-b、124、125a-b:通孔
120:橋接電路板
130、134:凸塊
132:電氣接點
140a-b:插座
142a-b:接點
145:區域
152、154:焊接點

Claims (21)

  1. 一種用於互連電路板的設備，其包含：一第一電路板，其包括一第一線跡來電氣耦合適配於該第一電路板之一第一積體電路至該第一電路板的一第一通孔；及一第二電路板，其包括一第二線跡來電氣耦合適配於該第一電路板的一第一記憶體插座之一第一接點及適配於該第一電路板的一第二記憶體插座之一第一接點，其中該第二線跡係用以電氣耦合至該第二電路板的一第一通孔，該第二電路板的該第一通孔用以電氣耦合至該第一電路板的第一通孔，以電氣耦合該第一積體電路至耦合至該第一記憶體插座之第一多個記憶體裝置及耦合至該第二記憶體插座之第二多個記憶體裝置。
  2. 如請求項1之設備，其中該第一電路板包含一第一非傳導通孔，該第一記憶體插座之第一接點經由該第一非傳導通孔延伸通過該第一電路板。
  3. 如請求項2之設備，其中該第二電路板包含適於該第一記憶體插座之該第一接點進入的一第二通孔，其中該第二電路板之第二通孔係用以電氣耦合該第一記憶體插座之第一接點至該第二電路板之第二線跡。
  4. 如請求項3之設備，其中該第一電路板包含一第二非傳導通孔，該第二記憶體插座之第一接點經由該第二非傳導通孔延伸通過該第一電路板，且其中該第二電路板包 含適於該第二記憶體插座之第一接點進入的一第三通孔，其中該第二電路板之第三通孔係用以電氣耦合該第二記憶體插座之第一接點至該第二電路板之第二線跡。
  5. 如請求項4之設備，其中該第二電路板進一步包含適配於該第一電路板的第三記憶體插座之一第一接點適於進入其中的一第四通孔，其中該第二電路板之第四通孔係用以電氣耦合該第三記憶體插座之第一接點至該第二電路板之第二線跡。
  6. 如請求項1之設備，其中該第一電路板包含一包括該第一記憶體插座及該第二記憶體插座之記憶體互連區域，其中該第二電路板係適配於該記憶體互連區域內的該第一電路板，該第二電路板具有與該記憶體互連區域實質上共延伸的一寬度。
  7. 如請求項6之設備，其中該第一電路板進一步包含具有至少該第一積體電路的至少一個電路區域，其中該第二電路板不與該至少一個電路區域共延伸。
  8. 如請求項1之設備，進一步包含一第一焊接材料來電氣耦合該第一電路板之第一通孔至該第二電路板之第一通孔。
  9. 如請求項8之設備，進一步包含適配於該第一電路板與該第二電路板之一周邊之間的一第二焊接材料及一第三焊接材料。
  10. 如請求項9之設備，進一步包含適配於該第二電路板之 一第二側邊的一第四焊接材料，用以確保該第一記憶體插座之第一接點與該第二電路板之第二通孔間之電氣連接。
  11. 如請求項10之設備，其中該第一、第二及第三焊接材料係於一再流焊接處理期間進行適配，而該第四焊接材料係於一波峰焊接處理期間進行適配。
  12. 如請求項11之設備，進一步包含要適配於該第二電路板之第二側邊且要適配於該第一電路板與該第二電路板間之一介面區域的多個非傳導保護裝置，該多個非傳導保護裝置用以保護至少該第一、第二及第三焊接材料免於在該波峰焊接處理期間侵入。
  13. 如請求項1之設備，其中該第一電路板及該第二電路板包含用於該等多個記憶體插座的一無連接器的T字形拓樸結構。
  14. 一種用於互連電路板的設備，其包含：一第一電路板，其包括一第一線跡來電氣耦合一積體電路至該第一電路板的一第一傳導通孔，該第一電路板具有與其適配的一第一記憶體插座及一第二記憶體插座，該第一傳導通孔用以接納及電氣耦合至該第一記憶體插座的第一接點；及一耦合至該第一電路板之第二電路板，其使該第一記憶體插座與該第二記憶體插座間實現一T字形拓樸結構連結而無需該第一電路板上的第一記憶體插座與第二記憶體插座間之互連。
  15. 如請求項14之設備，其中該第二電路板包含一第二線跡、一第一傳導通孔及一第二傳導通孔，該第二線跡用以電氣耦合該第一記憶體插座之第一接點與該第二記憶體插座之一第一接點，該第一傳導通孔用以接納及電氣耦合該第一記憶體插座的該第一接點至該第二線跡，及該第二傳導通孔用以接納及電氣耦合該第二記憶體插座的第二接點至該第二線跡。
  16. 如請求項14之設備，其中該第一電路板之第一傳導通孔包含一貫穿孔安裝通孔用以接納及電氣耦合該第一記憶體插座的第一接點，該第一電路板進一步具有一第一非傳導通孔用以接納該第二記憶體插座的第一接點。
  17. 如請求項16之設備，其中該第一記憶體插座的第一接點包含一壓入配合接點，及該第二記憶體插座的該第一接點包含一非壓入配合接點。
  18. 如請求項15之設備，該第一電路板進一步具有與其適配的一第三記憶體插座，及該第二電路板包括一第三傳導通孔用以接納及電氣耦合該第三記憶體插座的一第一接點至該第二線跡。
  19. 一種用於互連電路板的系統，其包含：一處理器，包括多個核心及一記憶體控制器；一第一記憶體模組，包括一第一多個記憶體裝置；一第二記憶體模組，包括一第二多個記憶體裝置；一主電路板，具有用以接納該第一記憶體模組的一第一記憶體插座，該第一記憶體插座具有延伸貫穿該主 電路板的一第一接點，該主電路板進一步具有接納該第二記憶體模組的一第二記憶體插座，該第二記憶體插座具有延伸貫穿該主電路板的一第二接點，該主電路板具有適配於其上的該處理器，其中該主電路板包含一第一線跡來電氣耦合該處理器至該主電路板之一第一通孔；及一第二電路板，其耦合至該主電路板且包含一第二線跡來使得該第一記憶體插座的該第一接點、該第二記憶體插座的該第二接點、及該主電路板的該第一通孔能夠電氣互連，以電氣耦合該第一記憶體模組及該第二記憶體模組至該處理器。
  20. 如請求項19之系統，其中該第二電路板進一步包含一第一傳導通孔用以接納及電氣耦合該第一記憶體插座的第一接點至該第二線跡，一第二傳導通孔用以接納及電氣耦合該第二記憶體插座的第二接點至該第二線跡，及一第三通孔用以電氣耦合該第二線跡至該主電路板的第一通孔。
  21. 如請求項19之系統，其中該第二電路板包含耦合至該主電路板之一第二側的一橋接電路板，其中該第一記憶體插座及該第二記憶體插座係適配於該主電路板之與該第二側相對的一第一側。
TW105121909A 2015-09-11 2016-07-12 用於互連電路板的系統與設備 TWI706605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/851,083 US20170079140A1 (en) 2015-09-11 2015-09-11 System, apparatus and method for interconnecting circuit boards
US14/851,083 2015-09-11

Publications (2)

Publication Number Publication Date
TW201711287A TW201711287A (zh) 2017-03-16
TWI706605B true TWI706605B (zh) 2020-10-01

Family

ID=58240405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121909A TWI706605B (zh) 2015-09-11 2016-07-12 用於互連電路板的系統與設備

Country Status (4)

Country Link
US (1) US20170079140A1 (zh)
DE (1) DE112016004102T5 (zh)
TW (1) TWI706605B (zh)
WO (1) WO2017044243A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10076033B1 (en) * 2016-12-22 2018-09-11 Juniper Networks, Inc. Printed circuit board with connector header mounted to bottom surface
KR101990205B1 (ko) * 2017-10-19 2019-06-17 주병규 센서 및 рсв 설치를 위한 동작 리프트암이 설치된 컨트롤러 보드
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成
DE102022111738A1 (de) 2022-05-11 2023-11-16 Valeo Schalter Und Sensoren Gmbh Leiterplatte mit Kontaktlöchern als Kontakten einer elektrischen Kommunikationsschnittstelle, Leiterplattenkontaktierungseinheit, Debuggingleiterplatteneinheit mit Leiterplatte und Leiterplattenkontaktierungseinheit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992899B2 (en) * 2003-03-21 2006-01-31 Intel Corporation Power delivery apparatus, systems, and methods
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658987A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd バーンイン基板
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
JPH0968557A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
US6164636A (en) * 1999-02-23 2000-12-26 S.P. Precision International, Ltd. Printed circuit board fixture
DE10301124A1 (de) * 2003-01-14 2004-07-29 Infineon Technologies Ag Universal-Messadapter-System
TWI282492B (en) * 2005-01-28 2007-06-11 Asustek Comp Inc Adapter card for main board
JP5181415B2 (ja) * 2005-09-30 2013-04-10 富士通株式会社 電気部品の電源ピンへの給電装置
US10477684B2 (en) * 2015-09-25 2019-11-12 Intel Corporation Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
US10123419B2 (en) * 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992899B2 (en) * 2003-03-21 2006-01-31 Intel Corporation Power delivery apparatus, systems, and methods
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置

Also Published As

Publication number Publication date
TW201711287A (zh) 2017-03-16
DE112016004102T5 (de) 2018-05-30
US20170079140A1 (en) 2017-03-16
WO2017044243A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI706605B (zh) 用於互連電路板的系統與設備
TWI708530B (zh) 可撓性電路裝置、電子系統、電子裝置及用以提供參考電位之方法
US20120059977A1 (en) Electronic device, controller for accessing a plurality of chips via at least one bus, and method for accessing a plurality of chips via at least one bus
KR20160000293A (ko) 탭 핀에 타이바가 없는 반도체 모듈
US10993312B2 (en) System and method for ground via optimization for high speed serial interfaces
US20160313396A1 (en) Serial Wire Debug Bridge
JP2018106703A5 (zh)
TW201822600A (zh) 記憶體裝置
US9515402B1 (en) Structures for edge-to-edge coupling with flexible circuitry
US11251576B2 (en) Circuit card with coherent interconnect
US11308022B2 (en) Support for common motherboard configuration for USB retiming
US10242716B2 (en) Semiconductor device having a slit for aligning a connector and a hole for determining positional accuracy of the slit
US20200107453A1 (en) Conductive ink for forming signal connection, signal referencing, and shielding featureson printed circuit boards
US11178751B2 (en) Printed circuit board having vias arranged for high speed serial differential pair data links
US7159104B2 (en) Simplified memory detection
US20230345634A1 (en) Differential via design on a printed circuit board
US20230030534A1 (en) Guard trace ground via optimization for high-speed signaling
US20190303333A1 (en) System with an interposer for high-speed memory modules
US20230137619A1 (en) Coil structure to control via impedance
JP2007103508A (ja) 電子機器
KR102086775B1 (ko) 데이터 신호 충실도를 향상시키는 메모리 모듈
US20230345617A1 (en) Minimizing impedance tolerances due to misregistration
US9519018B2 (en) Systems and methods for detecting unauthorized population of surface-mount devices on a printed circuit board
US20240135043A1 (en) Hybrid through hole for solid state intrusion detection
US20240008181A1 (en) Memory module connection interface for power delivery