DE102022111738A1

DE102022111738A1 - Leiterplatte mit Kontaktlöchern als Kontakten einer elektrischen Kommunikationsschnittstelle, Leiterplattenkontaktierungseinheit, Debuggingleiterplatteneinheit mit Leiterplatte und Leiterplattenkontaktierungseinheit

Info

Publication number: DE102022111738A1
Application number: DE102022111738.3A
Authority: DE
Inventors: Mena Nagiub; Jürgen Bauer; Ahmed Atallah
Original assignee: Valeo Schalter und Sensoren GmbH
Current assignee: Valeo Schalter und Sensoren GmbH
Priority date: 2022-05-11
Filing date: 2022-05-11
Publication date: 2023-11-16

Abstract

Die Erfindung betrifft eine Leiterplatte (10) mit einem Prozessor (16) und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor (16) gespeichert oder speicherbar ist, wobei in der Leiterplatte (10) eine Mehrzahl Kontaktlöcher (32, 32a) ausgebildet sind, die Kontakte einer elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10) bereitstellen und gemeinsam die elektrische Kommunikationsschnittstelle (18) realisieren, und die Kontaktlöcher (32, 32a) als versenkte Kontaktlöcher (32a) ausgebildet sind, die jeweils einen Kontaktierungsbereich (34) aufweisen, der von beiden Seitenflächen (40) der Leiterplatte (10) beabstandet ist. Die Erfindung betrifft außerdem eine Leiterplattenkontaktierungseinheit (12) zum elektrischen Kontaktieren der obigen Leiterplatte (10). Die Erfindung betrifft weiterhin eine Debuggingleiterplatteneinheit (14) mit einer obigen Leiterplatte (10) und einer obigen Leiterplattenkontaktierungseinheit (12), die mit der Leiterplatte (10) verbunden oder verbindbar ist zur Bereitstellung einer elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10). Die Erfindung betrifft ebenfalls ein Verfahren zum temporären Debuggen einer obigen Leiterplatte (10) unter Verwendung einer Leiterplattenkontaktierungseinheit (12).

Description

Die vorliegende Erfindung betrifft eine Leiterplatte, insbesondere für eine Steuerungseinheit eines Fahrzeugs, mit einem Prozessor und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor gespeichert oder speicherbar ist, wobei in der Leiterplatte eine Mehrzahl Kontaktlöcher ausgebildet sind, die Kontakte einer elektrischen Kommunikationsschnittstelle der Leiterplatte bereitstellen und gemeinsam die elektrische Kommunikationsschnittstelle realisieren.
Außerdem betrifft die vorliegende Erfindung eine Leiterplattenkontaktierungseinheit zum elektrischen Kontaktieren einer obigen Leiterplatte.
Des Weiteren betrifft die vorliegende Erfindung eine Debuggingleiterplatteneinheit mit einer obigen Leiterplatte und einer obigen Leiterplattenkontaktierungseinheit, die mit der Leiterplatte verbunden oder verbindbar ist zur Bereitstellung einer elektrischen Kommunikationsschnittstelle der Leiterplatte.
Auch betrifft ein Verfahren zum temporären Debuggen einer obigen Leiterplatte mit einer obigen Leiterplattenkontaktierungseinheit.
Bei der Entwicklung von elektrischen Leiterplatten mit Prozessoren zur Bereitstellung von verschiedenen Steuerungs- und/oder Verarbeitungsaufgaben ist es üblich, diese Leiterplatten mit einer elektrischen Kommunikationsschnittstelle bereitzustellen, um in die Verarbeitung und/oder Realisierung der Steuerungsaufgaben eingreifen zu können. Die elektrischen Kommunikationsschnittstellen können als sogenannte Debug-Schnittstellen vielfältige Möglichkeiten zum Eingriff bereitstellen. Dies kann ein Auslesen von Daten von der Leiterplatte, ein Verändern von Daten auf der Leiterplatte, ein Auslesen von Programmcode von der Leiterplatte, ein Übertragen von Programmcode auf die Leiterplatte, ein Auslesen einer Konfiguration von Komponenten der Leiterplatte und/oder ein Durchführen einer Konfiguration der Komponenten der Leiterplatte umfassen, um nur einige der wichtigsten zu nennen. Solche elektrischen Kommunikationsschnittstellen ermöglichen daher einen sehr weitgehenden Zugriff auf die Leiterplatten.
Moderne Steuerungseinheiten umfassen typischerweise solche Leiterplatten. Die Steuerungseinheiten sind oft an sicherheitskritischen Funktionen beteiligt. In Fahrzeugen sind solche Steuerungseinheiten typischerweise als ECUs (electronic control unit) bekannt und können Funktionen realisieren, die beispielsweise für das autonome Fahren und für den Betrieb von Antriebssystemen erforderlich sind. Diese Steuerungseinheiten enthalten in der Regel komplexe Algorithmen, die große Datenmengen mit einer beträchtlichen Geschwindigkeit und Genauigkeit verarbeiten. Auch bei einer zuverlässigen Entwicklung solcher Steuerungseinheiten kann es beispielsweise im Rahmen einer Integration mit anderen Komponenten vorkommen, dass Fehler auftreten, die während der Entwicklung der Steuerungseinheiten allein nicht aufgetreten sind. Auch kann es vorkommen, dass Betriebszustände auftreten, die bei der Entwicklung nicht vollständig erfasst und abgedeckt werden konnten. Dadurch kann es vorkommen, dass Fehler erst nach der Entwicklung und Auslieferung der Steuerungseinheiten erkannt werden und dann nachträglich behoben werden müssen. Aufgrund der möglichen Komplexität dieser Fehler ist es dabei bevorzugt, die Fehler in den ausgelieferten Systemen, in denen diese Fehler aufgetreten sind, zu suchen.
In der Regel ist daher das Vorhandensein von elektrischen Kommunikationsschnittstellen in den jeweiligen Steuerungseinheiten auch in ausgelieferten Systemen hilfreich, um ein tiefgehendes Debugging für die Steuerungseinheiten durchführen und aufgetretene Fehler nachvollziehen und beseitigen zu können.
Während diese elektrischen Kommunikationsschnittstellen einerseits ein umfassendes Debugging mit einer großen Übertragungsbandbreite und mit einem detaillierten Zugriff auch auf laufende Funktionen der jeweiligen Leiterplatte mit ihren Komponenten, d.h. Prozessor, Speicher, Peripherie und anderen, ermöglichen, geht andererseits die Bereitstellung solcher elektrischen Kommunikationsschnittstellen in ausgelieferten Systemen auf Kosten der Betriebssicherheit der Steuerungseinheiten und der Systeme, welche diese Steuerungseinheiten enthalten. Es besteht die Möglichkeit der Manipulation der Leiterplatte mit ihren Komponenten, was eine offensichtliche Bedrohung darstellt. Darüber hinaus sind solche Fehler an ausgelieferten Systemen relativ selten, weshalb es nicht wirtschaftlich ist, alle Leiterplatten mit einem vollständigen Anschluss einer solchen elektrischen Kommunikationsschnittstelle bereitzustellen.
Daher ist es im Stand der Technik üblich, traditionelle Diagnoseschnittstellen, die in eine Software der Steuerungseinheiten integriert sind, wie UDS und DoIP, und die über in den Steuerungseinheiten integrierte Netzwerkschnittstellen wie CAN zugänglich sind, zu verwenden. Diese traditionellen Diagnoseschnittstellen reichen jedoch nicht aus, um ein umfassendes Debugging der Steuerungseinheiten wie während der Entwicklung durchzuführen, um in Details der Steuerungseinheiten einzudringen und die Ursache eines aufgetretenen Fehlers zu identifizieren.
In diesem Zusammenhang sind aus der CN 214 540 747 U eine Inbetriebnahme-Schnittstellenvorrichtung und ein netzwerkverbundenes Endgerät bekannt, wobei die Inbetriebnahme-Schnittstellenvorrichtung eine zu prüfende Leiterplatte, m leitende Löcher, die in der zu prüfenden Leiterplatte vorgesehen sind, und einen Inbetriebnahme-Stecker umfasst, wobei n leitende Löcher der m leitenden Löcher als Inbetriebnahme-Löcher konfiguriert sind, M, n positive ganze Zahlen größer oder gleich 5 sind, und m größer als n ist; ein erstes Ende des Inbetriebsetzungslochs elektrisch mit einer Inbetriebsetzungsschaltung der zu testenden Leiterplatte verbunden ist; ein zweites Ende des Inbetriebsetzungslochs elektrisch mit einem ersten Ende des Inbetriebsetzungssteckers verbunden ist; und ein zweites Ende des Inbetriebsetzungssteckers elektrisch mit einer externen Inbetriebsetzungsvorrichtung verbunden ist. Die Fehlersuchschnittstellen-Verbindungsvorrichtung implementiert die Fehlersuche in der Schaltung, indem sie eine Vielzahl von zufälligen, diskreten Fehlersuchlöchern bereitstellt.
US 2017/0093866 A1 betrifft ein fahrzeuginternes Netzwerk mit einem Schnittstellenport zum Anschluss eines externen Geräts an das fahrzeuginterne Netzwerk und eine mit dem fahrzeuginternen Netzwerk verbundene Sicherheitseinheit. Die Sicherheitseinheit ist so ausgelegt, dass sie es einem externen Gerät ermöglicht, über den Schnittstellenport mit dem fahrzeuginternen Netzwerk zu kommunizieren, und zwar auf der Grundlage eines von dem externen Gerät empfangenen Sicherheitstokens. Auf der Grundlage eines Tokens kann ein externes Gerät daran gehindert werden, mit einem ausgewählten Satz von Komponenten in einem bordeigenen Netz zu kommunizieren, mit einem ausgewählten Satz von Netzsegmenten in dem bordeigenen Netz zu kommunizieren und einen ausgewählten Satz von Operationen durchzuführen.
Ausgehend von dem oben genannten Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, eine Leiterplatte mit einem Prozessor und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor gespeichert oder speicherbar ist, eine Leiterplattenkontaktierungseinheit zum elektrischen Kontaktieren einer solchen Leiterplatte, eine Debuggingleiterplatteneinheit mit einer solchen Leiterplatte und einer solchen Leiterplattenkontaktierungseinheit und ein Verfahren zum temporären Debuggen einer solchen Leiterplatte mit einer solchen Leiterplattenkontaktierungseinheit anzugeben, die einerseits ein wirkungsvolles Debuggen von Leiterplatten ermöglichen und andererseits eine kostengünstige Herstellung der Leiterplatten wie auch einen Schutz gegen Manipulation der Leiterplatten und gegen einen unbefugten Zugriff sicherstellen.
Die Lösung der Aufgabe erfolgt erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Erfindungsgemäß ist somit eine Leiterplatte, insbesondere für eine Steuerungseinheit eines Fahrzeugs, mit einem Prozessor und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor gespeichert oder speicherbar ist, angegeben, wobei in der Leiterplatte eine Mehrzahl Kontaktlöcher ausgebildet sind, die Kontakte einer elektrischen Kommunikationsschnittstelle der Leiterplatte bereitstellen und gemeinsam die elektrische Kommunikationsschnittstelle realisieren, und wobei die Kontaktlöcher als versenkte Kontaktlöcher ausgebildet sind, die jeweils einen Kontaktierungsbereich aufweisen, der von beiden Seitenflächen der Leiterplatte beabstandet ist.
Erfindungsgemäß ist außerdem eine Leiterplattenkontaktierungseinheit zum elektrischen Kontaktieren einer obigen Leiterplatte angegeben, wobei die Leiterplattenkontaktierungseinheit eine Mehrzahl Verbindungskontakte aufweist zur Verbindung mit der Mehrzahl versenkter Kontaktlöcher der Leiterplatte, die gemeinsam die Kontakte der elektrischen Kommunikationsschnittstelle der Leiterplatte bilden, und die Leiterplattenkontaktierungseinheit eine Kontaktleiste und/oder einen Steckverbinder aufweist, die eine Anschlusseinheit der elektrischen Kommunikationsschnittstelle in Übereinstimmung mit einer Anschlussdefinition der elektrischen Kommunikationsschnittstelle bilden, wobei die Mehrzahl Verbindungskontakte mit Kontakten der Kontaktleiste und/oder des Steckverbinders elektrisch verbunden sind.
Weiter ist erfindungsgemäß eine Debuggingleiterplatteneinheit mit einer obigen Leiterplatte und einer obigen Leiterplattenkontaktierungseinheit, die mit der Leiterplatte verbunden oder verbindbar ist zur Bereitstellung einer elektrischen Kommunikationsschnittstelle der Leiterplatte, angegeben.
Grundidee der vorliegenden Erfindung ist es also, die elektrische Kommunikationsschnittstelle auf der Leiterplatte in einer sicheren Weise bereitzustellen, indem bereits die Verbindung mit den Kontakten der elektrischen Kommunikationsschnittstelle auf der Leiterplatte erschwert wird. Dies wird durch die versenkten Kontaktlöcher erreicht, die eine Kontaktierung von außen erschweren, da ein elektrischer Kontakt nur über den versenkt, innerhalb der Leiterplatte angeordneten Kontaktbereich erfolgen kann. Der Zugriff auf die Kontakte der elektrischen Kommunikationsschnittstelle kann somit nur erfolgen, wenn die Leiterplattenkontaktierungseinheit entsprechende Verbindungskontakte aufweist, mit denen die Kontaktierung der Kontaktierungsbereiche in den versenkten Kontaktlöchern durchgeführt werden kann, d.h. die Verbindungskontakte müssen von einer der beiden Seitenflächen der Leiterplatte so weit in die versenkten Kontaktlöcher eingeführt werde, dass sie die darin angeordneten Kontaktierungsbereiche kontaktieren können. Einfache Kontaktstifte sind für eine Kontaktierung der Kontaktierungsbereiche der versenkten Kontaktlöcher typischerweise nicht geeignet, da kein zuverlässiger Kontakt zwischen dem Kontaktierungsbereichen und diesen einfachen Kontaktstiften hergestellt wird.
Die Leiterplatte kann eine prinzipiell beliebige Leiterplatte sein, die einen Prozessor und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor gespeichert oder speicherbar ist, aufweist. Für solche Leiterplatten ist es besonders relevant, Debuggingfunktionen über die elektrische Kommunikationsschnittstelle bereitzustellen. Dies gilt entsprechend, wenn die Leiterplatte mit einer weiteren Leiterplatte verbunden ist, auf welcher der Prozessor und/oder der Speicher angeordnet sind. Wichtig ist in diesem Zusammenhang, dass die Leiterplatte die Kontaktlöcher zur Bereitstellung der Kontakte der elektrischen Kommunikationsschnittstelle aufweist. Das Debugging der Leiterplatte bezieht sich auf ein Debugging von Abläufen in dem Prozessor und/oder Speicher der Leiterplatte. Auch wird hier begrifflich auf einen Prozessor abgestellt, wobei auf der Leiterplatte auch mehrere Prozessoren angeordnet sein können. Auch kann eine Leiterplatte prinzipiell mehrere elektrische Kommunikationsschnittstellen parallel oder in Kombination bereitstellen. Die Erfindung lässt sich für jede der elektrischen Kommunikationsschnittstellen auf die gleiche Weise und prinzipiell unabhängig von anderen elektrischen Kommunikationsschnittstellen realisieren.
Die Leiterplatte ist insbesondere eine Leiterplatte einer Steuerungseinheit eines Fahrzeugs oder eines anderen sicherheitsrelevanten Systems, für welche beispielsweise eine Gefahr eines unerwünschten Auslesens des gespeicherten Programms oder von Teilen davon oder eine Gefahr einer Manipulation besteht.
Vorzugsweise ist weist die Leiterplatte einen mehrlagigen Aufbau auf, so dass der Kontaktierungsbereich jeweils innerhalb der Leiterplatte mit einer oder mehreren Leiterschicht verbunden sein kann. Auf diese Weise sind die versenkten Kontaktlöcher einfach herzustellen und elektrisch zu verbinden.
Die Kontaktlöcher können auf der Leiterplatte in unterschiedlichen Weisen angeordnet sein, wie unten ausgeführt ist. Es ist lediglich erforderlich, dass eine ausreichende Anzahl Kontaktlöcher vorhanden ist, um alle Kontakte der elektrischen Kommunikationsschnittstelle bereitzustellen.
Die Kontakte realisieren gemeinsam die elektrische Kommunikationsschnittstelle. Die elektrische Kommunikationsschnittstelle kann beispielsweise als elektrische Kommunikationsschnittstelle nach dem Format JTAG oder Ethernet ausgeführt sein. Über die versenkten Kontaktlöcher kann die elektrische Kommunikationsschnittstelle besonders bevorzugt temporär zur Verfügung gestellt werden. Es kann also ein Debugging der Leiterplatte durchgeführt werden, ohne dass zusätzlich Steckleisten oder Stecker, die mit hohen Kosten verbunden sind, dauerhaft auf der Leiterplatte bereitgestellt werden müssen.
Die Seitenflächen der Leiterplatte sind die flachen Seiten der Leiterplatte, auf denen üblicherweise elektrische Bauteile angebracht werden. Auch der Prozessor und der Speicher sind auf einer der Seitenflächen angeordnet. Dabei können der Prozessor und der Speicher integral in einem Bauteil ausgeführt sein. Alternativ ist es auch möglich, dass der Prozessor und der Speicher jeweils verteilt auf einer oder beiden Seitenflächen der Leiterplatte angeordnet sind.
Die Leiterplattenkontaktierungseinheit stellt eine einfache Möglichkeit zum elektrischen Kontaktieren der Leiterplatte über die elektrische Kommunikationsschnittstelle bereit. Über die Kontaktleiste und/oder den Steckverbinder kann eine einfache elektrische Verbindung mit einem Gerät hergestellt werden, das für das Debugging verwendet wird. Solche Geräte sich typischerweise beliebige Datenverarbeitungsgeräte, insbesondere beliebige Arten von Computern.
Die Verbindungskontakte sind zur Verbindung mit den versenkten Kontaktlöchern der Leiterplatte ausgeführt, um alle Kontakte der elektrischen Kommunikationsschnittstelle der Leiterplatte mit den Kontakten ihrer Kontaktleiste und/oder ihres Steckverbinders elektrisch zu verbinden.
Dabei kann die Anschlusseinheit ausschließlich mit der Kontaktleiste oder ausschließlich mit dem Steckverbinder gebildet werden. Alternativ ist auch eine Kombination von Kontaktleiste und Steckverbinder möglich, um die Anschlusseinheit bereitzustellen. Über die Anschlusseinheit wird eine einfache Verbindung mit der elektrischen Kommunikationsschnittstelle ermöglicht, wenn die Anschlussdefinition der elektrischen Kommunikationsschnittstelle verwendet wird, d.h. wenn eine standardisierte Schnittstelle für die elektrische Kommunikationsschnittstelle bereitgestellt wird.
Innerhalb der Leiterplattenkontaktierungseinheit sind die Verbindungskontakte mit den Kontakten der Kontaktleiste und/oder des Steckverbinders elektrisch verbunden. Beispielsweise kann die Leiterplattenkontaktierungseinheit selbst eine Leiterplatte aufweisen, um die Verbindungskontakte mit den Kontakten der Kontaktleiste und/oder des Steckverbinders elektrisch zu verbinden.
Die Debuggingleiterplatteneinheit wird mit einer obigen Leiterplatte und einer obigen Leiterplattenkontaktierungseinheit bereitgestellt, so dass die Leiterplatte unmittelbar unter Verwendung der Leiterplattenkontaktierungseinheit analysiert werden kann im Rahmen eines Debuggings. Die Leiterplatte und die Leiterplattenkontaktierungseinheit können getrennt oder verbunden ausgeliefert werden und nach Bedarf getrennt oder verbunden werden. Über die Leiterplattenkontaktierungseinheit wird wie oben ausgeführt ein einfacher Zugriff auf die elektrische Kommunikationsschnittstelle der Leiterplatte ermöglicht und - beim Trennen der Leiterplattenkontaktierungseinheit von der Leiterplatte - verhindert. Bei einer Ausgestaltung der Leiterplatte mit mehreren elektrischen Kommunikationsschnittstellen kann die Debuggingleiterplatteneinheit mehrere Leiterplattenkontaktierungseinheiten aufweisen zum Verbinden der Kontakte der elektrischen Kommunikationsschnittstellen mit Anschlusseinheiten verschiedener Leiterplattenkontaktierungseinheiten. Alternativ kann die Debuggingleiterplatteneinheit eine Leiterplattenkontaktierungseinheit aufweisen zum Verbinden der Kontakte der beiden elektrischen Kommunikationsschnittstellen mit unterschiedlichen Anschlusseinheiten der Leiterplattenkontaktierungseinheit. Die beiden elektrischen Kommunikationsschnittstellen können somit über eine Leiterplattenkontaktierungseinheit bereitgestellt werden.
In vorteilhafter Ausgestaltung der Erfindung weisen die Kontaktlöcher eine Anordnung auf der Leiterplatte auf, die von einer Anordnung gemäß einer Anschlussdefinition der jeweiligen elektrischen Kommunikationsschnittstelle abweicht. Durch die abweichende Anordnung wird eine Verbindung der Leiterplatte mit einem Gerät zum Debugging erschwert. Um die elektrische Kommunikationsschnittstelle zu benutzen, ist es in diesem Fall zunächst erforderlich zu ermitteln, welche der Kontaktlöcher welche Kontakte der elektrischen Kommunikationsschnittstelle bereitstellen. Dies ist aufwendig und kann somit bereits einen ungewünschten Zugriff auf die Leiterplatte verhindern. Die Kontaktlöcher können dabei prinzipiell beliebig über die Leiterplatte verteilt sein. Selbst bei einer gemeinsamen Anordnung der Kontaktlöcher, beispielsweise in einer oder mehreren Reihen, kann deren Anordnung auf der Leiterplatte von der Anordnung gemäß der Anschlussdefinition der jeweiligen elektrischen Kommunikationsschnittstelle abweichen und frei gewählt werden. Bei einer verteilten Anordnung der Kontaktlöcher besteht eine zusätzliche Schwierigkeit darin, zunächst alle Kontaktlöcher zu identifizieren, wodurch ein zusätzlicher Schutz gegen einen unberechtigten Zugriff auf die elektrische Kommunikationsschnittstelle und damit auf die Leiterplatte gegeben ist.
In vorteilhafter Ausgestaltung der Erfindung weist die Leiterplatte wenigstens ein zusätzliches Kontaktloch auf, das keinen Kontakt der elektrischen Kommunikationsschnittstelle der Leiterplatte bereitstellt. Somit besteht eine zusätzliche Schwierigkeit darin, zunächst alle Kontaktlöcher zu identifizieren, welche einen Kontakt der der elektrischen Kommunikationsschnittstelle bereitstellen, wodurch ein zusätzlicher Schutz gegen einen unberechtigten Zugriff auf die Leiterplatte erreicht wird. Das wenigstens eine zusätzliche Kontaktloch kann als Blindloch ausgeführt sein, und beispielsweise keinen Kontaktierungsbereich aufweisen. Alternativ kann das wenigstens eine zusätzliche Kontaktloch als übliches Kontaktloch ausgeführt sein, welches beispielsweise eine Durchverbindung zwischen den beiden Seitenflächen der Leiterplatte bildet. Weitere alternativ kann das wenigstens eine zusätzliche Kontaktloch identisch zu den versenkten Kontaktlöchern ausgeführt sein, welche die Kontakte der elektrischen Kommunikationsschnittstelle der Leiterplatte realisieren, wobei das wenigstens eine zusätzliche Kontaktloch jedoch keinen elektrischen Kontakt der elektrischen Kommunikationsschnittstelle bereitstellt.
In vorteilhafter Ausgestaltung der Erfindung ist die Leiterplatte konfigurierbar zur Herstellung unterschiedlicher Verbindungen der Kontakte der elektrischen Kommunikationsschnittstelle mit den Kontaktierungsbereichen der Kontaktlöcher. Den Kontaktlöchern können somit unterschiedliche Kontakte der elektrischen Kommunikationsschnittstelle zugeordnet werden. Um die elektrische Kommunikationsschnittstelle zu benutzen, ist es in diesem Fall zunächst erforderlich zu ermitteln, welche der Kontaktlöcher welche Kontakte der elektrischen Kommunikationsschnittstelle bereitstellen. Dies ist aufwendig und kann somit bereits einen ungewünschten Zugriff auf die Leiterplatte verhindern. Die Konfiguration kann für jede Leiterplatte individuell festgelegt sein, oder die Konfiguration kann für Gruppen von Leiterplatten gemeinsam festgelegt sein. Alternativ oder zusätzlich kann die Konfiguration veränderlich sein, beispielsweise automatisch mit der Zeit, oder mittels Zugriffs über eine Konfigurationsschnittstelle, entweder als Software-Schnittstelle oder als Hardwareschnittstelle, beispielsweise als Schalter. Diese Ausgestaltung betrifft allgemein eine Realisierung der Kontakte der elektrischen Kommunikationsschnittstelle durch die Kontaktierungsbereiche verschiedener Kontaktlöcher auf unterschiedliche Weise. Die Anzahl der Kontaktlöcher kann lediglich der Anzahl der Kontakte der elektrischen Kommunikationsschnittstelle entsprechen. Wenn die Leiterplatte mehr versenkte Kontaktlöcher aufweist, als für die gemeinsame Realisierung der elektrischen Kommunikationsschnittstelle erforderlich sind, kann die Konfiguration auch eine jeweilige Auswahl der versenkten Kontaktlöcher zur Bereitstellung der elektrischen Kommunikationsschnittstelle umfassen. Die Auswahl der nicht verwendeten versenkten Kontaktlöcher kann also Teil der Konfiguration sein.
In vorteilhafter Ausgestaltung der Erfindung weist die Leiterplatte Erkennungsmittel auf, um einen Zugriff auf die elektrische Kommunikationsschnittstelle zu überprüfen, und die Leiterplatte, insbesondere der Prozessor, ist ausgeführt, die elektrische Kommunikationsschnittstelle bei einem fehlerhaften Zugriff zu sperren. Der fehlerhafte Zugriff auf die elektrische Kommunikationsschnittstelle besteht in einem Zugriff mit einer fehlerhaften Verwendung der Kontakte der elektrischen Kommunikationsschnittstelle, wie sie auf der Leiterplatte durch die Mehrzahl Kontaktlöcher realisiert ist. Die Sperrung kann temporär, aufhebbar durch eine Konfiguration oder auch unumkehrbar sein. Im Falle eines unerlaubten Versuchs eines Zugriffs auf die Leiterplatte kann somit ein Zustand angenommen werden, der Zugriffe insgesamt verhindert. Es ist somit nicht möglich, auf die elektrische Kommunikationsschnittstelle durch ausprobieren zuzugreifen.
In vorteilhafter Ausgestaltung der Erfindung weist die Leiterplatte, insbesondere der Prozessor, Authentisierungsmittel und/oder Verschlüsselungsmittel auf, um einen Zugriff auf die Leiterplatte über die elektrische Kommunikationsschnittstelle zu authentisieren und/oder zu verschlüsseln. Authentisierung und/oder Verschlüsselung erfolgen auf Basis von Informationen, die über die elektrische Kommunikationsschnittstelle übertragen werden. Voraussetzung ist somit, dass die elektrische Verbindung der elektrischen Kommunikationsschnittstelle bereits existiert, auch wenn diese nicht vollständig freigegeben ist. Verfahren zur Authentisierung und/oder Verschlüsselung sind als solche bekannt und müssen daher nicht im Detail erörtert werden.
In vorteilhafter Ausgestaltung der Erfindung ist oder sind wenigstens einer der Verbindungskontakte, vorzugsweise mehrere Verbindungskontakte, besonders bevorzugt alle Verbindungskontakte, über wenigstens eine Verbindungsleitung mit einer Zentraleinheit der Leiterplattenkontaktierungseinheit verbunden. Die Verbindungsleitung erlaubt eine flexible Verbindung der Verbindungskontakte der Leiterplattenkontaktierungseinheit mit den Kontaktlöchern. Die Verbindungsleitung ist jeweils an ihrem dem Verbindungskontakt entgegengesetzten Ende mit der Zentraleinheit verbunden. Die Verwendung der Verbindungsleitungen ermöglicht eine flexible Kontaktierung von versenkten Kontaktlöchern an verschiedenen Positionen der Leiterplatte. Mehrere Verbindungskontakte können dabei einzeln oder in Gruppen angeordnet sein, wobei die Verbindungskontakte in Gruppen gleichzeitig, beispielsweise über eine gemeinsame Haltevorrichtung oder eine gemeinsame Anordnung in einem Stecker, mit den Kontaktlöchern der Leiterplatte verbunden werden können. An der Zentraleinheit ist vorzugsweise die Kontaktleiste und/oder der Steckverbinder angebracht. Insbesondere kann die Zentraleinheit als Leiterplatte oder Stecker ausgeführt sein, oder die Zentraleinheit kann eine Zentralleiterplatte aufweisen, an der die Kontaktleiste und/oder der Steckverbinder angebracht ist.
In vorteilhafter Ausgestaltung der Erfindung ist oder sind wenigstens einer der Verbindungskontakte, vorzugsweise mehrere Verbindungskontakte, besonders bevorzugt alle Verbindungskontakte, fest an einer Zentraleinheit der Leiterplattenkontaktierungseinheit angeordnet zur Kontaktierung der Leiterplatte mit der Zentraleinheit. Die Verbindungskontakte können dabei in Übereinstimmung mit den versenkten Kontaktlöchern der Leiterplatte einzeln oder in Gruppen angeordnet sein, wobei die Verbindungskontakte in Gruppen gleichzeitig, beispielsweise über eine gemeinsame Haltevorrichtung oder eine gemeinsame Anordnung in einem Stecker, mit den Kontaktlöchern der Leiterplatte verbunden werden können. Bei einer Anordnung der Verbindungskontakte an der Zentraleinheit können beispielsweise die Verbindungskontakte der Leiterplattenkontaktierungseinheit gemeinsam in die versenkten Kontaktlöcher der Leiterplatte eingeführt werden. An der Zentraleinheit ist vorzugsweise die Kontaktleiste und/oder der Steckverbinder angebracht. Insbesondere kann die Zentraleinheit als Leiterplatte oder Stecker ausgeführt sein oder die Zentraleinheit kann eine Zentralleiterplatte aufweisen, an der die Kontaktleiste und/oder der Steckverbinder angebracht ist.
In vorteilhafter Ausgestaltung der Erfindung sind die Mehrzahl Verbindungskontakte als Kontaktstifte ausgeführt und weisen umfänglich zumindest teilweise eine Beschichtung mit einem Niedertemperaturlot auf. Durch die Beschichtung der Verbindungskontakte mit dem Niedertemperaturlot wird das Niedertemperaturlot beim Einführen der Kontaktstifte in die versenkten Kontaktlöcher mit in die versenkten Kontaktlöcher eingebracht. Damit ist es möglich, die Kontaktstifte mit den Kontaktierungsbereichen der versenkten Kontaktlöcher zu verlöten. Durch das Niedertemperaturlot wird sichergestellt, dass keine anderen Lötstellen der Leiterplatte gelöst werden beim Verlöten der Kontaktstifte mit den Kontaktierungsbereichen der versenkten Kontaktlöcher. Eine Erwärmung des Niedertemperaturlots erfolgt vorzugsweise durch ein Erwärmen der Kontaktstifte von außerhalb der Leiterplatte und basierend auf einem Wärmetransport entlang der Kontaktstifte. Wenn die Kontaktstifte beispielsweise mit einer Leiterplatte der Leiterplattenkontaktierungseinheit verlötet sind, sind die Kontaktstifte vorzugsweise nicht mit einem Niedertemperaturlot damit verlötet, so dass beim Verlöten der Kontaktstifte mit den Kontaktierungsbereichen der Kontaktlöcher die Verbindung der Kontaktstifte beispielsweise mit der Zentralleiterplatte nicht beeinträchtigt wird. Entsprechendes gilt auch in Bezug auf die Leiterplatte und damit verlötete Komponenten. Durch das Verlöten der Kontaktstifte kann die elektrische Kommunikationsschnittstelle in einer besonders zuverlässigen Weise bereitgestellt werden, sowohl elektrisch als auch mechanisch.
In vorteilhafter Ausgestaltung der Erfindung weisen die Verbindungskontakte jeweils einen Anschlag auf, der ein Einführen der Verbindungskontakte in die versenkten Kontaktlöcher der Leiterplatte begrenzt. Der Anschlag kann eine gewünschte Position der Verbindungskontakte in den Kontaktlöchern definieren, wodurch eine zuverlässige Kontaktierung der Kontaktierungsbereiche der Kontaktlöcher durch die Verbindungskontakte bewirkt wird. Der Anschlag ist vorzugsweise aus einem elektrisch nichtleitenden Material hergestellt.
Auch ist erfindungsgemäß ein Verfahren zum temporären Debuggen einer obigen Leiterplatte mit einer obigen Leiterplattenkontaktierungseinheit angegeben, umfassend die Schritte Einführen der Kontaktstifte der Leiterplattenkontaktierungseinheit in die versenkten Kontaktlöcher der Leiterplatte, Erhitzen der Kontaktstifte der Leiterplattenkontaktierungseinheit in den versenkten Kontaktlöchern der Leiterplatte bis zum Schmelzen des Niedertemperaturlots, Abkühlen des Niedertemperaturlots in den versenkten Kontaktlöchern der Leiterplatte bis zum Erstarren des Niedertemperaturlots, insbesondere durch Warten, Debuggen der Leiterplatte über die durch die Mehrzahl versenkte Kontaktlöcher realisierte elektrische Kommunikationsschnittstelle, Erhitzen der Kontaktstifte der Leiterplattenkontaktierungseinheit in den versenkten Kontaktlöchern der Leiterplatte bis zum Schmelzen des Niedertemperaturlots, und Entfernen der Kontaktstifte der Leiterplattenkontaktierungseinheit aus den versenkten Kontaktlöchern der Leiterplatte. Beim Erstarren des Niedertemperaturlots stellt dieses eine elektrisch leitende Verbindung zwischen dem Kontaktstift und dem Kontaktierungsbereich des Kontaktlochs her. Gleichzeitig wird der Kontaktstift in dem Kontaktloch fixiert, so dass eine insgesamt besonders zuverlässige Verbindung hergestellt wird. Das Erhitzen der Kontaktstifte der Leiterplattenkontaktierungseinheit in den versenkten Kontaktlöchern der Leiterplatte erfolgt typischerweise, indem Wärme unmittelbar in den Kontaktstift eingeleitet wird, beispielsweise indem der Kontaktstift mit einer Wärmequelle kontaktiert wird. Dazu ist es bevorzugt, wenn sich der Kontaktstift durch die Leiterplatte hindurch erstreckt, so dass sein freies Ende über die Leiterplatte vorsteht. Alternativ kann der Kontaktstift zusammen mit dem Niedertemperaturlot kontaktlos beispielsweise mit Heißluft erwärmt werden. Das Abkühlen des Niedertemperaturlots kann rein passiv erfolgen basierend auf einem Wärmetransport durch die Umgebungsluft. Zusätzlich kann das Abkühlen beispielsweise durch ein Gebläse beschleunigt werden. Nach dem Debuggen kann die Lötverbindung zwischen dem Kontaktstift und dem Kontaktierungsbereich gelöst werden, indem der Kontaktstift erneut erwärmt wird, bis das Niedertemperaturlot schmilzt und der Kontaktstift aus dem Kontaktloch entfernt werden kann. Im Anschluss kann erneut umfänglich eine zumindest teilweise Beschichtung mit dem Niedertemperaturlot auf die Kontaktstifte der Leiterplattenkontaktierungseinheit aufgebracht werden, um die Leiterplattenkontaktierungseinheit erneut verwenden zu können.
Das Niedertemperaturlot hat einen Schmelzpunkt unterhalb von üblicherweise zum Löten von Leiterplatten verwendeten Lötmitteln, so dass auf der Leiterplatte vorhandene Lötstellen durch das Verlöten der Kontaktstifte in den Kontaktlöchern mit dem Niedertemperaturlot nicht wieder gelöst werden. Typische Lote zum Löten von Leiterplatten schmelzen bei etwa 220° oder mehr. Niedertemperaturlote schmelzen bereits unterhalb von diesen Temperaturen. Es sind gängige Niedertemperaturlote bekannt, deren Schmelzpunkte bei beispielsweise etwa 130° bis 190° liegen.
Merkmale wie auch Vorteile des beschriebenen Verfahrens lassen sich ohne Weiteres auf die beschriebene Leiterplatte, die Leiterplattenkontaktierungseinheit oder die Debuggingleiterplatteneinheit übertragen und umgekehrt. Auch können einzelne Schritte des Verfahrens in einer an sich beliebigen Reihenfolge durchgeführt werden. Das Verfahren ist nicht auf die beispielhaft beschriebene Abfolge der Verfahrensschritte beschränkt, wie sich für den Fachmann offensichtlich aus der Beschreibung ergibt.
Nachfolgend wird die Erfindung unter Bezugnahme auf die anliegende Zeichnung anhand bevorzugter Ausführungsformen näher erläutert. Die dargestellten Merkmale können sowohl jeweils einzeln als auch in Kombination einen Aspekt der Erfindung darstellen. Merkmale verschiedener Ausführungsbeispiele sind übertragbar von einem Ausführungsbeispiel auf ein anderes.
Es zeigt

1 eine schematische Ansicht einer Leiterplatte und zwei damit verbundenen Leiterplattenkontaktierungseinheiten gemäß einer ersten, bevorzugten Ausführungsform,
2 eine schematische Teilansicht der Leiterplatte aus 1 mit darin ausgebildeten Kontaktlöchern, wobei die Leiterplatte einen mehrlagigen Aufbau aufweist mit einer Mehrzahl Kunststoffschichten und einer Mehrzahl Leiterschichten,
3 eine schematische seitliche Ansicht eines Kontaktstifts der Leiterplattenkontaktierungseinheiten aus 1 mit einem Anschlag und einer umfänglichen Beschichtung mit einem Niedertemperaturlot,
4 eine schematische Teilansicht der Leiterplatte aus 2 mit einem versenkten Kontaktloch, in das ein in 3 dargestellter Kontaktstift eingeführt ist,
5 ein Ablaufdiagramm eines allgemeinen Verfahrens zum temporären Debuggen der Leiterplatte auf 1 unter Verwendung einer der Leiterplattenkontaktierungseinheiten aus 1 gemäß der ersten Ausführungsform, und
6 ein Ablaufdiagramm eines detaillierten Verfahrens zum temporären Debuggen der Leiterplatte auf 1 unter Verwendung einer der Leiterplattenkontaktierungseinheiten aus 1 basierend auf dem Verfahren aus 5 gemäß einer zweiten Ausführungsform.

Die 1 zeigt ein Leiterplatte 10 mit zwei Leiterplattenkontaktierungseinheiten 12 gemäß einer ersten, bevorzugten Ausführungsform. Die Leiterplatte 10 bildet mit jeder der zwei Leiterplattenkontaktierungseinheiten 12 jeweils eine Debuggingleiterplatteneinheit 14. In einer alternativen Ausführungsform bildet die Leiterplatte 10 mit den zwei Leiterplattenkontaktierungseinheiten 12 eine Debuggingleiterplatteneinheit 14.
Die Leiterplatte 10 der ersten Ausführungsform ist eine Leiterplatte 10 für eine Steuerungseinheit eines Fahrzeugs. Die Leiterplatte 10 umfasst einen Prozessor 16, der hier integral ausgeführt ist mit einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor 16 gespeichert oder speicherbar ist.
Zur funktionalen Bereitstellung von zwei elektrischen Kommunikationsschnittstellen 18 umfasst die Leiterplatte 10 zwei Kommunikationschips 20, wovon einer zur Kommunikation mit dem Ethernet-Protokoll und der andere zur Kommunikation in Übereinstimmung mit der Spezifikation JTAG ausgeführt ist.
Die zwei Leiterplattenkontaktierungseinheiten 12 stellen jeweils eine Interface-Beschaltung bereit. Entsprechend umfasst jede der zwei Leiterplattenkontaktierungseinheiten 12 jeweils einen Eingangsschaltkreis 22 und eine Anschlusseinheit 24, die beispielsweise mit einer Steckkontaktleiste oder einem Verbindungsstecker ausgeführt sind. Die mit dem Kommunikationschip 20 zur Kommunikation mit dem Ethernet-Protokoll verbundene Leiterplattenkontaktierungseinheit 12 ist in 1 zusätzlich mit einem zwischen dem Eingangsschaltkreis 22 und der Anschlusseinheit 24 angeordneten Interfacechip 26 dargestellt.
Wenn die Leiterplattenkontaktierungseinheiten 12 wie nachfolgend beschrieben mit der Leiterplatte 10 verbunden sind, werden über die Anschlusseinheit 24 Kontakte der elektrischen Kommunikationsschnittstelle 18 in Übereinstimmung mit ihrer jeweiligen Anschlussdefinition gebildet. Es sind also Verbindungskontakte der Anschlusseinheit 24 mit den Kontakten der Leiterplatte 10 elektrisch verbunden.
Die Leiterplatte 10 weist einen mehrlagigen Aufbau auf mit drei nichtleitenden Isolierschichten 28 und vier Leiterschichten 30, die abwechselnd angeordnet sind, wie in 2 schematisch dargestellt ist. In der Leiterplatte 10 sind dabei verschiedene Kontaktlöcher 32, 32a ausgebildet, deren Innenseiten in Umfangsrichtung ausgebildete Kontaktierungsbereiche 34 aufweisen, die sich zusätzlich in Längsrichtung 36 der Kontaktlöcher 32, 32a erstrecken. Die Kontaktierungsbereiche 34 verbinden verschiedene Leiterschichten 30 und stellen einen elektrischen Kontakt zu in die Kontaktlöcher 32, 32a eingeführten Verbindungskontakten 38 der Leiterplattenkontaktierungseinheiten 12 her, wie nachstehend weiter ausgeführt wird.
Einige der Kontaktlöcher 32, 32a sind als versenkte Kontaktlöcher 32a ausgeführt, deren Kontaktierungsbereiche 34 von beiden Seitenflächen 40 der Leiterplatte 10 beabstandet sind, wie in den 2 und 4 im Detail zu erkennen ist. Die Seitenflächen 40 der Leiterplatte 10 sind die flachen Seiten der Leiterplatte 10, auf denen üblicherweise elektrische Bauteile angebracht werden. In diesem Ausführungsbeispiel ist auf einer der Seitenflächen 40 der Prozessor 16 mit dem Speicher angeordnet.
Dabei weist die Leiterplatte 10 zusätzliche versenkte Kontaktlöcher 32a auf, die über die Anzahl erforderlicher Kontakte der jeweiligen elektrischen Kommunikationsschnittstelle 18 hinausgehen. Wie in 1 dargestellt ist, erfordern die elektrischen Kommunikationsschnittstellen 18 zehn bzw. vierzehn Kontakte, so dass insgesamt mehr als vierundzwanzig versenkte Kontaktlöcher 32a in der Leiterplatte 10 ausgebildet sind.
Die versenkten Kontaktlöcher 32a weisen eine Anordnung auf der Leiterplatte 10 auf, die von einer Anordnung gemäß einer Anschlussdefinition der jeweiligen elektrischen Kommunikationsschnittstelle 18 abweicht. Die versenkten Kontaktlöcher 32a sind über die Leiterplatte 10 verteilt. Selbst bei einer gemeinsamen Anordnung der versenkten Kontaktlöcher 32a, beispielsweise in einer oder mehreren Reihen, kann deren Anordnung auf der Leiterplatte 10 von der Anordnung gemäß der Anschlussdefinition der jeweiligen elektrischen Kommunikationsschnittstelle 18 abweichen.
Die Leiterplatte 10 ist konfigurierbar zur Herstellung unterschiedlicher Verbindungen der Kontakte der elektrischen Kommunikationsschnittstellen 18 mit den Kontaktierungsbereichen 34 der versenkten Kontaktlöcher 32a. Den versenkten Kontaktlöchern 32a können somit unterschiedliche Kontakte der elektrischen Kommunikationsschnittstellen 18 zugeordnet werden. Die Konfiguration kann für jede Leiterplatte 10 individuell festgelegt sein, oder die Konfiguration kann für Gruppen von Leiterplatten 10 gemeinsam festgelegt sein. Alternativ oder zusätzlich kann die Konfiguration veränderlich sein, beispielsweise automatisch mit der Zeit, oder mittels Zugriffs über eine Konfigurationsschnittstelle, entweder als Software-Schnittstelle oder als Hardwareschnittstelle, beispielsweise als Schalter. Die elektrischen Kommunikationsschnittstellen 18 werden also durch diejenigen versenkten Kontaktlöcher 32a realisiert, die auf der Leiterplatte 10 mit den Kommunikationschips 20 gemäß der Konfiguration elektrisch verbunden sind. Die übrigen versenkten Kontaktlöcher 32a sind ohne Funktion in Bezug auf die elektrischen Kommunikationsschnittstellen 18.
3 zeigt einen der Verbindungskontakte 38 einer der Leiterplattenkontaktierungseinheiten 12. Wie in 3 zu sehen ist, ist der Verbindungskontakt 38 als Kontaktstift 38 ausgeführt. Der Kontaktstift 38 umfasst einen Metallstift 42, der an seinen Enden jeweils mit einer Spitze 44 ausgeführt ist. Ein Anschlag 46 ist in einem mittleren Bereich des Metallstifts 42 angeordnet, der ein Einführen des Kontaktstifts 38 in eines der versenkten Kontaktlöcher 32a der Leiterplatte 10 begrenzt, wie sich aus 4 ergibt. Der Anschlag 46 definiert eine gewünschte Position des Kontaktstifts 38 in dem jeweiligen versenkten Kontaktloch 32a. Der Anschlag 46 ist vorzugsweise aus einem elektrisch nichtleitenden Material hergestellt.
Die Kontaktstifte 38 weisen umfänglich zumindest teilweise eine Beschichtung 48 mit einem Niedertemperaturlot auf. Das Niedertemperaturlot hat einen Schmelzpunkt unterhalb von üblicherweise zum Löten von Leiterplatten 10 verwendeten Lötmitteln, so dass auf der Leiterplatte 10 vorhandene Lötstellen beim Verlöten der Kontaktstifte 38 in den versenkten Kontaktlöchern 32a mit dem Niedertemperaturlot nicht wieder gelöst werden. Typische Lote zum Löten von Leiterplatten schmelzen bei etwa 220° oder mehr. Niedertemperaturlote schmelzen bereits unterhalb von diesen Temperaturen. Es sind gängige Niedertemperaturlote bekannt, deren Schmelzpunkte bei beispielsweise etwa 130° bis 190° liegen.
Die Leiterplattenkontaktierungseinheiten 12 der ersten Ausführungsform sind ausgeführt zum elektrischen Kontaktieren der Leiterplatte 10. Jede der Leiterplattenkontaktierungseinheiten 12 umfasst eine Mehrzahl Kontaktstifte 38 zur Verbindung mit den versenkten Kontaktlöchern 32a der Leiterplatte 10, die gemeinsam die Kontakte der jeweiligen elektrischen Kommunikationsschnittstelle 18 der Leiterplatte 10 bilden. Die Leiterplattenkontaktierungseinheiten 12 umfassen jeweils eine Zentraleinheit 50, an der die Kontaktstifte 38 beispielsweise durch Löten mit einem üblichen Lot zum Löten mit einer „normalen“ Temperatur befestigt sind. Die Zentraleinheiten 50 sind in diesem Ausführungsbeispiel als Zentralleiterplatten 50 ausgeführt, welche die jeweiligen Anschlusseinheiten 24 und weitere Komponenten der Leiterplattenkontaktierungseinheiten 12 tragen. Die Anordnungen der Kontaktstifte 38 korrespondiert mit der Anordnung der versenkten Kontaktlöcher 32a der jeweiligen elektrischen Kommunikationsschnittstelle 18 der Leiterplatte 10.
4 zeigt schematisch eine Verbindung eines der Kontaktstifte 38 einer der Leiterplattenkontaktierungseinheiten 12 mit einem versenkten Kontaktloch 32a der Leiterplatte 10. Der Kontaktstift 38 ist bis zu seinem Anschlag 46 in das versenkte Kontaktloch 32a eingeführt, so dass seine Beschichtung 48 mit dem Niedertemperaturlot sich bis zu dem Kontaktierungsbereich 34 und darüber hinaus in das versenkte Kontaktloch 32a erstreckt. Im eingeführten Zustand erstreckt sich der Metallstift 42 durch die Leiterplatte 10, so dass seine Spitze 44 über die Leiterplatte vorsteht. Der Anschlag 46 liegt in dieser Position auf der in 4 oberen Seitenfläche 40 der Leiterplatte 10 auf. Zur Vermeidung unerwünschter elektrischer Kontaktierungen ist die obere Leiterschicht 30 um das versenkte Kontaktloch 32a herum ausgespart, so dass der Anschlag 46 unmittelbar auf der in 4 oberen Isolierschicht 28 aufliegt.
Nachfolgend wird unter Bezug auf das Ablaufdiagramm in 5 ein Verfahren zum temporären Debuggen der Leiterplatte 10 mit den Leiterplattenkontaktierungseinheiten 12 gemäß der ersten Ausführungsform beschrieben.
Das Verfahren beginnt in Schritt S100 mit einem Einführen der Kontaktstifte 38 der Leiterplattenkontaktierungseinheiten 12 in die versenkten Kontaktlöcher 32a der Leiterplatte 10. Die Kontaktstifte 38 werden mit ihrer Beschichtung 48 so weit in die versenkten Kontaktlöcher 32a eingeführt, bis der Anschlag 46 an der entsprechenden Seitenfläche 40 der Leiterplatte 10 in Anlage kommt, wie in 4 dargestellt ist. Über die Zentralleiterplatte 50 werden die Kontaktstifte 38 gemeinsam in die versenkten Kontaktlöcher 32a der Leiterplatte 10 eingeführt.
Schritt S110 betrifft ein Erhitzen der Kontaktstifte 38 der Leiterplattenkontaktierungseinheit 12 in den versenkten Kontaktlöchern 32a der Leiterplatte 10 bis zum Schmelzen des Niedertemperaturlots. Die Beschichtung 48 mit dem Niedertemperaturlot wird also verflüssigt. Dies kann für jeden der Kontaktstifte 38 individuell oder für mehrere oder alle Kontaktstifte 38 gleichzeitig durchgeführt werden. Das Erhitzen der Kontaktstifte 38 der Leiterplattenkontaktierungseinheit 12 in den versenkten Kontaktlöchern 32a der Leiterplatte 10 erfolgt in diesem Ausführungsbeispiel, indem die Kontaktstifte 38 an ihrem durch die Leiterplatte 10 ragenden Ende mit einer nicht dargestellten Wärmequelle kontaktiert werden, so dass Wärme unmittelbar in die Metallstifte 42 eingeleitet wird, so dass über die Metallstifte 42 die Beschichtung 48 erwärmt wird.
Schritt S120 betrifft ein Abkühlen des Niedertemperaturlots in den versenkten Kontaktlöchern 32a der Leiterplatte 10 bis zum Erstarren des Niedertemperaturlots. Beim Erstarren des Niedertemperaturlots stellt dieses eine elektrisch leitende Verbindung zwischen dem Metallstift 42 des Kontaktstifts 38 und dem Kontaktierungsbereich 34 des versenkten Kontaktlochs 32a her. Gleichzeitig wird der Kontaktstift 38 in dem versenkten Kontaktloch 32a fixiert, d.h. es wird eine mechanische Verbindung zwischen dem Metallstift 42 des Kontaktstifts 38 und dem Kontaktierungsbereich 34 des versenkten Kontaktlochs 32a hergestellt. Das Abkühlen erfolgt passiv durch eine Abkühlung über die Zeit.
Schritt S130 betrifft ein Debuggen der Leiterplatte 10 über die durch die versenkten Kontaktlöcher 32a realisierten elektrischen Kommunikationsschnittstellen 18. Dabei erfolgt über die bereitgestellten elektrischen Kommunikationsschnittstellen 18 ein Zugriff auf den Prozessor 16 und den Speicher der Leiterplatte 10. Der Zugriff erfolgt über die Anschlusseinheiten 24. Nach dem Debuggen kann das Verfahren mit Schritt S140 fortgesetzt werden.
Schritt S140 betrifft ein erneutes Erhitzen der Kontaktstifte 38 der Leiterplattenkontaktierungseinheit 12 in den versenkten Kontaktlöchern 32a der Leiterplatte 10 bis zum Schmelzen des Niedertemperaturlots. Diesmal erfolgt das Erhitzen der Metallstifte 42 in den versenkten Kontaktlöchern 32a, um die zuvor hergestellte Lotverbindung zwischen den Kontaktierungsbereichen 34 der versenkten Kontaktlöchern 32a und den darin eingeführten Metallstiften 38 zu lösen.
Schritt S150 betrifft ein Entfernen der Kontaktstifte 38 der Leiterplattenkontaktierungseinheiten 12 aus den versenkten Kontaktlöchern 32a der Leiterplatte 10. Das Entfernen der Kontaktstifte 38 aus den versenkten Kontaktlöchern 32a kann erfolgen, sobald das Niedertemperaturlot geschmolzen ist und damit die elektrische und mechanische Verbindung der Kontaktstifte 38 mit den Kontaktierungsbereichen 34 getrennt wurde.
Schritt S160 betrifft ein erneutes Aufbringen der zumindest teilweise umfänglichen Beschichtung 48 mit dem Niedertemperaturlot auf die Kontaktstifte 38 der Leiterplattenkontaktierungseinheiten 12. Dadurch wird die Leiterplattenkontaktierungseinheit 12 bereitgestellt für einen erneute Verwendung zum Debuggen der Leiterplatte 10 oder einer andere Leiterplatte 10.
6 zeigt ein detailliertes Ablaufdiagramm eines Verfahrens zum temporären Debuggen der Leiterplatte 10 mit den Leiterplattenkontaktierungseinheiten 12 gemäß einer zweiten Ausführungsform. Das Verfahren der zweiten Ausführungsform erweitert das Verfahren der ersten Ausführungsform, so dass bei der Beschreibung darauf Bezug genommen wird. Eine wiederholte Beschreibung identischer Schritte des Verfahrens wird nicht durchgeführt. Das Verfahren wird mit der Leiterplatte 10 und den Leiterplattenkontaktierungseinheiten 12 der ersten Ausführungsform durchgeführt.
Das Verfahren der zweiten Ausführungsform beginnt mit dem Verbinden der Leiterplattenkontaktierungseinheiten 12 mit den versenkten Kontaktlöchern 32a der Leiterplatte 10. Dies entspricht den zuvor beschriebenen Schritten S100 bis S120.
In Schritt S121 wird die Leiterplatte 10 eingeschaltet, so dass der Prozessor 16 die Ausführung des darauf gespeicherten Programms startet. Die nachfolgenden Schritte werden mit diesem Programm ausgeführt.
In Schritt S122 werden die Verbindung und der Zugriff über die elektrischen Kommunikationsschnittstellen 18 mit den Kontakten der Leiterplatte 10 geprüft. Dazu weist die Leiterplatte 10 Erkennungsmittel auf, die hier durch das auf dem Prozessor ablaufende Programm realisiert werden. Der fehlerhafte Zugriff auf die elektrischen Kommunikationsschnittstellen 18 besteht in einem Zugriff mit einer fehlerhaften Verwendung der Kontakte der elektrischen Kommunikationsschnittstellen 18, wie sie auf der Leiterplatte 10 durch die versenkten Kontaktlöcher 32a realisiert sind.
Bei einem fehlerhaften Zugriff, d.h. wenn die Verbindung über die elektrischen Kommunikationsschnittstellen 18 mit den Kontakten der Leiterplatte 10 nicht korrekt ist, werden in Schritt S123 die elektrischen Kommunikationsschnittstellen 18 gesperrt. Die Sperrung kann temporär, aufhebbar durch eine Konfiguration oder auch unumkehrbar sein.
Wenn die Verbindung über die elektrischen Kommunikationsschnittstellen 18 mit den Kontakten der Leiterplatte 10 korrekt ist, werden in Schritt S124 die elektrischen Kommunikationsschnittstellen 18 entsperrt.
In Schritt S125 wird eine sichere Verbindung über die elektrischen Kommunikationsschnittstellen 18 gestartet. Dazu weist die Leiterplatte 10 Authentisierungsmittel und/oder Verschlüsselungsmittel auf, die hier durch das auf dem Prozessor 16 ablaufende Programm realisiert werden. Authentisierung und/oder Verschlüsselung erfolgen auf Basis von Informationen, die über die jeweilige elektrische Kommunikationsschnittstelle 18 übertragen werden. Verfahren zur Authentisierung und/oder Verschlüsselung sind als solche bekannt und müssen daher nicht im Detail erörtert werden.
Wenn die sichere Verbindung nicht akzeptiert wird, d.h. wenn die Authentisierung und/oder die Verschlüsselung nicht richtig durchgeführt werden kann/können, wird die sichere Verbindung abgebrochen. Ein Zugriff über die elektrischen Kommunikationsschnittstellen 18 wird in Übereinstimmung mit Schritt S123 gesperrt.
Wenn die die sichere Verbindung akzeptiert wird, werden in den Schritten S126 und S127 die elektrischen Kommunikationsschnittstellen 18 aktiviert, d.h. die elektrischen Kommunikationsschnittstellen 18 werden freigegeben zum Debuggen, wie in Schritt S130 angegeben.
Im Anschluss an das Debuggen können in Übereinstimmung mit den Schritten S140 und S150 die Leiterplattenkontaktierungseinheiten 12 von der Leiterplatte 10 getrennt werden.
Auch das Verfahren der zweiten Ausführungsform kann mit Schritt S160 beendet werden.
Bezugszeichenliste

10: Leiterplatte
12: Leiterplattenkontaktierungseinheit
14: Debuggingleiterplatteneinheit
16: Prozessor
18: elektrische Kommunikationsschnittstelle
20: Kommunikationschip
22: Eingangsschaltkreis
24: Anschlusseinheit
26: Interfacechip
28: Isolierschicht
30: Leiterschicht
32: Kontaktloch
32a: versenktes Kontaktloch
34: Kontaktierungsbereich
36: Längsrichtung
38: Verbindungskontakt, Kontaktstift
40: Seitenfläche
42: Metallstift
44: Spitze
46: Anschlag
48: Beschichtung
50: Zentraleinheit, Zentralleiterplatte

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 214540747 U [0010]
US 20170093866 A1 [0011]

Claims

Leiterplatte (10), insbesondere für eine Steuerungseinheit eines Fahrzeugs, mit einem Prozessor (16) und einem Speicher, in dem ein Programm zur Ausführung durch den Prozessor (16) gespeichert oder speicherbar ist, wobei in der Leiterplatte (10) eine Mehrzahl Kontaktlöcher (32, 32a) ausgebildet sind, die Kontakte einer elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10) bereitstellen und gemeinsam die elektrische Kommunikationsschnittstelle (18) realisieren, dadurch gekennzeichnet, dass die Kontaktlöcher (32, 32a) als versenkte Kontaktlöcher (32a) ausgebildet sind, die jeweils einen Kontaktierungsbereich (34) aufweisen, der von beiden Seitenflächen (40) der Leiterplatte (10) beabstandet ist.
Leiterplatte (10) nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktlöcher (32, 32a) eine Anordnung auf der Leiterplatte (10) aufweisen, die von einer Anordnung gemäß einer Anschlussdefinition der jeweiligen elektrischen Kommunikationsschnittstelle (18) abweicht.
Leiterplatte (10) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Leiterplatte (10) wenigstens ein zusätzliches Kontaktloch (32) aufweist, das keinen Kontakt der elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10) bereitstellt.
Leiterplatte (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterplatte (10) konfigurierbar ist zur Herstellung unterschiedlicher Verbindungen der Kontakte der elektrischen Kommunikationsschnittstelle (18) mit den Kontaktierungsbereichen (34) der Kontaktlöcher (32, 32a).
Leiterplatte (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterplatte (10) Erkennungsmittel aufweist, um einen Zugriff auf die elektrische Kommunikationsschnittstelle (18) zu überprüfen, und die Leiterplatte (10), insbesondere der Prozessor (16), ausgeführt ist, die elektrische Kommunikationsschnittstelle (18) bei einem fehlerhaften Zugriff zu sperren.
Leiterplatte (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterplatte (10), insbesondere der Prozessor (16), Authentisierungsmittel und/oder Verschlüsselungsmittel aufweist, um einen Zugriff auf die Leiterplatte (10) über die elektrische Kommunikationsschnittstelle (18) zu authentisieren und/oder zu verschlüsseln.
Leiterplattenkontaktierungseinheit (12) zum elektrischen Kontaktieren einer Leiterplatte (10) nach einem der vorhergehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leiterplattenkontaktierungseinheit (12) eine Mehrzahl Verbindungskontakte (38) aufweist zur Verbindung mit der Mehrzahl versenkter Kontaktlöcher (32a) der Leiterplatte (10), die gemeinsam die Kontakte der elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10) bilden, und die Leiterplattenkontaktierungseinheit (12) eine Kontaktleiste und/oder einen Steckverbinder aufweist, die eine Anschlusseinheit (24) der elektrischen Kommunikationsschnittstelle (18) in Übereinstimmung mit einer Anschlussdefinition der elektrischen Kommunikationsschnittstelle (18) bilden, wobei die Mehrzahl Verbindungskontakte (38) mit Kontakten der Kontaktleiste und/oder des Steckverbinders elektrisch verbunden sind.
Leiterplattenkontaktierungseinheit (12) nach Anspruch 7, dadurch gekennzeichnet, dass wenigstens einer der Verbindungskontakte (38), vorzugsweise mehrere Verbindungskontakte (38), besonders bevorzugt alle Verbindungskontakte (38), über wenigstens eine Verbindungsleitung mit einer Zentraleinheit (50) der Leiterplattenkontaktierungseinheit (12) verbunden ist oder sind.
Leiterplattenkontaktierungseinheit (12) nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass wenigstens einer der Verbindungskontakte (38), vorzugsweise mehrere Verbindungskontakte (38), besonders bevorzugt alle Verbindungskontakte (38), fest an einer Zentraleinheit (50) der Leiterplattenkontaktierungseinheit (12) angeordnet ist oder sind zur Kontaktierung der Leiterplatte (10) mit der Zentraleinheit (50).
Leiterplattenkontaktierungseinheit (12) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Mehrzahl Verbindungskontakte (38) als Kontaktstifte (38) ausgeführt sind und umfänglich zumindest teilweise eine Beschichtung (48) mit einem Niedertemperaturlot aufweisen.
Leiterplattenkontaktierungseinheit (12) nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Verbindungskontakte (38) jeweils einen Anschlag (46) aufweisen, der ein Einführen der Verbindungskontakte (38) in die versenkten Kontaktlöcher (32a) der Leiterplatte (10) begrenzt.
Debuggingleiterplatteneinheit (14) mit einer Leiterplatte (10) nach einem der Ansprüche 1 bis 6 und einer Leiterplattenkontaktierungseinheit (12) nach einem der Ansprüche 7 bis 11, die mit der Leiterplatte (10) verbunden oder verbindbar ist zur Bereitstellung einer elektrischen Kommunikationsschnittstelle (18) der Leiterplatte (10).
Verfahren zum temporären Debuggen einer Leiterplatte (10) nach einem der Ansprüche 1 bis 6 unter Verwendung einer Leiterplattenkontaktierungseinheit (12) nach einem der Ansprüche 7 bis 11 in Verbindung mit Anspruch 10, umfassend die Schritte Einführen der Kontaktstifte (38) der Leiterplattenkontaktierungseinheit (12) in die versenkten Kontaktlöcher (32a) der Leiterplatte (10), Erhitzen der Kontaktstifte (38) der Leiterplattenkontaktierungseinheit (12) in den versenkten Kontaktlöchern (32a) der Leiterplatte (10) bis zum Schmelzen des Niedertemperaturlots, Abkühlen des Niedertemperaturlots in den versenkten Kontaktlöchern (32a) der Leiterplatte (10) bis zum Erstarren des Niedertemperaturlots, insbesondere durch Warten, Debuggen der Leiterplatte (10) über die durch die Mehrzahl versenkte Kontaktlöcher (32a) realisierte elektrische Kommunikationsschnittstelle (18), Erhitzen der Kontaktstifte (38) der Leiterplattenkontaktierungseinheit (12) in den versenkten Kontaktlöchern (32a) der Leiterplatte (10) bis zum Schmelzen des Niedertemperaturlots, und Entfernen der Kontaktstifte (38) der Leiterplattenkontaktierungseinheit (12) aus den versenkten Kontaktlöchern (32a) der Leiterplatte (10).