TWI697045B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI697045B
TWI697045B TW106103274A TW106103274A TWI697045B TW I697045 B TWI697045 B TW I697045B TW 106103274 A TW106103274 A TW 106103274A TW 106103274 A TW106103274 A TW 106103274A TW I697045 B TWI697045 B TW I697045B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
shielding
gate structure
substrate
Prior art date
Application number
TW106103274A
Other languages
English (en)
Other versions
TW201828354A (zh
Inventor
洪士涵
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106103274A priority Critical patent/TWI697045B/zh
Publication of TW201828354A publication Critical patent/TW201828354A/zh
Application granted granted Critical
Publication of TWI697045B publication Critical patent/TWI697045B/zh

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體元件的製造方法，包括在基底的第一區和第二區形成具有頂蓋層的第一及第二閘極結構。在第一及第二閘極結構的側壁形成第一間隙壁結構。在基底上形成遮蔽結構，其包括第一遮蔽層及第二遮蔽層。遮蔽結構覆蓋第一區。於第二閘極結構旁的基底中形成應變層。以第一遮蔽層為停止層，移除第二遮蔽層。在第一遮蔽層的側壁形成虛擬間隙壁結構，並移除頂蓋層上的第一遮蔽層。移除頂蓋層之後，移除虛擬間隙壁結構、第一遮蔽層以及第一間隙壁。

Description

半導體元件的製造方法
本發明是有關於一種半導體元件的製造方法。
在半導體元件的製造過程中，會廣泛涉及到蝕刻製程的應用。然而在蝕刻過程中，很可能出現由於控制不當而對其他不需要蝕刻的元件造成損傷。舉例來說，在一些元件製造過程中需要蝕刻移除閘極的頂蓋層時，蝕刻製程也可能過度蝕刻間隙壁而造成閘極的損傷。這種元件的損傷會破壞元件的寬度均勻性，並影響暫態電源電流(IDDQ)的效能。
本發明提供一種半導體元件的製造方法，可以避免或減少元件在蝕刻製程中受到損傷，從而確保元件的寬度均勻性以及提高元件的暫態電源電流(IDDQ)效能。
本發明提供一種半導體元件的製造方法，包括在基底的第一區形成具有頂蓋層的第一閘極結構。在第一閘極結構的側壁 形成第一間隙壁結構。在基底上形成遮蔽結構，包括形成第一遮蔽層以及第二遮蔽層。第一遮蔽層覆蓋第一閘極結構、第一間隙壁結構與第一區的基底。第二遮蔽層覆蓋第一遮蔽層。以第一遮蔽層為停止層，移除第一區的第二遮蔽層。在第一閘極結構的側壁的第一遮蔽層的側壁形成虛擬間隙壁結構，並移除第一閘極結構的頂蓋層上以及基底上的第一遮蔽層。
在本發明的一些實施例中，上述之第一遮蔽層的材料與上述之第二遮蔽層的材料不同。
在本發明的一些實施例中，上述之第一遮蔽層的材料包括氧化物。上述之第二遮蔽層的材料包括氮化物。
在本發明的一些實施例中，在上述之第一閘極結構的側壁的上述之第一遮蔽層的側壁形成上述之虛擬間隙壁結構包括，於第一閘極結構的側壁的第一遮蔽層的側壁形成第一虛擬間隙壁，以及於第一虛擬間隙壁的側壁形成第二虛擬間隙壁。
在本發明的一些實施例中，形成上述之第一間隙壁結構包括形成襯層與第一間隙壁。
在本發明的一些實施例中，上述之半導體元件的製造方法更包括移除第一閘極結構的頂蓋層，以及移除虛擬間隙壁結構、第一遮蔽層以及第一間隙壁結構。於第一閘極結構旁的基底中形成第一淡摻雜源極與汲極區。於第一閘極結構的襯層的側壁的側壁形成第二間隙壁。於第二間隙壁旁的基底中形成第一源極與汲極區。
在本發明的一些實施例中，上述之半導體元件的製造方法更包括在形成第一淡摻雜源極與汲極區之後，且在形成第二間 隙壁之前，於所述襯層的側壁形成中間間隙壁。
在本發明的一些實施例中，上述之半導體元件的製造方法更包括在基底的第二區形成具有頂蓋層的第二閘極結構。在第二閘極結構的側壁形成第一間隙壁結構。於第二閘極結構旁的基底中形成第二淡摻雜源極與汲極區。在基底的第一區上形成遮蔽結構的同時，在第二閘極結構旁形成遮蔽間隙壁結構，所述遮蔽間隙壁結構包括：第一遮蔽間隙壁與第二遮蔽間隙壁。第一遮蔽間隙壁覆蓋所述第二閘極結構的側壁。第二遮蔽間隙壁覆蓋第一遮蔽間隙壁的側壁。於第二閘極結構旁的基底中形成應變層。移除第二遮蔽間隙壁。在第二閘極結構的側壁的第一遮蔽間隙壁的側壁形成虛擬間隙壁結構。移除第二閘極結構的所述頂蓋層。移除第二閘極結構的側壁的虛擬間隙壁結構、第一遮蔽間隙壁以及第一間隙壁。於第二閘極結構的側壁形成第二間隙壁。
本發明提供一種半導體元件的製造方法，包括在基底的第一區形成具有頂蓋層的第一閘極結構。在第一閘極結構的側壁形成第一間隙壁結構。第一間隙壁結構包括第一堆疊結構。第一堆疊結構包括第一材料與第二材料，第一材料與第二材料不同。在基底上形成遮蔽結構，以覆蓋第一區。遮蔽結構包括第二堆疊結構，第二堆疊結構包括第一材料與第二材料。於第二區的基底中形成應變層。以第二堆疊結構的第一材料為停止層，移除第二堆疊結構的第二材料。在第二堆疊結構的第一材料的側壁形成虛擬間隙壁結構並移除頂蓋層上以及基底上的第二堆疊結構的第一材料層。虛擬間隙壁結構包括第三堆疊結構，第三堆疊結構包括第一材料與第二材料。移除頂蓋層。移除第三堆疊結構、第二堆 疊結構的第一材料以及第一堆疊結構的第二材料。於第一閘極結構旁的基底中形成第一淡摻雜源極與汲極區。於第一閘極結構的側壁形成第二間隙壁結構，其中第二間隙壁結構包括第四堆疊結構，第四堆疊結構包括第一材料與第二材料。以及於第二間隙壁結構旁的基底中形成源極與汲極區。
在本發明的一些實施例中，上述之第一材料包括氧化矽。上述之第二材料包括氮化矽。
本發明提供一種半導體元件的製造方法，包括在基底的第一區形成第一閘極結構並在基底的第二區形成第二閘極結構。在基底的第一區與第二區上形成第一遮蔽材料層與第二遮蔽材料層。在第一區的第二遮蔽材料層上形成圖案化的罩幕層。蝕刻第二區的第一遮蔽材料層與第二遮蔽材料層，以在第二區形成第一遮蔽間隙壁與第二遮蔽間隙壁，在第一區形成第一遮蔽層與第二遮蔽層。於第二閘極結構旁的基底中形成凹槽。移除圖案化的罩幕層。於凹槽中形成應變層。以第一遮蔽層以及第一遮蔽間隙壁為停止層，移除第二遮蔽層以及第二遮蔽間隙壁。
基於上述，本發明實施例在蝕刻移除閘極結構的頂蓋層時，可以利用雙層或是多層材料的遮蔽結構所留下的遮蔽層，進一步保護閘極結構，避免或減少其在蝕刻過程中受到損傷，從而確保元件的寬度均勻性，並且提高元件的暫態電源電流(IDDQ)效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
5:隔離結構
6a、6b:導體層
7a、7b:閘介電層
8a:襯層
8b:第一間隙壁
8:第一間隙壁結構
9a、9b:頂蓋層
10a:第一區
10b:第二區
11:基底
13、13a:第二淡摻雜源極與汲極區
14、16、29、33:圖案化的罩幕層
17:第一遮蔽材料層
17a、17c:第一遮蔽層
17b:第一遮蔽間隙壁
17c:第三遮蔽間隙壁
18:第二遮蔽材料層
18a:第二遮蔽層
18b:第二遮蔽間隙壁
19:遮蔽結構層
19a:遮蔽結構
19b:遮蔽間隙壁結構
20a、20c:第一閘極結構
20b、20d:第二閘極結構
21:凹槽
22:應變層
22a:第一應變層
22b:第二應變層
22c:第三應變層
23:第一虛擬間隙壁層
23a:第一虛擬間隙壁
24:第二虛擬間隙壁層
24a:第二虛擬間隙壁
25:虛擬間隙壁層
25a:虛擬間隙壁結構
26:第二間隙壁結構
26a:中間間隙壁
26b:第二間隙壁
27:第一淡摻雜源極與汲極區
28:第一摻雜源極與汲極區
30、31、32:離子佈植製程
圖1A至圖1N為根據本發明的概念的實施例所繪示的半導體元件製造方法的流程剖面圖。
圖1A至圖1N為根據本發明的概念的實施例所繪示的半導體元件製造方法的流程剖面圖。
請參照圖1A，提供基底11，基底11可以是摻雜矽基底、未摻雜矽基底、絕緣體上覆矽(SOI)基底或磊晶基底。摻雜矽的摻質可以為P型摻質、N型摻質或其組合。在基底11內形成隔離結構5，以在基底11中區分出第一區10a和第二區10b。隔離結構5的材料包括絕緣材料。絕緣材料例如是氧化矽。隔離結構5形成的方法例如是淺溝渠隔離結構(STI)法。在一些實施例中，第一區10a為第一導電型金氧半元件區，例如是N型金氧半元件區(NMOS region)；第二區10b為第二導電型金氧半元件區，例如是P型金氧半元件區(PMOS region)。
請繼續參照圖1A，在基底11的第一區10a和第二區10b上分別形成第一閘極結構20a以及第二閘極結構20b。第一閘極結構20a包括位於基底11上的閘介電層7a、導體層6a以及頂蓋層9a。第二閘極結構20b包括位於基底11上的閘介電層7b、導體層6b以及頂蓋層9b。閘介電層7a及7b的材料可以是氧化矽、氮化矽或介電常數大於4的高介電常數材料或其組合。高介電常數材料可以是金屬氧化物，例如稀土金屬氧化物。稀土金屬氧化物如氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化釔(yttrium oxide,Y2O3)氧化鑭(lanthanum oxide，La2O3)、鋁酸鑭(lanthanum aluminum oxide，LaAlO)、氧化鉭(tantalum oxide，Ta2O5)、氧化鋯(zirconium oxide，ZrO2)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO)或鍶鉍鉭氧化物(strontium bismuth tantalate，SrBi2Ta2O9，SBT)，或其組合。閘介電層7a和7b的形成方法例如是化學氣相沉積法或原子層沉積法(atomic layer deposition,ALD)。導體層6a和6b的材料可以是半導體材料、金屬材料、金屬合金材料或其組合。半導體材料例如是摻雜多晶矽、未摻雜多晶矽、非晶矽、矽鍺材料或其組合。金屬材料可以是金屬或金屬化合物，例如是銅、鋁、鉭、鎢、氮化鉭(tantalum nitride)，或是氮化鈦(titanium nitride)。金屬合金材料例如是鎢、鈦、鈷或是鎳與多晶矽製成的合金或銅鋁合金，其形成方法例如是物理氣相沉積法、化學氣相沉積法或原子層沉積法。頂蓋層9a與9b的材料例如是氧化矽、氮化矽或其組合。閘極結構20a與20b的形成方法可以是先在基底11上形成介電材料層、導體材料層以及頂蓋材料層。之後，再透過微影與蝕刻製程，圖案化頂蓋材料層、導體材料層以及介電材料層，以形成第一閘極結構20a以及第二閘極結構20b。
接著，在第一閘極結構20a與第二閘極結構20b的側壁形成第一間隙壁結構8。第一間隙壁結構8可以是第一堆疊結構。第一堆疊結構包括襯層8a與第一間隙壁8b。襯層8a包括第一材料；第一間隙壁8b包括第二材料。第一材料和第二材料的材料均 為絕緣材料，但為不同材料。第一材料包括氧化物，氧化物例如是氧化矽，厚度例如是15埃至25埃。第二材料包括氮化物，氮化物例如是氮化矽，厚度例如是80埃至100埃。第一間隙壁結構8形成的方法例如是先利用熱氧化法以及原子層沉積法在基底11的第一區10a與第二區10b上形成第一材料層以及第二材料層，之後再回蝕刻，以形成襯層8a與第一間隙壁8b。
請參照圖1B，在基底11上形成圖案化的罩幕層14。圖案化的罩幕層14例如是圖案化的光阻層。圖案化的罩幕層14的形成方法例如是在基底11上形成光阻層，之後，再對光阻層進行曝光與顯影製程。圖案化的罩幕層14覆蓋第一區10a，暴露出第二區10b。對第二區10b的基底11進行離子佈植製程30，於第二閘極結構20b旁的基底11中形成第二淡摻雜源極與汲極區(LDD)13。第二淡摻雜源極與汲極區13可以是第二導電型淡摻雜源極與汲極區，例如是P型淡摻雜源極與汲極區(PLDD)。P型淡摻雜源極與汲極區中的摻質例如是硼。之後移除圖案化的罩幕層14。
請參照圖1C，在基底11上形成遮蔽結構層19。遮蔽結構層19包括第一遮蔽材料層17以及第二遮蔽材料層18。第一遮蔽材料層17包括第一材料；第二遮蔽材料層18包括第二材料。第一材料和第二材料的材料均為絕緣材料，但為不同材料。第一材料包括氧化物，氧化物例如是氧化矽，厚度例如是15埃至25埃。第二遮蔽材料層18包括第二材料，第二材料包括氮化物，氮化物例如是氮化矽，厚度例如是160埃至185埃。遮蔽結構層19形成的方法例如是利用化學氣相沉積法或原子層沉積法，先在基底上形成第一遮蔽層材料層17。第一遮蔽材料層17覆蓋第一閘極 結構20a、第二閘極結構20b、第一間隙壁結構8以及第一區10a與第二區10b的基底11。然後，形成第二遮蔽材料層18，覆蓋第一遮蔽材料層17。在第一區10a的第二遮蔽材料層18上形成圖案化的罩幕層16。圖案化的罩幕層16例如是圖案化的光阻層，圖案化的罩幕層16覆蓋第一區10a，裸露出第二區10b。
請參照圖1D，以圖案化的罩幕層16為罩幕，對第二區10b的遮蔽結構層19進行蝕刻製程(例如是非等向性蝕刻)，以在第二閘極結構20b旁形成遮蔽間隙壁結構19b，並在第一區10a的基底11上留下遮蔽結構19a。在第二區10b中，遮蔽間隙壁結構19b覆蓋第二閘極結構20b的第一間隙壁結構8。遮蔽間隙壁結構19b包括第一遮蔽間隙壁17b和第二遮蔽間隙壁18b。第一遮蔽間隙壁17b覆蓋第二閘極結構20b的第一間隙壁結構8；第二遮蔽間隙壁18b覆蓋第一遮蔽間隙壁17b。在第一區10a中，遮蔽結構19a覆蓋第一閘極結構20a、第一間隙壁結構8以及基底11。遮蔽結構19a包括第一遮蔽層17a及第二遮蔽層18a。第一遮蔽層17a覆蓋第一閘極結構20a、第一間隙壁結構8以及基底11；第二遮蔽層18a覆蓋第一遮蔽層17a。換言之，遮蔽結構19a包括第二堆疊結構，第二堆疊結構包括第一遮蔽層17a與第二遮蔽層18a，其中第一遮蔽層17a包括第一材料，第二遮蔽層18a包括第二材料。遮蔽間隙壁結構19b也包括第二堆疊結構，第二堆疊結構包括第一遮蔽間隙壁17b與第二遮蔽間隙壁18b，其中第一遮蔽間隙壁17b包括第一材料，第二遮蔽間隙壁18b包括第二材料。
請參照圖1E，接著，以圖案化的罩幕層16、第二閘極結構20b的第一間隙壁結構8以及遮蔽間隙壁結構19b為罩幕，蝕 刻移除第二區10b的第二淡摻雜源極與汲極區13以及部分基底11。蝕刻製程可以是乾蝕刻製程、濕蝕刻製程或其組合，以於第二區10b的第二閘極結構20b的兩側形成凹槽21，並於凹槽21旁形成第二淡摻雜源極與汲極區)13a。在一些實施例中，凹槽21呈鑽石型。然後移除圖案化的罩幕層16。
請參照圖1F，對凹槽21進行清洗製程，然後進行選擇性磊晶製程(Selective Epitaxy Growth,SEG)，以在凹槽21中形成應變層22。應變層22可以包括與基底的材料不同的材料，其可以包括半導體合金，例如是SiGe。應變層22可以是單層或是多層。在一些實施例中，應變層22由下而上包括第一應變層22a、第二應變層22b以及第三應變層22c。第一應變層22a又稱為緩衝層，第一應變層22a中可以不具有摻質，或具有極少量的第二導電型摻質。在第二區10b為PMOS區的實施例中，第一應變層22a的材料為SiGe。第二應變層22b可以是具有第二導電型摻質，例如是P型摻質。P型摻質例如是硼。第二應變層22b例如是摻雜硼的SiGe。第三應變層22c可以為矽。第三應變層22c中可具有第二導電型摻質，例如是P型摻質，或者不具有摻質。第一應變層22a覆蓋凹槽21的側壁及底面。第二應變層22b位於凹槽21中，被第一應變層22a環繞。第二應變層22b的頂面可以高於基底11的表面或與基底11的表面齊平。第三應變層22c位於基底11上覆蓋第二應變層22b以及第一應變層22a，而凸出於基底11的表面。
請參照圖1G，以第一遮蔽層17a及第一遮蔽間隙壁17b為停止層，移除第一區10a上的第二遮蔽層18a以及第二區10b 上的第二遮蔽間隙壁18b。移除的方法例如是濕蝕刻。
請參照圖1H，在基底11上形成虛擬間隙壁層25。虛擬間隙壁層25包括第一虛擬間隙壁層23以及第二虛擬間隙壁層24。第一虛擬間隙壁層23包括第一材料；第二虛擬間隙壁層24包括第二材料。第一材料和第二材料的材料均為絕緣材料，但為不同材料。第一材料包括氧化物，氧化物例如是氧化矽，厚度例如是30埃至50埃。第二材料包括氮化物，氮化物例如是氮化矽，厚度例如是200埃至350埃。虛擬間隙壁層25形成的方法例如是利用化學氣相沉積法，以在基底11上形成第一虛擬間隙壁層23以及第二虛擬間隙壁層24。
請參照圖1I，對虛擬間隙壁層25進行蝕刻製程，例如是非等向性蝕刻製程，以形成虛擬間隙壁結構25a。接著，繼續進行蝕刻製程，移除頂蓋層9a上以及基底11表面上的第一遮蔽層17a，以形成第三遮蔽間隙壁17c。虛擬間隙壁結構25a包括第三堆疊結構，第三堆疊結構包括第一虛擬間隙壁23a與第二虛擬間隙壁24a。而第一虛擬間隙壁23a包括第一材料。第二虛擬間隙壁24a包括第二材料。第一虛擬間隙壁23a覆蓋第三遮蔽間隙壁17c與第一遮蔽間隙壁17b的側壁，第二虛擬間隙壁24a覆蓋第一虛擬間隙壁23a的側壁。在一些實施例中，第一虛擬間隙壁23a的寬度小於第二虛擬間隙壁24a的寬度，且第一虛擬間隙壁23a的寬度為第二虛擬間隙壁24a的寬度的1/10~1/6。
請參照圖1J，移除第一閘極結構20a與第二閘極結構20b的頂蓋層9a與9b，之後繼續移除虛擬間隙壁結構25a、第三遮蔽間隙壁17c、第一遮蔽間隙壁17b以及第一間隙壁8b。移除的方 式例如是濕蝕刻。頂蓋層9a與9b移除後，形成不具有頂蓋層的第一閘極結構20c與不具有頂蓋層的第二閘極結構20d。第一閘極結構20c、第二閘極結構20d的側壁被襯層8a覆蓋。
請參照圖1K，在基底11上形成圖案化的罩幕層33。圖案化的罩幕層33例如是圖案化的光阻層。圖案化的罩幕層33覆蓋第二區10b，裸露出第一區10a。之後，對第一區10a的基底11進行離子佈植製程31，以於第一閘極結構20c旁的基底11中形成第一淡摻雜源極與汲極區27。第一淡摻雜源極與汲極區27可以是第一導電型淡摻雜源極與汲極區，例如是N型淡摻雜源極與汲極區(NLDD)。N型淡摻雜源極與汲極區中的摻質例如是磷或砷。之後移除圖案化的罩幕層33。
請參照圖1L，於第一閘極結構20c與第二閘極結構20d的側壁的襯層8a的側壁形成第二間隙壁結構26。第二間隙壁結構26包括第四堆疊結構。第四堆疊結構包括中間間隙壁26a及第二間隙壁26b。中間間隙壁26a包括第一材料；第二間隙壁26b包括第二材料。第一材料和第二材料的材料均為絕緣材料，但為不同材料。第一材料包括氧化物，氧化物例如是氧化矽，厚度例如是35埃至60埃。第二材料包括氮化物，氮化物例如是氮化矽，厚度例如是300埃至400埃。在一些實施例中，中間間隙壁26a的寬度比第二間隙壁26b的寬度窄。中間間隙壁26a覆蓋襯層8a的側壁，第二間隙壁26b覆蓋中間間隙壁26a的側壁。第二間隙壁結構26形成的方法例如是利用化學氣相沉積法在基底11上形成第一材料以及第二材料(未繪示)，之後再進行非等向性蝕刻製程，以形成中間間隙壁26a及第二間隙壁26b。
請參照圖1M與圖1N，在基底11的第二區10b上形成圖案化的罩幕層29。圖案化的罩幕層29覆蓋第二區10b，裸露出第一區10a。對第一區10a的基底進行離子佈植製程32，以於第一閘極結構20c的兩側形成第一摻雜源極與汲極區28。第一摻雜源極與汲極區28可以是第一導電型摻雜區，例如是N型摻雜區。N型摻雜區中的摻質例如是磷或砷。之後移除圖案化的罩幕層29。
之後，可選擇性地在第一閘極結構20c與第二閘極結構20d的頂部、應變層22以及第一摻雜源極與汲極區28的表面形成金屬矽化物層。金屬矽化物層的形成方法例如是先在基底11上形成金屬層，之後再進行自動對準金屬矽化物(self-aligned silicide，salicide)製程，以形成金屬矽化物層。金屬層的材料可以是鈦、鉬、鈷、鎳、鉑或鎢。金屬層的形成方法例如是物理氣相沉積法。
其後，再於基底11上形成內層介電層，並進行後續的金屬化製程。
綜上所述，依據本發明實施例之半導體元件的製造方法，在蝕刻移除閘極結構的頂蓋層時，可以利用雙層或是多層材料的遮蔽結構所留下的遮蔽層，進一步保護閘極結構，避免或減少其在蝕刻過程中受到損傷，從而確保元件的寬度均勻性，並且提高元件的暫態電源電流(IDDQ)效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明。任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
5‧‧‧隔離結構
6a、6b‧‧‧導體層
7a、7b‧‧‧閘介電層
8a‧‧‧襯層
8b‧‧‧第一間隙壁
8‧‧‧第一間隙壁結構
9a、9b‧‧‧頂蓋層
10a‧‧‧第一區
10b‧‧‧第二區
11‧‧‧基底
13a‧‧‧第二淡摻雜源極與汲極區
17b‧‧‧第一遮蔽間隙壁
17c‧‧‧第三遮蔽間隙壁
20a‧‧‧第一閘極結構
20b‧‧‧第二閘極結構
22‧‧‧應變層
22a‧‧‧第一應變層
22b‧‧‧第二應變層
22c‧‧‧第三應變層
23a‧‧‧第一虛擬間隙壁
24a‧‧‧第二虛擬間隙壁
25a‧‧‧虛擬間隙壁結構

Claims (6)

  1. 一種半導體元件的製造方法，包括：在基底的第一區形成具有頂蓋層的第一閘極結構；在所述第一閘極結構的側壁形成第一間隙壁結構，其中形成所述第一間隙壁結構包括形成襯層與第一間隙壁；在所述基底的第一區上形成遮蔽結構，包括：形成第一遮蔽層，覆蓋所述第一閘極結構、所述第一間隙壁結構與所述第一區的所述基底；以及形成第二遮蔽層，覆蓋所述第一遮蔽層；以所述第一遮蔽層為停止層，移除所述第一區的所述第二遮蔽層；在所述第一閘極結構的側壁的所述第一遮蔽層的側壁形成虛擬間隙壁結構，並移除所述第一閘極結構的所述頂蓋層上以及基底上的所述第一遮蔽層；移除所述第一閘極結構的所述頂蓋層；移除在所述第一閘極結構的側壁的所述虛擬間隙壁結構、所述第一遮蔽層以及所述第一間隙壁；於所述第一閘極結構旁的所述基底中形成第一淡摻雜源極與汲極區；於所述第一閘極結構的側壁的所述襯層的側壁形成第二間隙壁；以及於所述第二間隙壁旁的所述基底中形成第一摻雜源極與汲極區。
  2. 如申請專利範圍第1項所述之半導體元件的製造方 法，其中所述第一遮蔽層的材料與所述第二遮蔽層的材料不同。
  3. 如申請專利範圍第2項所述之半導體元件的製造方法，其中所述第一遮蔽層的材料包括氧化物；所述第二遮蔽層的材料包括氮化物。
  4. 如申請專利範圍第1至3項任一項所述之半導體元件的製造方法，其中在所述第一閘極結構的側壁的所述第一遮蔽層的側壁形成所述虛擬間隙壁結構包括：於所述第一閘極結構的側壁的所述第一遮蔽層的側壁形成第一虛擬間隙壁；以及於所述第一虛擬間隙壁的側壁形成第二虛擬間隙壁。
  5. 如申請專利範圍第1項所述之半導體元件的製造方法，更包括在形成所述第一淡摻雜源極與汲極區之後，且在形成所述第二間隙壁之前，於所述襯層的側壁形成中間間隙壁。
  6. 如申請專利範圍第5項所述之半導體元件的製造方法，更包括：在所述基底的所述第二區形成具有所述頂蓋層的第二閘極結構；在所述第二閘極結構的側壁形成所述第一間隙壁結構；於所述第二閘極結構旁的所述基底中形成第二淡摻雜源極與汲極區；在所述基底的第一區上形成所述遮蔽結構的同時，在所述第二閘極結構旁形成遮蔽間隙壁結構，所述遮蔽間隙壁結構包括：第一遮蔽間隙壁，覆蓋所述第二閘極結構的側壁；以及 第二遮蔽間隙壁，覆蓋所述第一遮蔽間隙壁的側壁；於所述第二閘極結構旁的所述基底中形成應變層；移除所述第二遮蔽間隙壁；在所述第二閘極結構的側壁的所述第一遮蔽間隙壁的側壁形成所述虛擬間隙壁結構；移除所述第二閘極結構的所述頂蓋層；移除所述第二閘極結構的側壁的所述虛擬間隙壁結構、所述第一遮蔽間隙壁以及所述第一間隙壁；以及於所述第二閘極結構的側壁形成所述第二間隙壁。
TW106103274A 2017-01-26 2017-01-26 半導體元件的製造方法 TWI697045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106103274A TWI697045B (zh) 2017-01-26 2017-01-26 半導體元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106103274A TWI697045B (zh) 2017-01-26 2017-01-26 半導體元件的製造方法

Publications (2)

Publication Number Publication Date
TW201828354A TW201828354A (zh) 2018-08-01
TWI697045B true TWI697045B (zh) 2020-06-21

Family

ID=63960457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103274A TWI697045B (zh) 2017-01-26 2017-01-26 半導體元件的製造方法

Country Status (1)

Country Link
TW (1) TWI697045B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707385B (zh) * 2019-10-15 2020-10-11 力晶積成電子製造股份有限公司 半導體結構的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330064A (zh) * 2012-01-13 2013-07-16 United Microelectronics Corp 半導體結構的製造方法
TW201620025A (zh) * 2014-11-26 2016-06-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330064A (zh) * 2012-01-13 2013-07-16 United Microelectronics Corp 半導體結構的製造方法
TW201620025A (zh) * 2014-11-26 2016-06-01 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
TW201828354A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN102244098B (zh) 半导体装置及其制造方法
US8765546B1 (en) Method for fabricating fin-shaped field-effect transistor
US9059312B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11393726B2 (en) Metal gate structure of a CMOS semiconductor device and method of forming the same
US8377784B2 (en) Method for fabricating a semiconductor device
US20120306026A1 (en) Replacement gate electrode with a tungsten diffusion barrier layer
US20160126327A1 (en) Method of making a split gate memory cell
CN101728273A (zh) 半导体元件及其制造方法
CN106158857B (zh) 半导体元件及其制作方法
JP2009152342A (ja) 半導体装置の製造方法
KR101757748B1 (ko) 반도체 장치의 제조 방법
US8492259B2 (en) Method of forming metal gate structure
US10886395B2 (en) Method for fabricating tunneling field effect transistor having interfacial layer containing nitrogen
TWI697045B (zh) 半導體元件的製造方法
CN113192891B (zh) 一种半导体器件及制备方法
US8486794B1 (en) Method for manufacturing semiconductor structure
EP3336884A2 (en) Semiconductor structure and fabrication method thereof
US7902021B2 (en) Method for separately optimizing spacer width for two or more transistor classes using a recess spacer integration
US20130344673A1 (en) Semiconductor device fabrication methods
CN104979289A (zh) 一种半导体器件及其制作方法
TWI452652B (zh) 半導體元件及其製造方法
CN116266557A (zh) 半导体元件及其制作方法
TWI521611B (zh) 金氧半導體元件的製造方法
CN115775736A (zh) 半导体元件的形成方法及半导体元件
JP2008258423A (ja) 半導体装置及び半導体装置の製造方法