TWI694502B - 打線接合結構及其製造方法 - Google Patents
打線接合結構及其製造方法 Download PDFInfo
- Publication number
- TWI694502B TWI694502B TW108109544A TW108109544A TWI694502B TW I694502 B TWI694502 B TW I694502B TW 108109544 A TW108109544 A TW 108109544A TW 108109544 A TW108109544 A TW 108109544A TW I694502 B TWI694502 B TW I694502B
- Authority
- TW
- Taiwan
- Prior art keywords
- bonding
- bonding pad
- conductive layer
- wire
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明提供一種打線接合結構及其製造方法。打線接合結構包括接合墊結構、保護層及接合打線。接合墊結構包括接合墊及導電層。接合墊具有開口。導電層與接合墊電性連接。導電層的至少部分位於接合墊的開口中,且被接合墊側向環繞。保護層至少覆蓋接合墊結構的部分表面。接合打線接合至接合墊結構的導電層。
Description
本發明是有關於一種打線接合結構及其製造方法,且特別是有關於一種包括修復的(repaired)接合墊的打線接合結構以及針對失效晶粒中破損的接合墊的修補方法。
在封裝製程中,打線接合製程是重要的晶粒連線技術,其藉由導電接線(或稱為接合打線)將晶粒連接至其它晶粒或半導體裝置,進而形成封裝結構。舉例而言,如圖1A所示,晶粒50包括基底10、接墊11、介電層12、接合墊13及鈍化層14。接合墊13與接墊11電性連接,且與接合打線16接合,並可藉由接合打線16將晶粒50電性連接至其他元件,並進一步形成封裝結構。在一實施例中,接合打線16包括彼此連接的接合墊16a及導線16b。接合墊16a與接合墊13電性及物理接觸。導線16b位於接合墊16a上。接合打線16包括導電材料,例如金、銀、銅或其組合。接合打線例如是藉由熱音波接合技術接合至接合墊13。
請參照圖1B,在一實施例中,在接合打線16與接合墊13的接合處可能發生剝離或破裂。舉例來說,如圖1B所示,接合打線16連同與其接觸的接合墊13的一部分13b從晶粒50剝離,從而產生破損的接合墊13a,導致晶粒失效,並形成失效的晶粒50a。此種剝離或破裂可能由於接合打線的尺寸太小、接合強度不大、接合製程參數設定不良或表面污染等原因造成。
在一實施例中,晶粒50包括多個接合墊13,而上述剝離或破裂可能不是發生在全部的接合墊13上,而僅有單一個或少數接合墊13發生此種剝離。由於半導體製程需要將晶粒50a整片曝光、蝕刻,因此若利用傳統的鍍覆或沉積的方法對單一或少數的破損的接合墊13a進行修補,會造成製程的浪費、增加成本而造成虧損。因此需要研究一種修補方法,可單獨對晶粒上單一個或少數破損的接合墊進行修補,而不會造成製程上的浪費。另一方面,如何使得修補后的接合結構具有足夠的強度,以避免再次發生剝離或破裂,也是目前亟待解決的問題。
本發明提供一種打線接合結構。打線接合結構包括接合墊結構、保護層及接合打線。接合墊結構包括接合墊及導電層。接合墊具有開口。導電層與接合墊電性連接。導電層的至少部分位於接合墊的開口中,且被接合墊側向環繞。保護層至少覆蓋接合墊結構的部分表面。接合打線接合至接合墊結構的導電層。
本發明提供一種打線接合結構的製造方法,且特別是一種針對失效晶粒中單一個或少數個破損的接合墊的修補方法,其包括以下步驟。提供具有開口的接合墊。進行第一3D列印製程,以形成導電層,導電層至少填充所述開口並與接合墊電性連接。導電層與接合墊形成接合墊結構。進行第二3D列印製程,以形成保護層,保護層至少覆蓋接合墊結構的部分表面。將接合打線接合至接合墊結構的導電層。
基於上述,本發明利用3D列印技術對失效晶粒中的單一個或少數破損的接合墊進行修補,從而可避免製程上的浪費,節約成本。另外,在修補之後的接合墊結構上形成保護層,可增強接合墊結構的強度,從而避免修復的接合墊結構再次發生剝離。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件,以下段落將不再一一贅述。
圖2A至圖2D示出根據本發明一實施例的打線接合結構(wire bonding structure)的製造方法的示意性剖視圖,且特別是示出根據本發明一實施例的修補打線接合結構的方法。圖3A至圖3D示出根據本發明一實施例的打線接合結構製造方法的上視圖,其中圖2A至圖2D是分別對應圖3A至3D的線I-I’的剖視圖。
請參照圖2A,提供晶粒50a。晶粒50a可為待封裝的晶粒或包括在封裝結構中的晶粒。晶粒50a包括基底10、接墊(pad)11、介電層12、接合墊(bonding pad)13以及鈍化層14。在一實施例中,晶粒50a為失效晶粒(fail die),其包括多個接合墊13。所述多個接合墊13中的一個或多個具有缺陷。舉例來說,一個或多個(少數個)接合墊13例如是發生過如圖1B所示的剝離或破裂,其中接合墊13的一部分13b(圖中以虛線示出)已從晶粒50a剝離,並余留下破損的接合墊(或稱為失效接合墊)13a。為了簡潔起見,附圖中僅示出一個破損的接合墊13a,但應理解,晶粒50a中還包括多個良好的接合墊13和/或其它破損的接合墊13a。
在一實施例中,基底10為半導體基底,例如是矽基底。基底10例如是塊狀矽基底、摻雜矽基底、未摻雜矽基底或絕緣體上覆矽基底。摻雜矽基底的摻質可為N型摻質、P型摻質或其組合。具體來說,基底10可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體材料形成。基底10可包括主動區域及隔離結構,且可包括各種元件,例如主動元件、被動元件或其組合(未示出)。舉例來說,主動元件例如包括電晶體、二極體等元件。被動元件例如包括電容器、電感器、電阻器等元件。在一實施例中,在基底10上方可包括內連線結構(未示出)。所述內連線結構可包括形成於介電結構中的多層金屬導線及通孔。多層金屬導線及通孔包括導電材料,且電性連接至形成在基底10上的各種元件,以形成功能電路。
接墊11例如是內連線結構的頂部導電特徵,其與內連線結構中的金屬導線及通孔電性連接,並進而與基底10上的各種元件電性連接。在一實施例中,接墊11的材料包括金屬或金屬合金,例如銅、鋁、金、銀、鎳、鈀、其合金或其組合。接墊11的形成方法包括物理氣相沉積法(physical vapor deposition,PVD)、鍍覆法(plating)或其組合。在本文中,鍍覆包括無電鍍覆或電鍍。雖然圖2A中僅繪示一個接墊11,但本發明不限於此。晶粒50a中可包括多個接墊11,且接墊11的數目可依產品需求來調整。
請繼續參照圖2A,介電層12位於基底10的上方,覆蓋接墊11的側壁及部分頂面。介電層12具有開口,以暴露出接墊11的另一部分頂面。在一實施例中,介電層12的材料包括介電材料,例如氧化矽、氮化矽、氮氧化矽、聚合物或其組合。聚合物例如是聚醯亞胺。介電層12的形成方法包括旋轉塗佈法、化學氣相沉積法或其組合。
接合墊13形成於被介電層12暴露出的接墊11上,並與接墊11電性連接。接合墊13例如是共形地(conformal)形成在接墊11及介電層12上。在一實施例中,接合墊13包括導電材料,例如金屬或金屬合金。在示例性實施例中,接合墊13包括鋁。接合墊13的形成方法包括物理氣相沉積法、鍍覆法或其組合。接合墊13覆蓋接墊11被介電層12的開口所暴露出的部分頂面、介電層12的側壁及部分頂面。
鈍化層14形成於介電層12上及接合墊13的側邊。在一實施例中,鈍化層14覆蓋接合墊13的側壁,但本發明並不以此為限。在另一實施例中,鈍化層14可更延伸至覆蓋接合墊13的部分頂面。鈍化層14的材料可與介電層12的材料相同或不同。在一實施例中,鈍化層14包括氧化矽、氮化矽、氮氧化矽、聚合物或其組合。聚合物例如是聚醯亞胺。鈍化層14的形成方法例如包括旋轉塗佈法、化學氣相沉積法或其組合。
請參照圖2A及圖3A,如上所述,晶粒50a中的一個或一些接合墊13的一部分13b從原接合墊13剝離(以虛線示出),且在剝離處形成開口18,並形成破損的接合墊13a。換言之,破損的接合墊13a具有開口18,所述開口18暴露出接合墊13a的側壁S1及接墊11的部分頂面。圖2A及圖3A中所示的接合墊13a及開口18的形狀僅為示例說明,且本發明並不以此為限。接合墊13a及開口18可分別具有任意合適的形狀。舉例而言,接合墊13a及開口18在上視圖中的輪廓可分別為正方形、長方形、圓形、橢圓形或不規則形等。
請參照圖2B及圖3B,形成導電層22,以至少填充接合墊13a的開口18。導電層22的材料與形成方法與接墊11及接合墊13a的材料及形成方法不同。導電層22例如是藉由三維(three dimensional, 3D)列印製程來形成。3D列印製程例如包括如下步驟:將3D列印裝置的噴頭20置於待修補接合墊13a的開口18上方,藉由噴頭20將導電墨水21噴至接合墊13a的開口18中和/或接合墊13a的頂面T1上。在一實施例中,導電墨水21包括多個導電顆粒A、溶劑及分散劑(dispersant)B。導電顆粒A包括多個金屬奈米顆粒,例如是銀奈米顆粒、銅奈米顆粒、銅銀合金奈米顆粒、金奈米顆粒或其類似物或其組合。溶劑包括N-甲基吡咯烷酮、丙二醇甲醚、乙二醇等溶劑。分散劑B包括導電分散劑。在一實施例中,分散劑B包括高分子材料,例如聚乙二醇辛基苯基醚(Polyoxyethylene octyl phenyl ether)、聚山梨醇酯二十(Polyoxyethylene (20) sorbitan monolaurate)等。在一實施例中,分散劑B可例如是碳黑分散劑、石墨烯分散劑等。接著,進行固化(curing)製程,以使導電墨水21中的溶劑揮發而固化,以形成導電層22。固化製程包括對噴至接合墊13a的導電墨水21進行加熱製程或照光製程。所述加熱製程例如包括在溫度為250℃以下的低溫燒結製程。所述照光製程例如是使用雷射光或紫外光等。然而,本發明並不以此為限。
在固化製程之後,導電層22包括導電顆粒A及分散劑B,多個導電顆粒A彼此電性連接。在一實施例中,導電顆粒A例如呈球狀,但本發明並不以此為限。在一實施例中,導電顆粒A的平均粒徑範圍可為5 nm至1 μm。不同導電顆粒A的粒徑可相同或不同。導電顆粒A的粒徑分布的標準差範圍可為4.5至43。分散劑B位於導電顆粒A之間的間隙中。分散劑B可使導電顆粒A在導電層22中均勻分佈,進而提高導電層22的導電性能。
繼續參照圖2B,導電層22至少填充接合墊13a的開口18,並與接合墊13a的部分表面及接墊11的部分頂面物理接觸並電性連接。在一實施例中,導電層22填入開口18中且覆蓋接合墊13a的側壁S1,並進一步延伸至覆蓋接合墊13a的頂面T1及部分側表面S2。頂面T1是指位於接墊11的頂面上的接合墊13a的水平表面。側表面S2是指位於介電層12的側壁上的接合墊13a的部分表面。亦即,導電層22的頂面可高於接合墊13a的頂面T1。然而,本發明並不以此為限。在另一實施例中,導電層22填充開口18,以覆蓋接合墊13a暴露在開口18中的側壁S1,且導電層22的頂面可與接合墊13a的頂面T1大致齊平。在一實施例中,導電層22的表面可為平坦的。在另一實施例中,導電層22可共形地形成在接合墊13a上,從而具有與接合墊13a及其開口18共形的(conformal)表面。在又一實施例中,接合墊13a可被導電層22完全覆蓋(圖4)。舉例來說,導電層22可完全覆蓋接合墊13a的側壁S1、頂面T1、側表面S2及位於介電層12上的頂面T2。
請參照圖2C及圖3C,在導電層22及接合墊13a上形成保護層28。在一實施例中,保護層28又可稱為黏著層。保護層28包括絕緣材料,且例如是藉由與介電層12及鈍化層14不同的形成方法來形成。在一實施例中,保護層28藉由3D列印製程來形成。舉例而言,藉由3D列印裝置的噴頭24將絕緣墨水25噴至導電層22和/或接合墊13a上。在一實施例中,絕緣墨水25被噴至導電層22與接合墊13a的交界處40(圖3C)上方,並覆蓋鄰近交界處40的導電層22及接合墊13a。絕緣墨水25包括絕緣材料與溶劑。所述絕緣材料包括聚醯亞胺、聚氨酯或其類似物等絕緣材料。所述溶劑包括N-甲基吡咯烷酮、丙二醇甲醚、乙二醇等類似溶劑。接著對絕緣墨水25進行固化製程,以使溶劑揮發而固化,從而形成保護層28。固化製程與上述導電層22的固化製程類似,於此不再贅述。
請繼續參照圖2C及圖3C,在一實施例中,保護層28呈環形,覆蓋導電層22邊緣的部分頂面以及鄰近導電層22邊緣的部分接合墊13a的表面(例如,側表面S2)。在本文中,環形可包括圓環形、橢圓環形、正方環形、長方環形、不規則環形或其他任意合適的環形。導電層22的另一部分頂面位於保護層28的環形區域內並暴露出來。所述環形區域意指位於所述保護層28的內側壁28a以內,被保護層28環繞的區域。
至此,接合墊13a的修補即已完成。接合墊13a及導電層22形成新的修復的接合墊(或稱為接合墊結構)29。保護層28形成於接合墊29上,以部分覆蓋及保護接合墊29,從而可加強接合墊29的附著力,增強接合墊29的強度,避免發生再次剝離。
請參照圖2D及圖3D,接著在接合墊29上形成接合打線30。具體來說,接合打線30形成在保護層28的環形區域內的導電層22上。接合打線30的材料及形成方法與接合打線16(圖1A)相似,於此不再贅述。修復后的接合墊29、保護層28及接合打線30形成新的打線接合結構32。至此,失效晶粒50a的修補即已完成,並形成了新的良好晶粒(good die)50b。
晶粒50b包括基底10、接墊11、介電層12、鈍化層14及打線接合結構32。應理解,晶粒50b中除包括修復的打線接合結構32之外,更包括未發生剝離的接合墊13與接合打線16所構成的打線接合結構(如圖1A所示)。
請繼續參照圖2D及圖3D,打線接合結構32包括接合墊13a與導電層22所形成的新的接合墊29、保護層28以及接合打線30。在一實施例中,導電層22包括主體部22a及延伸部22b。主體部22a位於接合墊13a的開口中,被接合墊13a側向環繞,且與接合墊13a的側壁S1物理接觸並電性連接。延伸部22b位於主體部22a及接合墊13a上,覆蓋接合墊13a的頂面T1及部分側表面S2。
保護層28位於接合墊29上,覆蓋接合墊29的部分表面。具體來說,保護層28位於導電層22及接合墊13a上,覆蓋導電層22的部分表面及接合墊13a的部分表面。在一實施例,保護層28位於導電層22的頂面與接合墊13a的交界處40(圖3D)上方,覆蓋導電層22的部分頂面(即,頂面邊緣)及鄰近導電層22的所述部分頂面的接合墊13a的部分側表面S2。導電層22的部分延伸部22b在垂直于接墊11頂面的方向上夾置於保護層28與接合墊13a之間。也就是說,部分保護層28,部分導電層22及部分接合墊13a在垂直于接墊11頂面的方向上彼此交疊。
在一實施例中,保護層28僅覆蓋接合墊13a的側表面S2而並未覆蓋接合墊13a的頂面T2,但本發明並不以此為限。在另一實施例中,保護層28更可延伸至覆蓋接合墊13a的頂面T2。保護層28的頂面可低於、齊平於或高於接合墊13a的頂面T2。
請參照圖2D及圖3D,接合打線30位於保護層28的環形區域內的導電層22上,且與導電層22物理接觸及電性連接。在一實施例中,接合打線30包括彼此連接的接合墊30a及導線30b。接合墊30a的底面與導電層22接觸並電性連接,並藉由導電層22與接合墊13a及接墊11電性連接。接合打線30被保護層28側向環繞,接合墊30a的側壁可與保護層28接觸或不接觸。在一實施例中,接合墊30a的部分側壁可與保護層28的內側壁28a接觸,而接合墊30a的其它部分側壁則與保護層28的內側壁28a間隔開,但本發明並不以此為限。在另一實施例中,接合打線30的接合墊的側壁與保護層28的內側壁28a間隔開,而沒有接觸。事實上,只要接合打線30與導電層22電性接觸,接合打線30可位於保護層28的環形區域內導電層22上的任意位置。導線30b的一端與接合墊30a連接,並藉由接合墊30a與導電層22、接合墊13a及接墊11電性連接。導線30b的另一端可連接至其它晶粒或半導體元件(未示出),進而將晶粒50b連接至其它晶粒或半導體元件,並進一步形成封裝結構。
圖4示出根據本發明另一實施例的包括打線接合結構的晶粒50c的示意性剖視圖。此實施例與前述實施例類似,不同之處在於,此實施例中的接合墊13a被導電層22完全覆蓋。此實施例中各元件的材料及形成方法與前述實施例相似,於此不再贅述。
請參照圖4,在一實施例中,接合墊13a的表面(例如側壁S1、頂面T2、側表面S2及頂面T2)被導電層22覆蓋。在一實施例中,導電層22的頂面可與鈍化層14的頂面大致齊平,但本發明並不以此為限。在另一實施例中,導電層22的頂面也可低於或高於鈍化層14的頂面。在一實施例中,保護層28設置於接合墊13a及導電層22所構成的接合墊29上,覆蓋導電層22的部分頂面及鈍化層14的部分頂面。晶粒50c的其它結構特徵與晶粒50b類似,於此不再贅述。
綜上所述,本發明利用3D列印技術對失效晶粒中的單一個或少數破損的接合墊進行修補,以可避免製程上的浪費,節約成本。另外,在修補之後的接合墊上形成保護層,可增強新的接合墊的強度,以避免修補后的接合墊再次發生剝離。應理解的是,上述實施例中破損接合墊13a的形狀及其破裂的方式僅為例示說明,且本發明並不以此為限。本發明的針對失效晶粒中破損接合墊的修補方法可用於修補以任意方式破裂的任何形狀的接合墊。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:基底
22b:延伸部
11:接墊
25:絕緣墨水
12:介電層
28:保護層
13、13a、16a、29、30a:接合墊
28a:內側壁
13b:部分
32:打線接合結構
14:鈍化層
40:交界處
16、30:接合打線
50、50a、50b、50c:晶粒
16b、30b:導線
A:導電顆粒
18:開口
B:分散劑
20、24:噴頭
T1、T2:頂面
21:導電墨水
I-I’:線
22:導電層
S1:側壁
22a:主體部
S2:側表面
圖1A至圖1B示出晶粒的打線接合結構剝離的示意性剖面圖。
圖2A至圖2D示出根據本發明一實施例的晶粒的打線接合結構的製造方法的示意性剖視圖。
圖3A至圖3D示出根據本發明一實施例的晶粒的打線接合結構製造方法的上視圖。
圖4示出根據本發明一實施例的包括打線接合結構的晶粒的示意性剖視圖。
10:基底
11:接墊
12:介電層
13a、29、30a:接合墊
14:鈍化層
30:接合打線
30b:導線
22:導電層
22a:主體部
22b:延伸部
28:保護層
32:打線接合結構
50b:晶粒
T1、T2:頂面
S1:側壁
S2:側表面
Claims (12)
- 一種打線接合結構,包括:接合墊結構,包括:接合墊,所述接合墊具有開口;以及導電層,與所述接合墊電性連接,所述導電層的至少部分位於所述接合墊的所述開口中,且被所述接合墊側向環繞;保護層,至少覆蓋所述接合墊結構的部分表面;以及接合打線,接合至所述接合墊結構的所述導電層,其中所述保護層覆蓋所述導電層的部分頂面及所述接合墊的部分表面。
- 如申請專利範圍第1項所述的打線接合結構,其中所述導電層包括與所述接合墊不同的材料。
- 如申請專利範圍第2項所述的打線接合結構,其中所述接合墊包括金屬,所述金屬包括鋁,所述導電層包括金屬奈米顆粒,所述金屬奈米顆粒包括銀奈米顆粒、銅奈米顆粒、銅銀合金奈米顆粒、金奈米顆粒或其類似物或其組合。
- 如申請專利範圍第1項所述的打線接合結構,其中所述導電層覆蓋所述接合墊暴露在所述開口中的側壁,且進一步延伸至覆蓋所述接合墊的部分頂面。
- 如申請專利範圍第4項所述的打線接合結構,其中部分所述導電層夾置於所述保護層與所述接合墊之間。
- 如申請專利範圍第1項所述的打線接合結構,其中所述保護層呈環形,側向環繞所述接合打線。
- 如申請專利範圍第1項所述的打線接合結構,其中所述接合墊結構設置於晶粒的接墊上。
- 一種打線接合結構的製造方法,包括:提供具有開口的接合墊;進行第一3D列印製程,以形成導電層,所述導電層至少填充所述開口並與所述接合墊電性連接,所述導電層與所述接合墊形成接合墊結構;進行第二3D列印製程,以形成保護層,所述保護層至少覆蓋所述接合墊結構的部分表面;以及將接合打線接合至所述接合墊結構的所述導電層。
- 如申請專利範圍第8項所述的打線接合結構的製造方法,其中所述保護層呈環形,且所述接合打線設置於所述保護層的內側壁所圍成的環形區域內的所述導電層上。
- 如申請專利範圍第8項所述的打線接合結構的製造方法,其中所述進行第一3D列印製程包括:藉由3D列印裝置的噴頭將導電墨水噴至所述接合墊,所述導電墨水至少填充所述接合墊的所述開口,其中所述導電墨水包括導電顆粒、溶劑及分散劑;進行固化製程,以使所述導電墨水中的所述溶劑揮發而固化,從而形成所述導電層。
- 如申請專利範圍第10項所述的打線接合結構的製造方法,其中所述導電顆粒包括銀奈米顆粒、銅奈米顆粒、銅銀合金奈米顆粒、金奈米顆粒或其類似物或其組合。
- 如申請專利範圍第8項所述的打線接合結構的製造方法,其中所述具有開口的接合墊是包括在失效晶粒中的破損的接合墊,且所述製造方法是用於修補所述失效晶粒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108109544A TWI694502B (zh) | 2019-03-20 | 2019-03-20 | 打線接合結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108109544A TWI694502B (zh) | 2019-03-20 | 2019-03-20 | 打線接合結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI694502B true TWI694502B (zh) | 2020-05-21 |
TW202036685A TW202036685A (zh) | 2020-10-01 |
Family
ID=71895943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108109544A TWI694502B (zh) | 2019-03-20 | 2019-03-20 | 打線接合結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI694502B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200504903A (en) * | 2003-06-24 | 2005-02-01 | Renesas Tech Corp | Semiconductor device |
-
2019
- 2019-03-20 TW TW108109544A patent/TWI694502B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200504903A (en) * | 2003-06-24 | 2005-02-01 | Renesas Tech Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW202036685A (zh) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177104B2 (en) | Package on package structure and method for forming the same | |
US9679864B2 (en) | Printed interconnects for semiconductor packages | |
TWI747127B (zh) | 晶片封裝結構及其製造方法 | |
TWI727277B (zh) | 半導體結構及半導體結構形成方法 | |
TWI659477B (zh) | 半導體裝置及其製造方法 | |
TWI528505B (zh) | 半導體結構及其製造方法 | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
US10340226B2 (en) | Interconnect crack arrestor structure and methods | |
TWI718722B (zh) | 接合結構及其形成方法 | |
TWI697085B (zh) | 半導體元件及其形成方法 | |
TW202002095A (zh) | 半導體內連線結構及方法 | |
US11233028B2 (en) | Chip packaging method and chip structure | |
TWI721038B (zh) | 封裝結構、疊層封裝元件及其形成方法 | |
TW201705389A (zh) | 晶圓級封裝及其製作方法 | |
TW201742081A (zh) | 導電圖案 | |
TWI660468B (zh) | 封裝結構及其製造方法 | |
TWI763421B (zh) | 具有氣隙的半導體封裝結構及其製備方法 | |
US20200350268A1 (en) | Wire bonding structure and method of manufacturing the same | |
TWI694502B (zh) | 打線接合結構及其製造方法 | |
TWI567843B (zh) | 封裝基板及其製法 | |
US11658138B2 (en) | Semiconductor device including uneven contact in passivation layer | |
CN111785699B (zh) | 打线接合结构及其制造方法 | |
TWI555142B (zh) | 半導體封裝結構及其製造方法 | |
TW202320271A (zh) | 半導體晶粒封裝 | |
TWI550732B (zh) | 晶片封裝結構的製作方法 |