TWI689816B - 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置 - Google Patents

區塊管理方法、記憶體控制電路單元與記憶體儲存裝置 Download PDF

Info

Publication number
TWI689816B
TWI689816B TW107107330A TW107107330A TWI689816B TW I689816 B TWI689816 B TW I689816B TW 107107330 A TW107107330 A TW 107107330A TW 107107330 A TW107107330 A TW 107107330A TW I689816 B TWI689816 B TW I689816B
Authority
TW
Taiwan
Prior art keywords
block
physical
memory
physical blocks
mapping table
Prior art date
Application number
TW107107330A
Other languages
English (en)
Other versions
TW201939287A (zh
Inventor
林小東
李明彥
李國榮
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107107330A priority Critical patent/TWI689816B/zh
Priority to US15/956,749 priority patent/US10871909B2/en
Publication of TW201939287A publication Critical patent/TW201939287A/zh
Application granted granted Critical
Publication of TWI689816B publication Critical patent/TWI689816B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

一種區塊管理方法、記憶體控制電路單元與記憶體儲存裝置，用於管理可複寫式非揮發性記憶體模組中的多個實體區塊。此方法包括：從多個實體區塊中的第一實體區塊中讀出使用者資料，以獲得對應於第一實體區塊的多個參數；將對應於第一實體區塊的多個參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將第一實體區塊分組至第一區塊群或第二區塊群；建立第一區塊映射表與第二區塊映射表；將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊並將第二區塊映射表的邏輯位址映射至屬於第二區塊群的實體區塊。

Description

區塊管理方法、記憶體控制電路單元與記憶體儲存裝置
本發明是有關於一種區塊管理方法、記憶體控制電路單元與記憶體儲存裝置，且特別是有關於一種基於機器學習的區塊管理方法、記憶體控制電路單元與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
快閃記憶體通常會分割為多個實體區塊(physical block)。一般而言，在快閃記憶體中實體區塊為抹除的最小單位。亦即，每一實體區塊含有最小數目的一併被抹除的存儲單元。每一實體區塊通常會分割為多個實體頁(physical page)。實體頁通常為程 式化(program)的最小單元，換言之，實體頁為寫入資料或讀取資料的最小單元。
當快閃記憶體儲存裝置用作為安裝電腦作業系統的儲存媒體時，作業系統會經常性地存取特定資料，例如，檔案配置表(File Allocation Table，簡稱FAT)。在上述運作機制下快閃記憶體儲存裝置的實體區塊會被頻繁地進行抹除以完成資料的更新。然而，實體區塊的抹除次數是有限的(例如，實體區塊抹除一萬次後就會損壞)，因此在頻繁地抹除實體區塊的情況下，快閃記憶體儲存裝置的壽命將大幅縮短。
一般來說，作業系統在儲存裝置上儲存資料皆有一特定使用模式。例如，某些實體區塊的磨損程度過高，而某些實體區塊的磨損程度過低。因此，若能根據每一實體區塊的磨損程度來設計不同的寫入機制，則將可有效地提升快閃記憶體儲存裝置的效能，延長快閃記憶體儲存裝置的壽命。基此，此領域技術人員需不斷研發能夠平均地使用快閃記憶體存儲系統中所有實體區塊的區塊管理方法，以有效地延長快閃記憶體存儲系統的壽命。
本發明提供一種區塊管理方法、記憶體控制電路單元與記憶體儲存裝置。
本發明的一範例實施例提出一種區塊管理方法，用於管理可複寫式非揮發性記憶體模組中的多個實體區塊。此區塊管理 方法包括：從多個實體區塊中的第一實體區塊中讀出使用者資料，以獲得對應於第一實體區塊的多個參數；將對應於第一實體區塊的多個參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將第一實體區塊分組至第一區塊群或第二區塊群；建立第一區塊映射表與第二區塊映射表；將第一區塊映射表的邏輯位址映射至屬於第一區塊群的第一實體區塊；以及將第二區塊映射表的邏輯位址映射至屬於第二區塊群的第一實體區塊。
在本發明的一範例實施例中，上述第一區塊映射表的邏輯位址排列在第二區塊映射表的邏輯位址之前。
在本發明的一範例實施例中，上述儲存在第一區塊映射表的邏輯位址的資料的覆寫頻率大於儲存在第二區塊映射表的邏輯位址的資料的覆寫頻率。
在本發明的一範例實施例中，上述多個參數包括讀取忙碌時間參數、錯誤位元位置參數與儲存保持力參數的至少其中之一。
在本發明的一範例實施例中，上述錯誤位元位置參數是根據從每一實體區塊中讀出使用者資料中，在上實體程式化單元的多個錯誤位元的分佈、在中實體程式化單元的多個錯誤位元的分佈及在下實體程式化單元的多個錯誤位元的分佈來獲取。
在本發明的一範例實施例中，上述區塊管理方法更包括：當從第一實體區塊讀出的使用者資料在錯誤檢查與校正操作 中無法被校正並且在重讀操作後被校正時，記憶體管理電路用以將第一實體區塊分組至第二區塊群。
在本發明的一範例實施例中，上述區塊管理方法更包括：寫入測試資料至每一所述多個實體區塊；從每一所述多個實體區塊中讀出測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，將對應於每一所述多個實體區塊的參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將多個實體區塊至少分組為第一區塊群與第二區塊群。
在本發明的一範例實施例中，上述區塊管理方法更包括：將測試資料寫入至多個第一測試實體區塊並且讀出測試資料，以獲取對應多個第一測試實體區塊的參數；將測試資料寫入至多個第二測試實體區塊並且讀出測試資料，以獲取對應多個第二測試實體區塊的參數；以及將多個第一測試實體區塊、對應多個第一測試實體區塊的參數、多個第二測試實體區塊和對應多個第二測試實體區塊的參數作為訓練資料來進行機器學習操作以訓練區塊辨識機器學習模型。
在本發明的一範例實施例中，上述區塊管理方法更包括：將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊之前，依據區塊辨識機器學習模型的輸出結果，排序屬於第一區塊群的實體區塊。
本發明的一範例實施例提出一種記憶體儲存裝置，其包 括連接器、可複寫式非揮發性記憶體模組以及記憶體控制電路單元。連接器用以電性連接至主機系統。可複寫式非揮發性記憶體模組包括多個實體區塊。記憶體控制電路單元電性連接至連接器與可複寫式非揮發性記憶體模組。在此，記憶體控制電路單元用以寫入測試資料至每一實體區塊。記憶體控制電路單元用以下達讀取指令序列從多個實體區塊中的第一實體區塊中讀出使用者資料，以獲得對應於第一實體區塊的多個參數。此外，記憶體控制電路單元用以建立第一區塊映射表與第二區塊映射表；將第一區塊映射表的邏輯位址映射至屬於第一區塊群的第一實體區塊；以及將第二區塊映射表的邏輯位址映射至屬於第二區塊群的第一實體區塊。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以將第一區塊映射表的邏輯位址排列在第二區塊映射表的邏輯位址之前。
在本發明的一範例實施例中，上述記憶體控制電路單元用以儲存在第一區塊映射表的邏輯位址的資料的覆寫頻率大於記憶體控制電路單元用以儲存在第二區塊映射表的邏輯位址的資料的覆寫頻率。
在本發明的一範例實施例中，當從第一實體區塊讀出的使用者資料在錯誤檢查與校正操作中無法被校正並且在重讀操作後被校正時，上述記憶體控制電路單元用以將第一實體區塊分組至第二區塊群。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以下達寫入指令序列寫入測試資料至每一所述多個實體區塊；記憶體控制電路單元更用以下達讀取指令序列從每一所述多個實體區塊中讀出測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，記憶體控制電路單元更用以將對應於每一所述多個實體區塊的參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將多個實體區塊至少分組為第一區塊群與第二區塊群。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以將測試資料寫入至多個第一測試實體區塊並且讀出測試資料，以獲取對應第一測試實體區塊的多個參數，將測試資料寫入至多個第二測試實體區塊並且讀出測試資料，以獲取對應第二測試實體區塊的多個參數。並且，記憶體控制電路單元更用以將第一測試實體區塊、對應第一測試實體區塊的參數、第二測試實體區塊和對應第二測試實體區塊的參數作為訓練資料來進行機器學習操作以訓練區塊辨識機器學習模型。
在本發明的一範例實施例中，在將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊的運作之前，記憶體控制電路單元更用以依據區塊辨識機器學習模型的輸出結果，排序屬於第一區塊群的實體區塊。
本發明的一範例實施例提出一種記憶體控制電路單元，其包括主機介面、記憶體介面與記憶體管理電路。主機介面用以 電性連接至主機系統。記憶體介面用以電性連接至可複寫式非揮發性記憶體模組，可複寫式非揮發性記憶體模組包括多個實體區塊。記憶體管理電路電性連接至主機介面與記憶體介面。在此，記憶體管理電路用以下達讀取指令序列從多個實體區塊中的第一實體區塊中讀出使用者資料，以獲得對應於第一實體區塊的多個參數。此外，記憶體管理電路用以下達寫入指令序列將對應於第一實體區塊的多個參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將第一實體區塊分組至第一區塊群或第二區塊群。記憶體管理電路用以建立第一區塊映射表與第二區塊映射表。記憶體管理電路用以將第一區塊映射表的邏輯位址映射至屬於第一區塊群的第一實體區塊；以及記憶體管理電路用以將第二區塊映射表的邏輯位址映射至屬於第二區塊群的第一實體區塊。
在本發明的一範例實施例中，上述記憶體管理電路更用以將第一區塊映射表的邏輯位址排列在第二區塊映射表的邏輯位址之前。
在本發明的一範例實施例中，上述記憶體管理電路用以儲存在第一區塊映射表的邏輯位址的資料的覆寫頻率大於記憶體管理電路用以儲存在第二區塊映射表的邏輯位址的資料的覆寫頻率。
在本發明的一範例實施例中，當從第一實體區塊讀出的使用者資料在錯誤檢查與校正操作中無法被校正並且在重讀操作 後被校正時，上述記憶體管理電路用以將第一實體區塊分組至第二區塊群。
在本發明的一範例實施例中，記憶體管理電路更用以下達寫入指令序列寫入測試資料至每一所述多個實體區塊；記憶體管理電路更用以下達讀取指令序列從每一所述多個實體區塊中讀出測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，記憶體管理電路更用以將對應於每一所述多個實體區塊的參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將多個實體區塊至少分組為第一區塊群與第二區塊群。
在本發明的一範例實施例中，上述記憶體管理電路更用以下達寫入指令序列將測試資料寫入至多個第一實體區塊並且讀出測試資料，以獲取對應第一實體區塊的多個參數。此外，記憶體管理電路更用以下達寫入指令序列將測試資料寫入至多個第二測試實體區塊並且讀出測試資料，以獲取對應第二測試實體區塊的多個參數。並且記憶體管理電路更用以將第一測試實體區塊、對應第一測試實體區塊的參數、第二測試實體區塊和對應第二測試實體區塊的參數作為訓練資料來進行機器學習操作以訓練區塊辨識機器學習模型。
在本發明的一範例實施例中，在將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊的運作之前，記憶體管理電路更用以依據區塊辨識機器學習模型的輸出結果，排序屬於 第一區塊群的實體區塊。
基於上述，本發明提供的區塊管理方法、記憶體控制電路單元與記憶體儲存裝置，利用區塊辨識機器學習模型根據實體區塊的多個參數來判斷實體區塊的使用狀態並將實體區塊進行分組，以優先使用狀態良好的實體區塊，達到平均地使用快閃記憶體存儲系統中所有實體區塊的目的。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:記憶體儲存裝置
11:主機系統
12:輸入/輸出(I/O)裝置
110:系統匯流排
111:處理器
112:隨機存取記憶體(RAM)
113:唯讀記憶體(ROM)
114:資料傳輸介面
20:主機板
201:隨身碟
202:記憶卡
203:固態硬碟
204:無線記憶體儲存裝置
205:全球定位系統模組
206:網路介面卡
207:無線傳輸裝置
208:鍵盤
209:螢幕
210:喇叭
30:記憶體儲存裝置
31:主機系統
32:SD卡
33:CF卡
34:嵌入式儲存裝置
341:嵌入式多媒體卡
342:嵌入式多晶片封裝儲存裝置
402:連接介面單元
404:記憶體控制電路單元
406:可複寫式非揮發性記憶體模組
502:記憶體管理電路
504:主機介面
506:記憶體介面
508:緩衝記憶體
510:電源管理電路
512:錯誤檢查與校正電路
LBA(0)~LBA(N)、LBA(M)、LBA(M+1)、LBA(M+2):邏輯位址
410(0)~410(N)、410(S)、410(M)、410(M+1)、410(P)、410(N+1)、410(N+2)、410(N+3):實體區塊
701:區塊辨識機器學習模型
702:訓練資料
1、2、703:參數
420:第一區塊群
430:第二區塊群
4101:第一測試實體區塊
4102:第二測試實體區塊
70：31:讀取忙碌時間參數
7032:錯誤位元位置參數
7033:儲存保持力參數
TA:第一區塊映射表
TB:第二區塊映射表
S901:寫入測試資料至每一實體區塊的步驟
S903:從每一實體區塊中讀出測試資料以獲得對應於每一實體區塊的多個參數的步驟
S905:以每一實體區塊為單位將對應於每一實體區塊的參數輸入至區塊辨識機器學習模型中以依據區塊辨識機器學習模型的輸出結果將實體區塊至少分組為第一區塊群或第二區塊群的步驟
S907:建立第一區塊映射表與第二區塊映射表的步驟
S909:將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊且將第二區塊映射表的邏輯位址映射至屬於第二區塊群的實體區塊的步驟
S1001:將測試資料寫入至多個第一測試實體區塊並且讀出測試資料以獲取對應第一測試實體區塊的參數的步驟
S1003:將測試資料寫入至多個第二測試實體區塊並且讀出測試資料以獲取對應第二測試實體區塊的參數的步驟
S1005:將第一測試實體區塊、對應第一測試實體區塊的參數、第二測試實體區塊和對應第二測試實體區塊的參數作為訓練 資料來進行機器學習操作以訓練區塊辨識機器學習模型的步驟
S1101:從多個實體區塊中的第一實體區塊中讀出使用者資料以獲得對應於第一實體區塊的多個參數的步驟
S1103:將對應於第一實體區塊的參數輸入至區塊辨識機器學習模型中以依據區塊辨識機器學習模型的另一輸出結果將第一實體區塊重新分組至第一區塊群或第二區塊群的步驟
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖6是根據一範例實施例所繪示之初始化時邏輯位址與實體 區塊的映射示意圖。
圖7是根據一範例實施例所繪示之區塊辨識機器學習模型進行區塊管理的方框示意圖。
圖8是根據一範例實施例所繪示之實體區塊與區塊映射表的映射示意圖。
圖9是根據一範例實施例所繪示之區塊管理方法的流程圖。
圖10是根據一範例實施例所繪示之建立區塊辨識機器學習模型的方法流程圖。
圖11是根據一範例實施例所繪示之實體區塊重新分組的方法流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路單元)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖，並且圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、 隨機存取記憶體(random access memory,RAM)112、唯讀記憶體(read only memory,ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive,SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication Storage,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System,GPS) 模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，但本揭露不限於此。圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC,eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package,eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於安全數位(Secure Digital,SD)介面標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合序列先進附件(Serial Advanced Technology Attachment,SATA)標準、並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、嵌入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、嵌入式多晶片封裝(embedded Multi Chip Package,eMCP)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。在本範例實施例中，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等操作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制 電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體區塊(也稱實體抹除單元)410(0)~410(P)。例如，實體區塊410(0)~410(P)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體區塊分別具有數個實體頁面(也稱實體程式化單元)，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。
更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體頁面的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體區塊為實體抹除單元，並且實體頁面為實體程式化單元或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模 組(即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組)。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組)或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控 制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的實體區塊；記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組406中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令以從可複寫式非揮發性記憶體模組406中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令以將資料從可複寫式非揮發性記憶體模組406中抹除；而資料處理電路用以處理欲寫入至可 複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
在本範例實施例中，錯誤檢查與校正電路512是以低密度奇偶檢查碼(low density parity code，LDPC)來實作。然而，在另一範例實施例中，錯誤檢查與校正電路512也可以BCH碼、迴旋碼(convolutional code)、渦輪碼(turbo code)、位元翻轉(bit flipping)等編碼/解碼演算法來實作。
具體來說，記憶體管理電路202會依據所接收之資料及對應的錯誤檢查與校正碼(以下亦稱為錯誤校正碼)來產生錯誤校正碼框(ECC Frame)並且將錯誤校正碼框寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406讀取資料時，錯誤檢查與校正電路512會根據錯誤校正碼框中的錯誤校正碼來驗證所讀取之資料的正確 性。
以下描述記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512所執行的操作，亦可參考為由記憶體控制電路單元404所執行。
圖6是根據一範例實施例所繪示之初始化時邏輯位址與實體區塊的映射示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體區塊的運作時，以“分組”等詞來操作實體區塊是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體區塊的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體區塊進行操作。
一般來說，在記憶體儲存裝置10出廠之前，製造商會使用量產工具(Mass Production tool，MP tool)來對記憶體儲存裝置10執行開卡操作，以執行初始化動作。
請參照圖6，例如，記憶體管理電路502會配置邏輯位址LBA(0)~LBA(N)以映射實體區塊410(0)~410(N)。在一範例實施例中，記憶體管理電路502會提取實體區塊來儲存邏輯位址-實體位址映射表(logical address-physical address mapping table)來記載邏輯位址LBA(0)~LBA(N)與實體區塊410(0)~410(N)的映射關係。
圖7是根據一範例實施例所繪示之區塊辨識機器學習模型進行區塊管理的方框示意圖。
請參照圖7。在一範例實施例中，記憶體管理電路502用以下達寫入指令序列將測試資料分別寫入至可複寫式非揮發性記憶體模組406中的多個第一測試實體區塊4101及多個第二測試實體區塊4102並且下達讀取指令序列分別讀出測試資料，以獲得對應多個第一測試實體區塊4101的參數1以及對應多個第二測試實體區塊的參數2，並且記憶體管理電路502將多個第一測試實體區塊4101、對應多個第一測試實體區塊的參數1、多個第二測試實體區塊4102和對應多個第二測試實體區塊的參數2作為訓練資料702來進行機器學習操作，以訓練區塊辨識機器學習模型701。
在一範例實施例中，記憶體管理電路502將測試資料寫入至可複寫式非揮發性記憶體模組406中的多個實體區塊410(0)~410(N)，以獲得對應於實體區塊410(0)~410(N)的多個參數703，以每一個實體區塊為單位，將對應於每一個實體區塊的參數703輸入至上述訓練後的區塊辨識機器學習模型701中，以依據區塊辨識機器學習模型701的輸出結果將可複寫式非揮發性記憶體模組406中的實體區塊410(0)~410(N)至少分組為第一區塊群420與第二區塊群430。
對應於實體區塊410(0)~410(N)的參數703是與實體區塊的磨損程度或其他影響其使用狀態有關。於本範例實施例中，對應於實體區塊410(0)~410(N)的多個參數703例如包括讀取忙碌時間參數7031、錯誤位元位置參數7032、儲存保持力參數7033。在此，錯誤位元位置參數7032是根據從實體區塊410 (0)~410(N)中讀出測試資料中，在上實體程式化單元的多個錯誤位元的分佈、在中實體程式化單元的多個錯誤位元的分佈及在下實體程式化單元的多錯誤位元的分佈來獲取。
同樣地，對應第一測試實體區塊4101的參數1以及對應第二測試實體區塊4102的參數2也包括讀取忙碌時間參數、錯誤位元位置參數與儲存保持力參數。
具體地說，假設將可複寫式非揮發性記憶體模組406中的1000個實體區塊作為樣本，將測試資料寫入至作為樣本的1000個實體區塊中並讀出測試資料，獲取對應於此1000個實體區塊中每一個實體區塊的多個參數，將此些參數及此些1000個實體區塊作為區塊辨識機器學習模型701的訓練資料702進行機器學習以訓練區塊辨識機器學習模型701。特別是，訓練資料702被輸入至區塊辨識機器學習模型701後，區塊辨識機器學習模型701會對訓練資料702進行學習分析，提取訓練資料702的特徵並找出此些參數與此些1000個實體區塊之間的規則，構建至少兩組集合，由此利用提取的特徵以及找出的規則學習判斷實體區塊的使用狀態，並根據至少兩組集合將此些1000個實體區塊分為至少兩組區塊群。一般來說，作為訓練資料的樣本數量越多，區塊辨識機器學習模型701學習的越多，越能提高區塊辨識機器學習模型701的精確性。
舉例來說，將其中一個作為樣本的實體區塊接收到讀取/寫入測試資料的指令時，對實體區塊寫入測試資料或從實體區塊 讀取測試資料的時間作為讀取忙碌時間參數。若寫入測試資料至實體區塊或從實體區塊讀取測試資料的時間比預設時間長，也就是說實體區塊的讀取忙碌時間參數比預設的讀取忙碌時間參數大，則此作為樣本的實體區塊會被歸類為使用狀態一般(或者較差)的實體區塊，並被分組至第二區塊群430。此時，區塊辨識機器學習模型701會進行機器學習，對此作為樣本的實體區塊的讀取忙碌時間參數提取特徵，分析其讀取忙碌時間參數與實體區塊的分組之間的規則。例如，之後對於將讀取忙碌時間參數相同或相近讀取忙碌時間參數或比預設的讀取忙碌時間參數大的實體區塊，區塊辨識機器學習模型701會將此實體區塊歸類為使用狀態一般(或者較差)的第二區塊群430。
區塊辨識機器學習模型701也可以根據實體區塊中的記憶胞出現錯誤位元的位置來對實體區塊進行判斷並分組。舉例來說，假設可複寫式非揮發性記憶體模組406為複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組，在寫入測試資料至TLC NAND型快閃記憶體模組的作為樣本的實體區塊且從此實體區塊讀出測試資料，可以獲取對應於此實體區塊的錯誤位元位置參數。其中，此實體區塊的記憶胞出現錯誤位元的位置包括在上實體程式化單元的多個錯誤位元的分布、在中實體頁面的多個錯誤位元的分布及在下實體程式化單元的錯誤位元的分布。區塊辨識機器學習模型701根據錯誤位元位置參數將實體區塊歸類為使用狀態良好或使用狀態一般(或較差)的組別。例如， 從實體區塊中讀出測試資料時，若在錯誤檢查與校正操作中無法校正測試資料，而必須使用重讀電壓重新讀取測試資料才能完成校正時，此類實體區塊會被歸類為使用狀態一般(或較差)的組別，並且分組至第二區塊群430。
也就是說，記憶體管理電路502在使用讀取電壓從實體區塊讀取測試資料時，若使用此讀取電壓無法讀取測試資料時，記憶體管理電路502再調整讀取電壓重新對實體區塊進行讀取操作。若使用調整後的讀取電壓對實體區塊執行重新讀取操作後能讀取測試資料，並且可利用錯誤檢查與校正操作檢測實體區塊出現錯誤的位置並且校正錯誤，則此類實體區塊仍可使用並且其使用狀態一般(或較差)。換言之，記憶體管理電路502在使用讀取電壓從實體區塊讀取測試資料時，若可在錯誤檢查與校正操作中校正測試資料，此類實體區塊會被歸類為使用狀態良好的組別，並且分組至第一區塊群420。同樣地，區塊辨識機器學習模型701會對此作為樣本的實體區塊的錯誤位元位置參數提取特徵，分析錯誤位元位置參數與實體區塊的分組之間的規則，並進行機器學習。
為了提高區塊辨識機器學習模型701的精確性，區塊辨識機器學習模型701會對作為樣本的1000個實體區塊的所有參數提取特徵，對此些參數與實體區塊的分組之間的規則進行機器學習，從而建立經過機器學習後可以對可複寫式非揮發性記憶體模組406中的實體區塊410(0)~410(N)進行分組的具有足夠精 確度的區塊辨識機器學習模型701。
圖8是根據一範例實施例所繪示之實體區塊與區塊映射表的映射示意圖。
請參照圖8，記憶體管理電路502建立第一區塊映射表TA以及第二區塊映射表TB。第一區塊映射表TA具有邏輯位址LBA(0)~LBA(M)，第二區塊映射表TB具有邏輯位址LBA(M+1)~LBA(N)。於本範例實施例中，第一區塊映射表TA的邏輯位址LBA(0)~LBA(M)排列在第二區塊映射表TB的邏輯位址LBA(M+1)~LBA(N)之前。可複寫式非揮發性記憶體模組406中的實體區塊410(0)~410(N)經區塊辨識機器學習模型701可以分為使用狀態良好及使用狀態一般(或者較差)的兩組，即第一區塊群420及第二區塊群430。在一範例實施例中，區塊辨識機器學習模型701會將使用狀態良好的實體區塊分為第一區塊群420，並且會將使用狀態一般(或者較差)的實體區塊分為第二區塊群430。第一區塊映射表TA的邏輯位址LBA(0)~LBA(M)映射至屬於第一區塊群420的實體區塊，第二區塊映射表TB的邏輯位址LBA(M+1)~LBA(N)映射至屬於第二區塊群430的實體區塊。
例如，在一範例實施例中，記憶體管理電路502將覆寫頻率高的資料儲存在第一區塊映射表TA的邏輯位址LBA(0)~LBA(M)中，並且將覆寫頻率較低的資料儲存在第二區塊映射表TB的邏輯位址LBA(M+1)~LBA(N)中。一般來說，記憶 體管理電路502會選擇優先使用邏輯位址排列在前的實體區塊，也就是說，記憶體管理電路502會選擇優先使用映射至屬於第一區塊群420的實體區塊。
再請參照圖8，記憶體管理電路502從可複寫式非揮發性記憶體模組406的實體區塊410(0)~410(N)中搜索實體區塊410(0)，記憶體管理電路502下達寫入指令序列寫入測試資料至實體區塊410(0)並下達讀取指令序列從實體區塊410(0)中讀出測試資料，以獲得對應於實體區塊410(0)的讀取忙碌時間參數、錯誤位元位置參數以及儲存保持力參數後，將上述參數輸入至區塊辨識機器學習模型701，區塊辨識機器學習模型701依據上述參數學習將實體區塊410(0)分組。舉例來說，若區塊辨識機器學習模型701根據實體區塊410(0)的參數與分組之間的規則將實體區塊410(0)分至使用狀態一般(或者較差)的第二區塊群430，則實體區塊410(0)會被映射至第二區塊映射表TB中的邏輯位址LBA(M+1)。
同樣地，記憶體管理電路502繼續從可複寫式非揮發性記憶體模組406的實體區塊410(0)~410(N)中搜索實體區塊410(1)，記憶體管理電路502下達寫入指令序列寫入測試資料至實體區塊410(1)並下達讀取指令序列從實體區塊410(1)中讀出測試資料，獲得對應於實體區塊410(1)的參數後，將上述參數輸入至區塊辨識機器學習模型701。若區塊辨識機器學習模型701依據上述參數與分組之間的規則學習將實體區塊410(1)分 至使用狀態較好的第一區塊群420，則實體區塊410(1)會被映射至第一區塊映射表TA中的邏輯位址LBA(0)。
記憶體管理電路502繼續從可複寫式非揮發性記憶體模組406的實體區塊410(0)~410(N)中搜索實體區塊410(S)，記憶體管理電路502下達寫入指令序列寫入測試資料至實體區塊410(S)並下達讀取指令序列讀出測試資料，獲得對應於實體區塊410(S)的參數後，將上述參數輸入至區塊辨識機器學習模型701。若區塊辨識機器學習模型701依據上述參數與分組之間的規則學習將實體區塊410(S)分至使用狀態較好的第一區塊群420時，則實體區塊410(S)會被映射至第一區塊映射表TA中的邏輯位址LBA(1)。
記憶體管理電路502繼續從可複寫式非揮發性記憶體模組406的實體區塊410(0)~410(N)中搜索實體區塊410(M)，記憶體管理電路502下達寫入指令序列寫入測試資料至實體區塊410(M)並下達讀取指令序列讀出測試資料，獲得對應於實體區塊410(M)的參數後，將上述參數輸入至區塊辨識機器學習模型701。若區塊辨識機器學習模型701依據上述參數與分組之間的規則學習將實體區塊410(M)分至使用狀態較好的第一區塊群420時，則實體區塊410(M)會被映射至第一區塊映射表TA中的邏輯位址LBA(2)。
進一步地說，在將第一區塊映射表TA的邏輯位址LBA(2)映射至屬於第一區塊群420的實體區塊之前，依據區塊辨識 機器學習模型701的輸出結果，排序屬於第一區塊群420的實體區塊。也就是說，在將第一區塊映射表TA的邏輯位址LBA(2)映射至410(M)之前，將屬於第一區塊群420的實體區塊410(1)及410(S)進行排序。
同樣地，在將第二區塊映射表TB的邏輯位址LBA(M+1)~LBA(N)映射至屬於第二區塊群430的實體區塊之前，依據區塊辨識機器學習模型701的輸出結果，排序屬於第二區塊群430的實體區塊。
在一範例實施例中，若需要將可複寫式非揮發性記憶體模組406的實體區塊410(0)~410(N)中的實體區塊410(S)重新分組，則從實體區塊410(S)中讀出使用者資料，以獲得對應於實體區塊410(S)的多個參數，將多個參數輸入至區塊辨識機器學習模型701中，以依據區塊辨識機器學習模型701的另一輸出結果將實體區塊410(S)重新分組至第一區塊群420或第二區塊群430。
圖9是根據一範例實施例所繪示之區塊管理方法的流程圖。
請參照圖9。在步驟S901中，記憶體管理電路502寫入測試資料至每一實體區塊。
在步驟S903中，記憶體管理電路502從每一實體區塊中讀出測試資料，以獲得對應於每一實體區塊的多個參數。
在步驟S905中，以每一實體區塊為單位，記憶體管理電 路502將對應於每一實體區塊的參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的輸出結果將實體區塊至少分組為第一區塊群或第二區塊群。
在步驟S907中，記憶體管理電路502建立第一區塊映射表與第二區塊映射表。
在步驟S909中，記憶體管理電路502將第一區塊映射表的邏輯位址映射至屬於第一區塊群的實體區塊，且將第二區塊映射表的邏輯位址映射至屬於第二區塊群的實體區塊。
圖10是根據一範例實施例所繪示之建立區塊辨識機器學習模型的方法流程圖。
請參照圖10，在記憶體管理電路502寫入測試資料至每一實體區塊的步驟之前，還包括步驟S1001。在步驟S1001中，記憶體管理電路502下達寫入指令序列將測試資料寫入至多個第一測試實體區塊並且下達讀取指令序列讀出測試資料，以獲取對應第一測試實體區塊的參數。
在步驟S1003中，記憶體管理電路502下達寫入指令序列將測試資料寫入至多個第二測試實體區塊並且下達讀取指令序列讀出測試資料，以獲取對應第二測試實體區塊的參數。
在步驟S1005中，記憶體管理電路502將第一測試實體區塊、對應第一測試實體區塊的參數、第二測試實體區塊和對應第二測試實體區塊的參數作為訓練資料來進行機器學習操作以訓練區塊辨識機器學習模型。
圖11是根據一範例實施例所繪示之實體區塊重新分組的方法流程圖。
請參照圖11，在步驟S1101中，記憶體管理電路502下達讀取指令序列從多個實體區塊中的第一實體區塊中讀出使用者資料，以獲得對應於第一實體區塊的多個參數。
在步驟S1103中，將對應於第一實體區塊的參數輸入至區塊辨識機器學習模型中，以依據區塊辨識機器學習模型的另一輸出結果將第一實體區塊重新分組至第一區塊群或第二區塊群。
綜上所述，本發明的區塊辨識機器學習模型根據實體區塊的多個參數來判斷實體區塊的使用狀態並將實體區塊進行分組，並且將區塊映射表中排列在前的邏輯位址映射至使用狀態良好的實體區塊，以便於優先寫入操作系統資料等覆寫頻率高的資料，將區塊映射表中排列在後的邏輯位址映射至使用狀態一般(或者較差)的實體區塊，以便於寫入覆寫頻率低的資料。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S1101‧‧‧從多個實體區塊中的第一實體區塊中讀出使用者資料以獲得對應於第一實體區塊的多個參數的步驟
S1103‧‧‧將對應於第一實體區塊的參數輸入至區塊辨識機器學習模型中以依據區塊辨識機器學習模型的另一輸出結果將第一實體區塊重新分組至第一區塊群或第二區塊群的步驟

Claims (24)

  1. 一種區塊管理方法，用於管理一可複寫式非揮發性記憶體模組中的多個實體區塊，所述區塊管理方法包括：從所述多個實體區塊中的一第一實體區塊中讀出一使用者資料，以獲得對應於所述第一實體區塊的多個參數，其中所述多個參數包括一錯誤位元位置參數與一儲存保持力參數的至少其中之一；將對應於所述第一實體區塊的所述多個參數輸入至一區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的一輸出結果將所述第一實體區塊分組至一第一區塊群或一第二區塊群；建立一第一區塊映射表與一第二區塊映射表；將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊；將所述第二區塊映射表的邏輯位址映射至屬於所述第二區塊群的實體區塊以及當從所述第一實體區塊讀出的所述使用者資料在一錯誤檢查與校正操作中無法被校正並且在一重讀操作後被校正時，將所述第一實體區塊分組至所述第二區塊群。
  2. 如申請專利範圍第1項所述的區塊管理方法，其中所述第一區塊映射表的邏輯位址排列在所述第二區塊映射表的邏輯位址之前。
  3. 如申請專利範圍第2項所述的區塊管理方法，其中儲存在所述第一區塊映射表的邏輯位址的資料的覆寫頻率大於儲存在所述第二區塊映射表的邏輯位址的資料的覆寫頻率。
  4. 如申請專利範圍第1項所述的區塊管理方法，其中所述多個參數更包括一讀取忙碌時間參數。
  5. 如申請專利範圍第4項所述的區塊管理方法，其中所述錯誤位元位置參數是根據從每一所述多個實體區塊中讀出所述使用者資料中，在一上實體程式化單元的多個錯誤位元的分佈、在一中實體程式化單元的多個錯誤位元的分佈及在一下實體程式化單元的多個錯誤位元的分佈來獲取。
  6. 如申請專利範圍第1項所述的區塊管理方法，更包括：寫入一測試資料至每一所述多個實體區塊；從每一所述多個實體區塊中讀出所述測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，將對應於每一所述多個實體區塊的參數輸入至所述區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的輸出結果將所述多個實體區塊至少分組為所述第一區塊群與所述第二區塊群。
  7. 如申請專利範圍第6項所述的區塊管理方法，更包括：將所述測試資料寫入至多個第一測試實體區塊並且讀出所述測試資料，以獲取對應所述多個第一測試實體區塊的參數； 將所述測試資料寫入至多個第二測試實體區塊並且讀出所述測試資料，以獲取對應所述多個第二測試實體區塊的參數；以及將所述多個第一測試實體區塊、對應所述多個第一測試實體區塊的參數、所述多個第二測試實體區塊和對應所述多個第二測試實體區塊的參數作為一訓練資料來進行一機器學習操作以訓練所述區塊辨識機器學習模型。
  8. 如申請專利範圍第1項所述的區塊管理方法，更包括：將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊之前，依據所述區塊辨識機器學習模型的輸出結果，排序屬於所述第一區塊群的實體區塊。
  9. 一種記憶體儲存裝置，包括：一連接器，用以電性連接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體區塊；以及一記憶體控制電路單元，電性連接至所述連接器與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以下達一讀取指令序列從所述多個實體區塊中的一第一實體區塊中讀出一使用者資料，以獲得對應於所述第一實體區塊的多個參數；其中所述記憶體控制電路單元用以將對應於所述第一實體區塊的多個參數輸入至一區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的一輸出結果將所述第一實體區塊分組至一第一區塊群或一第二區塊群； 其中所述記憶體控制電路單元用以建立一第一區塊映射表與一第二區塊映射表；其中所述記憶體控制電路單元用以將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊；其中所述記憶體控制電路單元用以將所述第二區塊映射表的邏輯位址映射至屬於所述第二區塊群的實體區塊以及當從所述第一實體區塊讀出的所述使用者資料在一錯誤檢查與校正操作中無法被校正並且在一重讀操作後被校正時，所述記憶體控制電路單元用以將所述第一實體區塊分組至所述第二區塊群。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中所述記憶體控制電路單元用以將所述第一區塊映射表的邏輯位址排列在所述第二區塊映射表的邏輯位址之前。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中所述記憶體控制電路單元用以儲存在所述第一區塊映射表的邏輯位址的資料的覆寫頻率大於所述記憶體控制電路單元用以儲存在所述第二區塊映射表的邏輯位址的資料的覆寫頻率。
  12. 如申請專利範圍第9項所述的記憶體儲存裝置，其中，所述多個參數包括一讀取忙碌時間參數、一錯誤位元位置參數與一儲存保持力參數的至少其中之一。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中，所述錯誤位元位置參數是根據從每一所述多個實體區塊中讀 出所述使用者資料中，在一上實體程式化單元的多個錯誤位元的分佈、在一中實體程式化單元的多個錯誤位元的分佈及在一下實體程式化單元的多個錯誤位元的分佈來獲取。
  14. 如申請專利範圍第9項所述的記憶體儲存裝置，其中，所述記憶體控制電路單元更用以下達一寫入指令序列寫入一測試資料至每一所述多個實體區塊；所述記憶體控制電路單元更用以下達一讀取指令序列從每一所述多個實體區塊中讀出所述測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，所述記憶體控制電路單元更用以將對應於每一所述多個實體區塊的參數輸入至所述區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的輸出結果將所述多個實體區塊至少分組為所述第一區塊群與所述第二區塊群。
  15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中所述記憶體控制電路單元更用以下達所述寫入指令序列將所述測試資料寫入至多個第一測試實體區塊並且讀出所述測試資料，以獲取對應所述多個第一測試實體區塊的多個參數；其中所述記憶體控制電路單元更用以下達所述寫入指令序列將所述測試資料寫入至多個第二測試實體區塊並且讀出所述測試資料，以獲取對應所述多個第二測試實體區塊的多個參數；以及 所述記憶體控制電路單元更用以將所述多個第一測試實體區塊、對應所述多個第一測試實體區塊的多個參數、所述多個第二測試實體區塊和對應所述多個第二測試實體區塊的多個參數作為一訓練資料來進行一機器學習操作以訓練所述區塊辨識機器學習模型。
  16. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊的運作之前，所述記憶體控制電路單元更用以依據所述區塊辨識機器學習模型的輸出結果，排序屬於所述第一區塊群的實體區塊。
  17. 一種記憶體控制電路單元，所述記憶體控制電路單元包括：一主機介面，用以電性連接至一主機系統；一記憶體介面，用以電性連接至一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體區塊；以及一記憶體管理電路，電性連接至所述主機介面與所述記憶體介面，其中所述記憶體管理電路用以下達一讀取指令序列從所述多個實體區塊中的一第一實體區塊中讀出一使用者資料，以獲得對應於所述第一實體區塊的多個參數，其中所述多個參數包括一錯誤位元位置參數與一儲存保持力參數的至少其中之一； 其中所述記憶體管理電路用以將對應於所述第一實體區塊的多個參數輸入至一區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的一輸出結果將所述第一實體區塊分組至一第一區塊群或一第二區塊群；其中所述記憶體管理電路用以建立一第一區塊映射表與一第二區塊映射表；其中所述記憶體管理電路用以將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊；其中所述記憶體管理電路用以將所述第二區塊映射表的邏輯位址映射至屬於所述第二區塊群的實體區塊以及當從所述第一實體區塊讀出的所述使用者資料在一錯誤檢查與校正操作中無法被校正並且在一重讀操作後被校正時，所述記憶體管理電路用以將所述第一實體區塊分組至所述第二區塊群。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中所述記憶體管理電路更用以將所述第一區塊映射表的邏輯位址排列在所述第二區塊映射表的邏輯位址之前。
  19. 如申請專利範圍第18項所述的記憶體控制電路單元，其中所述記憶體管理電路用以儲存在所述第一區塊映射表的邏輯位址的資料的覆寫頻率大於所述記憶體管理電路用以儲存在所述第二區塊映射表的邏輯位址的資料的覆寫頻率。
  20. 如申請專利範圍第17項所述的記憶體控制電路單元，其中所述多個參數更包括一讀取忙碌時間參數。
  21. 如申請專利範圍第20項所述的記憶體控制電路單元，其中所述錯誤位元位置參數是根據從每一所述多個實體區塊中讀出所述使用者資料中，在一上實體程式化單元的多個錯誤位元的分佈、在一中實體程式化單元的多個錯誤位元的分佈及在一下實體程式化單元的多個錯誤位元的分佈來獲取。
  22. 如申請專利範圍第17項所述的記憶體控制電路單元，其中，所述記憶體管理電路更用以下達一寫入指令序列寫入一測試資料至每一所述多個實體區塊；所述記憶體管理電路更用以下達一讀取指令序列從每一所述多個實體區塊中讀出所述測試資料，以獲得對應於每一所述多個實體區塊的多個參數；以及以每一所述多個實體區塊為單位，所述記憶體管理電路更用以將對應於每一所述多個實體區塊的參數輸入至所述區塊辨識機器學習模型中，以依據所述區塊辨識機器學習模型的輸出結果將所述多個實體區塊至少分組為所述第一區塊群與所述第二區塊群。
  23. 如申請專利範圍第22項所述的記憶體控制電路單元，其中所述記憶體管理電路更用以下達所述寫入指令序列將所述測試資料寫入至多個第一實體區塊並且讀出所述測試資料，以獲取對應所述多個實體區塊的多個參數； 其中所述記憶體管理電路更用以下達所述寫入指令序列將所述測試資料寫入至多個第二測試實體區塊並且讀出所述測試資料，以獲取對應所述多個第二測試實體區塊的多個參數；以及其中所述記憶體管理電路更用以將所述多個第一測試實體區塊、對應所述多個第一測試實體區塊的多個參數、所述多個第二測試實體區塊和對應所述多個第二測試實體區塊的多個參數作為一訓練資料來進行一機器學習操作以訓練所述區塊辨識機器學習模型。
  24. 如申請專利範圍第17項所述的記憶體控制電路單元，其中，在將所述第一區塊映射表的邏輯位址映射至屬於所述第一區塊群的實體區塊的運作之前，所述記憶體管理電路更用以依據所述區塊辨識機器學習模型的輸出結果，排序屬於所述第一區塊群的實體區塊。
TW107107330A 2018-03-06 2018-03-06 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置 TWI689816B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107107330A TWI689816B (zh) 2018-03-06 2018-03-06 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置
US15/956,749 US10871909B2 (en) 2018-03-06 2018-04-19 Block management method, memory control circuit unit and apparatus using mapping tables and block recognition machine learning with block parameters as training data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107107330A TWI689816B (zh) 2018-03-06 2018-03-06 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201939287A TW201939287A (zh) 2019-10-01
TWI689816B true TWI689816B (zh) 2020-04-01

Family

ID=67842656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107330A TWI689816B (zh) 2018-03-06 2018-03-06 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10871909B2 (zh)
TW (1) TWI689816B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125262A (ko) * 2019-04-26 2020-11-04 에스케이하이닉스 주식회사 메모리 시스템, 데이터 시스템 및 그 동작방법
KR20210083448A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 비지도 학습 기법을 사용하는 스토리지 장치 및 그것의 메모리 관리 방법
KR20220103228A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097613A1 (en) * 2001-01-19 2002-07-25 Raynham Michael B. Self-healing memory
TW200947450A (en) * 2008-05-09 2009-11-16 A Data Technology Co Ltd Storage system capable of data recovery and method thereof
TW201102827A (en) * 2009-01-08 2011-01-16 Micron Technology Inc Memory system controller
CN103366809A (zh) * 2012-04-03 2013-10-23 三星电子株式会社 非易失性存储装置、存储系统及其编程方法
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能
TW201621911A (zh) * 2014-12-12 2016-06-16 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
US20180024764A1 (en) * 2016-07-22 2018-01-25 Intel Corporation Technologies for accelerating data writes

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI354996B (en) * 2007-12-31 2011-12-21 Phison Electronics Corp Wear leveling method and controller thereof
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI400707B (zh) * 2009-07-09 2013-07-01 Phison Electronics Corp 快閃記憶體邏輯區塊管理方法及其控制電路與儲存系統
TWI447735B (zh) * 2010-02-05 2014-08-01 Phison Electronics Corp 記憶體管理與寫入方法及其可複寫式非揮發性記憶體控制器與儲存系統
TWI459393B (zh) * 2011-01-19 2014-11-01 Phison Electronics Corp 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
US10079068B2 (en) * 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
TWI523030B (zh) * 2012-01-09 2016-02-21 群聯電子股份有限公司 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI454916B (zh) * 2012-05-08 2014-10-01 Phison Electronics Corp 儲存單元管理方法、記憶體控制器與記憶體儲存裝置
US9286986B2 (en) * 2012-08-13 2016-03-15 Phison Electronics Corp. Data writing method, and memory control circuit unit and memory storage apparatus using the same
US9916237B2 (en) * 2014-12-12 2018-03-13 Sandisk Technologies Llc Model based configuration parameter management
US10430112B2 (en) * 2014-12-22 2019-10-01 Sandisk Technologies Llc Memory block cycling based on memory wear or data retention
CN107452421B (zh) * 2016-05-31 2020-06-16 建兴储存科技(广州)有限公司 固态储存装置及其状态预测方法
JP6703264B2 (ja) * 2016-06-22 2020-06-03 富士通株式会社 機械学習管理プログラム、機械学習管理方法および機械学習管理装置
KR102656190B1 (ko) * 2016-11-24 2024-04-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
US11049009B2 (en) * 2017-06-12 2021-06-29 Western Digital Technologies, Inc. Identifying memory block write endurance using machine learning
US10726930B2 (en) * 2017-10-06 2020-07-28 Western Digital Technologies, Inc. Method and system for a storage (SSD) drive-level failure and health prediction leveraging machine learning on internal parametric data
US11037056B2 (en) * 2017-11-21 2021-06-15 Distech Controls Inc. Computing device and method for inferring a predicted number of data chunks writable on a flash memory before wear out

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097613A1 (en) * 2001-01-19 2002-07-25 Raynham Michael B. Self-healing memory
TW200947450A (en) * 2008-05-09 2009-11-16 A Data Technology Co Ltd Storage system capable of data recovery and method thereof
TW201102827A (en) * 2009-01-08 2011-01-16 Micron Technology Inc Memory system controller
CN103366809A (zh) * 2012-04-03 2013-10-23 三星电子株式会社 非易失性存储装置、存储系统及其编程方法
CN105339913A (zh) * 2013-03-15 2016-02-17 威瑞登特系统公司 管理不对称存储器系统的写性能
TW201621911A (zh) * 2014-12-12 2016-06-16 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
US20180024764A1 (en) * 2016-07-22 2018-01-25 Intel Corporation Technologies for accelerating data writes

Also Published As

Publication number Publication date
US20190278480A1 (en) 2019-09-12
US10871909B2 (en) 2020-12-22
TW201939287A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI579696B (zh) 資料重建方法與系統及其記憶體控制電路單元
TWI436212B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI470431B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI615711B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW201729099A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI602061B (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI689816B (zh) 區塊管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI642059B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201351137A (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI629590B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
TWI664528B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN107045890B (zh) 数据保护方法、存储器控制电路单元及存储器存储装置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI464585B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI571881B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
CN109032957B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN110275668B (zh) 区块管理方法、存储器控制电路单元与存储器存储装置
TWI541809B (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置