TWI571881B - 有效資料合併方法、記憶體控制器與記憶體儲存裝置 - Google Patents

有效資料合併方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI571881B
TWI571881B TW104134800A TW104134800A TWI571881B TW I571881 B TWI571881 B TW I571881B TW 104134800 A TW104134800 A TW 104134800A TW 104134800 A TW104134800 A TW 104134800A TW I571881 B TWI571881 B TW I571881B
Authority
TW
Taiwan
Prior art keywords
group
physical erasing
data
physical
unit
Prior art date
Application number
TW104134800A
Other languages
English (en)
Other versions
TW201715530A (zh
Inventor
顏鴻聖
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW104134800A priority Critical patent/TWI571881B/zh
Priority to US14/986,733 priority patent/US10289334B2/en
Application granted granted Critical
Publication of TWI571881B publication Critical patent/TWI571881B/zh
Publication of TW201715530A publication Critical patent/TW201715530A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Description

有效資料合併方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種用於可複寫式非揮發性記憶體的有效資料合併方法及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
快閃記憶體模組具有多個實體抹除單元且每一實體抹除單元具有多個實體程式化單元，其中在實體抹除單元中寫入資料時必須依據實體程式化單元的順序寫入資料。此外，已被寫入資料之實體程式化單元需先被抹除後才能再次用於寫入資料。特別是，實體抹除單元為抹除之最小單位，並且實體程式化單元為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體抹除單元會被區分為資料區與閒置區。
資料區的實體抹除單元是用以儲存主機系統所儲存之資料。具體來說，記憶體儲存裝置中的記憶體管理電路會將主機系統所存取的邏輯存取位址轉換為邏輯區塊的邏輯頁面並且將邏輯區塊的邏輯頁面映射至資料區的實體抹除單元的實體程式化單元。也就是說，快閃記憶體模組的管理上資料區的實體抹除單元是被視為已被使用之實體抹除單元(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯位址-實體位址映射表(logical address-physical address mapping table)來記載邏輯頁面與資料區的實體程式化單元的映射關係。
閒置區的實體抹除單元是用以輪替資料區中的實體抹除單元。具體來說，如上所述，已被寫入資料的實體抹除單元必須被抹除後才可再次用於寫入資料，因此，閒置區的實體抹除單元是被設計用於寫入更新資料以替換映射邏輯區塊的實體抹除單元。基此，在閒置區中的實體抹除單元為空或者可用於寫入資料的實體抹除單元。
在一般的寫入操作中，記憶體管理電路會將更新資料寫入至閒置區中的一實體抹除單元中(亦稱為，作動實體抹除單元)，並在適當時機，例如主機系統處於一段閒置時間時，記憶體管理電路才會載入對應的邏輯位址-實體位址映射表以進行邏輯頁面與實體程式化單元間映射資訊的更新，並將此作動實體抹除單元關聯至資料區。
特別是，在具有整理表的記憶體儲存裝置中，所述整理表可用於紀錄資料區中的特殊態樣資料與邏輯存取位址(或邏輯頁面)之間的一對應資訊。具體來說，資料區中的各個實體抹除單元的實體程式化單元可以用於儲存來自主機系統的寫入資料，而所述寫入資料可以是一般的資料或特殊態樣資料。
然而需注意的是，在上述具有整理表的記憶體儲存裝置中，當閒置區中空的實體抹除單元的個數為非大於預先定義值時，記憶體管理電路會執行有效資料合併程序。具體來說，當閒置區中閒置的實體抹除單元的個數為非大於預先定義值時，代表閒置區中可用於寫入的實體抹除單元已不夠用。此時，記憶體管理電路會先對應地將整理表中的資訊儲存至可複寫式非揮發性記憶體模組中。之後，記憶體管理電路會在資料區中選擇一或多個實體抹除單元，並將所選擇的一或多個實體抹除單元中的有效資料複製至閒置區的一實體抹除單元中。之後，記憶體管理電路對資料區中所選擇的一或多個實體抹除單元執行一抹除操作，並將此些實體抹除單元關聯至閒置區，並將閒置區中存有上述有效資料的實體抹除單元關聯至資料區。
在執行完上述有效資料合併程序後，倘若主機系統欲存取所述特殊態樣資料，記憶體管理電路會根據來自主機系統的邏輯存取位址，從可複寫式非揮發性記憶體模組中找出對應所述特殊態樣資料的字串排列方式，並回應此特殊態樣資料的字串排列方式給主機系統。藉由上述將特殊態樣資料的字串排列方式記錄在整理表中，可以讓特殊態樣資料不用被儲存於實體抹除單元中，進而增加實體抹除單元中可用於儲存其他一般資料的空間。
然而，在上述具有整理表的記憶體儲存裝置中，在執行有效資料合併程序的同時，主機系統仍然可以執行寫入操作以將更新資料寫入至閒置區中的作動實體抹除單元中。具體來說，當主機系統執行寫入操作的同時，記憶體管理電路會將資料區中所有的特殊態樣資料與邏輯存取位址(或邏輯頁面)之間的一對應資訊紀錄至整理表中，並從資料區中選擇一或多個實體抹除單元。接著，記憶體管理電路會將所選擇的一或多個實體抹除單元中的有效資料複製至閒置區中的N個實體抹除單元。然後，記憶體管理電路對資料區中所選擇的一或多個實體抹除單元執行抹除操作，並將此些實體抹除單元關聯至閒置區。最後，記憶體管理電路會將閒置區中存有所述有效資料的N個實體抹除單元關聯至資料區，以完成有效資料合併程序。必須注意的是，N是一非零的正整數，N是代表在執行完上述有效資料合併程序時，閒置區中所需用於寫入來自資料區的有效資料的實體抹除單元的數目的最小值，其可以使得在有效資料合併程序結束後產生一額外空的實體抹除單元於閒置區中。也就是說，對應於主機系統的寫入操作所使用的一個作動實體抹除單元，記憶體管理電路可以藉由將資料區中所選擇的一或多個實體抹除單元中的有效資料寫入至閒置區中的N個實體抹除單元，藉以在執行上述有效資料合併程序後產生一個額外空的實體抹除單元於閒置區中，以維持閒置區中空的實體抹除單元的數目。
也就是說，當N越小時，代表在有效資料合併程序中，使用閒置區中較少的實體抹除單元儲存來自資料區的有效資料即可產生一額外空的實體抹除單元於閒置區中。換句話說，當N越小時，代表資料區中被選擇用於執行有效資料合併程序的實體抹除單元中的有效資料(valid data)的數目越少，記憶體管理電路複製有效資料的數量較少，對於記憶體管理電路的效能來說相對較佳；相反地，當N越大時，代表在有效資料合併程序中，使用閒置區中較多的實體抹除單元儲存來自資料區的有效資料，才能產生一額外空的實體抹除單元於閒置區中。換句話說，當N越大時，代表資料區中被選擇用於執行有效資料合併程序的實體抹除單元中的有效資料的數目越多，記憶體管理電路複製有效資料的數量較多，對於記憶體管理電路的效能來說相對較差。
然而，由於在每次執行有效資料合併時，記憶體管理電路會對應地將整理表中所有的特殊態樣資料與邏輯存取位址(或邏輯頁面)之間的一對應資訊儲存至可複寫式非揮發性記憶體中，而當N的值越小時，反而會造成頻繁地儲存整理表，進而降低記憶體管理電路的效能的問題。因此，如何在執行有效資料合併程序時，減少儲存整理表的次數以提升記憶體管理電路的效能，是此領域技術人員所致力的目標。
本發明提供一種有效資料合併方法、記憶體控制器與記憶體儲存裝置，其能夠有效地降低在執行有效資料合併程序時整理表的儲存次數。
本發明的一範例實施例提出一種有效資料合併方法，此方法適用於可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元，其中實體抹除單元至少被分組為一資料區與一閒置區。所述有效資料合併方法包括：將資料區中的實體抹除單元至少分組至一第一群組與一第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的一整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中；從第二群組中選擇一第一實體抹除單元；將第一實體抹除單元中的有效資料複製至閒置區的實體抹除單元之中的一第二實體抹除單元，並對第一實體抹除單元進行抹除操作。
在本發明的一範例實施例中，在上述從第二群組中選擇第一實體抹除單元的步驟包括：判斷第二群組的實體抹除單元的數目是否等於0；倘若第二群組的實體抹除單元的數目等於0時，將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組的實體抹除單元的數目不等於0時，從第二群組中選擇其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，在上述從第二群組中選擇第一實體抹除單元的步驟包括：紀錄第二群組中的每一實體抹除單元的無效資料數目；倘若第二群組中的每一實體抹除單元的無效資料數目皆非大於一預定值時，將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組中的實體抹除單元之中的其中一個實體抹除單元的無效資料數目大於所述預定值時，從第二群組中選擇所述其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，上述有效資料合併方法更包括：執行寫入操作以將寫入資料寫入至實體抹除單元中的第三實體抹除單元；以及將所述第三實體抹除單元分組至第一群組。
在本發明的一範例實施例中，所述預定值為每一實體抹除單元中的實體程式化單元的數目的五分之一。
在本發明的一範例實施例中，所述特殊態樣資料的每一個位元皆為零。
本發明一範例實施例提供一種用於控制可複寫式非揮發性記憶體模組的記憶體控制器，其中可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元，其中所述實體抹除單元至少被分組為一資料區與一閒置區。此記憶體控制器包括：用以耦接至主機系統的主機介面；用以耦接至可複寫式非揮發性記憶體模組的記憶體介面；以及耦接至主機介面與記憶體介面的記憶體管理電路。記憶體管理電路用以將資料區中的實體抹除單元至少分組至一第一群組與一第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的一整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中。此外，記憶體管理電路更用以從第二群組中選擇一第一實體抹除單元，並將第一實體抹除單元中的有效資料複製至閒置區的實體抹除單元之中的一第二實體抹除單元，並對第一實體抹除單元進行抹除操作。
在本發明的一範例實施例中，其中在上述記憶體管理電路從第二群組中選擇第一實體抹除單元的運作中，記憶體管理電路更用以判斷第二群組的實體抹除單元的數目是否等於0；倘若第二群組的實體抹除單元的數目等於0時，記憶體管理電路將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組的實體抹除單元的數目不等於0時，記憶體管理電路從第二群組中選擇其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，其中在上述記憶體管理電路從第二群組中選擇第一實體抹除單元的運作中，記憶體管理電路紀錄第二群組中的每一實體抹除單元的無效資料數目；倘若第二群組中的每一實體抹除單元的無效資料數目皆非大於一預定值時，記憶體管理電路將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組中的實體抹除單元之中的其中一個實體抹除單元的無效資料數目大於所述預定值時，記憶體管理電路從第二群組中選擇所述其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，記憶體管理電路更用以執行寫入操作以將寫入資料寫入至實體抹除單元中的第三實體抹除單元，並將所述第三實體抹除單元分組至第一群組。
在本發明的一範例實施例中，所述預定值為每一實體抹除單元中的實體程式化單元的數目的五分之一。
在本發明的一範例實施例中，所述特殊態樣資料的每一個位元皆為零。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括：用以耦接至主機系統的連接器、可複寫式非揮發性記憶體模組與記憶體控制器。可複寫式非揮發性記憶體模組具有多個實體抹除單元且每一實體抹除單元具有多個實體程式化單元。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組，記憶體控制器用以將資料區中的實體抹除單元至少分組至一第一群組與一第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的一整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中。此外，記憶體控制器更用以從第二群組中選擇一第一實體抹除單元，並將第一實體抹除單元中的有效資料複製至閒置區的實體抹除單元之中的一第二實體抹除單元，並對第一實體抹除單元進行抹除操作。
在本發明的一範例實施例中，其中在上述記憶體控制器從第二群組中選擇第一實體抹除單元的運作中，記憶體控制器判斷第二群組的實體抹除單元的數目是否等於0；倘若第二群組的實體抹除單元的數目等於0時，記憶體控制器將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組的實體抹除單元的數目不等於0時，記憶體控制器從第二群組中選擇其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，其中在上述記憶體控制器從第二群組中選擇第一實體抹除單元的運作中，記憶體控制器紀錄第二群組中的每一實體抹除單元的無效資料數目；倘若第二群組中的每一實體抹除單元的無效資料數目皆非大於一預定值時，記憶體控制器將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中，並將第一群組中的實體抹除單元重新分組至第二群組；以及倘若第二群組中的實體抹除單元之中的其中一個實體抹除單元的無效資料數目大於所述預定值時，記憶體控制器從第二群組中選擇所述其中一個實體抹除單元作為第一實體抹除單元。
在本發明的一範例實施例中，記憶體控制器更用以執行寫入操作以將寫入資料寫入至實體抹除單元中的第三實體抹除單元，並將所述第三實體抹除單元分組至第一群組。
在本發明的一範例實施例中，所述預定值為每一實體抹除單元中的實體程式化單元的數目的五分之一。
在本發明的一範例實施例中，所述特殊態樣資料的每一個位元皆為零。
基於上述，本發明的重點在於，記憶體控制器(或記憶體管理電路)將資料區中的實體抹除單元區分為第一群組與第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的一整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中；當在執行有效資料合併程序時，記憶體控制器(或記憶體管理電路)僅從第二群組中挑選用於執行有效資料合併程序的實體抹除單元，藉以在執行有效資料合併程序時減少整理表的儲存，以解決在有效資料合併程序時頻繁地儲存整理表的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，本發明不限於此。圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接器102可與記憶體控制器104封裝在一個晶片中，或者連接器102是佈設於一包含記憶體控制器104之晶片外。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料（例如，控制資訊與錯誤更正碼）。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖5，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準 、UHS-II介面標準、SD標準 、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體208、電源管理電路210與錯誤檢查與校正電路212。
緩衝記憶體208是耦接至記憶體管理電路202並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路210是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統11中接收到寫入指令時，錯誤檢查與校正電路212會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路212會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
請參照圖6，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元410(0)~410(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。
邏輯上屬於資料區502與閒置區504的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區502的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區504的實體抹除單元是用以替換資料區502的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區502的實體抹除單元。
邏輯上屬於系統區506的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區508中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區508中仍存有正常之實體抹除單元並且資料區502的實體抹除單元損壞時，記憶體管理電路202會從取代區508中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區502、閒置區504、系統區506與取代區508之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中，實體抹除單元關聯至資料區502、閒置區504、系統區506與取代區508的分組關係會動態地變動。例如，當閒置區504中的實體抹除單元損壞而被取代區508的實體抹除單元取代時，則原本取代區508的實體抹除單元會被關聯至閒置區504。
請參照圖7，記憶體控制器104(或記憶體管理電路202)會配置邏輯單元LBA(0)~LBA(H)以映射資料區502的實體抹除單元，其中每一邏輯單元具有多個邏輯頁面以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統100欲寫入資料至邏輯單元或更新儲存於邏輯單元中的資料時，記憶體控制器104(或記憶體管理電路202)會從閒置區504中提取一個實體抹除單元作為作動實體抹除單元以用於寫入資料，以輪替資料區502的實體抹除單元。
在本發明的範例實施例中，一整理表被配置於緩衝記憶體208中。其中，此整理表可以用於紀錄資料區中的特殊態樣資料與邏輯單元LBA(0)~LBA(H)中的邏輯頁面(或邏輯位址)間的一對應資訊。具體來說，資料區502中的各個實體抹除單元410(0)~410(F-1)的實體程式化單元可以用於儲存來自主機寫入的寫入資料，而所述寫入資料可以是一般的資料或特殊態樣資料，其中所述特殊態樣資料可以例如是每一個位元皆為零的字串。在適當時機，例如主機系統11處於一段閒置時間或整理表被寫滿時，記憶體控制器104(或記憶體管理電路202)會將此整理表中所紀錄的內容存入可複寫式非揮發性記憶體模組106的系統區506中，以清除緩衝記憶體208中整理表的空間。
此外，為了解決前述關於在有效資料合併程序時頻繁地儲存整理表的問題，在本發明的範例實施例中，記憶體控制器104(或記憶體管理電路202)更會將資料區502中的實體抹除單元410(0)~410(F-1)至少分組至第一群組與第二群組，藉以更有效率地從資料區502中挑選用於執行有效資料合併程序的實體抹除單元，以減少將整理表儲存至可複寫式非揮發性記憶體模組106的次數。具體來說，關於資料區502中被分組至第一群組的實體抹除單元，代表記錄第一群組的實體抹除單元中的特殊態樣資料的整理表尚未被儲存於可複寫式非揮發性記憶體模組106中；相反地，關於資料區502中被分組至第二群組的實體抹除單元，代表記錄第二群組的實體抹除單元中的特殊態樣資料的整理表已被儲存於可複寫式非揮發性記憶體模組106中，而記憶體控制器104(或記憶體管理電路202)會從第二群組中挑選用於執行有效資料合併程序的實體抹除單元，藉以在執行有效資料合併程序時減少整理表的儲存次數。
圖8A~圖9B是繪示資料寫入與更新整理表的簡化範例。
請同時參照圖8A與圖8B，在本發明的範例實施例中，資料區502中包括第一群組502a與第二群組502b。為方便說明，假設在圖8A的記憶體儲存裝置100的狀態中，資料區502中尚未儲存來自主機系統11的寫入資料，且邏輯單元LBA(0)~LBA(2)的邏輯頁面尚未映射至任何實體抹除單元。而閒置區504具有5個實體抹除單元分別為實體抹除單元410(0)~410(4)。其中，每一實體抹除單元具有3個實體程式化單元，並且記憶體控制器104(或記憶體管理電路202)會判斷當閒置區504中閒置的實體抹除單元的個數非大於預先定義值時，記憶體控制器104(或記憶體管理電路202)會執行有效資料合併程序，以釋放更多的儲存空間。在本範例實施例中，所述預先定義值為2，也就是說，當閒置區504中僅剩兩個空的實體抹除單元時，記憶體控制器104(或記憶體管理電路202)會執行上述資料合併程序。
在圖8A的記憶體儲存裝置100的狀態中，假設主機系統11欲寫入特殊態樣資料SD1至邏輯單元LBA(0)的第0個邏輯頁面時，記憶體控制器104(或記憶體管理電路202)會從閒置區504中提取例如實體抹除單元410(0)做為作動實體抹除單元，並且下達寫入指令以將此特殊態樣資料SD1寫入至實體抹除單元410(0)的第0個實體程式化單元。記憶體控制器104(或記憶體管理電路202)會在一實體位址-邏輯位址映射表中記錄實體抹除單元410(0)的第0個實體程式化單元與邏輯單元LBA(0)的第0個邏輯頁面的映射資訊。接著，記憶體控制器104(或記憶體管理電路202)會紀錄此特殊態樣資料SD1與邏輯單元LBA(0)的第0個邏輯頁面之間的對應資訊於緩衝記憶體208的邏輯-整理表600中。具體來說，如圖8B所示，假設特殊態樣資料SD1為每一個位元皆為零的字串(又稱為，第一類型)，則記憶體控制器104(或記憶體管理電路202)會在邏輯-整理表600中記錄特殊態樣資料SD1的特殊態樣資料類型為第一類型 (即，資訊“1”)以及特殊態樣資料SD1所映射的邏輯單元LBA(0)的第0個邏輯頁面(即，資訊“LBA(0)-0”)的對應資訊。
接著，假設之後主機系統11再分別地寫入一般資料ID1與一般資料ID2至邏輯單元LBA(0)的第1個邏輯頁面與邏輯單元LBA(0)的第2個邏輯頁面時，記憶體控制器104(或記憶體管理電路202)會下達寫入指令以將此一般資料ID1與一般資料ID2繼續寫入至實體抹除單元410(0)的第1個實體程式化單元與實體抹除單元410(0)的第2個實體程式化單元。接著，記憶體控制器104(或記憶體管理電路202)會在實體位址-邏輯位址映射表中記錄實體抹除單元410(0)的第1個實體程式化單元與邏輯單元LBA(0)的第1個邏輯頁面的映射資訊，以及記錄實體抹除單元410(0)的第2個實體程式化單元與邏輯單元LBA(0)的第2個邏輯頁面的映射資訊。
請同時參照圖9A與圖9B，接續圖8A與圖8B，在此假設主機系統11的閒置時間超過一預設值時，記憶體控制器104(或記憶體管理電路202)可以根據實體位址-邏輯位址映射表，從可複寫式非揮發性記憶體模組106中載入邏輯單元LBA(0) 的邏輯位址-實體位址映射表至緩衝記憶體208中。接著，記憶體控制器104(或記憶體管理電路202)會更新邏輯單元LBA(0)與實體抹除單元410(0)之間的映射關係。其中，記憶體控制器104(或記憶體管理電路202)會根據實體位址-邏輯位址映射表，將邏輯單元LBA(0)的第0個邏輯頁面映射至實體抹除單元410(0)的第0個實體程式化單元、將邏輯單元LBA(0)的第1個邏輯頁面映射至實體抹除單元410(0)的第1個實體程式化單元以及將邏輯單元LBA(0)的第2個邏輯頁面映射至實體抹除單元410(0)的第2個實體程式化單元。之後，記憶體控制器104(或記憶體管理電路202)會將實體抹除單元410(0)關聯並分組至資料區502中的第一群組502a，如圖9A所示。需注意的是，此時記憶體控制器104(或記憶體管理電路202)尚未對可複寫式非揮發性記憶體模組106中的實體抹除單元執行有效資料合併程序，且儲存於緩衝記憶體208中的整理表600亦尚未被儲存至可複寫式非揮發性記憶體模組106中，如圖9B所示。
圖10A~圖13B是繪示有效資料合併程序與儲存整理表的簡化範例。
請同時參照圖10A與圖10B，接續圖9A與圖9B，在此假設主機系統11藉由上述資料的寫入方式，將特殊態樣資料SD2、特殊態樣資料SD3以及一般資料ID3分別寫入至實體抹除單元410(1)的第0~2個實體程式化單元，且記憶體控制器104(或記憶體管理電路202)載入對應的邏輯位址-實體位址映射表以將邏輯單元LBA(1)的第0~2個邏輯頁面分別映射至實體抹除單元410(1)的第0~2個實體程式化單元，並將實體抹除單元410(1)關聯並分組至資料區502中的第一群組502a。此外，記憶體控制器104(或記憶體管理電路202)會儲存特殊態樣資料SD2與邏輯單元LBA(1)的第0個邏輯頁面之間的對應資訊於緩衝記憶體208的邏輯-整理表600中，以及儲存特殊態樣資料SD3邏輯單元LBA(1)的第1個邏輯頁面之間的對應資訊於緩衝記憶體208的邏輯-整理表600中。具體來說，如圖10B所示，假設特殊態樣資料SD2為 “01”重複排列的字串(又稱為，第二類型)，則記憶體控制器104(或記憶體管理電路202)會在邏輯-整理表600中記錄特殊態樣資料SD2的特殊態樣資料類型為第二類型 (即，資訊“2”)以及特殊態樣資料SD2所映射的邏輯單元LBA(1)的第0個邏輯頁面(即，資訊“LBA(1)-0”)的對應資訊。類似地，假設特殊態樣資料SD3為每一個位元皆為零的字串(又稱為，第一類型)，則記憶體控制器104(或記憶體管理電路202)會在邏輯-整理表600中記錄特殊態樣資料SD3的特殊態樣資料類型為第一類型 (即，資訊“1”)以及特殊態樣資料SD3所映射的邏輯單元LBA(1)的第1個邏輯頁面(即，資訊“LBA(1)-1”)的對應資訊。
之後，假設主機系統11亦藉由上述資料的寫入方式，將一般資料ID4、一般資料ID5以及一般資料ID6分別寫入至實體抹除單元410(2)的第0~2個實體程式化單元，且記憶體控制器104(或記憶體管理電路202)對應地載入邏輯位址-實體位址映射表以將邏輯單元LBA(2)的第0~2個邏輯頁面分別映射至實體抹除單元410(2)的第0~2個實體程式化單元，並將實體抹除單元410(2)關聯並分組至資料區502中的第一群組502a。
需注意的是，此時，由於記憶體控制器104(或記憶體管理電路202)會判斷閒置區504中空的實體抹除單元的個數已非大於預先定義值，記憶體控制器104(或記憶體管理電路202)會執行有效資料合併程序，以釋放更多的儲存空間。而在本範例實施例中，所述預先定義值為2，也就是說，在圖10A的記憶體儲存裝置100的狀態下，由於閒置區504中僅剩下實體抹除單元410(3)以及實體抹除單元410(4)兩個空的實體抹除單元，記憶體控制器104(或記憶體管理電路202)會執行本發明的有效資料合併程序。
在執行有效資料合併程序的狀態下，記憶體控制器104(或記憶體管理電路202)首先會判斷資料區502的第二群組502b中的實體抹除單元的數目是否等於0。也就是說，記憶體控制器104(或記憶體管理電路202) 首先會判斷資料區502的第二群組502b是否為空。
請同時參照圖11A與圖11B，接續圖10A與圖10B，倘若記憶體控制器104(或記憶體管理電路202)在圖10A與圖10B中判斷第二群組502b的實體抹除單元的數目等於0時，記憶體控制器104(或記憶體管理電路202)將記錄第一群組502a的實體抹除單元410(0)~410(2)中的特殊態樣資料SD1~SD3的整理表600從緩衝記憶體208儲存至可複寫式非揮發性記憶體模組106中，並清空整理表600中的資訊（如圖11B所示）。之後，記憶體控制器104(或記憶體管理電路202)將第一群組502a中的實體抹除單元410(0)~410(2)分組至第二群組502b（如圖11A所示）。
接著，記憶體控制器104(或記憶體管理電路202)會從資料區502的第二群組502b中選擇用於執行有效資料合併的實體抹除單元(亦稱為，第一實體抹除單元)。
請同時參照圖12A與圖12B，接續圖11A與圖11B，在本範例實施例中，假設記憶體控制器104(或記憶體管理電路202)會選擇實體抹除單元410(0)與實體抹除單元410(1)來執行有效資料合併程序。必須了解的是，本發明並不對選擇用於進行有效資料合併程序的實體抹除單元的方法作限制。例如，在一範例實施例中，記憶體控制器104(或記憶體管理電路202)可以記錄第二群組502b中的每一實體抹除單元的一無效資料數目，並判斷第二群組502b中是否有一實體抹除單元的無效資料數目大於預定值，其中所述預定值例如是每一個實體抹除單元中的實體程式化單元的數目的五分之一。在一範例實施例中，倘若第二群組502b中的實體抹除單元之中的其中一個實體抹除單元的無效資料數目大於所述預定值時，記憶體控制器104(或記憶體管理電路202)即可以從第二群組502b中選擇無效資料數目大於所述預定值的一個實體抹除單元作為用於執行有效資料合併程序的實體抹除單元。
然而，在另一實施例中，倘若第二群組502b中的每一實體抹除單元的無效資料數目皆非大於所述預定值時，記憶體控制器104(或記憶體管理電路202)會再次將記錄第一群組502a的實體抹除單元中的特殊態樣資料的整理表600從緩衝記憶體208儲存至可複寫式非揮發性記憶體模組106中，並清空整理表600中的資訊。之後，記憶體控制器104(或記憶體管理電路202)會將第一群組502a中的實體抹除單元分組至第二群組502b。之後記憶體控制器104(或記憶體管理電路202)會再次從第二群組502b中選擇用於執行有效資料合併程序的實體抹除單元。
在本範例實施例中，由於記憶體控制器104(或記憶體管理電路202)已選擇實體抹除單元410(0)與實體抹除單元410(1)來執行有效資料合併程序，且由於整理表600中與實體抹除單元410(0)與實體抹除單元410(1)中的特殊態樣資料有關的資訊已被儲存至可複寫式非揮發性記憶體模組106中，故原本用於儲存特殊態樣資料SD1的實體抹除單元410(0)的第0個實體程式化單元、原本用於儲存特殊態樣資料SD2的實體抹除單元410(1)的第0個實體程式化單元以及原本用於儲存特殊態樣資料SD3的實體抹除單元410(0)的第1個實體程式化單元皆會被記憶體控制器104(或記憶體管理電路202)識別為無效資料。也就是說，在進行有效資料合併程序時，特殊態樣資料SD1~SD3不會被視為有效資料，故特殊態樣資料SD1~SD3不會被複製。因此，記憶體控制器104(或記憶體管理電路202)可以將目前實體抹除單元410(0)中的有效資料(即，一般資料ID1與一般資料ID2)，分別複製至閒置區504中的例如實體抹除單元410(3)(亦稱為，第二實體抹除單元)的第0~1個實體程式化單元中，以及將實體抹除單元410(1)中的有效資料(即，一般資料ID3)複製至實體抹除單元504的第2個實體程式化單元中。接著，記憶體控制器104(或記憶體管理電路202)會對應地將邏輯單元LBA(0)的第1個邏輯頁面重新映射至實體抹除單元410(3)的第0個實體程式化單元、將邏輯單元LBA(0)的第2個邏輯頁面以重新映射至實體抹除單元410(3)的第1個實體程式化單元以及將邏輯單元LBA(1)的第2個邏輯頁面重新映射至實體抹除單元410(3)的第2個實體程式化單元。此時，記憶體控制器104(或記憶體管理電路202)會將原本儲存於實體抹除單元410(0)以及實體抹除單元410(1)中的所有資料皆視為無效資料。
請同時參照圖13A與圖13B，接續圖12A與圖12B，由於記憶體控制器104(或記憶體管理電路202)會將原本儲存於實體抹除單元410(0)以及實體抹除單元410(1)中的所有資料皆視為無效資料，故記憶體控制器104(或記憶體管理電路202)會對實體抹除單元410(0)以及實體抹除單元410(0)進行抹除操作，並將實體抹除單元410(0)以及實體抹除單元410(0)重新關聯至閒置區504中。此外，由於實體抹除單元410(3)中已儲存執行有效資料合併程序後的有效資料，且實體抹除單元410(3)中並不包括特殊態樣資料，故實體抹除單元410(3)會被分組至資料區502的第二群組502b。
藉由上述有效資料合併程序，可以增加閒置區504中實體抹除單元的數量，且有效降低邏輯-整理表600的儲存次數。具體來說，當記憶體控制器104(或記憶體管理電路202)執行寫入操作以將一寫入資料寫入至可複寫式非揮發性記憶體模組106的實體抹除單元中的其中之一(亦稱為，第三實體抹除單元)時，對於剛被寫入此寫入資料的第三實體抹除單元來說，由於此第三實體抹除單元中關於寫入資料的特殊態樣資料與邏輯頁面(或邏輯位址)間的對應資訊僅儲存至緩衝記憶體208的整理表600中而尚未被儲存至可複寫式非揮發性記憶體模組106中，故此第三實體抹除單元會被分組至資料區502中的第一群組502a。而關於第二群組502b中所儲存的資料來說，其特殊態樣資料與邏輯頁面(或邏輯位址)間的對應資訊已被儲存至可複寫式非揮發性記憶體模組106中，故在執行有效資料合併程序時，記憶體控制器104(或記憶體管理電路202)只會從第二群組502中選擇要用於執行有效資料合併程序的實體抹除單元，藉以減少邏輯-整理表600的儲存次數。
圖14是根據一範例實施例所繪示的有效資料合併方法的流程圖。
請參照圖14，首先將該資料區中的實體抹除單元至少分組至第一群組與第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的一整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中（步驟S1401）並且，在執行有效資料合併程序時，判斷第二群組的實體抹除單元的數目是否等於0（步驟S1403）。倘若第二群組的實體抹除單元的數目等於0時，將記錄第一群組的實體抹除單元中的特殊態樣資料的整理表儲存至可複寫式非揮發性記憶體模組中（步驟S1405），並將第一群組中的實體抹除單元重新分組至第二群組（步驟S1407），並執行步驟S1409。
此外，倘若第二群組中的實體抹除單元的數目不等於0時，則直接執行步驟S1409。
接著，記錄第二群組中的每一實體抹除單元的一無效資料數目（步驟S1409），並判斷第二群組中是否有一實體抹除單元的無效資料數目大於預定值（步驟S1411）。倘若第二群組中的每一實體抹除單元的無效資料數目皆非大於所述預定值，則返回執行步驟S1405。倘若第二群組中的實體抹除單元之中的其中一個實體抹除單元的無效資料數目大於所述預定值，則從第二群組中選擇無效資料數目大於所述預定值的一實體抹除單元(以下稱為第一實體抹除單元)，並將此第一實體抹除單元中的多個有效資料複製至閒置區的實體抹除單元之中的第二實體抹除單元，並對第一實體抹除單元進行抹除操作（步驟S1413），其中所述有效資料並不包括第一實體抹除單元中的特殊態樣資料。
綜上所述，本發明藉由將資料區中的實體抹除單元區分為第一群組與第二群組，其中記錄第一群組的實體抹除單元中的特殊態樣資料的整理表未被儲存於可複寫式非揮發性記憶體模組中，且記錄第二群組的實體抹除單元中的特殊態樣資料的一整理表已被儲存於可複寫式非揮發性記憶體模組中。此外，當在執行有效資料合併程序時，記憶體控制器(或記憶體管理電路)僅從第二群組中挑選用於執行有效資料合併程序的實體抹除單元，藉以在執行有效資料合併程序時減少整理表的儲存，以解決在有效資料合併程序時頻繁地儲存整理表的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧I/O裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡33
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
10‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧緩衝記憶體
210‧‧‧電源管理電路
212‧‧‧錯誤檢查與校正電路
410(0)~410(N)‧‧‧實體抹除單元
502‧‧‧資料區
502a‧‧‧第一群組
502b‧‧‧第二群組
504‧‧‧閒置區
506‧‧‧系統區
508‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯單元
LZ(0)~LZ(M)‧‧‧邏輯區域
600‧‧‧邏輯-整理表
SD1~SD3‧‧‧特殊態樣資料
ID1~ID6‧‧‧一般資料
S1401、S1403、S1405、S1407、S1409、S1411、S1413‧‧‧有效資料合併方法的步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。 圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖8A~圖9B是繪示資料寫入與更新整理表的簡化範例。 圖10A~圖13B是繪示有效資料合併程序與儲存整理表的簡化範例。 圖14是根據一範例實施例所繪示的有效資料合併方法的流程圖。
S1401、S1403、S1405、S1407、S1409、S1411、S1413‧‧‧有效資料合併方法的步驟

Claims (18)

  1. 一種有效資料合併方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，其中該些實體抹除單元至少被分組為一資料區與一閒置區，該有效資料合併方法包括： 將該資料區中的該些實體抹除單元至少分組至一第一群組與一第二群組，其中記錄該第一群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表未被儲存於該可複寫式非揮發性記憶體模組中，且記錄該第二群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表已被儲存於該可複寫式非揮發性記憶體模組中； 從該第二群組中選擇一第一實體抹除單元； 將該第一實體抹除單元中的多個有效資料複製至該閒置區的該些實體抹除單元之中的一第二實體抹除單元，並對該第一實體抹除單元進行一抹除操作。
  2. 如申請專利範圍第1項所述的有效資料合併方法，其中在上述從該第二群組中選擇該第一實體抹除單元的步驟包括： 判斷該第二群組的實體抹除單元的數目是否等於0； 倘若該第二群組的實體抹除單元的數目等於0時，將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組；以及 倘若該第二群組的實體抹除單元的數目不等於0時，從該第二群組中選擇其中一個實體抹除單元作為該第一實體抹除單元。
  3. 如申請專利範圍第1項所述的有效資料合併方法，其中在上述從該第二群組中選擇該第一實體抹除單元的步驟包括： 記錄該第二群組中的每一實體抹除單元的一無效資料數目； 倘若該第二群組中的每一該些實體抹除單元的該無效資料數目皆非大於一預定值時，將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組；以及 倘若該第二群組中的該些實體抹除單元之中的其中一個實體抹除單元的該無效資料數目大於該預定值時，從該第二群組中選擇該其中一個實體抹除單元作為該第一實體抹除單元。
  4. 如申請專利範圍第1項所述的有效資料合併方法，更包括： 執行一寫入操作以將一寫入資料寫入至該些實體抹除單元中的一第三實體抹除單元；以及 將該第三實體抹除單元分組至該第一群組。
  5. 如申請專利範圍第1項所述的有效資料合併方法，其中該預定值為每一該些實體抹除單元中的該些實體程式化單元的數目的五分之一。
  6. 如申請專利範圍第1項所述的有效資料合併方法，其中該特殊態樣資料的每一個位元皆為零。
  7. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制器包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，其中該些實體抹除單元至少被分組為一資料區與一閒置區；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以將該資料區中的該些實體抹除單元至少分組至一第一群組與一第二群組，其中記錄該第一群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表未被儲存於該可複寫式非揮發性記憶體模組中，且記錄該第二群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表已被儲存於該可複寫式非揮發性記憶體模組中， 其中該記憶體管理電路更用以從該第二群組中選擇一第一實體抹除單元， 其中該記憶體管理電路更用以將該第一實體抹除單元中的多個有效資料複製至該閒置區的該些實體抹除單元之中的一第二實體抹除單元，並對該第一實體抹除單元進行一抹除操作。
  8. 如申請專利範圍第7項所述的記憶體控制器，其中在上述該記憶體管理電路從該第二群組中選擇該第一實體抹除單元的運作中， 該記憶體管理電路更用以判斷該第二群組的實體抹除單元的數目是否等於0， 倘若該第二群組的實體抹除單元的數目等於0時，該記憶體管理電路將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組， 倘若該第二群組的實體抹除單元的數目不等於0時，該記憶體管理電路從該第二群組中選擇其中一個實體抹除單元作為該第一實體抹除單元。
  9. 如申請專利範圍第7項所述的記憶體控制器，其中在上述該記憶體管理電路從該第二群組中選擇該第一實體抹除單元的運作中， 該記憶體管理電路紀錄該第二群組中的每一實體抹除單元的一無效資料數目， 倘若該第二群組中的每一該些實體抹除單元的該無效資料數目皆非大於一預定值時，該記憶體管理電路將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組， 倘若該第二群組中的該些實體抹除單元之中的其中一個實體抹除單元的該無效資料數目大於該預定值時，該記憶體管理電路從該第二群組中選擇該其中一個實體抹除單元作為該第一實體抹除單元。
  10. 如申請專利範圍第7項所述的記憶體控制器，其中該記憶體管理電路更用以執行一寫入操作以將一寫入資料寫入至該些實體抹除單元中的一第三實體抹除單元，該記憶體管理電路更用以將該第三實體抹除單元分組至該第一群組。
  11. 如申請專利範圍第7項所述的記憶體控制器，其中該預定值為每一該些實體抹除單元中的該些實體程式化單元的數目的五分之一。
  12. 如申請專利範圍第7項所述的記憶體控制器，其中該特殊態樣資料的每一個位元皆為零。
  13. 一種記憶體儲存裝置，包括： 一連接器，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，其中該些實體抹除單元至少被分組為一資料區與一閒置區；以及 一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組， 其中該記憶體控制器更用以將該資料區中的該些實體抹除單元至少分組至一第一群組與一第二群組，其中記錄該第一群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表未被儲存於該可複寫式非揮發性記憶體模組中，且記錄該第二群組的該些實體抹除單元中的至少一特殊態樣資料的一整理表已被儲存於該可複寫式非揮發性記憶體模組中， 其中該記憶體控制器更用以從該第二群組中選擇一第一實體抹除單元， 其中該記憶體控制器更用以將該第一實體抹除單元中的多個有效資料複製至該閒置區的該些實體抹除單元之中的一第二實體抹除單元，並對該第一實體抹除單元進行一抹除操作。
  14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中在上述該記憶體控制器從該第二群組中選擇該第一實體抹除單元的運作中， 該記憶體控制器更用以判斷該第二群組的實體抹除單元的數目是否等於0， 倘若該第二群組的實體抹除單元的數目等於0時，該記憶體控制器將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組， 倘若該第二群組的實體抹除單元的數目不等於0時，該記憶體控制器從該第二群組中選擇其中一個實體抹除單元作為該第一實體抹除單元。
  15. 如申請專利範圍第13項所述的記憶體儲存裝置，其中在上述該記憶體控制器從該第二群組中選擇該第一實體抹除單元的運作中， 該記憶體控制器紀錄該第二群組中的每一實體抹除單元的一無效資料數目， 倘若該第二群組中的每一該些實體抹除單元的該無效資料數目皆非大於一預定值時，該記憶體控制器將記錄該第一群組的該些實體抹除單元中的該至少一特殊態樣資料的該整理表儲存至該可複寫式非揮發性記憶體模組中，並將該第一群組中的該些實體抹除單元重新分組至該第二群組， 倘若該第二群組中的該些實體抹除單元之中的其中一個實體抹除單元的該無效資料數目大於該預定值時，該記憶體控制器從該第二群組中選擇該其中一個實體抹除單元作為該第一實體抹除單元。
  16. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制器更用以執行一寫入操作以將一寫入資料寫入至該些實體抹除單元中的一第三實體抹除單元，該記憶體管理電路更用以將該第三實體抹除單元分組至該第一群組。
  17. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該預定值為每一該些實體抹除單元中的該些實體程式化單元的數目的五分之一。
  18. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該特殊態樣資料的每一個位元皆為零。
TW104134800A 2015-10-23 2015-10-23 有效資料合併方法、記憶體控制器與記憶體儲存裝置 TWI571881B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104134800A TWI571881B (zh) 2015-10-23 2015-10-23 有效資料合併方法、記憶體控制器與記憶體儲存裝置
US14/986,733 US10289334B2 (en) 2015-10-23 2016-01-04 Valid data merging method, memory controller and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104134800A TWI571881B (zh) 2015-10-23 2015-10-23 有效資料合併方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI571881B true TWI571881B (zh) 2017-02-21
TW201715530A TW201715530A (zh) 2017-05-01

Family

ID=58558669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134800A TWI571881B (zh) 2015-10-23 2015-10-23 有效資料合併方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10289334B2 (zh)
TW (1) TWI571881B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655541B (zh) * 2017-10-24 2019-04-01 宇瞻科技股份有限公司 延長固態硬碟壽命之方法
TWI653538B (zh) 2017-11-13 2019-03-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
CN114203239A (zh) 2021-12-07 2022-03-18 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100023800A1 (en) * 2005-09-26 2010-01-28 Eliyahou Harari NAND Flash Memory Controller Exporting a NAND Interface
US8230161B2 (en) * 2009-11-06 2012-07-24 Phison Electronics Corp. Data backup method for a flash memory and controller and storage system using the same
CN101739350B (zh) * 2008-11-26 2013-02-13 威刚科技股份有限公司 存储器储存装置及其控制方法
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
US20150032944A1 (en) * 2013-07-25 2015-01-29 Silicon Motion, Inc. Data storage device and flash memory control method
CN104423888A (zh) * 2013-08-23 2015-03-18 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器存储装置
CN104866429A (zh) * 2014-02-26 2015-08-26 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504798B2 (en) * 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
KR101465789B1 (ko) * 2008-01-24 2014-11-26 삼성전자주식회사 페이지 복사 횟수를 줄일 수 있는 메모리 카드 시스템의쓰기 및 병합 방법
US8566510B2 (en) * 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
TWI479313B (zh) * 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100023800A1 (en) * 2005-09-26 2010-01-28 Eliyahou Harari NAND Flash Memory Controller Exporting a NAND Interface
CN101739350B (zh) * 2008-11-26 2013-02-13 威刚科技股份有限公司 存储器储存装置及其控制方法
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
US8230161B2 (en) * 2009-11-06 2012-07-24 Phison Electronics Corp. Data backup method for a flash memory and controller and storage system using the same
US20150032944A1 (en) * 2013-07-25 2015-01-29 Silicon Motion, Inc. Data storage device and flash memory control method
CN104423888A (zh) * 2013-08-23 2015-03-18 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器存储装置
CN104866429A (zh) * 2014-02-26 2015-08-26 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置

Also Published As

Publication number Publication date
US20170115925A1 (en) 2017-04-27
US10289334B2 (en) 2019-05-14
TW201715530A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
US20180260317A1 (en) Method for managing the copying and storing of data in garbage collection, memory storage device and memory control circuit unit using the same
TWI527037B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US9037782B2 (en) Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same
US8892814B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
US9582416B2 (en) Data erasing method, memory control circuit unit and memory storage apparatus
TWI480733B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9772797B2 (en) Buffer memory management method, memory control circuit unit and memory storage device
US8510502B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI615711B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
US20150113358A1 (en) Data management method, memory controller and memory storage apparatus
TWI591643B (zh) 資料保護方法、記憶體控制電路單元與記憶體儲存裝置
US20150161042A1 (en) Memory management method, memory controlling circuit unit, and memory storage device
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI571881B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US8572350B2 (en) Memory management, memory control system and writing method for managing rewritable semiconductor non-volatile memory of a memory storage system
TWI642059B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
TW201413450A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN109032957B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TW201643722A (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置